JPH04219693A - バッファ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は集積回路の分野、更に詳
細にはバッファ回路に関する。

【０００２】

【従来の技術】ノイズはダイナミック・ランダム・アク
セス・メモリ（ＤＲＡＭ）の設計に於いて常に考慮すべ
き問題であり、無効データを発生させる主要因である。 ＤＲＡＭアレーのサイズが増大し、巨大記憶量を有する
ＤＲＡＭ（例えば単一記憶チップに１，６００万ビット
以上のデータが記憶され得る１６メガビットＤＲＡＭ）
を形成する為により多くのメモリセルが付加されるにつ
れて、アレーへ電圧を供給する電圧線は長くなり、設計
者はそれまでにも増してよりノイズの件について関わる
ことになる。電圧線を邪魔するノイズはその線上の電圧
を振動させる原因となり得る。これはメモリ・アレーか
ら無効データが読取られる原因となり、またメモリ・ア
レーへ無効データが書込まれる原因となり得る。

【０００３】ＶＬＳＩ回路の中には、その設計と動作に
調整電圧を用いるものがある。調整電圧の利用は、ノイ
ズ制御に於いてＶＬＳＩ設計全体の強固さを増すと信じ
られている。調整電圧は外的電力供給からＶＬＳＩ装置
へ供給され得るという事が知られている。また調整電圧
は、電圧調整回路を利用する事によってＶＬＳＩチップ
自体の上で発生され得るという事も知られている。

【０００４】ＶＬＳＩ　　ＤＲＡＭ設計の場合、装置の
ノイズ限界を増大するので調整電圧の利用は望ましい事
が判明している。しかしながら適当な電圧調整回路を設
計する事に於いて問題が生じる。例えばＶＬＳＩ　　Ｄ
ＲＡＭ設計では、電圧調整回路の出力電圧への負荷は大
きく、且つアレーがデータを入力したり出力したりする
ときにスイッチ・オン及びオフを行うメモリ・アレーの
多くの異なるトランジスタの故に変化する。トランジス
タの切り替えはノイズを生じる。ノイズと負荷は出力調
整電圧が不安定になる原因となり得て、それによりその
意図する目的にとっては不適当になりがちとなる。従っ
て、装置は安定基準電圧をバッファする必要がある。

【０００５】従来のバッファ装置は不適当であることが
分かって来ている。プッシュプル型出力ドライバは、出
力電圧が供給電圧の一つに接近している時に両方の出力
装置の閾電圧損失により適当ではない。代表的なＡＢ級
型ドライバは、供給電圧が増加する時に待機電流が増加
するので適当ではない。（ＴＴＬロジック信号には、供
給電圧は＋５ｖに設計されているが、しかしノイズ、負
荷、及びその他の要因により、供給電圧は典型的に＋４
ｖと＋６ｖの間を振動する事が知られている。）局部的
フィードバックの付加を持ってしても、代表的ＡＢ級型
ドライバは出力電圧が十分に大きく振動しない限りは応
答しない。加えて、出力ステージは幾らかの直流電流で
バイアスされなければならない。これは出力補償をする
ことをより一層困難にする。より良い安定制御は提供す
るが、入力と出力電圧範囲の両方での限界のせいで、単
一ステージ高利得バッファは適当ではない。二ステージ
・バッファは通常、大抵のデジタル処理には利用できな
い標準キャパシタを用いるミラー（Ｍｉｌｌｅｒ）補償
を必要とする。

【０００６】

【発明が解決しようとする課題】従って、ＶＬＳＩ　　
ＤＲＡＭの電圧調整統計に於いて効果的に利用され得る
出力補償を備えたバッファを有する事が望ましい。理想
的には、そのバッファは出力電圧変化に応答して振動す
る能力を維持しながら、定電流を供給変化の間散逸すべ
きである。それは電流駆動を供給し、且つ出力で電流を
発生する（Ｓｏｕｒｃｅ）事及び受け取る（Ｓｉｎｋ）
事の両方を可能にすべきである。それは出力電圧ノイズ
に応答する事ができるべきである。

【０００７】本発明の一つの目的は、バッファの電圧供
給に近い出力電圧を提供するバッファを提供する事であ
る。

【０００８】本発明の更なる目的は、小さく且つ一定の
直流電力を電圧供給の広範囲に散逸するバッファを提供
する事である。

【０００９】本発明の更なる目的は、出力変化に応答す
るソースとシンク電流の両方を提供するバッファを提供
する事である。

【００１０】本発明の更なる目的は、安定化の為に出力
補償を用いるバッファを提供する事である。

【００１１】本発明のその他の目的と利益は、以下に続
く明細書を図面と伴に参照して当業者には明白となるで
あろう。

【００１２】

【課題を解決するための手段及び作用】集積回路であっ
て、その出力電圧がその入力電圧に従う集積回路を開示
する。その集積回路は、入力電圧をシフトする為の入力
電圧レベル・シフト回路、及び出力電圧をシフトする為
の出力電圧レベル・シフト回路を有する。それは入力電
圧を出力電圧と比較する為の第１比較回路、及びシフト
入力電圧をシフト出力電圧と比較する為の第２比較回路
を有する。第１比較回路は第１制御信号を発生し、並び
に第２比較回路は第２制御信号を発生する。電圧ドライ
バ回路は制御信号を受信し且つ出力電圧を発生する。出
力電圧を補償する為のキャパシタは、第１比較回路及び
出力電圧シフト回路の両方へ印加される前に、出力電圧
へ接続され得る。

【００１３】

【実施例】図１は１６メガビット・ダイナミック・ラン
ダム・アクセス・メモリ（ＤＲＡＭ）のようなＶＬＳＩ
回路のチップ上調整駆動システムを構成図形式で示す電
気図である。そのシステムは安定基準電圧、ＶＲＥＦ、
を発生させる為の、従来のバンドギャップ電圧基準発生
回路１５を含む。バンドギャップ基準発生回路１５は、
性能を高める為に集積回路の部分に定電流を提供するの
に役立つ２つの追加電圧、ＢＩＡＳ１とＢＩＡＳ２を発
生する。ＶＲＥＦは約＋１．３ボルト程度であり、一方
ＢＩＡＳ１とＢＩＡＳ２は更に大きく、各々約＋４．０
ｖと＋３．３ｖ程度である。多くのそのようなバンドギ
ャップ電圧基準発生回路は当技術に於いてはよく知られ
ているので、バンドギャップ基準発生回路はこれ以上説
明しない。ＶＲＥＦはＶＲＥＦの大きさを増加する電圧
増幅回路１６へ送られる。電圧増幅回路１６は、数多い
従来の配列の１つに従って構成され得る。それは、この
例に於いてバッファ１７へ印加される入力電圧ＶＩＮを
発生させる。バッファ１７は増幅器１６からの入力電力
ＶＩＮに対し広範囲の値を有利に適応させるが、約＋３
．３ｖと＋４．０ｖの間のＶＩＮについて実行するよう
にシミュレートされた。

【００１４】バッファ１７は、入力電圧ＶＩＮに値の近
い出力電圧ＶＯＵＴを主要ドライバ１８へ提供する。そ
の直流電力散逸は小さく且つ供給電圧の広範囲に渡って
一定している。それはソース及びシンク電流の両方を、
出力負荷が変化するにつれて主要ドライバ１８へ供給し
、それ自体を安定させる為に出力補償を用いる。バッフ
ァ１７は本発明の好ましい実施例であり、更に以下に説
明する。

【００１５】図１の主要ドライバ１８はメモリ・アレー
１９へ電力を供給する。以下は図２についての説明であ
る。そのコンポーネントの特定の説明と動作は後に図３
の電気的略図の説明に関連して行う。図２は本発明の好
ましい実施例に従って図１のバッファを、部分的構成図
及び略図形式で示す電気図である。バッファ１７はバイ
アス電流発生器２０、比較器３０、電圧シフト装置４０
、電圧シフト装置５０、比較器６０、ドライバ７０、並
びにキャパシタ８０を含む。

【００１６】図２のバイアス電流発生器２０は、電圧Ｂ
ＩＡＳ１及びＢＩＡＳ２を受け取る。バイアス電流発生
器２０は応答して、比較器３０、電圧シフト装置４０、
及び電圧シフト装置５０に定バイアス電流入力を発生す
る。比較器３０は入力電圧ＶＩＮと出力電圧ＶＯＵＴか
らのフィードバックを受け取る。比較器３０は出力電圧
ＶＯＵＴを入力電圧ＶＩＮと比較し、応答してドライバ
７０のｐ−チャンネル・プルアップ・トランジスタ７１
へ入力される制御信号を生じる。出力電圧ＶＯＵＴと比
較器３０の間にはキャパシタ８０が接続されている。キ
ャパシタ８０は出力電圧ＶＯＵＴへ依存しており、出力
電圧ＶＯＵＴを安定させる働きをする。

【００１７】図２の電圧シフト装置４０は入力電圧ＶＩ
Ｎを受け取り、バイアス電流発生器２０によってバイア
スされる。電圧シフト装置４０は応答して、入力電圧Ｖ
ＩＮとは異なるレベルである比較器６０へ入力される電
圧を生じる。電圧シフト装置４０は入力レベル・シフト
装置として説明され得る。

【００１８】電圧シフト装置５０は出力電圧ＶＯＵＴを
受け取り、バイアス電流発生器２０の出力によってバイ
アスされる。電圧シフト装置５０は応答して、出力電圧
ＶＯＵＴとは異なるレベルである比較器６０へ入力され
る電圧を生じる。電圧シフト装置５０は出力レベル・シ
フト装置として説明され得る。比較器６０は入力レベル
・シフト電圧と出力レベル・シフト電圧を受け取り、電
圧ＢＩＡＳ１によってバイアスされる。比較器６０は入
力及び出力レベル・シフト電圧を比較し、応答してドラ
イバ７０のｎ−チャンネル・プルダウン・トランジスタ
７２へ入力される制御信号を生じる。

【００１９】ドライバ７０はｐ−チャンネル・プルアッ
プ・トランジスタ７１で比較器３０の出力を受け取り、
ｎ−チャンネル・プルダウン・トランジスタ７２で比較
器６０の出力を受け取る。ドライバ７０は応答して出力
電圧ＶＯＵＴを生じる。後で更に詳しく説明するように
、比較器３０の出力は主に出力電圧ＶＯＵＴのレベルを
増大する為にドライバ７０の能力を制御し、一方比較器
６０の出力は主に出力電圧ＶＯＵＴのレベルを減少させ
る為にドライバ７０の能力を制御する。ドライバ７０は
この様にプッシュ・プル型ドライバとして機能する。 ドライバ７０は、ＶＯＵＴで一定の負荷を伴う定常状態
条件で、直流電流をほとんど引き出さないように構成さ
れている。

【００２０】キャパシタ８０の一方の端は出力電圧ＶＯ
ＵＴへ接続される。キャパシタ８０の他方は地絡へ接続
される。ドライバ７０によって生じる出力電圧ＶＯＵＴ
は次に比較器３０、並びに負のフィードバックを提供す
る電圧シフト装置５０へ入力される。

【００２１】図３を参照すると、バッファ１７の好まし
い実施例の電気的略図が説明されている。図３に於いて
、バイアス電流発生器２０はｐ−チャンネル・トランジ
スタ２１と２２、及びｎ−チャンネル・トランジスタ２
３で形成される。ｐ−チャンネル・トランジスタ２１と
２２は直列に接続される。ｐ−チャンネル・トランジス
タ２１のソースはＶｄｄへ接続される。（従来技術に於
いて知られているように、Ｖｄｄはチップ上では典型的
に調整されておらず、しばしば＋４．０ボルトと＋６．
０ボルトの間を動く。）ｐ−チャンネル・トランジスタ
２１のドレインはｐ−チャンネル・トランジスタ２２の
ソースへ接続される。ｐ−チャンネル・トランジスタ２
２のドレインはｎ−チャンネル・トランジスタ２３のド
レイン及びゲートへノード１で接続される。電流バイア
ス発生器２０の出力はノード１で得られる。ｎ−チャン
ネル・トランジスタ２３のソースは地絡へ接続される。 電圧ＢＩＡＳ１はｐ−チャンネル・トランジスタ２１の
ゲートへ接続され、電圧ＢＩＡＳ２はｐ−チャンネル・
トランジスタ２２のゲートへ接続される。より良い電流
ミラー効果を保証する為に、ｎ−チャンネル・トランジ
スタ２３のトランジスタの長さが比較的長いこと、例え
ば約６ミクロン程度、が好ましい。

【００２２】図３の比較器３０はｐ−チャンネル・トラ
ンジスタ３１と３２、並びにｎ−チャンネル・トランジ
スタ３３，３４，及び３５で形成される。比較器３０は
従来技術に従って配置されており、ｐ−チャンネル・ト
ランジスタ３１及び３２の電流ミラー能動負荷を有する
トランジスタ３３及び３４のｎ−チャンネルＭＯＳ差動
増幅器を備える。入力電圧ＶＩＮは、ｎ−チャンネル・
トランジスタ３４のゲートへの接続を介して比較器３０
へ接続される。出力電圧ＶＯＵＴは、ｎ−チャンネル・
トランジスタ３３のゲートへの接続を介して比較器３０
へ接続され、フィードバックを提供する。ｎ−チャンネ
ル・トランジスタ３５のゲートはノード１へ接続される
。ｎ−チャンネル・トランジスタ３５のソースは地絡へ
接続され、一方そのドレインはｎ−チャンネル・トラン
ジスタ３３及び３４のソースへ接続される。ｐ−チャン
ネル・トランジスタ３１はそのソースをＶｄｄでバイア
スされ、且つそのドレインはｎ−チャンネル・トランジ
スタ３３のドレインへ接続される。同様に、ｐ−チャン
ネル・トランジスタ３２はそのソースをＶｄｄでバイア
スされ、且つそのドレインはｎ−チャンネル・トランジ
スタ３４のドレインへ接続される。ｐ−チャンネル・ト
ランジスタ３１及び３２のゲートは共にノード２で接続
される。また、ノード２での接続は、ｐ−チャンネル・
トランジスタ３１及びｎ−チャンネル・トランジスタ３
３のドレイン／ドレイン接続である。ｐ−チャンネル・
トランジスタ３２及びｎ−チャンネル・トランジスタ３
４のドレインは、ドライバ７０のｐ−チャンネル・プル
アップ・トランジスタ７１のゲートを制御するノード４
へ接続される。

【００２３】比較器３０に於いて、一定の対になってい
るトランジスタのサイズは、後で述べるようにその性能
を高める為に、良く整合される方が良い。ｐ−チャンネ
ル・トランジスタ３１及び３２の幅対長さの比率は整合
する事が望ましい。ｎ−チャンネル・トランジスタ３３
及び３４のその比率は整合する事が望ましい。ｎ−チャ
ンネル・トランジスタ３５は、バイアス電流発生器２０
のｎ−チャンネル・トランジスタ２３と比例したサイズ
であるので、電流発生器２０の中に最小の待機電流を保
ちながら、比較器３０は充分なバイアス電流で作動する
。

【００２４】図３の電圧シフト装置４０はｎ−チャンネ
ル・トランジスタ４１，４２，４３，及びヒューズ４４
で形成される。ｎ−チャンネル・トランジスタ４１のソ
ースはＶｄｄでバイアスされる。ｎ−チャンネル・トラ
ンジスタ４１のドレインはｎ−チャンネル・トランジス
タ４２のドレインへノード５で接続される。ｎ−チャン
ネル・トランジスタ４３のソースは地絡でバイアスされ
、且つそのドレインはｎ−チャンネル・トランジスタ４
２のソースへノード６で接続される。またノード５へ接
続されるのはｎ−チャンネル・トランジスタ４２のゲー
ト及びヒューズ４４の片側である。ヒューズ４４の他側
はノード６へ接続される。ｎ−チャンネル・トランジス
タ４１のゲートを駆動するのは入力電圧ＶＩＮである。 ｎ−チャンネル・トランジスタ４３のゲートはバイアス
電流発生器２０の出力をノード１で接続する。ノード６
から得られる電圧シフト装置４０の出力は、比較器６０
のｐ−チャンネル・トランジスタ６４へ接続される。

【００２５】ｎ−チャンネル・トランジスタ４１及び４
２の装置サイズは、各々が大体同じ閾電圧Ｖｔを有する
ようにほぼ同じであることが好ましい。約１０程度のト
ランジスタの大きさが適当である。またｎ−チャンネル
・トランジスタ４３の幅対長さの比率は、後で説明する
ように、バイアス電流発生器２０のｎ−チャンネル・ト
ランジスタ２３と同じであることが好ましい。

【００２６】図３の電圧シフト装置５０は電圧シフト装
置４０と同様に形成され、且つｎ−チャンネル・トラン
ジスタ５１，５２，５３，及びヒューズ５４を含む。ｎ
−チャンネル・トランジスタ５１のソースはＶｄｄでバ
イアスされる。ｎ−チャンネル・トランジスタ５１のド
レインは、ｎ−チャンネル・トランジスタ５２のドレイ
ンヘノード７で接続される。ｎ−チャンネル・トランジ
スタ５３のソースは地絡でバイアスされ、且つそのドレ
インはｎ−チャンネル・トランジスタ５２のソースへノ
ード８で接続される。またノード７へ接続されるのは、
ｎ−チャンネル・トランジスタ５２のゲート、及びヒュ
ーズ５４の片側である。ヒューズ５４の他側はノード８
へ接続される。ｎ−チャンネル・トランジスタ５１のゲ
ートを駆動するのは出力電圧ＶＯＵＴである。ｎ−チャ
ンネル・トランジスタ５３のゲートはバイアス電流発生
器２０の出力へノード１で接続される。シフト装置５０
のシフトされた出力電圧はノード８から引き出され、比
較器６０のｐ−チャンネル・トランジスタ６３へ接続さ
れる。

【００２７】また、図３の電圧シフト装置５０の、ｎ−
チャンネル・トランジスタ５１，５２，及び５３の装置
サイズと閾電圧は、電圧シフト装置４０のｎ−チャンネ
ル・トランジスタ４１，４２，及び４３のそれらに各々
対応することが好ましい。

【００２８】図３の比較器６０はｎ−チャンネル・トラ
ンジスタ６１と６２、並びにｐ−チャンネル・トランジ
スタ６３，６４，及び６５で形成される。比較器６０は
、ｎ−チャンネル・トランジスタ６１及び６２の電流ミ
ラー能動負荷を有するトランジスタ６３及び６４のｐ−
チャンネルＭＯＳ差動増幅器を備え、従来技術に従って
比較器３０と同様に配列されている。電圧シフト装置５
０の出力は、ｐ−チャンネル・トランジスタ６３のゲー
トへの接続を介して比較器６０へ接続される。電圧シフ
ト装置４０の出力は、ｐ−チャンネル・トランジスタ６
４のゲートへの接続を介して比較器６０へ接続される。 ｐ−チャンネル・トランジスタ６５のゲートは電圧ＶＩ
ＡＳ１へ接続される。ｐ−チャンネル・トランジスタ６
５のソースＶｄｄへ接続され、一方そのドレインはｐ−
チャンネル・トランジスタ６３及び６４のソースへ接続
される。ｎ−チャンネル・トランジスタ６１はそのソー
スを地絡でバイアスされ、且つそのドレインをｐ−チャ
ンネル・トランジスタ６３のドレインへ接続される。 同様に、ｎ−チャンネル・トランジスタ６２はそのソー
スを地絡でバイアスされ、及びそのドレインをｐ−チャ
ンネル・トランジスタ６４のドレインへ接続される。ｎ
−チャンネル・トランジスタ６１及び６２のゲートは共
にノード９で接続される。またノード９への接続は、ｎ
−チャンネル・トランジスタ６１及びｐ−チャンネル・
トランジスタ６３のドレイン／ドレイン接続である。ｎ
−チャンネル・トランジスタ６２及びｐ−チャンネル・
トランジスタ６４のドレインは、ドライバ７０のｎ−チ
ャンネル・プルダウン・トランジスタ７２のゲートを制
御するノード１１へ接続される。

【００２９】比較器６０に於いて、比較器３０に於ける
ように、一定のサイズは良く整合される方が良い。ｎ−
チャンネル・トランジスタ６１及び６２の比率は約１０
程度であることが望ましい。ｐ−チャンネル・トランジ
スタ６３及び６４の比率は約２０程度であることが望ま
しい。ｐ−チャンネル・トランジスタ６５は、電流発生
器２０に最小の待機電流を保ちながら比較器６０が充分
なバイアス電流で作動するように、バイアス電流発生器
２０のｐ−チャンネル・トランジスタ２１と比例したサ
イズになっている。

【００３０】図３のドライバ７０は、ｐ−チャンネル・
プルアップ・トランジスタ７１及びｎ−チャンネル・プ
ルダウン・トランジスタ７２で形成されている。ｐ−チ
ャンネル・プルアップ・トランジスタ７１及びｎ−チャ
ンネル・プルダウン・トランジスタ７２は、Ｖｄｄでバ
イアスされているｐ−チャンネル・プルアップ・トラン
ジスタ７１のソース、及び地絡でバイアスされているｎ
−チャンネル・プルダウン・トランジスタ７２のソース
と直列に接続される。比較器３０の出力はｐ−チャンネ
ル・プルアップ・トランジスタ７１のゲートを駆動し、
並びに、比較器６０の出力はｎ−チャンネル・プルダウ
ン・トランジスタ７２のゲートを駆動する。出力電圧Ｖ
ＯＵＴは、ドライバ７０のトランジスタ７１及び７２の
ドレインの間のノード１２で得られる。

【００３１】ｐ−チャンネル・プルアップ・トランジス
タ７１及びｎ−チャンネル・プルダウン・トランジスタ
７２の装置サイズは、ｐ−チャンネル・プルアップ・ト
ランジスタ７１がｎ−チャンネル・トランジスタ７２よ
りもずっと大きい位が好ましい。これはｎ−チャンネル
・プルダウン・トランジスタ７２のチャンネルの長さを
増加する（例えば６ミクロン程度に）事によって達成さ
れ得る。これはまた閾電圧Ｖｔを増加し、従ってその結
果、ｎ−チャンネル・プルダウン・トランジスタ７２に
おいて実質上ゼロ直流バイアスになる。

【００３２】図３に於いてキャパシタ８０は、比較器３
０のｎ−チャンネル・トランジスタ３３のゲートへ送ら
れる前に、且つ電圧シフト装置５０のｎ−チャンネル・
トランジスタ５１のゲートへ送られる前に、出力電圧Ｖ
ＯＵＴへ接続される。キャパシタ８０は約１００ピコフ
ァラドである。

【００３３】トランジスタ２１，２２，２３，３５，４
３，５３，及び６５のトランジスタのサイズの比率（チ
ャンネル幅対チャンネルの長さ）は、これらのトランジ
スタが飽和領域で作動するような比率である。

【００３４】次に図２及び３を参照してバッファ１７の
動作について説明する。電流発生器２０については、Ｖ
ｄｄが変化するときに、電圧ＢＩＡＳ１およびＢＩＡＳ
２は僅かに変化するが、一方トランジスタ２１及び２２
を流れる電流を一定に保つ。この定電流はノード１へ接
続される装置に反映（ミラー）される。ノード１へ接続
される装置のサイズ間の比率及びトランジスタ２３のサ
イズは、それらが受け取る電流ミラーの量を決定する。 トランジスタ４３及び５３のトランジスタ幅対長さ比を
トランジスタ２３のそれと同じにすると、夫々はトラン
ジスタ２３の電流と同じ電流を反映する。トランジスタ
３５はトランジスタ４３及び５３の約５倍大きく、大体
５倍の電流を受け取る。上記のようなバッファ１７の装
置サイズで、ノード１を流れる定電流は約０．５マイク
ロアンプである。トランジスタ６５のトランジスタ・チ
ャンネルの長さは電流変化を最小にするに役立つような
、且つより良い電流ミラーとして機能するような長さで
ある。電圧シフト装置４０及び５０は、トランジスタ６
３及び６４のゲートの電圧を低下させる助けをし、それ
故にトランジスタ６５のドレイン電圧を低下させ、トラ
ンジスタ６５が飽和状態にあることをより保証する助け
をする。

【００３５】電圧シフト装置４０のヒューズ４４は、入
力電圧ＶＩＮの異なる値に対してバッファ１７を作動す
る能力を有利に提供する。電圧シフト装置４０のほぼ同
じサイズのｎ−チャンネル・トランジスタ４１及び４２
では、各々ほぼ同じ閾電圧Ｖｔを有する。ヒューズ４４
が閉じられている時、それは入力電圧ＶＩＮが＋３．３
ｖの値を有するような場合であるが、ノード５及び６は
共にショートされる。ｎ−チャンネル・トランジスタ４
２全体について電圧降下は無い。ノード６での電圧はｎ
−チャンネル・トランジスタ４１のＶｔを減じたＶＩＮ
、即ち＋３．３ｖマイナスＶｔ　　Ｔ４１、に等しい。 入力電圧ＶＩＮが＋４．０ｖのより大きい値を有する場
合、ヒューズ４４は開かれている。（ヒューズ４４がレ
ーザーを利用することによって開かれ得るという事は、
集積回路技術に於いてよく知られている。）ノード５及
び６は分離されており、ｎ−チャンネル・トランジスタ
４２全体にＶｔ電圧降下が存在する。ノード６での電圧
はｎ−チャンネル・トランジスタ４１及び４２のＶｔを
減じたＶＩＮ、即ち、＋４．０ｖマイナス（Ｖｔ　　Ｔ
４１　　プラスＶｔ　　Ｔ４２）、に等しい。ほぼ等し
い閾電圧を有するトランジスタでは、＋４．０ｖのＶＩ
Ｎのノード６に於ける電圧は、＋３．３ｖのＶＩＮのノ
ード６に於ける電圧にほぼ等しい。この様に入力電圧Ｖ
ＩＮは、一つまたは二つのＶｔ低いレベルへ、ヒューズ
４４が開かれているか閉じられているかに依って有利に
シフトされる事ができ、一方比較器６０への入力は再設
計や再サイズ化なしに一定にそして供給電圧Ｖｄｄ以下
に保持される。

【００３６】電圧レベル　　シフト装置５０は、ｎ−チ
ャンネル・トランジスタ５２に渡って接続されているヒ
ューズ５４が開かれているか閉じられているかに依って
、ｎ−チャンネル・トランジスタ５１のゲートへ印加さ
れる出力電圧ＶＯＵＴが二つまたは一つのＶｔ低いレベ
ルへシフトされる事以外は、電圧レベル・シフト装置４
０と同様に作動する。電圧シフト装置４０に関する説明
と同様の事項が、ヒューズ５４が開かれるか閉じられる
かを決定する。

【００３７】次に比較器３０に移るが、比較器３０はｎ
−チャンネル・トランジスタ３５から定電流バイアスを
受け取る。ｎ−チャンネル・トランジスタ３５は地絡へ
の電流ソースとしての役割を果たす。ｎ−チャンネル・
トランジスタ３３及び３４のソースは、ｎ−チャンネル
・トランジスタ３３及び３４のゲートへ印加される電圧
以下のｎ−チャンネル閾電圧である電圧へｎ−チャンネ
ル・トランジスタ３５によって引き寄せられる。（入力
電圧ＶＩＮはトランジスタ３４のゲートへ印加され、出
力電圧ＶＯＵＴはトランジスタ３３のゲートへ印加され
る。）これはトランジスタ３３及び３４を各々のゲート
へ印加される電圧に応答する伝導性であらしめ、比較器
３０の作動が電圧ＶＩＮと出力電圧ＶＯＵＴの間の差異
に基づくノード４への電圧を印加する事を可能にする。

【００３８】上記で説明したように、トランジスタ３３
及び３４は相互に密に整合され、トランジスタ３１及び
３２は相互に密に整合され、そしてトランジスタ３５が
飽和領域で作動する事が好ましい。トランジスタ対の適
格な整合で、比較器３０の動作は、トランジスタ３１及
び３２のゲート・ソース電圧を等しくし、トランジスタ
３２及び３４を流れる電流がトランジスタ３１及び３３
を流れる電流と釣り合う点に向かう。従って、比較器３
０は定常状態に於いて、出力電圧ＶＯＵＴが入力電圧Ｖ
ＩＮと等しい動作状態に達する。

【００３９】例えば出力電圧ＶＯＵＴが、負荷あるいは
ノイズの変化に応答して突然減少し、入力電圧ＶＩＮよ
りも少なくなるとする。トランジスタ３４は、トランジ
スタ３４のゲート上の電圧つまり出力電圧ＶＯＵＴより
も大きいそのゲート上の電圧つまり入力電圧ＶＩＮのせ
いで、トランジスタ３３より伝導性になる。従って電流
ソース・トランジスタ３５を通る電流のバルクは、トラ
ンジスタ３１及び３３によってよりは、むしろトランジ
スタ３２及び３４によって引張られる。トランジスタ電
流・電圧関係を満たす為に、トランジスタ３１に関連す
るトランジスタ３２を流れる高電流が、トランジスタ３
１のドレインでの電圧をＶｄｄに向かって上昇させ、ト
ランジスタ３２のドレインでの電圧を地絡に向かって下
降させる。トランジスタ３４及び３２のドレインがノー
ド４で下降する事により、ドライバ７０のｐ−チャンネ
ル・プルアップ・トランジスタ７１はより強く駆動され
る。それはより伝導性になり出力電圧ＶＯＵＴをＶｄｄ
方向へ引き寄せ、よってそれを増加する。

【００４０】次に比較器６０に移るが、比較器６０はｐ
−チャンネル・トランジスタ６５から定電流バイアスを
受け取る。ｐ−チャンネル・トランジスタ６５は、その
ソースで供給電圧Ｖｄｄからの電流ソースとしての役割
を果たす。ｐ−チャンネル・トランジスタ６３及び６４
のソースは、ｐ−チャンネル・トランジスタ６５によっ
て、ｐ−チャンネル・トランジスタ６３及び６４のゲー
トへ印加される電圧を上回るｐ−チャンネル閾電圧であ
る電圧へ引き寄せられる。（出力電圧ＶＯＵＴよりも一
つまたは二つのＶｔが少ないレベル・シフト装置５０の
出力が、トランジスタ６３のゲートへ印加され、入力電
圧ＶＩＮよりも一つまたは二つのＶｔが少ないレベル・
シフト装置４０の出力が、トランジスタ６４のゲートへ
印加される。）これはトランジスタ６３及び６４が各々
のゲートへ印加された電圧に応答する伝導性であらしめ
、比較器６０の作動がレベル・シフト入力電圧とレベル
・シフト出力電圧ＶＯＵＴの間の差異に基づくノード１
１への電圧を印加する事を可能にする。

【００４１】上記で説明したように、トランジスタ６３
及び６４は相互に密に整合され、トランジスタ６１及び
６２は相互に密に整合されている事が好ましい。トラン
ジスタ対の適格な整合により、比較器６０の作動は、ト
ランジスタ６１及び６２のゲート・ソース電圧を等しく
し、トランジスタ６２及び６４を流れる電流がトランジ
スタ６１及び６３を流れる電流と釣り合う点に向かう。

【００４２】出力電圧ＶＯＵＴが負荷の変化に応答して
突然増加すると、トランジスタ６４のゲート上の電圧つ
まりレベル・シフト入力電圧ＶＩＮよりも大きいそのゲ
ートの電圧、つまりレベル・シフト出力電圧ＶＯＵＴの
せいで、トランジスタ６３はトランジスタ６４よりも伝
導性は小さくなる。従って、電流ソース・トランジスタ
６５を通る電流のバルクは、トランジスタ６１及び６３
によってよりもむしろトランジスタ６２及び６４によっ
て引張られる。トランジスタ電流・電圧関係を満たす為
に、トランジスタ６４に関連するトランジスタ６３を流
れる低電流は、トランジスタ６３のドレインで電圧を地
絡に向かって下降させ、並びにトランジスタ６４のドレ
インで電圧をＶｄｄに向かって上昇させる。トランジス
タ６２及び６４のドレインが増加する事により、ドライ
バ７０のｎ−チャンネル・プルダウン・トランジスタ７
２はより強く駆動される。それはより伝導性になり、且
つ出力電圧ＶＯＵＴを地絡に向けて引き寄せ、困ってそ
れを減少させる。

【００４３】ドライバ７０のｐ−チャンネル・プルアッ
プ・トランジスタ７１を制御する比較器３０、及びドラ
イバ７０のｎ−チャンネル・プルダウン・トランジスタ
７２を制御する比較器６０で、ドライバ７０はプッシュ
・プル・ドライバとして機能する。出力電圧が減少する
時、ノード４及びノード１１の両方は下がって来る。ノ
ード４はｐ−チャンネル・プルアップ・トランジスタ７
１からのソース電流を増加し、一方ノード１１はｎ−チ
ャンネル・プルダウン・トランジスタ７２のシンク電流
を減少させる。その半面、出力電圧が上昇する時、出力
電圧ＶＯＵＴからの負のフィードバックはノード４及び
ノード１１の両方を押し上げる。ノード４はｐ−チャン
ネル・プルアップ・トランジスタ７１内のソース電流を
減少させ、及びノード１１はｎ−チャンネル・プルダウ
ン・トランジスタ７２内のシンク電流を増加させる。

【００４４】バッファ１７はＢ級型増幅器として説明さ
れ得る。定常状態ではドライバ７０によってはほとんど
直流電流は流されない。トランジスタ６２よりも長いチ
ャンネルの長さを有するトランジスタ７２を選ぶ事によ
り、トランジスタ７２の閾電圧はトランジスタ６２の閾
電圧よりも大きく作られる。定常状態ではトランジスタ
７２は非接続、トランジスタ７１は接続されている。

【００４５】バッファ１７のノード１２での電流は、広
範囲の動作条件に於いて本質的に一定のままであるがシ
ミュレーションによって明らかになる。表１は＋３．３
ｖの入力電圧に関するシミュレーション・データを含む
。表２は＋４．０ｖの入力電圧ＶＩＮに関するシミュレ
ーション・データを含む。

【００４６】

【表１】

【００４７】

【表２】

【００４８】図４は、バッファ１７の動作を示すタイミ
ング図である。＋６．０ｖのＶｄｄ用の１本、及び＋４
．０ｖのＶｄｄ用の１本、の２本のタイミング線を示す
。両方のタイミング線について、ＶＩＮは＋４．０ｖに
等しい。回路の応答時間は水平軸上に示されており、マ
イクロ秒の約１０分の１である。

【００４９】Ｖｄｄが＋４．０ｖに等しい図４のタイミ
ング線を参照すると、時間ｔ０とｔ１の間で負荷は増加
しより多い電流を流し、その結果出力電圧ＶＯＵＴはバ
ッファ１７がより多い電流を発生する（Ｓｏｕｒｃｅ）
につれて減少する。時間ｔ１とｔ２の間でバッファ１７
は応答する。ドライバ７０のｐ−チャンネル・プルアッ
プ・トランジスタ７１はより強く駆動され、出力電圧Ｖ
ＯＵＴはＶＩＮまで引き上げられる。しかし時間ｔ２と
ｔ３の間で負荷は減少し、より少ない電流を流し、その
結果出力電圧ＶＯＵＴはバッファがより多い電流を受け
取る（Ｓｉｎｋ）につれて増加する。時間ｔ３とｔ４の
間でバッファは応答する。ドライバ７０のｎ−チャンネ
ル・プルダウン・トランジスタ７２はより強く駆動され
、出力電圧ＶＯＵＴはＶＩＮまで引き下げられる。

【００５０】このように本発明は、ＤＲＡＭのようなＶ
ＬＳＩ装置がノイズ制御に於いて調整電圧の降下的利用
を可能にする。それは出力補償を有し、且つ出力電圧ノ
イズに応答し得る。それは定電流を供給電圧の変化全体
にわたり散逸する。

【００５１】本発明をその好ましい実施例について詳細
に説明したが、この説明は例としてのみであり、限定的
な意味に解釈されてはならない事を理解されなければな
らない。更に本発明の実施例の詳細に於ける多くの変更
、及び本発明の追加実施例は、本説明を参照して当業者
には明白であろうし且つ成され得る事を理解されなけれ
ばならない。そのような変更、及び追加実施例は特許請
求の範囲に記されるように本発明の精神と正しい範囲内
に在る事を意図するものである。以上の説明に関連して
更に下記の項を開示する。

【００５２】（１）集積回路であって、第１制御信号及
び第２制御信号を受信し、並びに出力電圧を発生する為
の電圧発生回路と；出力電圧及び入力電圧を受け取り、
第１制御信号を発生する為の第１制御回路と；出力電圧
及び入力電圧を受け取り、第２制御信号を発生する為の
第２制御回路と；を含む集積回路。

【００５３】（２）（１）項の集積回路に於いて、電圧
発生回路は電圧ドライバを含む。 （３）（２）項の集積回路に於いて、第１制御回路は第
１比較回路を含む。

【００５４】（４）（３）項の集積回路に於いて、第２
制御回路が、入力電圧をシフトする為の入力電圧シフト
回路と；出力電圧をシフトする為の出力電圧シフト回路
と；並びにシフト入力電圧をシフトされた出力電圧と比
較する為の第２電圧比較回路と；を含む集積回路。

【００５５】（５）（１）項の集積回路であって、更に
、第１及び第２制御回路によって受け取られる前に出力
電圧へ接続されるキャパシタを含む集積回路。 （６）（４）項の集積回路であって、更に、第１及び第
２制御回路によって受けとられる前に出力電圧へ接続さ
れるキャパシタを含む集積回路。

【００５６】（７）（６）項の集積回路であって、更に
、バイアス電圧を受けとり、第１比較回路、第１電圧シ
フト回路、及び第２電圧シフト回路をバイアスする為に
電流を発生するバイアス電流発生回路を含む集積回路。 （８）（７）項の集積回路に於いて、第２比較器はバイ
アス電圧を受け取る。

【００５７】（９）（６）項の集積回路に於いて、電圧
ドライバが、直列に接続されるプルアップ・トランジス
タ及びプルダウン・トランジスタと、プルダウン・トラ
ンジスタよりも高い電位でバイアスされるプルアップ・
トランジスタと、第１制御信号を受け取るプルアップ・
トランジスタと、並びに第２制御信号を受け取るプルダ
ウン・トランジスタと、を含む集積回路。

【００５８】（１０）（９）項の集積回路に於いて、第
１比較器が、ｎ−チャンネルＭＯＳ差動増幅器と；ｎ−
チャンネルＭＯＳ差動増幅器へ接続されるｐ−チャンネ
ル・トランジスタの電流ミラー能動負荷と；並びにｎ−
チャンネルＭＯＳ差動増幅器へ接続されるｎ−チャンネ
ル電流ソース・トランジスタと；を含む集積回路。

【００５９】（１１）（１０）項の集積回路に於いて、
第２比較器が、ｐ−チャンネルＭＯＳ差動増幅器と；ｐ
−チャンネルＭＯＳ差動増幅器へ接続されるｎ−チャン
ネル・トランジスタの電流ミラー能動負荷と；並びにｐ
−チャンネルＭＯＳ差動増幅器へ接続されるｐ−チャン
ネル電流ソース・トランジスタと；を含む集積回路。

【００６０】（１２）バッファ回路であって、入力電圧
をシフトする為の入力電圧シフト回路と；出力電圧をシ
フトする為の出力電圧シフト回路と；入力電圧を出力電
圧と比較し、第１制御信号を発生する為の第１比較回路
と；シフト入力電圧をシフト出力電圧と比較し、第２制
御信号を発生する為の第２制御比較回路と；並びに上記
第１制御信号と上記第２制御信号を受け取り、出力電圧
を発生する為の電圧ドライバ回路と；を含むバッファ回
路。

【００６１】（１３）（１２）項のバッファであって、
更に、出力電圧、第１比較器、及び出力電圧シフト回路
へ接続されるキャパシタを含むバッファ。

【００６２】（１４）（１３）項のバッファに於いて、
入力電圧シフト装置は、シフト入力電圧を減少するため
にとび得るヒューズを有し、並びに出力電圧シフト装置
は、シフト出力電圧を減少するためにとび得るヒューズ
を有する。

【００６３】（１５）バッファとして有用な集積回路を
開示する。この集積回路は入力電圧をシフトする為の入
力電圧シフト回路４０、及び出力電圧をシフトする為の
出力電圧シフト回路５０を有する。それは入力電圧を出
力電圧と比較する為の第１比較回路３０、及びシフト入
力電圧をシフト出力電圧と比較する為の第２比較回路６
０を有する。第１比較回路３０は第１制御信号を発生し
、第２比較回路は第２制御信号を発生する。電圧ドライ
バ回路７０は制御信号を受け取り出力電圧を発生する。 出力電圧を補償する為のキャパシタ８０は第１比較回路
３０及び出力電圧シフト回路５０へ印加される前に出力
電圧へ接続され得る。

【図面の簡単な説明】

【図１】集積回路のチップ上調整駆動システム（ｏｎ−
ｃｈｉｐ−ｒｅｇｕｌａｔｅｄｄｒｉｖｅｒ　　ｓｙｓ
ｔｅｍ）をブロック形式で示す電気図。

【図２】本発明の好ましい実施例に従って、バッファを
部分的ブロック及び部分的略図形式で示す電気図。

【図３】本発明の好ましい実施例に従って、バッファを
略図形式で示す電気図。

【図４】図２乃至３のバッファ動作を例証するタイミン
グ図。

【符号の説明】

２０　　バイアス電流発生器 ３０，６０　　比較器 ４０，５０　　電圧シフト装置 ７０　　ドライバ ８０　　キャパシタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　集積回路であって、第１制御信号及び
   第２制御信号を受信し、並びに出力電圧を発生する為の
   電圧発生回路と；出力電圧及び入力電圧を受け取り、第
   １制御信号を発生する為の第１制御回路と；出力電圧及
   び入力電圧を受け取り、第２制御信号を発生する為の第
   ２制御回路と；を含む集積回路。