Gebiet der Erfindung
-
Diese Erfindung bezieht sich auf einen Differentialverstärker und genauer auf einen
verbesserten stromsensitiven Differentialverstärker.
Beschreibung des Stands der Technik
-
Halbleiterspeicher umfassen im allgemeinen eine orthogonale Anordnung von Speicherzellen
zum Speichern von binären Daten in Form von Einsen und Nullen. Die Anordnung umfasst
typischerweise Säulen von Bitleitungen, welche oft in komplimentären Paaren gruppiert sind,
und Reihen von Wortleitungen. An jeder Schnittstelle eines Bitleitungspaares und einer.
Wortleitung ist eine Speicherzelle angelegt. Ein Bitleitungspaar kann punktuell an
Datenleitungen gekoppelt sein, und zwar unter der Kontrolle einer Säulenauswahlleitung von
einer Anzahl, welche von einem Säulenadressendecoder stammen. Jede der von einem
Zeilenadressendecoder stammenden Wortleitungen kann durch Einschalten von
Zugangstransistoren in der Speicherzelle die Speicherzellen in jener Zeile punktuell an ihre
entsprechenden Bitleitungen koppeln. Eingangsadressen werden von den
Säulenadressendecodern und Zeilenadressendecodern dekodiert, um eine bestimmte
Speicherzelle, d. h. die an der Schnittstelle der ausgewählten Bitleitungen und Wortleitungen
angelegte Speicherzelle, an die Datenleitungen zu koppeln. Auf diese Weise können in den
Speicherzellen gespeicherte binäre Daten zu den Bitleitungen und dann zu den Datenleitungen
zur letztendlichen Übertragung in eine Speicherausgabevorrichtung übertragen werden. Die
Daten werden auf dieselbe allgemeine Weise in die Speicherzellen geschrieben. Eine gute
Beschreibung einer veranschaulichenden statischen RAM-Schaltung ist im U.S.-Patent Nr.
4.355.377, welches sich im Besitz der Inmos Corporation befindet und den Titel
"Asynchronously Equilibrated And Pre-Charged Static RAM" trägt, gegeben.
Das aus einer Speicherzelle über die Bitleitungen herausgelesene Datensignal, sei es vom
obenstehend beschriebenen Typ oder nicht, bedarf der Verstärkung, bevor es zum Antrieb der
Speicherausgabevorrichtung verwendet werden kann. Diese Verstärkung wird normalerweise
in einer Anzahl von Stufen erreicht, und die zu diesem Zweck verwendeten Verstärker werden
Leseverstärker genannt. Herkömmliche Leseverstärker haben eine Spannungsdifferenz
zwischen den Bitleitungen abgetastet. Ein Problem beim Abtasten der Spannungsdifferenz
zwischen den Bitleitungen besteht darin, dass die Bitleitungen und Datenleitungen maximal
beladen sind. Demgemäß schließt die Erzeugung der erforderlichen Spannungsdifferenz eine
Zeitverzögerung mit ein. Die von der Aufnahmefähigkeit verursachte Zeitverzögerung erhöht
notwendigerweise die zum Ablesen von Daten aus einer Speicherzelle erforderliche Zeit.
-
Ein anderes mit bestehenden Spannungsabtasttechniken zusammenhängendes Problem besteht
darin, dass die von einem vorhergehenden Betrieb (Lesen oder Schreiben) auf der Bitleitung
verbliebene Spannungsdifferenz für den richtigen Betrieb umgekehrt werden muss. Wenn
nach dem Ablesen von Daten aus einer ersten Speicherzelle eine Bitleitung 0,5 V unter ihrer
Begleit-Bitleitung liegt, kann es zum Beispiel sein, dass sich die Bitleitungen nach dem
Ablesen der Daten aus einer zweiten Speicherzelle ändern müssen, damit die erste Bitleitung
nun 0,5 V über ihrer Begleit-Bitleitung liegt. Zwecks Steigerung der Geschwindigkeit des
Speicherkreises wurden Techniken zum "Ausbalancieren" oder Kurzschließen der
Bitleitungen entwickelt, damit die von einem vorhergehenden Betrieb auf den Bitleitungen
verbliebene Spannungsdifferenz ausgeschalten ist. Das U.S.-Patent Nr. 4.355.377 beschreibt
beispielsweise eine Adressen-Übergangsdetektionsschaltung, welche an einen Taktgeber
gekoppelt ist, der Vorspannungs- und Ausgleichsschaltungen antreibt. Ein Nachteil dieser
Techniken besteht darin, dass die Schaltung sehr leicht auf das Timing der zur Steuerung der
Ausgleichsoperation verwendeten Signale reagiert.
-
Weitere Nachteile, die sich aus der Verwendung von Abtasttechniken, welche von der
Spannungsdifferenz zwischen den Bitleitungen abhängen, ergeben, bestehen in der
Schwierigkeit, eine optimale Signalverstärkung von den Leseverstärkern zu erhalten und den
Gleichtakt-Spannungspegel auf die Bitleitungen zu schieben, bevor das Differentialsignal als
Speicherausgangssignal verwendet werden kann. Diese beiden Probleme werden von der
Tatsache verursacht, dass zwecks Wahrung einer Speicherzellenstabilität in vielen
Anwendungen die Bitleitungen über einer Spannung, welche ungefähr 80% der
Betriebsspannung der Vorrichtung entspricht, gehalten werden müssen.
Die obenstehend erwähnten Probleme können mittels des im U.S.-Patent 4.766.333
beschriebenen stromsensitiven Differentialverstärkers überwunden werden.
-
Die Fig. 1 der vorliegenden Erfindung basiert auf Fig. 1 des U.S.-Patents 4.766.333 und zielt
auf einen vereinfachten Leseverstärker ab. Es ist zu verstehen, dass, während in Fig. 1 im
allgemeinen auf n-Kanal-MOS-Transistoren vom Anreicherungstyp Bezug genommen wird,
andere Typen von Transistoren ersetzt werden könnten. Der Verstärker 10 umfasst einen
Bezugsspannungskreis 11 und ein erstes Eingabeterminal 12 und ein zweites Eingabeterminal
14. Der verbliebene Abschnitt der Schaltung agiert im allgemeinen als Spannungsverstärker.
Die Eingabeterminals 12 und 14 sind durch die Impedanzen 16 bzw. 18 an die Erde gekoppelt
(eine Bezugsspannung). Das Eingabeterminal 12 ist an die Sourcen der n-Kanal-Transistoren
22 und 24 gekoppelt. Das Eingabeterminal 14 ist an die Sourcen der n-Kanal-Transistoren 26
und 28 gekoppelt. Die Gates der Transistoren 22, 24, 26 und 28 und die Drains der
Transistoren 24 und 26 sind mit einem gemeinsamen Knoten 30 verbunden. Der Knoten 30 ist
durch eine Ladung 32 an eine Betriebsspannungs-VCC gekoppelt. Der Drain des Transistors
22 ist durch einen Ladungstransistor 34 an VCC und an ein erstes Ausgabeterminal 38
gekoppelt. Ebenso ist der Drain des Transistors 28 durch einen Ladungstransistor 36 an VCC
und an ein zweites Ausgabeterminal 40 gekoppelt. Die Transistoren 22 und 28 können als
"primäre Eingangstransistoren" für den Verstärker 10 bezeichnet werden. Die Transistoren 24
und 26 können als "sekundäre Eingangstransistoren" bezeichnet werden.
Die relativen Größen der Transistoren 22 bis 28 und der Ladungen 32 bis 36 sind für den
Betrieb der Schaltung 10 von Wichtigkeit. Im allgemeinen werden die primären
Eingangstransistoren 22 und 28 in Sättigung gehalten, so dass der durch sie fließende Strom
im wesentlichen unabhängig vom Drain zur Source-Spannung ist. Sie sind elektrisch identisch
und groß im Vergleich zu den sekundären Eingangstransistoren 24 und 26, so dass die
Mehrheit des durch die Impedanzen 16 und 18 gezogenen Stroms von den Transistoren 22
und 28 geliefert wird. Wenn die Impedanzen 16 und 18 vorzugsweise durch den Zugang zu
einer Speicherzelle oder zu Schreibdaten in ihrem Wert ungleich werden, gehen verschiedene
Ströme durch die Eingangsknoten 12 und 14. Die Transistoren 22 und 28 sind, was ihre Größe
betrifft, genügend groß, um sicherzustellen, dass die an den Eingangsknoten 12 und 14
entwickelte Spannungsdifferenz aufgrund des differenziellen Eingangsstroms über den
gesamten Bereich von an den Eingangsknoten 12 und 14 erwartetem differenziellem Strom
minimal ist.
-
Die durch die Source-Drain-Pfade der Transistoren 22 und 28 gezogenen, sich
unterscheidenden Ströme bewirken die Entwicklung einer Spannungsdifferenz an den
Ausgangsknoten 38 und 40. Für eine gegebene Stromdifferenz wird die Spannungsdifferenz
durch die Größe der Transistoren 34 und 36 und die Größe der Transistoren 22 und 28 relativ
zu den Transistoren 24 und 26 bestimmt. Die Transistoren 34 und 36 sind elektrisch
symmetrisch und ihre Größe wird zusammen mit den Transistoren 22 bis 28 festgelegt, um
die maximale Spannungsdifferenz an den Ausgangsknoten 38 und 40 zu ermöglichen, ohne
den Transistoren 22 und 28 ein Herausfallen aus dem Sättigungsbereich (was geschehen
würde, wäre es der Spannung an den Ausgangsknoten 38 und 40 ermöglicht, mehr als eine n-
Kanal-Schwellspannung unter die Spannung am Knoten 30 zu fallen) unter die an den
Eingängen 12 und 14 erwartete maximale Stromdifferenz zu gestatten.
-
Die sekundären Eingangstransistoren 24 und 26 sind elektrisch identisch und größenmäßig
zusammen mit der Ladung 32 festgelegt, so dass der Knoten 30 ungefähr eine n-Kanal-
Schwellspannung (1 Vtn) über der erwünschten Gleichtakt-Spannung an den Eingangsknoten
12 und 14 über den gesamten Bereich von an den Eingangsknoten erwarteten Gleichtakt-
Strömen vorgespannt wird. Durch Variieren der Größe von Ladung 32 kann die Gleichtakt-
Eingangsspannung angepasst werden. Weiters werden die Transistoren 24 und 26 zusammen
mit der Ladung 32 größenmäßig festgelegt, so dass sich der Vorspannungspunkt des Knotens
30 nach einer plötzlichen Veränderung der Eingangsströme in einem passenden Grad erholt,
um sicherzustellen, dass die Schaltung 10 bei Bedingungen der Nicht-
Gleichgewichtsspannung an den Eingangsknoten 12 und 14 richtig funktioniert.
-
Sobald die Eingangsknoten 12 und 14 durch die Impedanzen 16 und 18 an die Erde gekoppelt
sind, wird der Strom durch die primären und sekundären Eingangstransistoren 22 bis 28
gezogen. Dieser Strom bewirkt, dass der gemeinsame Knoten 30 und die Ausgangsknoten 38
und 40 in ihrer Spannung um einen von ihren jeweiligen Ladungen 32, 34 und 36 festgelegten
Betrag sinken. Da die Transistoren 22 und 28 wegen der passenden Größenfestlegung der
Transistoren 22 und 28 relativ zu 24 und 26 und der Transistoren 34 und 36 relativ zur
Ladung 32 im Sättigungsbereich bleiben, hat die Spannung an den Ausgangsknoten 38 und 40
einen geringen Einfluss auf die Spannung an den Eingangsknoten 12 und 14. Somit wird die
Spannung an den Eingangsknoten 12 und 14 durch die Ströme in die Eingänge 12 und 14, die
Größen der Transistoren 22 und 28 und die Spannung am Knoten 30 bestimmt. Sind die
Transistoren 22 und 28 groß, ist die Spannung an den Knoten 12 und 14 beinahe gleich der
Spannung am Knoten 30 minus der Schwellspannung der Transistoren 22 und 28. Somit wird
die differenzielle Eingangsspannung minimiert.
-
Während des Betriebs erzeugt der Leseverstärker 10 proportional zum oder gemäß dem
differenziellen Eingangsstrom an den Eingangsknoten 12 und 14 eine Differentialspannung an
den Ausgangsknoten 38 und 40. In Fig. 1 ist der differenzielle Eingangsstrom vorgesehen,
wenn die Impedanzen 16 und 18 in ihrem Wert ungleich werden. Wie in meinem U.S.-Patent
4.766.333 dargelegt, wird bei Verwendung der Schaltung von Fig. 1 als Vor-Leseverstärker
der differenzielle Eingangsstrom über Bitleitungen zugeführt. Wird die Schaltung der Fig. 1
als Hauptleseverstärker verwendet, wird der differenzielle Eingangsstrom über
Datenleseleitungen zugeführt.
-
Wird die Impedanz 16 relativ zur Impedanz 18 verringert, nimmt zum Beispiel der durch die
Source-Drain-Pfade der Transistoren 22 und 24 gezogene Strom zu und fällt die Spannung am
Eingangsknoten 12 in einem für die Zufuhr von Extra-Strom notwendigem Umfang. Ein
derartiger Spannungsabfall ist jedoch gering, da der Transistor 22 vorzugsweise eine große
Vorrichtung ist. Der durch den Transistor 22 fließende Extra-Strom resultiert wegen dem
Vorhandensein des Transistors 34 in einem Spannungsabfall am Ausgangsknoten 38. Somit
wird an den Ausgangsknoten 38 und 40 wegen der Anwendung des differenziellen
Eingangsstroms an den Eingangsknoten 12 und 14 eine Spannungsdifferenz aufgebaut. Wie
zuvor erwähnt, sind die Transistoren 34 und 36 zusammen mit den Transistoren 22 bis 28
größenmäßig festgelegt, um an den Ausgangsknoten 38 und 40 die maximale
Spannungsdifferenz zu ermöglichen, ohne ein Herausfallen der Transistoren 22 und 28 aus
dem Sättigungsbereich zu gestatten.
-
Außerdem verringert sich die Spannung am gemeinsamen Knoten 30, wenn der Strom durch
den sekundären Eingangstransistor 24 zunimmt. Dies verringert die Spannung an den Gates
der Transistoren 26 und 28 und bewirkt infolgedessen einen Abfall der Spannung an den
Sourcen dieser Transistoren (d. h. am Knoten 14). Somit wird ein Spannungsabfall am
Eingangsknoten 12 von einem Spannungsabfall am Knoten 30 und anschließend von einem
Spannungsabfall am Eingangsknoten 14 nachgeahmt. Insbesondere da der Knoten 30 an die
Gates der Transistoren 26 und 28 gekoppelt ist, wird der Strom durch den Knoten 14
reduziert. Auf diese Weise wird die zwischen den Eingangsknoten 12 und 14 entwickelte
langfristige Spannungsdifferenz weiter minimiert. Die Zeit, welche der Knoten 30 für die
Erholung zu seinem normalen Vorspannungspunkt benötigt, ist eine Funktion davon, wieviel
vom gesamten, aus den Eingangsknoten 12 und 14 fließenden Strom durch die sekundären
Eingangstransistoren 24 und 26 fließen gelassen wird. Dies wird bestimmt durch das
Verhältnis der Größe der Transistoren 22 und 28 zur Größe der Transistoren 24 und 26.
Da die primären Eingangstransistoren 22 und 28 im Vergleich zu den sekundären
Eingangstransistoren 24 und 26 groß sind, wird das meiste des durch die Knoten 12 und 14
fließenden Stroms durch die Transistoren 22 und 28 und folglich die Transistoren 34 und 36
zugeführt (unter der Annahme, dass ein vernachlässigbarer Strom durch die Ausgänge 38 und
40 zugeführt wird). Somit spiegelt die Differentialspannung an den Ausgangsknoten 38 und
40 den Differentialstrom an den Eingangsknoten 12 und 14 wieder, und zwar auf eine von den
Ladungen 34 und 36 bestimmte Weise. Da die Spannung an den Eingangsknoten weiterhin
von der Spannung am Knoten 30 bestimmt wird, wirken sich die Ausgangsspannungen nicht
auf die Eingangsspannungen aus und bleibt die Spannungsdifferenz an den Eingangsknoten
gering. Da eine begrenzte Verzögerung zwischen der Zeit, in der sich der Eingangsstrom
ändert, und der Zeit, in der sich der Knoten 30 und infolgedessen die entgegengesetzte
Eingangsknotenspannung an die Gleichgewichtsniveaus anpassen, besteht, wird der
Differentialstrom durch die Transistoren 22 und 28 für die anfängliche Periode des
Ausgangsübergangs verstärkt, wodurch die Antwortzeit der Abtastschaltung auf eine
Veränderung im Differentialstrom in die Eingangsknoten beschleunigt wird. Da sich nur
geringe Spannungsdifferenzen an den Eingangsknoten 12 und 14 entwickeln, ist die für die
Anpassung der Eingangsspannungen an den korrekten Spannungszustand (nach einer
plötzlichen Veränderung der Signalzustände des differenziellen Eingangsstroms) benötigte
Zeitperiode außerdem gering für eine gegebene Aufnahmefähigkeit an den Eingangsknoten 12
und 14.
-
Bei Hinwendung zu Fig. 2 ist eine weitere Verbesserung (des Stands der Technik) am
Stromleseverstärker gezeigt. Insbesondere sind die p-Kanal-Transistoren 42 und 44 in Serie
mit den Transistoren 24 bzw. 26 hinzugefügt, um zwecks Austausch des gemeinsamen
Knotens 30 einen getrennten linken Knoten 46 und einen getrennten rechten Knoten 48 zu
bilden. Die Drains der Transistoren 42 und 24 sind mit ihren jeweiligen Steuerelektroden am
linken Knoten 46 gekoppelt. Der linke Knoten 46 ist zwecks Kontrolle des Stromflusses durch
die Impedanz 18 mit den Steuerelektroden der Transistoren 28 und 36 gekoppelt. Die Drains
der Transistoren 44 und 26 sind mit ihren jeweiligen Steuerelektroden am rechten Knoten 48
verbunden. Der rechte Knoten 48 ist zwecks Kontrolle des Stroms durch die Impedanz 16 mit
den Steuerelektroden der Transistoren 22 und 34 gekoppelt.
-
Wie in Fig. 2 gezeigt, minimiert der verbesserte Stromleseverstärker die Differentialspannung
an den Eingängen 12 und 14. Insbesondere wenn sich die Impedanz 16 relativ zur Impedanz
18 verringert, nimmt der durch die Source-Drain-Pfade der primären Eingangstransistoren 22
und des sekundären Eingangstransistors 24 fließende Strom zu. Wie zuvor festgestellt,
verringert sich die Spannung am linken Knoten 12 zwecks Zuführung des Extra-Stroms, was
einen Spannungsabfall am Knoten 46 bewirkt. Da der linke Knoten 46 mit der Steuerelektrode
des Transistors 28 gekoppelt ist, schaltet sich der Transistor 28 weicher ein, um zwecks
Minimierung der Differentialspannung an den Eingängen 12 und 14 die Spannung am Knoten
14 zu senken. Wie offensichtlich ist, ändert eine Veränderung der Impedanz (und daher des
Stroms) in einem Eingang (12 oder 14) die Spannung am anderen Eingangsknoten durch
Bildung getrennter linker und rechter Knoten.
-
Es ist festzustellen, dass die jeweiligen linken und rechten Knoten nicht mit dem primären
Transistor an derselben Seite der Schaltung verbunden sind. Das heißt, der Knoten 46 ist nicht
mit dem primären Transistor 22 verbunden, und der Knoten 48 ist nicht mit dem primären
Transistor 28 verbunden. Daher ändert eine Veränderung der Impedanz 16 nicht die Spannung
an der Steuerelektrode (dem Gate) des primären Transistors 22 und wirkt sich nicht weiter auf
die Spannung am Knoten 12 aus. Gleichermaßen ist der rechte Knoten 48 nicht mit der
Steuerelektrode des primären Transistors 28 gekoppelt. Daher ändert eine Veränderung der
Impedanz 18 nicht die Spannung an der Steuerelektrode des primären Transistors 28 und
wirkt sich nicht weiter auf die Spannung am Knoten 14 aus. Demgemäß ist die differenzielle
Eingangsspannung an den Eingängen 12 und 14 minimiert.
-
Die US-A-4 553 053 offenbart einen Leseverstärker für einen Halbleiterspeicher, welcher
einen Eingangsdifferentialverstärker mit zum Empfang von differenziellen Eingangssignalen
angepassten Eingabeterminals und zur Übertragung von ersten differenziellen
Ausgangssignalen angepassten Ausgabeterminals umfasst. Eine zweite
Differentialverstärkerstufe ist zwecks Erzeugung von zweiten differenziellen
Ausgangssignalen als Reaktion auf die ersten Ausgangssignale an die Eingangsstufe
gekoppelt. Rückkopplungsmittel sind zwischen den Eingabe- und Ausgabeterminals der
Eingangsverstärkerstufe angeschlossen, um zwecks Reduktion der Spannungsschwankung der
differenziellen Eingangssignale eine negative Rückkopplungsschleife zu schaffen, wodurch
die Geschwindigkeit der Reaktion auf den Leseverstärker erhöht wird.
-
Ein Ziel der vorliegenden Erfindung ist die Schaffung eines verbesserten
Stromleseverstärkers, welcher eine negative Rückkopplung zur Verbesserung der Antwortzeit
der Schaltung besitzt und bei einer niedrigen Betriebsspannung funktionieren kann. Dieses
Ziel wird durch den in Anspruch 1 definierten Verstärker erreicht.
-
Ein anderes Ziel des verbesserten Stromleseverstärkers ist die Schaffung einer
Vorspannungsstufe, welche dazu eingesetzt werden kann, zwecks schnellerer Erzeugung von
differenziellen Ausgangsströmen eine Treiberstufe vorzuspannen.
ZUSAMMENFASSUNG DER ERFINDUNG
-
Die vorliegende Erfindung zielt ab auf einen verbesserten Stromleseverstärker zum
Detektieren einer Veränderung der Differentialströme in Halbleiterspeichervorrichtungen. Der
verbesserte Stromleseverstärker umfasst Rückkopplungstransistoren, welche nach dem
Umschalten eine negative Rückkopplung und während des Umschaltens eine positive
Rückkopplung schaffen. Demgemäß reagiert die Schaltung rasch auf eine Veränderung der
Eingangsströme, begrenzt jedoch das Umschalten. Das heißt, die negative Rückkopplung
begrenzt die differenziellen Ausgangsspannungen und ermöglicht es dem differenziellen
Ausgang, schneller in seinen Originalzustand zurückgebracht zu werden.
-
Die Schaltung umfasst auch eine zusätzliche Stufe zur Erzeugung von getrennten p-Kanal-
Vorspannungen für die linken und rechten Seiten der Schaltung. Die getrennte p-Kanal-
Vorspannungsstufe ermöglicht dem Differentialverstärker den Betrieb bei niedriger Vcc. Die
getrennten Vorspannungsstufen können auch zur Vorspannung einer Treiberstufe verwendet
werden, um differenzielle Ausgangsströme rascher zu erzeugen.
Kurze Beschreibung der Zeichnungen
-
Beim Beschreiben der vorliegenden Erfindung wird auf die folgenden Zeichnungen Bezug
genommen, in welchen:
-
Fig. 1 ein Schaltbild eines Stromleseverstärkers des Stands der Technik ist.
-
Fig. 2 ein im Stand der Technik bekannter und auf der Schaltung der Fig. 1 beruhender,
verbesserter Stromleseverstärker ist.
-
Fig. 3 ein in der vorliegenden Erfindung angewendeter, verbesserter Stromleseverstärker ist;
und
-
Fig. 4 eine Treiberstufe zur Verwendung mit dem in Fig. 3 gezeigten Verstärker ist.
Beschreibung der bevorzugten Ausführungsformen
-
Bei Hinwendung zu Fig. 3 ist eine bevorzugte Ausführungsform eines erfindungsgemäßen
verbesserten Stromleseverstärker 49 gezeigt. Stromleseverstärker 49: (i) umfasst
Vorspannungstransistoren zur Schaffung einer negativen Rückkopplung zwecks Verbesserung
der Erholzeit eines Stromleseverstärkers durch Anpassung des Vorstroms; (ii) verringert die
minimale Betriebsspannung der Schaltung; und (iii) schafft eine Vorspannung für eine an die
Differentialverstärkerschaltung gekoppelte Treiberschaltung zwecks rascherer Schaffung von
differenziellen Ausgangsströmen.
-
Die Schaltung der Fig. 3 basiert auf Fig. 2, und Ziffern für in Fig. 2 gezeigte gleichartige
Bestandteile sind in Fig. 3 gegeben. Im allgemeinen wurde die Schaltung modifiziert, um die
negativen Rückkopplungstransistoren 50 und 52, welche auch den Vorstrom liefern,
einzuschließen. Die Schaltung umfasst auch eine zusätzliche Stufe mit den Schaltungen 54
und 60 an der linken bzw. rechten Seite der Schaltung. Die Schaltungen 54 und 60
ermöglichen die Reduktion der minimalen Betriebsspannung der Schaltung. Schlussendlich
wurde die Bezugsspannungsschaltung 11 der Fig. 3 modifiziert. Die Schaltung 11 der Fig. 3
ähnelt der Schaltung 11 der Fig. 2. Die Steuerelektroden der Transistoren 42 und 44 sind
jedoch nicht länger mit den jeweiligen linken und rechten Knoten 46 und 48 gekoppelt, wie in
der Schaltung des Stands der Technik von Fig. 2. Vielmehr ist die Steuerelektrode des
Transistors 42 mit dem Eingangsknoten 14 und die Steuerelektrode des Transistors 44 mit
dem Eingangsknoten 12 gekoppelt.
-
Bei der nunmehrigen detaillierten Beschreibung der spezifischen Verbesserungen ist eine erste
Verbesserung in der Schaltung der Fig. 3 die Hinzufügung der Rückkopplungstransistoren 50
und 52. Die Transistoren 50 und 52 schaffen den Vorstrom in der Schaltung. Der Transistor
50 schafft einen Vorstrom und eine negative Gleichstrom-Rückkopplung für die linke Hälfte
der Schaltung, und der Transistor 52 schafft einen Vorstrom und eine negative Gleichstrom-
Rückkopplung für die rechte Seite der Schaltung. Insbesondere ist der Drain des Transistors
50 an die Source des Transistors 22 gekoppelt. Die Source des Transistors 50 ist an den Drain
eines Transistors 54, dessen Source-Drain-Pfad einen Pfad zur Erde schafft, gekoppelt. Die
Steuerelektrode des Transistors 50 ist mit dem Ausgangsknoten 38 gekoppelt. Gleichermaßen
ist der Drain des Transistors 52 an die Source des Transistors 28 an der rechten Seite der
Schaltung gekoppelt. Die Source des Transistors 52 ist auch an den Drain des Transistors 54,
welcher einen Pfad zur Erde schafft, gekoppelt. Die Steuerelektrode des Transistors 52 ist mit
dem Ausgangsknoten 40 gekoppelt. Der Betrieb der Rückkopplungstransistoren ist im Detail
untenstehend beschrieben.
-
Eine zweite Verbesserung in der Schaltung ist zu sehen in einer linken p-Kanal-
Vorspannungsstufe 54, welche einen p-Kanal-Transistor 56 und einen n-Kanal-Transistor 58
einschließt, und in einer rechten p-Kanal-Vorspannungsschaltung 60, welche einen p-Kanal-
Transistor 62 und einen n-Kanal-Transistor 64 einschließt. Die Schaltungen 54 und 60
schaffen zwecks Erzeugung von getrennten p-Kanal-Vorspannungssignalen eine getrennte
Stufe für die linke bzw. rechte Seite der Schaltung. Daher erzeugt die verbesserte
erfindungsgemäße Schaltung auch getrennte p-Kanal-Vorspannungssignale zusätzlich zur
Bezugsspannungsschaltung 11, welche an den Knoten 46 bzw. 48 getrennte linke und rechte
Bezugsspannungen (d. h. n-Kanal-Vorspannungen) erzeugt. Die p-Kanal-Vorspannungssignale
sind an die in Fig. 4 gezeigte Treiberstufe gekoppelt, um die Treiberstufe vorzuspannen.
An der linken Seite der Schaltung der Fig. 3 sind die Transistoren 56 und 58 zwischen VCC
und dem Eingangsknoten 12 in Serie gekoppelt. Die Source des p-Kanal-Transistors 56 ist an
VCC gekoppelt. Die Steuerelektrode des Transistors 56 ist an ihren Drain gekoppelt, wovon
beide an den Drain des n-Kanal-Transistors 58 gekoppelt sind. Die Source des Transistors 58
ist mit dem Eingangsknoten 12 gekoppelt. Die Steuerelektrode des Transistors 58 ist mit dem
rechten Knoten 48 gekoppelt. Die Steuerelektrode und der Drain des Transistors 56 sind an
ein Ausgabeterminal PBIAS gekoppelt.
-
Gleichermaßen sind an der rechten Seite der Schaltung die Transistoren 62 und 64 zwischen
VCC und dem Eingang 14 in Serie gekoppelt, um ein getrenntes p-Kanal-Vorspannungssignal
PBIASB zu erzeugen. Die Source des Transistors 62 ist an VCC gekoppelt. Die
Steuerelektrode des p-Kanal-Transistors 62 ist an ihren Dram und an den Drain des n-Kanal-
Transistors 64 gekoppelt. Die Source des Transistors 64 ist mit dem Eingangsknoten 14
gekoppelt. Schlussendlich ist die Steuerelektrode des Transistors 64 mit dem linken Knoten
46 gekoppelt. Wie im Detail unter Bezugnahme auf Fig. 4 beschrieben, sind PBIAS und
PBIASB zwecks Schaffung von differenziellen Lastströmen mit der Treiberstufe von Fig. 4
gekoppelt. Erzeugung und Funktion der PBIAS- und PBIASB-Signale sind im Detail
untenstehend beschrieben.
Betrieb
-
Der Betrieb des verbesserten Stromleseverstärkers 49 wird nunmehr im Detail beschrieben.
Da die Schaltung symmetrisch ist, wird der auf einer Veränderung des Eingangsstroms an
einem Knoten (z. B. dem Knoten 12) beruhende Betrieb der Schaltung im Detail beschrieben.
Der auf einer Veränderung des Eingangsstroms am anderen Knoten (dem Knoten 14)
beruhende Betrieb der Schaltung ist anhand der folgenden Beschreibung zu verstehen. Fällt
die Spannung am Knoten 12 ab (bei Stromanstieg am Knoten 12), schalten sich die
Transistoren 22, 24 und 58 härter ein. Diese Transistoren helfen bei der schnelleren
Erzeugung von differenziellen Ausgangspannungen an den Knoten 38 und 40.
Insbesondere wächst mit dem Spannungsabfall am Knoten 12 die Gate-zu-Source-Spannung,
und der Transistor 58 schaltet sich härter ein. Dieselbe Aktion tritt in bezug auf die
Transistoren 22 und 24 auf, da der Knoten 12 mit deren Sourcen verbunden ist. Schaltet sich
der Transistor 22 härter ein, koppelt er die fallende Spannung des Knotens 12 fester mit dem
Knoten 38. Folglich beginnt das Spannungssignal DSAOUT am Ausgang 38 zu fallen.
Schaltet sich der Transistor 24 härter ein, fällt gleichermaßen seine Drain-Spannung. Da der
Drain des Transistors 24 (des Knotens 46) an das Gate des n-Kanal-Transistors 64 gekoppelt
ist, beginnt sich der Transistor 64 abzuschalten, wobei es der Spannung am Drain des
Transistors 64 (PBIASB) ermöglicht wird zu steigen, und zwar wegen dem Source-Drain-
Pfad zu VCC am Transistor 62.
-
PBIASB ist an das Gate des p-Kanal-Transistors 34 gekoppelt. Steigt PBIASB, beginnt es,
den p-Kanal-Transistor 34 abzuschalten, um am Ausgangsknoten 38 VCC von DSAOUT zu
entkoppeln, wodurch es dem Transistor 22 ermöglicht wird, den Knoten 38 tiefer zu ziehen.
Schlussendlich fällt bei Spannungsabfall am Eingangsknoten 12 auch die Spannung am Drain
des Transistors 58 (PBIAS). Dies liegt daran, dass sich der Transistor 58 härter einschaltet,
wenn die Gate-zu-Source-Spannung wächst. Folglich beginnt PBIAS, tiefer gezogen zu
werden. PBIAS ist an das Gate des p-Kanal-Transistors 36 gekoppelt. Fällt PBIAS, beginnt
sich der Transistor 36 einzuschalten und die Spannung DSAOUTB am Knoten 40
hochzuziehen. Demgemäß arbeiten die Stufen 54 und 60 an der raschen Erzeugung einer
Differentialspannung zwischen DSAOUT und DSAOUTB.
-
Die Stufen 54 und 60: (i) schaffen außerdem getrennte p-Kanal-Vorspannungssignale zum
"Vorspannen" der Treiberstufe (im Detail unter Bezugnahme auf Fig. 4 untenstehend
beschrieben); und (ii) senken außerdem die Minimalspannung VCC, unter welcher die
Schaltung funktionieren kann. In Hinblick auf die den Differentialverstärker des Stands der
Technik zeigende Fig. 2 muss VCC bei einer gewissen Spannung gehalten werden, um Strom
durch die Transistoren 42 und 24 an der linken Seite (oder durch die Transistoren 44 und 26
an der rechten Seite) zu treiben. Insbesondere ist es wünschenswert, beim Betrieb des
Differentialverstärkers die Spannung am Eingangsknoten 12 zumindest 0,5 V über der Erde
(und vorzugsweise 1,0 V über der Erde) zu halten. Um Strom durch den Transistor 24 zu
treiben, muss der Knoten 46 zumindest eine Schwellspannung VT (zumindest 0,7 V, aber
vorzugsweise 1,25 V) über der Spannung am Knoten 12 liegen. Gleichermaßen muss VCC
ungefähr eine Schwellspannung VT über dem Knoten 46 liegen, um Strom durch den
Transistor 42 zu treiben. Daher muss VCC zumindest zwei Schwellspannungen (2 VT) über
der Spannung am Eingangsknoten 12 liegen.
-
Durch Hinzufügung der in Fig. 3 gezeigten Stufen 54 und 60 kann jedoch die minimale VCC
in der Schaltung reduziert werden. Insbesondere da die Steuerelektrode des Transistors 42
nicht länger mit dem Knoten 46 gekoppelt ist, ist die Spannung am Knoten 46 nicht auf eine
Schwellspannung unter VCC beschränkt, wie für die Schaltung des Stands der Technik von
Fig. 2 erforderlich. Vielmehr muss der Knoten 46 (und Vcc) nur eine Schwellspannung über
der Spannung am Eingang 12 liegen. Gleichermaßen muss der Drain des Transistors 58 nicht
eine Schwellspannung über der Spannung am Knoten 12 liegen. Vielmehr muss die Spannung
am Drain des Transistors 58 nur eine Schwellspannung unter VCC liegen. Demgemäß kann
die minimale VCC ungefähr eine Schwellspannung VT unter der in Fig. 2 gezeigten
minimalen VCC des Stands der Technik liegen.
-
Nach der Beschreibung des Betriebs der Stufen 54 und 60 zur Senkung der Betriebsspannung
VCC und Erzeugung von differenziellen Ausgangsspannungen ist in der Folge der Betrieb der
Rückkopplungstransistoren 50 und 52 zur Verbesserung der Erholzeit, nachdem die
Ausgangsspannungen DSAOUT und DSAOUTB mit dem Umschalten beginnen und nach
erfolgtem Umschalten auch eine negative Rückkopplung schaffen, beschrieben. Wenn der
Stromleseverstärker in einem Modus des stabilen Zustands arbeitet, schaffen die Transistoren
50 und 52 zwecks Begrenzung der differenziellen Ausgangsspannungen eine negative
Rückkopplung. Insbesondere wenn die Spannung bei DSAOUT beginnt zu wachsen, beginnt
der Transistor 50, sich härter einzuschalten, um den Knoten 12 hinabzuziehen, wobei er die
Spannung am Eingangsknoten 12 senkt. Wie zuvor diskutiert, ist die fallende Spannung am
Knoten 12 mit dem Knoten 38 gekoppelt, folglich beginnt das Spannungssignal am Knoten 38
zu fallen und zieht die Spannung bei DSAOUT wieder zu ihrem stabilen Zustandswert hinab.
Wenn sich die Spannung bei DSAOUT beginnt zu verringern, beginnt sich der Transistor 50
weicher einzuschalten, um den Knoten 12 hochzuziehen, wobei er die Spannung am
Eingangsknoten 12 steigert. Infolgedessen bewirkt die wachsende Spannung am Knoten 12
ein Anwachsen des Spannungssignals am Knoten 38 und zieht die Spannung bei DSAOUT
wieder hoch zu ihrem stabilen Zustandswert. Gleichermaßen stellt der
Rückkopplungstransistor 52 die Spannung am Eingangsknoten 14 in bezug auf
Schwankungen in DSAOUTB ein. Somit minimieren die Transistoren 50 und 52 durch
Schaffung einer negativen Rückkopplung die Spannungsdifferenz der Ausgänge DSAOUT
und DSAOUTB in einer Operation des stabilen Zustands.
-
Die Transistoren 50 und 52 schaffen auch eine positive Rückkopplung während des
Umschaltens. Insbesondere wenn die Spannung am Knoten 12 zu fallen beginnt (bei einem
Stromzuwachs am Knoten 12), wird der Transistor 50 hinabgezogen. Da die Gate-Spannung
des Transistors 50 wegen einer Verzögerung zwischen dem Eingang und dem Ausgang
dieselbe bleibt, wird der durch den Transistor 50 gezogene Strom verringert. Erreicht der
Spannungsabfall am Knoten 12 den Ausgangsknoten 38, schaltet sich der Transistor 50
weicher ein und zieht den Knoten 12 weiter hinab, um am Ausgangsknoten 38 die
Umschaltresonanz zu steigern. Gleichermaßen wird der Transistor 52 hochgezogen, wenn die
Spannung am Knoten 14 wächst (bei einem Stromabfall am Knoten 14). Da die Gate-
Spannung des Transistors 52 wegen einer Verzögerung zwischen dem Eingang und dem
Ausgang dieselbe bleibt, wächst der durch den Transistor 52 gezogene Strom. Erreicht die
Spannungssteigerung am Knoten 14 den Ausgangsknoten 40, schaltet sich der Transistor 52
härter ein und zieht den Knoten 14 weiter hoch, um am Ausgangsknoten 40 die
Umschaltresonanz zu steigern.
-
Letztlich umfasst die Schaltung der Fig. 3 zusätzliche Transistoren, welche dazu verwendet
werden, die Knoten nach dem Umschalten der Ausgänge auf die Gleichgewichtswerte
zurückzubringen und die Knoten beim Hochfahren in einen gewünschten Zustand zu bringen.
Insbesondere umfasst der verbesserte Stromleseverstärker von Fig. 3 einen ersten
Gleichgewichtseingang 66 zum Empfangen eines Signals EQ1 und einen zweiten
Gleichgewichtseingang 68 zum Empfangen eines zweiten Gleichgewichtssignals EQ1B. Die
Gleichgewichtstransistoren werden dazu verwendet, die Knoten an ein bestimmtes
Bezugspotential oder aneinander zu koppeln, um in der Schaltung ein Gleichgewicht zu
wahren. Die Gleichgewichtstransistoren werden dazu verwendet, jeglichen Zuwachs des
Verstärkers zu eliminieren, bis die Schaltung einen Gleichstrom-Betriebszustand erreicht.
EQ1 ist mittels eines Gleichgewichtseingangs 66 an einen n-Kanal-Transistor 70 gekoppelt,
welcher zur Wahrung der Gleichgewichtsspannung an den Knoten 12 und 14 verwendet wird.
Der Gleichgewichtseingang 68 ist zur Wahrung einer Gleichgewichtsspannung an den
Ausgängen 38 und 40 an die p-Kanal-Transistoren 72 und 74 gekoppelt.
-
Während des Hochfahrens wird EQ1 hoch- und EQIB hinabgezogen. Ein hohes EQ1-Signal
schaltet den Transistor 70 ein, um die Spannungen bei GDRBUS und GDRBUSB und daher
die PBIAS- und PBIASB-Spannungen auszugleichen. Gleichermaßen schaltet ein niedriges
EQIB die Transistoren 72 und 74 ein, um die Ausgangsspannungen DSAOUT und
DSAOUTB an den Knoten 38 bzw. 40 an PBIASB bzw. PBIAS zu binden. Nach dem
Hochfahren wird EQ1 hinab- und EQIB hochgezogen. Die Transistoren 70, 72 und 74 sind
ausgeschaltet und haben keine Wirkung auf die Spannungen in der Schaltung. Demgemäß
werden die differenzielle Ausgangsspannungen DSAOUT und DSAOUTB an den
Ausgangsknoten 38 und 40 minimiert.
-
Letztlich umfasst die Schaltung der Fig. 3 einen Eingang 76 zum Empfang eines
Eingangssignals DSAE, welches während eines Abschaltzustands zur Initialisierung der
Spannung am Knoten 38 an die p-Kanal-Transistoren 78 und 80 und zur Initialisierung der
Spannung am Knoten 40 an die p-Kanal-Transistoren 82 und 84 gekoppelt ist. Letztlich
umfasst der verbesserte Stromleseverstärker einen Eingang 86, um DSAEB zu empfangen,
welches zwecks Rücksetzung der Spannungen an den linken und rechten Knoten 46 und 48 an
die Transistoren 88, 90 und 91 gekoppelt ist. Wie im Detail unter Bezugnahme auf den
Treiberzustand der Fig. 4 beschrieben, ist es oft günstig, den Ausgang zu verriegeln und den
Verstärker der Fig. 3 abzuschalten, um Energie zu sparen. Während des Abschaltens wird
DSAEB hochgezogen, um den Transistor 91 abzuschalten und die Transistoren 88 und 90
einzuschalten. Die Transistoren 88 und 90 ziehen die Knoten 46 und 48 hinab, um jegliche
Veränderung an den Eingängen 12 und 14 zu übergehen. DSAE wird zwecks Einschaltens der
Transistoren 78, 80, 82 und 84 ebenfalls hinabgezogen, um die Ausgangsspannungen
DSAOUT und DSAOUTB an den Knoten 38 und 40 hochzubinden.
-
Bei nunmehriger Hinwendung zu Fig. 4 ist eine Treiberstufe 100 gezeigt, welche dazu
angepasst ist, die differenziellen Ausgangsspannungen DSAOUT und DSAOUTB und die
Vorspannungssignale PBIAS und PBIASB vom Differentialverstärker der Fig. 3 zu
empfangen. Die Treiberstufe 100 umfasst eine erste Vorspannungsstufe 102, eine zweite
Vorspannungsstufe 104, eine Treiberstufe 106 und eine Verriegelungsstufe 108. Die
Treiberschaltung 100 empfängt das PBIAS-Signal an einem Eingang 110 und das PBIASB-
Signal an einem Eingang 112. Die Treiberstufe I00 empfängt auch DSAOUT an einem
Eingang 114 und DSAOUTB an einem Eingang 116. Die Treiberschaltung 100 verwendet
diese differenziellen Ausgangsspannungen zur Erzeugung von differenziellen.
-
Stromausgängen ISAOUT und ISAOUTB an den Ausgabeterminals 118 bzw. 120 von Fig. 4.
Im allgemeinen erzeugt der untere Teil der Schaltung ISAOUT, und der obere Teil der
Schaltung erzeugt ISAOUTB.
-
Wie obenstehend beschrieben, tendieren DSAOUT und DSAOUTB dazu, zu
entgegengesetzten Bezugspotentialen getrieben zu werden. Das heißt, wenn sich DSAOUT
VCC nähert, nähert sich DSAOUTB der Erde und umgekehrt. PBIAS und PBIASB folgen
DSAOUT bzw. DSAOUTB und tendieren auch dazu, sich entgegengesetzten
Bezugsspannungen zu nähern. Das PBIAS-Signal am Eingang 110 ist mit der Steuerelektrode
eines Transistors 122 gekoppelt. Der Source-Drain-Pfad des Transistors 122 ist zwischen
VCC und einem als Widerstand konfigurierten Transistor 124 gekoppelt (d. h. das Gate ist an
den Drain gekoppelt). Ein Ausgang der ersten Vorspannungsstufe wird am Knoten 126
(zwischen den Reihen von Transistoren 122 und 124) erzeugt.
-
Der Knoten 126 ist mit der Steuerelektrode eines Transistors 128 der zweiten
Vorspannungsstufe gekoppelt. Ein zweiter Transistor 130 ist zwischen dem Transistor 128
und VCC in Serie gekoppelt. Die Steuerelektrode des Transistors 130 ist zum Empfang von
PBIASB gekoppelt. Ein Knoten 132 an den Drains der Transistoren 128 und 130 ist ein
Ausgang der zweiten Vorspannungsstufe 104. Der Knoten 132 ist mit einer Steuerelektrode
eines Transistors 134 der Treiberstufe 106 gekoppelt. Ein zweiter Transistor 136 ist zwischen
dem Transistor 134 und VCC in Serie gekoppelt. Die Steuerelektrode des Transistors 136 ist
zum Empfang des DSAOUT-Signals am Eingang 114 gekoppelt. Letzlich erzeugt die
Treiberstufe einen Ausgang am Knoten 140. Der Knoten 140 ist mit der
Verriegelungsschaltung 108 gekoppelt.
-
Die Verriegelungsschaltung 108 umfasst einen Signalspeicher 141, welcher einen Umrichter
142 mit einer Reihe von Transistoren 144 und 146 und einen Umrichter 148 mit den
Transistoren 150 und 152 und einen Umrichter 154 mit den Transistoren 156 und 158
einschließt. Ein Rückkopplungspfad 153 ist für den Signalspeicher vorgesehen. Der Ausgang
des Umrichters 154 ist zwecks Erzeugung eines ersten Ausgangsstroms ISAOUT mit dem
Ausgangsknoten 118 gekoppelt.
-
Gleichermaßen erzeugt die obere Hälfte der Schaltung das andere Stromsignal des Paares von
differenziellen Ausgangsstromsignalen. Das PBIASB-Signal am Eingang 112 ist mit der
Steuerelektrode eines Transistors 160 gekoppelt. Der Source-Drain-Pfad des Transistors 160
ist zwischen VCC und einem als Widerstand konfiguriertem Transistor 162 gekoppelt (d. h.
das Gate ist an den Drain gekoppelt). Ein Ausgang der ersten Vorspannungsstufe 102 wird am
Knoten 164 (zwischen der Reihe von Transistoren 160 und 162) erzeugt.
-
Der Knoten 164 ist mit der Steuerelektrode eines Transistors 166 der zweiten
Vorspannungsstufe 104 gekoppelt. Ein zweiter Transistor 168 ist in Serie zwischen dem
Transistor 166 und VCC gekoppelt. Die Steuerelektrode des Transistors 168 ist zum Empfang
von PBIAS gekoppelt. Ein Knoten 170 an den Drains der Transistoren 166 und 168 ist ein
Ausgang der zweiten Vorspannungsstufe 104. Der Knoten 170 ist mit einer Steuerelektrode
eines Transistors 172 der Treiberstufe 106 gekoppelt. Ein zweiter Transistor 174 ist zwischen
dem Transistor 172 und VCC in Serie gekoppelt. Die Steuerelektrode des Transistors 174 ist
zum Empfang des DSAOUTB-Signals am Eingang 116 gekoppelt. Die Treiberstufe erzeugt
einen Ausgang am Knoten 175. Der Knoten 175 ist an die Verriegelungsschaltung 108
gekoppelt.
-
Die Verriegelungsschaltung 108 umfasst einen Signalspeicher 176, welcher einen Umrichter
177 mit einer Reihe von Transistoren 178 und 180 und einen Umrichter 182 mit den
Transistoren 184 und 186 und einen Umrichter 188 mit den Transistoren 190 und 192
einschließt. Ein Rückkopplungspfad 187 ist für den Signalspeicher vorgesehen. Der Ausgang
des Umrichters 188 ist zwecks Erzeugung eines zweiten Ausgangsstroms ISAOUTB mit dem
Ausgangsknoten 120 gekoppelt.
-
Nunmehr ist der Betrieb der Treiberschaltung 100 im Detail beschrieben. Unter der Annahme,
dass die Impedanz am Eingang 12 fällt und der Strom am Eingang zunimmt (wie beim
Betrieb des Verstärkers von Fig. 3 beschrieben), fallen die Spannungen bei PBIAS und
DSAOUT, während die Spannungen bei PBIIASB und DSAOUTB zunehmen. Bei
Spannungsabfall bei PBIAS schaltet sich der Transistor 122 härter ein, um die Spannung am
Knoten 126 hochzuziehen. Der Knoten 126 ist mit der Steuerelektrode des Transistors 128
gekoppelt. PBIASB ist auch mit der Steuerelektrode des Transistors 130 gekoppelt. Da die
Spannung PBIASB zunimmt, schaltet sich der Transistor 130 mehr ab. Daher wird die
Spannung am Knoten 132 hinabgezogen. Diese Verwendung von PBIAS und PBIASB dient
zur "Vorspannung" der Treiberstufe 106. Insbesondere das niedrige PBIAS und das hohe
PBIASB erzeugen eine niedrige Spannung am Knoten 132. Daher schaltet das niedrige
Potential von DSAOUT den Transistor 136 ein, um den Ausgang am Knoten 140 sogar noch
schneller zu VCC hochzuziehen. Demgemäß helfen die PBIAS- und PBIASB-Signale beim
schnelleren Antreiben des Potentials am Knoten 140. Der Knoten 140 ist mit dem Eingang
des Signalspeichers 141 gekoppelt. Die Spannung am Knoten 140 wird durch die Umrichter
142 und 148 geleitet. Der Ausgang des Signalspeichers 141 ist mit einem Umrichter 154,
welcher zur Erzeugung des Ausgangsstroms ISAOUT am Ausgangsknoten 118 verwendet
wird, gekoppelt. Der Betrieb des Signalspeichers 141 ist untenstehend im Detail beschrieben.
Der obere Abschnitt der Schaltung verwendet auch die Vorspannungssignale PBIAS und
PBIASB zur Erzeugung eines Ausgangsstroms ISAOUTB am Ausgang 120. Insbesondere ist
PBIASB mit der Steuerelektrode des Transistors 160 gekoppelt. Da PBIASB hoch ist, beginnt
sich der Transistor 160 abzuschalten und das Potential am Knoten 164 niederzutreiben. Der
Knoten 164 ist mit der Steuerelektrode des Transistors 166 gekoppelt. Das niedrige Potential
am Knoten 164 schaltet den Transistor 166 ab. PBIAS, welches niedrig ist, beginnt jedoch,
den Transistor 168 einzuschalten, um den Ausgangsknoten 170 hochzutreiben. Der Knoten
170 ist mit der Steuerelektrode eines Transistors 172 an die Treiberstufe 106 gekoppelt. Der
Transistor 172 schaltet sich ein, um den Knoten 175 hinabzuziehen. DSAOUTB ist ebenfalls
hoch und schaltet deshalb den Transistor 174 ab, wobei es den Knoten 175 hinabzieht. Daher
helfen die Vorspannungssignale PBIAS und PBIASB dabei, die Spannung am Knoten 175 auf
dasselbe Potential zu treiben, mit welchem der (DSAOUTB empfangende) Transistor 174 den
Knoten 175 antreibt. Die Spannung am Knoten 175 ist mit dem Signalspeicher 176 gekoppelt,
welcher die Umrichter 177 und 182 einschließt. Die Spannung bei 175 wird durch die
Umrichter 177 und 182 geleitet. Der Ausgang des Signalspeichers 176 ist mit dem Eingang
des Umrichters 188 gekoppelt. Der Umrichter 188 wird zur Erzeugung des Ausgangsstroms
ISAOUTB am Ausgangsknoten 120 verwendet.
-
Das Verriegelungsmerkmal der Treiberstufe von Fig. 4 ist nunmehr beschrieben. Die
Treiberstufe umfasst einen Eingang 193 zum Empfang von DSAEB und einen Eingang 194
zum Empfang von DSAE. Der untere Abschnitt der Schaltung umfasst einen an den Knoten
126 der ersten Vorspannungsstufe 102 gekoppelten Transistor 195. Die Schaltung umfasst
auch einen Transistor 196, welcher mit dem Knoten 132 der zweiten Vorspannungsstufe 104
gekoppelt ist. Letztlich umfasst der untere Abschnitt der Schaltung die Transistoren 198 und
200, welche im Rückkopplungspfad 153 des Signalspeichers 141 ein Gate bilden. Die
Steuerelektroden der Transistoren 195, 196 und 198 sind zum Empfang von DSAEB
gekoppelt, und der Steuerelektroden-Transistor 200 ist zum Empfang von DSAE gekoppelt.
Befindet sich der Verstärker der Fig. 3 in Betrieb und sind die Ausgänge nicht verriegelt, ist
DSAEB niedrig, wobei es die Transistoren 195, 196 und 198 abschaltet, während DSAE hoch
ist, wobei es den Transistor 200 abschaltet. Da die Transistoren 195 und 196 abgeschaltet
sind, haben diese Transistoren keine Wirkung auf die Knoten 126 bzw. 132. Gleichermaßen
sind die beiden Transistoren 198 und 200 abgeschaltet, wobei sie den Signalspeicher 141
inaktivieren. Daraus resultierend wird es der am Knoten 140 erzeugten Spannung ermöglicht,
durch die Umrichter 142 und 148 zum Umrichter 154 zu gehen. Demgemäß spiegelt sich
jegliche Änderung an den Ausgängen des Differentialverstärkers in den differenziellen
Ausgangsströmen ISAOUT und ISAOUTB wieder.
-
Zwecks Energiereduktion ist es jedoch oft nützlich, den Verstärker (Fig. 3) zu inaktivieren
und den Ausgang der Treiberstufe (Fig. 4) zu verriegeln. Demgemäß kann DSAEB zum
Einschalten der Transistoren 195, 196 und 198 hochgezogen werden. Daraus resultierend
übergeht die Treiberschaltung 100 der Fig. 4 PBIAS und DSAOUT. Ebenso öffnet sich das
die Transistoren 198 und 200 umfassende Gate, wobei es den Rückkopplungspfad 153
schließt und es dem Signalspeicher 141 ermöglicht, den Ausgangsstrom am Knoten 118 zu
sperren.
-
Die Verriegelungsoperation des oberen Abschnitts der Schaltung ist auch durch die
Transistoren 202, 204, 206 und 208 vorgesehen. Insbesondere der Transistor 202 ist mit dem
Knoten 164 der ersten Vorspannungsstufe 102 gekoppelt. Der Transistor 204 ist mit dem
Knoten 170 der zweiten Vorspannungsstufe 104 gekoppelt. Letztlich bilden die Transistoren
206 und 208 ein Gate im Rückkopplungspfad 187 des Signalspeichers 176. Ist DSAEB
niedrig und DSAE hoch, sind die Transistoren 202, 204, 206 und 208 abgeschaltet und wirken
sich daher nicht auf die Schaltung aus. Ist der Verstärker jedoch zwecks Energiereduktion
inaktiviert und muss der Strom ISAOUTB am Ausgang 120 gesperrt werden, wird DSAEB
hoch- und DSAE hinabgezogen. Demgemäß schalten sich die Transistoren 202, 204, 206 und
208 ein. Schaltet sich der Transistor 202 ein, wird der Knoten 164 zur Erde gezogen. Wird der
Transistor 204 eingeschaltet, wird der Knoten 170 zur Erde gezogen. Sind die Transistoren
206 und 208 eingeschaltet, wird letztlich ein Rückkopplungspfad 187 im Signalspeicher 176
geschaffen, um den Strom am Ausgangsknoten 120 zu sperren.
-
Letztlich umfasst die Treiberschaltung der Fig. 4 einen Eingang 210 zum Empfang eines
Signals ISAZ. Dieses Signal wird zum Rücksetzen der Ausgänge 118 und 120 verwendet.
Insbesondere ist ISAZ an einen Transistor 212 gekoppelt. Wird ISAZ hochgezogen, wird der
Knoten 140 am Eingang des Signalspeichers 141 hinabgezogen, um den Strom am
Ausgangsknoten 118 zu wahren. Gleichermaßen umfasst die obere Schaltung einen Transistor
213. Wird ISAZ hochgezogen, schaltet sich der Transistor 213 ein, um zwecks Wahrung des
Stroms am Ausgangsknoten 120 das Potential am Knoten 175 hinabzuziehen.
-
Während diese Erfindung unter Bezugnahme auf eine veranschaulichende Ausführung
beschrieben wurde, ist zu verstehen, dass diese Beschreibung nicht dazu gedacht ist, in einem
einschränkenden Sinn erstellt zu sein, sondern dazu, alle Ersatzmittel innerhalb des Umfangs
der Erfindung einzuschließen. Verschiedene Modifikationen der veranschaulichenden
Ausführung sowie andere Ausführungen sind dem Fachmann nach Bezugnahme auf diese
Beschreibung offensichtlich. Die Erfindung soll in den angeschlossenen Ansprüchen
dargelegt sein.