KR940008254A - 전원 종속 입력 버퍼 - Google Patents

전원 종속 입력 버퍼 Download PDF

Info

Publication number
KR940008254A
KR940008254A KR1019930014818A KR930014818A KR940008254A KR 940008254 A KR940008254 A KR 940008254A KR 1019930014818 A KR1019930014818 A KR 1019930014818A KR 930014818 A KR930014818 A KR 930014818A KR 940008254 A KR940008254 A KR 940008254A
Authority
KR
South Korea
Prior art keywords
power supply
supply voltage
terminal
resistor
receiving
Prior art date
Application number
KR1019930014818A
Other languages
English (en)
Inventor
가세미 하메드
에이취. 페레이 3세 페리
Original Assignee
빈센트 비. 인그라시아
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 비. 인그라시아, 모토로라 인코포레이티드 filed Critical 빈센트 비. 인그라시아
Publication of KR940008254A publication Critical patent/KR940008254A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00376—Modifications for compensating variations of temperature, supply voltage or other physical parameters in bipolar transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
    • H03K19/017527—Interface arrangements using a combination of bipolar and field effect transistors [BIFET] with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

본 발명의 전원 종속 입력 버퍼(20)는 차동 증폭기(22)와, 에미터-플로워 트랜지스터(29,32)와, 레벨 시프트저항(30,33)과, 전원 종속 전류원(31,43)을 구비하고 있으며, 정극성 전원 전압에 관계된 ECL 입력 신호를 수신하여 접지에 관련된 버퍼된 레벨 시프트 신호를 발생시킨다. 전류원(31,34)은 상기 정극성 전원 전압의 변화와 관련하여 변화하는 전원 종속 바이어스 전압을 수신한다. 그 다음에는 저항(30,33)에 나타내는 전압강하가 버퍼된 레벨 시프트 신호가 접지에 대해서 일정하게 되도록 정극성 전원전압에 대해서 변화한다. 전원 종속 입력 버퍼(20)는 저전원 전압(3.3볼트정도)에서 사용되므로 전력 소비가 작으면서도 레벨 변환기와 같은 후속단에 더 많은 여유를 줄 수 있다.

Description

전원 종속 입력 버퍼
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 입력 버퍼의 개략도.
제2도는 본 발명에 따른 전원 접속 바이어스 전압 발생기 회로(a power supply dependent bias voltage generator circuit)의 개략도.
제3도는 본 발명의 한 실시예에 따른 레벨 변환기의 부분 개략도 및 부분 논리도.

Claims (3)

  1. 제1전원 전압에 관계된 ECL 레벨 신호를 수신하여 제1 및 제2차동신호를 발생시키는 차동 증폭기수단(22)과; 상기 차동 증폭기 수단(22)에 연결되어 상기 차동 신호를 수신하여 제1레벨 시프트 신호를 발생시키는 에미터-플로워 회로(29)와; 상기 에미터-플로워회로(29)에 연결되어 상기 제1레벨 시프트 신호를 수신하여 제2전원 전압에 관계된 제2레벨 시프트 버퍼 신호를 발생시키는 제1저항(30) 및; 상기 제1저항(30)에 연결되어 상기 제1전원전압에 관계된 바이어스 전압을 수신하여 상기 제1저항(30)에 상기 제1전원 전압에 비례하는 전류를 공급하는 전류원 수단(31)으로 이루어진 것을 특징으로 하는 전원 종속 입력 버퍼(20).
  2. 제1전원 전압에 관계된 ECL 레벨 신호를 수신하여 제1 및 제2자동차신호를 발생시키는 차동 증폭기수단(22)과; 상기 차동 증폭기 수단(22)에 연결되어 상기 제1차동 신호를 수신하여 제1레벨 시프트 신호를 발생시키는 에미터-플로워 회로(29)와; 상기 차동 증폭기 수단(22)에 연결되어 상기 제2차동 신호를 수신하여 제2레벨 시프트 차동 신호를 발생시키는 제2에미터-플로워 회로(32)와; 상기 제1레벨 시프트 차동 신호를 수신하기 위해 상기 제1에미터-플로워 회로(29)에 접속된 제1단자와, 제2단자를 구비한 제1저항(30)과; 상기 제2레벨 시프트 차동 신호를 수신하기 위해 상기 제2에미터-플로워 회로(32)에 연결된 제1단자와, 제2단자를 구비한 제2저항(33)과; 상기 제1및 제2저항(30,33) 각각의 상기 제2단자들과 제2전원 전압 단자간에 연결되어 상기 제1전원 전압에 관계된 전원 종속 바이어스 전압을 수신하여 상기 제1 및 제2저항 (30,34)에 상기 제1전원 전압에 비례하는 전류를 공급하는 전류원 수단(31,34)으로 이루어지고 상기 제1저항(30)이 제2전원 전압에 관계된 제3레벨 시프트 버퍼신호를 공급하고, 상기 제2저항(33)이 상기 제2전원 전압에 관계된 제4레벨 시프트 버퍼 신호를 공급하는 것을 특징으로 하는 전원 종속 입력 버퍼(20).
  3. 제1 및 제2저항(24,25)과 제1 및 제2바이폴라 트랜지스터(26,27)를 포함하고, 정극성 전원 전압에 관계된 제1입력 신호를 수신하여 제1 및 제2차동 신호를 발생시키는 차동 증폭기(22)와;정극성 전원 전압 단자에 연결된 제1전류 전극과, 상기 제1바이폴라 트랜지스터(26)의 제1전류 전극에 연결된 제어전극과, 제2전류 전극을 구비한 제1에미터-플로워 트랜지스터(29)와; 정극성 전원 전압 단자에 연결된 제1전류 전극과, 상기 제1바이폴라 트랜지스터(27)의 제1전류 전극에 연결된 제어 전극과, 제2전극 전극을 구비한 제2에미터-플로워 트랜지스터(32)와; 상기 제1에미터-플로워 트랜지스터(29)의 상기 제2전류 전극에 연결된 제1단자와, 부극성 전원 전압에 관계된 제1버퍼 신호를 공급하는 제2단자를 구비한 제3저항(30)과; 상기 제2에미터-플로워 트랜지스터(32)의 상기 제2전류 전극에 연결된 제1단자와, 상기 부극성 전원 전압에 관계된 제2버퍼 신호를 공급하는 제2단자를 구비한 제4저항(33)과; 상기 제3저항(30)의 상기 제2단자에 연결된 드레인과, 전원 종속 바이어스 전압을 수신하는 게이트와, 부극성 전원 전압 단자에 연결된 소스를 구비한 제1N채널 트랜지스터(31)및; 상기 제4저항 (33)의 상기 제2단자에 연결된 드레인과, 상기 전원 종속 바이어스 전압을 수신하는 게이트와, 상기 부극성 전원 전압 단자에 연결된 소스를 구비한 제2N채널 트랜지스터(34)로 이루어진 것을 특징으로 하는 전원 종속 입력 버퍼(20).
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930014818A 1992-09-29 1993-07-31 전원 종속 입력 버퍼 KR940008254A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US953,153 1978-10-20
US07/953,153 US5309039A (en) 1992-09-29 1992-09-29 Power supply dependent input buffer

Publications (1)

Publication Number Publication Date
KR940008254A true KR940008254A (ko) 1994-04-29

Family

ID=25493643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930014818A KR940008254A (ko) 1992-09-29 1993-07-31 전원 종속 입력 버퍼

Country Status (4)

Country Link
US (1) US5309039A (ko)
EP (1) EP0590246A3 (ko)
JP (1) JPH06216745A (ko)
KR (1) KR940008254A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100468684B1 (ko) * 1997-08-28 2005-03-16 삼성전자주식회사 저전력출력회로
KR101121460B1 (ko) * 2004-07-23 2012-03-15 에이저 시스템즈 인크 Ｃｍｌ 버퍼들용 공통－모드 시프팅 회로

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0657995B1 (en) * 1993-12-07 1999-10-13 STMicroelectronics S.r.l. Mixed typology output stage
JP3158000B2 (ja) * 1994-12-26 2001-04-23 沖電気工業株式会社 バイアス回路
KR100190763B1 (ko) * 1995-12-29 1999-06-01 김영환 차동 증폭기
US6104229A (en) 1996-05-02 2000-08-15 Integrated Device Technology, Inc. High voltage tolerable input buffer and method for operating same
JPH1141040A (ja) * 1997-07-23 1999-02-12 Mitsubishi Electric Corp 差動増幅回路および負荷駆動回路
GB2341246A (en) * 1998-09-03 2000-03-08 Ericsson Telefon Ab L M Differential level shifting circuit
KR100657152B1 (ko) * 2004-07-29 2006-12-12 매그나칩 반도체 유한회사 수동 매트릭스 유기 발광 다이오드용 출력 드라이버
US7420472B2 (en) * 2005-10-16 2008-09-02 Bao Tran Patient monitoring apparatus
TWI335128B (en) * 2006-03-01 2010-12-21 Princeton Technology Corp Single-end input to differential-ends output low noise amplifier
US8970301B2 (en) * 2013-05-20 2015-03-03 Analog Devices, Inc. Method for low power low noise input bias current compensation
JP2020195103A (ja) * 2019-05-30 2020-12-03 株式会社日立製作所 増幅回路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60152123A (ja) * 1984-01-20 1985-08-10 Hitachi Ltd レベル変換回路
US4644194A (en) * 1985-06-24 1987-02-17 Motorola, Inc. ECL to TTL voltage level translator
US4626771A (en) * 1985-09-19 1986-12-02 Advanced Micro Devices, Inc. ECL slave reference generator
JPH0681031B2 (ja) * 1986-03-04 1994-10-12 日本電気株式会社 レベルシフト回路
US4806799A (en) * 1988-02-26 1989-02-21 Motorola, Inc. ECL to CMOS translator
US4902915A (en) * 1988-05-25 1990-02-20 Texas Instruments Incorporated BICMOS TTL input buffer
JPH0286318A (ja) * 1988-09-22 1990-03-27 Hitachi Ltd レベル変換回路
US5068553A (en) * 1988-10-31 1991-11-26 Texas Instruments Incorporated Delay stage with reduced Vdd dependence
JP2724872B2 (ja) * 1989-04-12 1998-03-09 三菱電機株式会社 半導体集積回路用入力回路
US5043602A (en) * 1990-03-26 1991-08-27 Motorola, Inc. High speed logic circuit with reduced quiescent current
US5113095A (en) * 1990-08-29 1992-05-12 Motorola, Inc. BiCMOS logic circuit with a CML output
US5059829A (en) * 1990-09-04 1991-10-22 Motorola, Inc. Logic level shifting circuit with minimal delay
US5117177A (en) * 1991-01-23 1992-05-26 Ramtron Corporation Reference generator for an integrated circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100468684B1 (ko) * 1997-08-28 2005-03-16 삼성전자주식회사 저전력출력회로
KR101121460B1 (ko) * 2004-07-23 2012-03-15 에이저 시스템즈 인크 Ｃｍｌ 버퍼들용 공통－모드 시프팅 회로

Also Published As

Publication number Publication date
JPH06216745A (ja) 1994-08-05
EP0590246A2 (en) 1994-04-06
EP0590246A3 (en) 1994-08-17
US5309039A (en) 1994-05-03

Similar Documents

Publication Publication Date Title
KR950027822A (ko) 전압레벨변환회로
KR930020852A (ko) 반도체 집적 회로 장치
KR970063901A (ko) 연산증폭회로
KR950007292A (ko) 저소비 전류로 동작하는 파워-온 신호 발생 회로
KR940008254A (ko) 전원 종속 입력 버퍼
KR920015551A (ko) 기판 전위 검출 회로를 가진 반도체 집적회로 장치
KR930009268A (ko) 고속이면서 저 전력의 전압 모드 차동 드라이버 회로
KR940015786A (ko) 낮은 공급 전압에서 동작가능한 아날로그 곱셈기
KR890001274A (ko) 전류미러회로
KR920018758A (ko) 집적 반도체 회로
KR920022629A (ko) 스위치 가능한 전류-기준전압 발생기
KR940024629A (ko) 통신회로시스템
KR920015364A (ko) 출력 버퍼회로
KR910010850A (ko) Mos형 파우워 트랜지스터에서의 전류 검출회로
KR930018822A (ko) 저전력 레벨 변환기
KR950034156A (ko) 온도 검출 회로
KR950016000A (ko) 씨모스(cmos) 회로와 바이폴라 회로가 혼재되어 있는 반도체 디바이스
KR940025178A (ko) 데이터 출력회로
KR950016002A (ko) 3치 입력 버퍼 회로
KR940023028A (ko) 금속 산화물 반도체(mos) 트랜지스터를 이용한 전압/전류 변환 회로
KR970019090A (ko) 전압 제어 발진기(Voltage controlled oscillator having an oscillation frequency variation minimized in comparison with a power supply voltage variation)
KR910010866A (ko) Bi-CMOS회로
KR900008754A (ko) 모터 구동회로
KR920001844A (ko) 플립플롭 회로 및 그 로직 상태 제공 방법
KR100373340B1 (ko) 박막트랜지스터-엘시디의 소오스 드라이버

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid