KR950016000A - 씨모스(cmos) 회로와 바이폴라 회로가 혼재되어 있는 반도체 디바이스 - Google Patents

씨모스(cmos) 회로와 바이폴라 회로가 혼재되어 있는 반도체 디바이스 Download PDF

Info

Publication number
KR950016000A
KR950016000A KR1019940028600A KR19940028600A KR950016000A KR 950016000 A KR950016000 A KR 950016000A KR 1019940028600 A KR1019940028600 A KR 1019940028600A KR 19940028600 A KR19940028600 A KR 19940028600A KR 950016000 A KR950016000 A KR 950016000A
Authority
KR
South Korea
Prior art keywords
power supply
supply voltage
semiconductor device
circuit
voltage
Prior art date
Application number
KR1019940028600A
Other languages
English (en)
Other versions
KR0138949B1 (ko
Inventor
고우이찌 구마가이
Original Assignee
가네꼬 히사시
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR950016000A publication Critical patent/KR950016000A/ko
Application granted granted Critical
Publication of KR0138949B1 publication Critical patent/KR0138949B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • H03K19/01806—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Abstract

CMOS(또는 BiCMOS) 회로(401, 402)와 바이폴라 회로(202)가 혼재되어 있는 반도체 디바이스에서, 바이폴라 회로는 제1전원 전압(GND)와 제2전원 전압(VEE) 사이에서 동작되고, CMOS 회로 및 CMOS 레벨과 바이폴라 레벨 간의 레벨 변환 회로(402, 403)은 제1전원 전압과 제3전원 전압(VDD') 사이에서 동작된다. 제3전원 전압은 제1전원 전압과 제2전원 전압 사이에 있다.

Description

씨모스(CMOS) 회로와 바이폴라 회로가 혼재되어 있는 반도체 디바이스
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명에 따르는 반도체 디바이스의 제1실시예를 도시하는 블럭도,
제9도는 본 발명에 따르는 반도체 디바이스의 제2실시예를 도시하는 블럭도.

Claims (19)

  1. 제1전원 전압(GND)와 제2전원 전압(VEE) 사이에서 동작되는 바이폴라 회로(202); 상기 제1전원 전압과 제2전원 전압 사이에 있는 제3전원 전압(VDD')와 상기 제1전원 전압 사이에서 동작되는 CMOS 회로(401, 404); 및 상기 바이폴라 회로와 상기 CMOS회로 사이에 접속되고, 상기 제1전원 전압과 상기 제3 전원 전압 사이에서 동작되는 제1레벨 변환 회로(402, 403)을 포함하는 것을 특징으로 하는 반도체 디바이스.
  2. 제1항에 있어서, 상기 CMOS 회로는 BiCMOS 회로를 포함하는 것을 특징으로 하는 반도체 디바이스.
  3. 제1항에 있어서, 상기 CMOS 회로에 접속되어, 제4전원 전압(VDD)와 상기 제1전원 전압(GND) 사이의 전압을 갖는 신호와 상기 제1전원 전압(GND)와 상기 제2전원 전압(VEE) 사이의 전압을 갖는 신호 간의 레벨 변환을 수행하기 위한 제2레벨 변환 회로(305, 306)을 더 포함하는 것을 특징으로 하는 반도체 디바이스.
  4. 제3항에 있어서, 상기 제2레벨 변환 회로에 접속되고, 상기 제4전원 전압과 상기 제1전원 전압 사이에서 동작되는 제1버퍼(101, 104)를 더 포함하는 것을 특징으로 하는 반도체 디바이스.
  5. 제3항에 있어서, 상기 바이폴라 회로에 접속되고, 상기 제1전원 전압과 상기 제2전원 전압 사이에서 동작되는 제2버퍼(201, 203)를 더 포함하는 것을 특징으로 하는 반도체 디바이스.
  6. 제3항에 있어서, 상기 제4전원 전압과 상기 제1전원 전압 간의 차는 상기 제1전원 전압과 상기 제 3전원 전압 간의 차와 거의 동일한 것을 특징으로 하는 반도체 디바이스.
  7. 제1항에 있어서, 상기 제1전원 전압은 접지 전압이고, 상기 제2 및 제3전원 전압은 부(negative) 전위인 것을 특징으로 하는 반도체 디바이스.
  8. 제3항에 있어서, 상기 제1전원 전압은 접지 전압이고, 상기 제2및 제3전원 전압은 부전위이며, 상기 제4전원 전압은 정(positive)전위인 것을 특징으로 하는 반도체 디바이스.
  9. 제1전원 전압(GND)와 제2전원 전압(VEE) 사이에서 동작되는 제1버퍼(201, 203); 상기 제1전원 전압과 상기 제2전원 전압 사이에 있는 제3전원 전압(VDD')와 상기 제1전원 전압 사이에서 동작되는 CMOS 회로(405); 및 상기 제1버퍼와 상기 CMOS 회로 사이에 접속되고, 상기 제1전원 전압과 상기 제3전원 전압 사이에서 동작되는 제1레벨 변환 회로(402, 403)을 포함하는 것을 특징으로 하는 반도체 디바이스.
  10. 제9항에 있어서, 상기 CMOS 회로는 BiCMOS 회로를 포함하는 것을 특징으로 하는 반도체 디바이스.
  11. 제9항에 있어서, 상기 CMOS 회로에 접속되어, 제4전원 전압(VDD)와 상기 제1전원 전압(GND) 사이의 전압을 갖는 신호와 상기 제1전원 전압(GND)와 제2전원 전압(VEE) 사이의 전압을 갖는 신호 간의 레벨 변환을 수행하기 위한 제2레벨 변환 회로(305, 306)을 더 포함하는 것을 특징으로 하는 반도체 디바이스.
  12. 제11항에 있어서, 상기 제2레벨 변환 회로에 접속되고, 상기 제4전원 전압과 상기 제2전원 전압 사이에서 동작되는 제2버퍼(101, 104)를 더 포함하는 것을 특징으로 하는 반도체 디바이스.
  13. 제11항에 있어서, 상기 제4전원 전압과 상기 제1전원 전압 간의 차는 상기 제1전원 전압과 상기 제3전원 전압 간의 차와 거의 동일한 것을 특징으로 하는 반도체 디바이스.
  14. 제9항에 있어서, 상기 제1전원 전압은 접지 전압이고, 상기 제2 및 제3전원 전압은 부전위인 것을 특징으로 하는 반도체 디바이스.
  15. 제11항에 있어서, 상기 제1전원 전압은 접지 전압이고, 상기 제2및 제3전원 전압은 부전위이며, 상기 제4전원 전압은 정전위인 것을 특징으로 하는 반도체 디바이스.
  16. 제1전위(GND)가 인가되는 제1전원 라인; 제2전위(VEE)가 인가되는 제2전원 라인; 상기 제1전위와 상기 제2전위 사이의 제3전위(VDD')가 인가되는 제3전원 라인(304); 상기 제1 및 제2전원 라인에 접속되고, 제1입력 신호를 수신하여 ECL 논리레벨을 갖는 제1내부 신호를 출력하기 위한 제1입력 버퍼(201); 상기 제1 및 제3전원 라인에 접속되고, 상기 제1내부 신호를 CMOS논리 레벨을 갖는 제2내부 신호로 변환시키기 위한 제1레벨 변환 회로(402); 상기 제1 및 제3전원 라인에 접속되고, 상기 제2내부 신호를 수신하여 상기 CMOS 논리 레벨을 갖는 제3내부 신호를 출력하기 위한 CMOS 논리 회로(405); 상기 상기 제3내부 신호를 상기 ECL 논리 레벨을 갖는 제4내부 신호로 변환시키기 위해 상기 제1 및 제3전원 라인에 접속된 제2레벨 변환 회로(403); 및 상기 제1 및 제2전원 라인에 접속되고, 상기 제4내부 신호를 수신하여 제1출력 신호를 출력하기 위한 제1출력 버퍼(203)을 포함하는 것을 특징으로 히는 반도체 디바이스.
  17. 제16항에 있어서, 상기 CMOS 회로는 BiCMOS 회로를 포함하는 것을 특징으로 하는 반도체 디바이스.
  18. 제16항에 있어서, 상기 제4전원 전압과 상기 제1전원 전압 간의 차는 상기 제1전원 전압과 상기 제3전원 전압 간의 차와 거의 동일한 것을 특징으로 하는 반도체 디바이스.
  19. 제16항에 있어서, 상기 제1전원 전압은 접지 전압이고, 상기 제2 및 제3전압은 부전위인 것을 특징으로 하는 반도체 디바이스.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940028600A 1993-11-02 1994-11-02 씨모스 회로와 바이폴라 회로가 혼재되어 있는 반도체 디바이스 KR0138949B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5297228A JP2827854B2 (ja) 1993-11-02 1993-11-02 半導体集積回路
JP93-297228 1993-11-02

Publications (2)

Publication Number Publication Date
KR950016000A true KR950016000A (ko) 1995-06-17
KR0138949B1 KR0138949B1 (ko) 1998-06-15

Family

ID=17843829

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940028600A KR0138949B1 (ko) 1993-11-02 1994-11-02 씨모스 회로와 바이폴라 회로가 혼재되어 있는 반도체 디바이스

Country Status (5)

Country Link
US (1) US5561388A (ko)
EP (1) EP0651511B1 (ko)
JP (1) JP2827854B2 (ko)
KR (1) KR0138949B1 (ko)
DE (1) DE69426720T2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE509882C2 (sv) * 1995-11-10 1999-03-15 Ericsson Telefon Ab L M Mottagarkrets innefattande parallella ingångskretsar
US6025737A (en) * 1996-11-27 2000-02-15 Altera Corporation Circuitry for a low internal voltage integrated circuit
US6147511A (en) 1996-05-28 2000-11-14 Altera Corporation Overvoltage-tolerant interface for integrated circuits
DE19633715C1 (de) * 1996-08-21 1998-03-26 Siemens Ag Systemspannungen für ECL-kompatible Ein- und Ausgangsschaltungen in CMOS-Technologie
US5966032A (en) * 1996-09-27 1999-10-12 Northern Telecom Limited BiCMOS transceiver (driver and receiver) for gigahertz operation
US6236233B1 (en) 1999-04-09 2001-05-22 International Business Machines Corporation Method and system for translating TTL off-chip drive for integrated circuit with negative substrate bias
JP4357698B2 (ja) * 1999-04-28 2009-11-04 セイコーインスツル株式会社 リセット回路及び電源装置
JP3252830B2 (ja) 1999-05-28 2002-02-04 日本電気株式会社 レベル変換回路
US6812739B2 (en) * 2002-09-26 2004-11-02 International Business Machines Corporation Method of transparently reducing power consumption of a high-speed communication link

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4453095A (en) * 1982-07-16 1984-06-05 Motorola Inc. ECL MOS Buffer circuits
JPS59147542A (ja) * 1983-02-14 1984-08-23 Hitachi Ltd 論理装置の結合方式
JPS62214655A (ja) * 1986-03-14 1987-09-21 Nec Corp 半導体集積回路
US4897564A (en) * 1988-12-27 1990-01-30 International Business Machines Corp. BICMOS driver circuit for high density CMOS logic circuits
JP2549729B2 (ja) * 1989-04-26 1996-10-30 株式会社東芝 半導体集積回路
JPH03166821A (ja) * 1989-11-27 1991-07-18 Hitachi Ltd 半導体集積回路装置
US5068551A (en) * 1990-09-21 1991-11-26 National Semiconductor Corporation Apparatus and method for translating ECL signals to CMOS signals

Also Published As

Publication number Publication date
EP0651511A3 (en) 1996-05-08
JPH07131330A (ja) 1995-05-19
JP2827854B2 (ja) 1998-11-25
EP0651511B1 (en) 2001-02-21
DE69426720T2 (de) 2001-09-13
US5561388A (en) 1996-10-01
EP0651511A2 (en) 1995-05-03
DE69426720D1 (de) 2001-03-29
KR0138949B1 (ko) 1998-06-15

Similar Documents

Publication Publication Date Title
US5204557A (en) Digital signal level translator
KR940012594A (ko) 전압 인터페이싱 버퍼
KR930020852A (ko) 반도체 집적 회로 장치
KR890013862A (ko) 전압레벨 변환회로
KR940010530A (ko) 에미터 결합 로직(ECL)-바이폴라 상보형 금속 산화물 반도체(BiCMOS)/상보형금속 산화물 반도체(CMOS) 트랜슬레이터
US4704549A (en) CMOS to ECL converter-buffer
US4656372A (en) CMOS to ECL interface circuit
KR940012618A (ko) 반도체 집적회로장치
EP0068883B1 (en) A level converter circuit
KR950016000A (ko) 씨모스(cmos) 회로와 바이폴라 회로가 혼재되어 있는 반도체 디바이스
KR920003656A (ko) 집적회로
KR940008254A (ko) 전원 종속 입력 버퍼
JPH066205A (ja) 低電力、雑音排除ｔｔｌ・ｃｍｏｓ入力バッファ
KR970055506A (ko) 혼합 전압 입력 버퍼
KR920009083A (ko) 논리회로
KR940025178A (ko) 데이터 출력회로
US5105106A (en) Circuit configuration for converting TTL-level signals into CML or ECL-level signals
KR970076811A (ko) 다전원 반도체 집적회로
US5045729A (en) TTL/ECL translator circuit
US5227680A (en) ECL/TTL translator circuit
JPH06326592A (ja) ドライバ回路を具える電子回路
KR970019032A (ko) 신호 레벨 변환 회로(Signal Level Converting Circuit)
US6049226A (en) Level converter
KR930014768A (ko) 상보형 금속 산화물 반도체 (cmos)-에미터 결합 논리(ecl)레벨 트랜슬레이터
KR940007955B1 (ko) Bicmos 구동회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030206

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee