JPS59147542A - 論理装置の結合方式 - Google Patents
論理装置の結合方式Info
- Publication number
- JPS59147542A JPS59147542A JP58021466A JP2146683A JPS59147542A JP S59147542 A JPS59147542 A JP S59147542A JP 58021466 A JP58021466 A JP 58021466A JP 2146683 A JP2146683 A JP 2146683A JP S59147542 A JPS59147542 A JP S59147542A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- level
- power supply
- transistor
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、異種の論理レベルを有する複数の論理装置の
結合方式に関する。
結合方式に関する。
第1図は、異った論理レベルを有する論理装置の結合方
式の従来例を示す。第1図において、1はE CL (
Emi tter Coupled Logic )
レベルを有する論理装置、3はT T L (Tran
sistor Tr −ansistor Logi
c)レベルを有する論理装置、2 ハE CLレベルと
TTLVベルを結合するためのレベル変換装置である。
式の従来例を示す。第1図において、1はE CL (
Emi tter Coupled Logic )
レベルを有する論理装置、3はT T L (Tran
sistor Tr −ansistor Logi
c)レベルを有する論理装置、2 ハE CLレベルと
TTLVベルを結合するためのレベル変換装置である。
4〜9は装置1,2゜8に電源を供給するための端子で
、図示の電位が与えられる。
、図示の電位が与えられる。
T@知の如<、ECUCイノはマイナスの電位を有し、
TTLレベルはプラスの電位を有している。
TTLレベルはプラスの電位を有している。
第2図にその関係を示す。レベル変侠装v2は、O浦埋
装置1のECLレベルの出力14号10をTTLレベル
信号に変侠し、信号11として論理装置8に出力し、か
つ、論理装置2のTTLレベルの出力信号13をECL
レペルイg号に変戻し、信号12として一理装[1に出
力する。
装置1のECLレベルの出力14号10をTTLレベル
信号に変侠し、信号11として論理装置8に出力し、か
つ、論理装置2のTTLレベルの出力信号13をECL
レペルイg号に変戻し、信号12として一理装[1に出
力する。
ところで、近年、半得体の製造技術が急速に進み、微細
化による性能向上が図られてきている。
化による性能向上が図られてきている。
微細化は、咎装置を構成するトランジスタ等の素子の寸
法を縮少する事で実現さnる。この素子の寸法の縮少に
伴なって素子の耐圧が減少するという物理的な現象は、
広く知られている事である。
法を縮少する事で実現さnる。この素子の寸法の縮少に
伴なって素子の耐圧が減少するという物理的な現象は、
広く知られている事である。
第1図の従来方式の場合、各装置t、2.8に与えられ
る電位差は、鉄t1が5.2V、装置2が10.5■、
装@’、dが5Vで、レベル変換装置2は他の装置1.
8の約2倍の電位差があるため、約2倍の耐圧が必要と
なる。従って、従来はレベル変換装置の微細化は不可能
で、性能向上の大きな妨げとなっていた。
る電位差は、鉄t1が5.2V、装置2が10.5■、
装@’、dが5Vで、レベル変換装置2は他の装置1.
8の約2倍の電位差があるため、約2倍の耐圧が必要と
なる。従って、従来はレベル変換装置の微細化は不可能
で、性能向上の大きな妨げとなっていた。
本発明の目的は、上記耐圧の問題を解決し、レベル変換
装置に於ても微細化をOT能にして、性能の向上を図っ
た論理装置の結合方式を提供することにある。
装置に於ても微細化をOT能にして、性能の向上を図っ
た論理装置の結合方式を提供することにある。
本発明は、例えば第1図の構成において、本来プラスの
電圧を与えるべき端子8にOvを与えるべき端子9にマ
イナス電圧を与える墨により、論理装置8の全体の電位
を論理装置1と同じマイナス方向にシフトし、かつ、レ
ベル変換装置2から論理装置8に出力する信号11のレ
ベルを適切に作成し、論理装置3からレベル変換装置2
に入力する信号13を適切に受取るようにレベル変換装
置2を工夫する挙により、前記耐圧の開祖を解失し、レ
ベルf挨装置2の微細化を図るようにしたものである。
電圧を与えるべき端子8にOvを与えるべき端子9にマ
イナス電圧を与える墨により、論理装置8の全体の電位
を論理装置1と同じマイナス方向にシフトし、かつ、レ
ベル変換装置2から論理装置8に出力する信号11のレ
ベルを適切に作成し、論理装置3からレベル変換装置2
に入力する信号13を適切に受取るようにレベル変換装
置2を工夫する挙により、前記耐圧の開祖を解失し、レ
ベルf挨装置2の微細化を図るようにしたものである。
第8図は本発明の一実施例の全体4成図で・、第1図に
対応する図である。第8図の場合、各装置の電源端子4
〜9に与えられる電位は、端子4が0■、端子5が−5
,2■、端子6がOV1端子7が−5,OV 、 端子
8がOV、4子9が−5,OVトf、r、っテいる。こ
のように、レベル変換装置2に印加される電位差は5V
となり、第1図の従来例の約おとなっている。また、・
、T里Lレベルの論理装置8に印加される電位差は5v
であるため、従来例と同じであるが、全体にマイナス方
向に5vシフトして使用する。したがって、装置2は従
来と異なるが、装置1および装置8は従来と全く同じで
あり、変更の必要はない。
対応する図である。第8図の場合、各装置の電源端子4
〜9に与えられる電位は、端子4が0■、端子5が−5
,2■、端子6がOV1端子7が−5,OV 、 端子
8がOV、4子9が−5,OVトf、r、っテいる。こ
のように、レベル変換装置2に印加される電位差は5V
となり、第1図の従来例の約おとなっている。また、・
、T里Lレベルの論理装置8に印加される電位差は5v
であるため、従来例と同じであるが、全体にマイナス方
向に5vシフトして使用する。したがって、装置2は従
来と異なるが、装置1および装置8は従来と全く同じで
あり、変更の必要はない。
なお、第8図はTTLレベルの論理装置8の電源を全体
にマイナス方向にシフトする例であるが、ECCレベル
の論理装置1の電源をプラス方向に°(3) シフトして使用してもよい。すなわち、装置1゜8は印
加される′電位差さえ守られていれば、何ら支障なく動
作する。
にマイナス方向にシフトする例であるが、ECCレベル
の論理装置1の電源をプラス方向に°(3) シフトして使用してもよい。すなわち、装置1゜8は印
加される′電位差さえ守られていれば、何ら支障なく動
作する。
第8図の装置構成時の各装置の入出力レベルを第4図に
示す。ここで、装置1と装置12の間の信号10および
12の電位レベルはECLレベルで、従来と同じである
。一方、装ff2と装置80間の信号11および13の
電圧レベルは、装置8の11源電圧をマイナス方向に5
Vシフトしたことから、第2図ニ示すTTLレベル(H
IGH=+2.4V、LOvV= +0.4 V )か
らマイナス5■シフトしたレベル(HI GH= −2
,6V、 L OVV=−4,6V)Vcナッている。
示す。ここで、装置1と装置12の間の信号10および
12の電位レベルはECLレベルで、従来と同じである
。一方、装ff2と装置80間の信号11および13の
電圧レベルは、装置8の11源電圧をマイナス方向に5
Vシフトしたことから、第2図ニ示すTTLレベル(H
IGH=+2.4V、LOvV= +0.4 V )か
らマイナス5■シフトしたレベル(HI GH= −2
,6V、 L OVV=−4,6V)Vcナッている。
第5図は、本発明によるレベル変換装置の具体的な回路
例を示す。第5図の入出力信号線および電源端子は、第
8図と対応している。vlは装置1からの入力信号10
のHIGHレベル(−0,8V)とLOWレベル(−1
,6V) の中間電圧(−1,8V)に、v2は装置8
からの入力信号13のHIGHレベル(−2,6V)と
LOWレベル(−4,6V)の中間電圧・(4)・ (−3,6V)に設定されている。
例を示す。第5図の入出力信号線および電源端子は、第
8図と対応している。vlは装置1からの入力信号10
のHIGHレベル(−0,8V)とLOWレベル(−1
,6V) の中間電圧(−1,8V)に、v2は装置8
からの入力信号13のHIGHレベル(−2,6V)と
LOWレベル(−4,6V)の中間電圧・(4)・ (−3,6V)に設定されている。
入力信号10がLOWからHIGHに変化すると、トラ
ンジスタQ1とQ2で4構成されている退動回路が動作
して、トランジスタQlがオフからオンに変化する。こ
の変化はトランジスタQ1のコレクタからツェナーダイ
オードD1を通してトランジスタQBに伝わり、トラン
ジスタQ3はオンからオフに変化する。トランジスタQ
8がオンの場合は、トランジスタQ6かオンでトランジ
スタQ5がオフであり、出力信号11はLOWである。
ンジスタQ1とQ2で4構成されている退動回路が動作
して、トランジスタQlがオフからオンに変化する。こ
の変化はトランジスタQ1のコレクタからツェナーダイ
オードD1を通してトランジスタQBに伝わり、トラン
ジスタQ3はオンからオフに変化する。トランジスタQ
8がオンの場合は、トランジスタQ6かオンでトランジ
スタQ5がオフであり、出力信号11はLOWである。
ここでトランジスタQ8がオンからオフに変化すること
により、トランジスタQ6がオフでトランジスタQ5が
オンとなる。したがって、出力信号11はLOWからH
IGHに変化する。ここで出力匿号11の電圧レベルは
、トランジスタQ6のエミッタが−5,Ovに、抵抗R
5およびR6の谷々の片端が0■になっている事からL
OWく−4,6V、かつ、HI GH〉2.6 Vが実
現できる。
により、トランジスタQ6がオフでトランジスタQ5が
オンとなる。したがって、出力信号11はLOWからH
IGHに変化する。ここで出力匿号11の電圧レベルは
、トランジスタQ6のエミッタが−5,Ovに、抵抗R
5およびR6の谷々の片端が0■になっている事からL
OWく−4,6V、かつ、HI GH〉2.6 Vが実
現できる。
また、入力信号13がLOWからHIGHに変化すると
、トランジスタQ8のベース電位は、LO゛A■レベル
とHIGHレベルの中間値に設定されているためトラン
ジスタQ8とQIJで構成されている差動回路が動作し
て、トランジスタQ9がオフからオンに変化する。この
変化は、トランジスタQ8のコレクタを通してトランジ
スタQ7に伝わり、トランジスタQ7のエミッタは位は
LOWからHIGH(C変化する。したがって、出力信
号12もLOWレベル(−1,6v)からHI GHl
−’へ/lz (−0゜SV)に変化する。
、トランジスタQ8のベース電位は、LO゛A■レベル
とHIGHレベルの中間値に設定されているためトラン
ジスタQ8とQIJで構成されている差動回路が動作し
て、トランジスタQ9がオフからオンに変化する。この
変化は、トランジスタQ8のコレクタを通してトランジ
スタQ7に伝わり、トランジスタQ7のエミッタは位は
LOWからHIGH(C変化する。したがって、出力信
号12もLOWレベル(−1,6v)からHI GHl
−’へ/lz (−0゜SV)に変化する。
以上説明したように、本発明によれば、従来耐圧の限界
によって制限されてきた半導体の微細化が可能となり、
異種の論理レベルをもつ複数の論理装置を結合するレベ
ル変換装置の高速化か可能である。
によって制限されてきた半導体の微細化が可能となり、
異種の論理レベルをもつ複数の論理装置を結合するレベ
ル変換装置の高速化か可能である。
第1図は論理装置の貼合方式の従来例を示す図、第2図
は第1図の谷部の波形図、第8図は本発明の一芙施例を
示す図、第4図は第8図の各部の波形図、第5図は第4
図におけるレベル変換装置の、(力。 体的構成例を示す図である。 ■・・・論理装置、2・・・レベル変換装置、8・・・
論理装置、4〜9・・・電源端子。 −tul 。 第2図 ・ (61・
は第1図の谷部の波形図、第8図は本発明の一芙施例を
示す図、第4図は第8図の各部の波形図、第5図は第4
図におけるレベル変換装置の、(力。 体的構成例を示す図である。 ■・・・論理装置、2・・・レベル変換装置、8・・・
論理装置、4〜9・・・電源端子。 −tul 。 第2図 ・ (61・
Claims (1)
- (1)異なった論理レベルを有する論理装置の間をレベ
ル変換装置を介して結合する方式において、少な(とも
一方の論理装置に印加される電源電圧の電位差を一定に
保ちつへ、該電源電圧を他方の論理装置の電源電圧に近
づけ、レベル変換装置に印加される電源電圧の電位差が
小さくなるようにしたことを特徴とする論理装置の結合
方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58021466A JPS59147542A (ja) | 1983-02-14 | 1983-02-14 | 論理装置の結合方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58021466A JPS59147542A (ja) | 1983-02-14 | 1983-02-14 | 論理装置の結合方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59147542A true JPS59147542A (ja) | 1984-08-23 |
Family
ID=12055756
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58021466A Pending JPS59147542A (ja) | 1983-02-14 | 1983-02-14 | 論理装置の結合方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59147542A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07131330A (ja) * | 1993-11-02 | 1995-05-19 | Nec Corp | 半導体集積回路 |
-
1983
- 1983-02-14 JP JP58021466A patent/JPS59147542A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07131330A (ja) * | 1993-11-02 | 1995-05-19 | Nec Corp | 半導体集積回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4797585A (en) | Pulse generating circuit in a semiconductor integrated circuit and a delay circuit therefor | |
JPH0414314A (ja) | ソース電極結合形論理回路 | |
EP0186260B1 (en) | An emitter coupled logic gate circuit | |
US4101790A (en) | Shift register with reduced number of components | |
JPS59147542A (ja) | 論理装置の結合方式 | |
GB1570666A (en) | Logic circuits | |
US4435656A (en) | Phase inverter circuit | |
EP0881778A2 (en) | Ternary signal input circuit | |
US3715604A (en) | Integrated circuit frequency divider having low power consumption | |
JPS6221324A (ja) | 論理集積回路 | |
US4613774A (en) | Unitary multiplexer-decoder circuit | |
JP2994941B2 (ja) | パルス幅変調信号出力回路 | |
JP3338355B2 (ja) | 半導体回路 | |
JPH0537343A (ja) | 双方向バツフア | |
JPH04109711A (ja) | 入力バッファ回路 | |
JP2864559B2 (ja) | BiCMOS論理回路 | |
JPS5910090B2 (ja) | 出力ドライバ−回路 | |
JPH0246120Y2 (ja) | ||
JPS62193309A (ja) | リミツタ回路 | |
JPS6362412A (ja) | 論理ゲ−ト回路 | |
JPS59168723A (ja) | 入力回路 | |
JPH0193919A (ja) | レベルシフト回路 | |
JPH0398315A (ja) | ワイヤードor論理回路 | |
JPS60134506A (ja) | 差動増幅器 | |
JPS63115414A (ja) | フリツプフロツプ回路 |