KR940008260A - 집적 버퍼회로 - Google Patents

집적 버퍼회로 Download PDF

Info

Publication number
KR940008260A
KR940008260A KR1019930018772A KR930018772A KR940008260A KR 940008260 A KR940008260 A KR 940008260A KR 1019930018772 A KR1019930018772 A KR 1019930018772A KR 930018772 A KR930018772 A KR 930018772A KR 940008260 A KR940008260 A KR 940008260A
Authority
KR
South Korea
Prior art keywords
transistor
buffer circuit
inverter
supply potential
channel
Prior art date
Application number
KR1019930018772A
Other languages
English (en)
Other versions
KR100271385B1 (ko
Inventor
브라이언 머피
마르틴 지베르트
Original Assignee
발도르프, 피켄셔
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 발도르프, 피켄셔, 지멘스 악티엔게젤샤프트 filed Critical 발도르프, 피켄셔
Publication of KR940008260A publication Critical patent/KR940008260A/ko
Application granted granted Critical
Publication of KR100271385B1 publication Critical patent/KR100271385B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/01855—Interface arrangements synchronous, i.e. using clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3565—Bistables with hysteresis, e.g. Schmitt trigger

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

접적버퍼회로 구조는 상호 직렬 접속된 두개의 인버터를 갖는다 .회로노드는 두 인버터간에 놓인다. 적어도 제1 인버터는 입력신호(IN)용 CNOS 인버터이다.
CNOS인버터는 제1공급전위와 접속된 n-트랜지스터를 가진다. p-채널 트랜지스터의 소오스는 정전류원과 접속된다. 제1인에이블 트랜지스터는 제1인버터의 n-채널트랜지스터와 회로노도간에 접속된다. 제2인에이블 트랜지스터는 정전류원과 제1인버터의 P-채널 트랜지스터로 형성된 구조와 병렬접속된다.
인에이블 트랜지스터의 게이트는 버퍼회로의 인에이블 입력과 접속된다. 인에이블 입력에서 나타난 인에이블 신호는 알려진 과정에서 동요하는 과정에서 버퍼회로를 작동하지 않게 할 수 있다. MOS-트랜지스터는 정전류원으로서 기능한다.
MOS-트랜지스터는 제2공급전위와 접속되며 값에 있어서 기준전위에 놓이는 그 게이트는 제2공급전위에 대하여 일정한 차이를 가진다. 동작동안, MOS-트랜지스터는 도통한다.

Description

집적 버퍼회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1 내지 7도는 본 발명에 따른 회로의 여러 실시예의 개략적 다이어그램.

Claims (23)

  1. 집적 버퍼회로에 있어서, 입력신호를 수신하기 위한 입력단과 정전류원을 구비하는 제1인버터와; 제1인버터와 직렬접속되며 출력신호를 출력하는 출력단과 제1및 제2버퍼간에 접속된 회로 노드를 구비한 제2인버터와, 제1인버터의 입력단을 형성하는 전기적 접속되 게이트를 구비하는 제1인버터의 제1및 제2트랜지스터와, 제1공급전위와 접속된 소오스를 구비하는 제1인버터의 제2트랜지스터와, 제1트랜지스터는 드레인을 가지는 바, 제1트랜지스터의 드레인과 회로노드간에 접속된 전류이동경로를 구비한 제1인에이블 트랜지스터와, 정전류원에 의해 형성된 경로와 병렬로 접속된 전류이동경로와 제1인버터의 제2트랜지스터를 구비하는 제2인에이블 트랜지스터와, 인에이블 입력단과 접속되는 제1및 제2인에이블 트랜지스터의 게이트와 버퍼회로의 인에이블 입력단을 포함하는 것을 특징으로 하는 집적버퍼회로.
  2. 제1항에 있어서, 정전류원은 제1인버터의 제2의 트랜지스터의 소오스와 제2공급전위간에 접속된 MOS-트랜지스터를 포함하는바, 상기 MOS-트랜지스터는 버퍼회로의 동작동안 전기적으로 도통되며 버퍼회로의 동작동안 기준전위를 수신하는 게이트를 구비하고, 상기 기준전위를 수신하는 게이트를 구비하고, 상기 기준전위는 일정량만큼 제2공급전위로 부터 다른 값을 가지는 것을 특징으로 하는 집적버퍼회로..
  3. 제2항에 있어서, 상기 MOS-트랜지스터는 p-채널 MOS-트랜지스터인 것을 특징으로 하는 집적버퍼회로.
  4. 제2항에 있어서, 기준 전위발생 수단을 포함하는바, 상기 발생수단은 저항 수단과 다이오드 수단을 포함하고; 상기 다이오드 수단은 MOS-트랜지스터의 게이트와 제2공급전위간에 접속되고; 상기 저항수단은 MOS-트랜지스터의 게이트와 제1공급 전위 사이에 연결되는 것을 특징으로 하는 집적버퍼회로.
  5. 제2항에 있어서, 기준 전위를 발생 수단을 포함하는바, 상기 발생 수단은 저항수단과 다이오드 수단을 포함하고; 상기 저항 수단은 제1저항기부분과 제2저항기부분을 가지는 포텐셔미터형 저항기이고; 상기 제1및 제2저항기 부분은 서로 마주보는 단면에서 MOS-트랜지스터의 게이트와 접속하며 저항기 수단의 전위픽업을 형성하고; 상기 다이오드 수단은 제1저항기 부분과 제2공급 전위간에 접속되고; 제1저항기 부분과 제2공급 전위간에 접속되는것을 특징으로 하는 집적형 버퍼 회로.
  6. 제2항에 있어서, 기준 전위를 발생수단을 포함하는바, 상기 발생 수단을 제1및 제2저항기와 다이오드 수단을 포함하고, 제1 및 제2저항기는 MOS-트랜지스터의 게이트와 서로 다수와 접속되고;상기 다이오드 수단은 상기 제1저항과 상기 제2공급 전위간에 접속되고, 제2저항기는 제1공급전위와 접속되는 것을 특징으로 하는 집적버퍼회로.
  7. 제4항에 있어서, 상기 다이오드 수단은 다이오드및 적어도 한 p-n접합 다이오드중 하나인 것을 특징으로 하는 집적버퍼회로.
  8. 제5항에 있어서, 상기 다이오드 수단은 다이오드및 적어도 한 p-n접합 다이오드중 하나인 것을 특징으로 하는 집적버퍼회로.
  9. 제6항에 있어서, 상기 다이오드 수단을 다이오드및 적어도 한 p-n접합 다이오드중 하나인 것을 특징으로 하는 집적버퍼회로.
  10. 제2항에 있어서, MOS- 트랜지스터의 게이트와 상기 제1공급전위간에 접속된 캐패시터를 포함하는 것을 특징으로 하는 집적버퍼회로.
  11. 제2항에 있어서, 제1인버터 입력과 MOS-트랜지스터의 게이트 간에 접속되는 캐패시터를 포함하는 것을 특징으로 하는 집적버퍼회로.
  12. 제2항에 있어서, 상기 MOS-트랜지스터의 게이트와 상기 제1공급전위 간에 접속된 제1캐패시터와, MOS-트랜지스터의 게이트와 제1인버터의 입력단자간에 접속된 제2캐패터를 포함하는 것을 특징으로 하는 집적버퍼회로.
  13. 제12항에 있어서, 적어도 제1 및 제2캐패시터중 하나는 MOS 반도체 다이오드 저항기인 것을 특징으로 하는 집적형 버퍼 회로.
  14. 제1항에 있어서, 회로 노드와 상기 제1공급전위 간에 연결된 채널 통로를 가지면, 제2인버터의 출력에 결합된 게이트를 구비한 히스테리시스 트랜지스터를 포함하는 것을 특징으로 하는 집적버퍼회로.
  15. 제14항에 있어서, 히스테리시스 트랜지스터는 n-채널 트랜지스터인 것을 특징으로 하는 집적버퍼회로.
  16. 제14항에 있어서, 히스테리시스 트랜지스터는 정전류원의 전류 보다 작은 포화 전류를 가지는 것을 특징으로 하는 집적버퍼회로.
  17. 제2항에 있어서, 회로 노드와 제2공급 전위간에 접속된 채널 경로를 가지며, 제2인버터의 출력과 접속된 게이트를 구비하는 히스테리시스 트랜지스터를 포함하는 것을 특징으로 하는 집적버퍼회로.
  18. 제17항에 있어서, 히스테리시스 트랜지스터가 p-채널 트랜지스터인 것을 특징으로 하는 집적버퍼회로.
  19. 제17항에 있어서, 상기 히스테리시스 트랜지스터는, 채널폭과 길이를 가지는 채널을 구비하며, 상기 채널길이와 폭은, 채널폭의 비가 제1의 인버터의 제1트랜지스터 채널길이보다 작은 것을 특징으로 하는 집적버퍼회로.
  20. 제1항에 있어서, 회로노드와 제1공급 전위사이에 연결된 채널 통로를 가지며 제2인버터의 출력에 접속된 게이트를 가지는 제1히스테리시스 트랜지스터 및, 회로 노드와 상기 제2공급전위간에 접속된 채널경로를 가지며 제2인버터를출력과 접속된 데이타를 가지는 제2히스테리시스 트랜지스터를 포함하는 것을 특징으로 하는 집적버퍼회로.
  21. 제20항에 있어서, 제1히스테리시스 트랜지스터는 n-채널 트랜지스터이고 제2히스테리시스 트랜지스터는 p-채널 트랜지스터인 것을 특징으로 하는 집적버퍼회로.
  22. 제1항에 있어서, 제1및 제2인에이블 트랜지스터는 상호 반대 채널형인 것을 특징으로 하는 집적버퍼회로.
  23. 제1항에 있어서, 제1및 제2인에이블 트랜지스터는 같은 유형의 채널형이며 상기 회로는 인에이블 입력과 제1및 제2인에이블 트랜지스터간에 접속된 제3인버터를 포함하는 것을 특징으로 하는 집적버퍼회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930018772A 1992-09-18 1993-09-17 집적버퍼회로 KR100271385B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP92116035A EP0587938B1 (de) 1992-09-18 1992-09-18 Integrierte Pufferschaltung
EP92116035.4 1992-09-18

Publications (2)

Publication Number Publication Date
KR940008260A true KR940008260A (ko) 1994-04-29
KR100271385B1 KR100271385B1 (ko) 2000-11-15

Family

ID=8210019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930018772A KR100271385B1 (ko) 1992-09-18 1993-09-17 집적버퍼회로

Country Status (8)

Country Link
US (1) US5455527A (ko)
EP (1) EP0587938B1 (ko)
JP (1) JPH06209255A (ko)
KR (1) KR100271385B1 (ko)
AT (1) ATE135510T1 (ko)
DE (1) DE59205707D1 (ko)
HK (1) HK1001075A1 (ko)
TW (1) TW307953B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5730377A (en) * 1994-08-11 1998-03-24 Daiwa Seiko, Inc. Spinning reel for fishing capable of counteracting fishing line twist
US5769344A (en) * 1995-04-28 1998-06-23 Daiwa Seiko, Inc. Spinning reel for fishing having a line roller for reducing line twist
US5855327A (en) * 1994-10-31 1999-01-05 Daiwa Seiko, Inc. Fishline guide arrangement for spinning reel

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100392556B1 (ko) * 1994-01-31 2003-11-12 주식회사 하이닉스반도체 시모스회로용입력버퍼
EP0748047A1 (de) * 1995-04-05 1996-12-11 Siemens Aktiengesellschaft Integrierte Pufferschaltung
JPH098637A (ja) * 1995-06-21 1997-01-10 Fujitsu Ltd 半導体装置
US5541528A (en) * 1995-08-25 1996-07-30 Hal Computer Systems, Inc. CMOS buffer circuit having increased speed
US5978379A (en) 1997-01-23 1999-11-02 Gadzoox Networks, Inc. Fiber channel learning bridge, learning half bridge, and protocol
US6069491A (en) * 1997-02-17 2000-05-30 Siemens Aktiengesellschaft Integrated buffer circuit
DE19706069C1 (de) * 1997-02-17 1998-07-02 Siemens Ag Integrierte Buffer-Schaltung
US5914844A (en) * 1997-10-14 1999-06-22 Cypress Semiconductor Corp. Overvoltage-tolerant input-output buffers having a switch configured to isolate a pull up transistor from a voltage supply
US6049242A (en) * 1997-10-14 2000-04-11 Cypress Semiconductor Corp. Voltage reference source for an overvoltage-tolerant bus interface
US7430171B2 (en) 1998-11-19 2008-09-30 Broadcom Corporation Fibre channel arbitrated loop bufferless switch circuitry to increase bandwidth without significant increase in cost
DE19944248C2 (de) * 1999-09-15 2002-04-11 Infineon Technologies Ag Inputbuffer einer integrierten Halbleiterschaltung
US6496054B1 (en) 2000-05-13 2002-12-17 Cypress Semiconductor Corp. Control signal generator for an overvoltage-tolerant interface circuit on a low voltage process
US7217574B2 (en) * 2000-10-30 2007-05-15 Sru Biosystems, Inc. Method and apparatus for biosensor spectral shift detection
US7239636B2 (en) 2001-07-23 2007-07-03 Broadcom Corporation Multiple virtual channels for use in network devices
US7295555B2 (en) 2002-03-08 2007-11-13 Broadcom Corporation System and method for identifying upper layer protocol message boundaries
US7934021B2 (en) 2002-08-29 2011-04-26 Broadcom Corporation System and method for network interfacing
US7346701B2 (en) 2002-08-30 2008-03-18 Broadcom Corporation System and method for TCP offload
EP1554842A4 (en) 2002-08-30 2010-01-27 Corporation Broadcom SYSTEM AND METHOD FOR TREATING FRAMES OUTSIDE THE ORDER
US8180928B2 (en) 2002-08-30 2012-05-15 Broadcom Corporation Method and system for supporting read operations with CRC for iSCSI and iSCSI chimney
US7313623B2 (en) 2002-08-30 2007-12-25 Broadcom Corporation System and method for TCP/IP offload independent of bandwidth delay product
US6831481B1 (en) * 2003-03-14 2004-12-14 Xilinx, Inc. Power-up and enable control circuits for interconnection arrays in programmable logic devices
US8018268B1 (en) 2004-11-19 2011-09-13 Cypress Semiconductor Corporation Over-voltage tolerant input circuit
US7667491B2 (en) * 2006-02-24 2010-02-23 Freescale Semiconductor, Inc. Low voltage output buffer and method for buffering digital output data
TWI330918B (en) * 2007-04-25 2010-09-21 Princeton Technology Corp Control apparatus
TWI447551B (zh) * 2011-11-25 2014-08-01 Ching Chi Cheng 電流控制裝置
TWI666876B (zh) * 2017-10-20 2019-07-21 立積電子股份有限公司 反相器
TWI654842B (zh) 2017-10-20 2019-03-21 立積電子股份有限公司 反相器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4037114A (en) * 1975-10-23 1977-07-19 Rca Corporation Tri-state logic circuit
JPS5268334A (en) * 1975-12-05 1977-06-07 Toshiba Corp Semiconductor memory
US4178620A (en) * 1977-10-11 1979-12-11 Signetics Corporation Three state bus driver with protection circuitry
JPS5469947A (en) * 1977-11-15 1979-06-05 Sanyo Electric Co Ltd Hysteresis circuit
JPS58207728A (ja) * 1982-05-28 1983-12-03 Nec Corp トランジスタ回路
US4584492A (en) * 1984-08-06 1986-04-22 Intel Corporation Temperature and process stable MOS input buffer
US4709162A (en) * 1986-09-18 1987-11-24 International Business Machines Corporation Off-chip driver circuits
US4746817A (en) * 1987-03-16 1988-05-24 International Business Machines Corporation BIFET logic circuit
JPH02101693A (ja) * 1988-10-07 1990-04-13 Texas Instr Japan Ltd 入力回路
US5051625B1 (en) * 1988-10-28 1993-11-16 Nissan Motor Co.,Ltd. Output buffer circuits for reducing noise
JPH0793557B2 (ja) * 1988-11-17 1995-10-09 日本電気株式会社 半導体回路
JP2544796B2 (ja) * 1989-01-24 1996-10-16 日本電気アイシーマイコンシステム株式会社 半導体集積回路装置の入力回路
USH802H (en) * 1989-04-07 1990-07-03 Binary voltage level converter
KR920004385B1 (ko) * 1989-11-18 1992-06-04 삼성전자 주식회사 파워 전원공급시 체인 프리챠아지 회로
JPH03185921A (ja) * 1989-12-14 1991-08-13 Toshiba Corp 半導体集積回路
JP2830244B2 (ja) * 1989-12-20 1998-12-02 日本電気株式会社 トライステートバッファ回路
US5034623A (en) * 1989-12-28 1991-07-23 Texas Instruments Incorporated Low power, TTL level CMOS input buffer with hysteresis
JP2758259B2 (ja) * 1990-09-27 1998-05-28 株式会社東芝 バッファ回路
US5229659A (en) * 1991-10-16 1993-07-20 National Semiconductor Corporation Low power complementary mosfet digital signal buffer circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5730377A (en) * 1994-08-11 1998-03-24 Daiwa Seiko, Inc. Spinning reel for fishing capable of counteracting fishing line twist
US5855327A (en) * 1994-10-31 1999-01-05 Daiwa Seiko, Inc. Fishline guide arrangement for spinning reel
US5984219A (en) * 1994-10-31 1999-11-16 Daiwa Seiko, Inc. Fishline guide arrangement for spinning reel
US6149087A (en) * 1994-10-31 2000-11-21 Daiwa Seiko, Inc. Fishline guide arrangement for spinning reel
US5769344A (en) * 1995-04-28 1998-06-23 Daiwa Seiko, Inc. Spinning reel for fishing having a line roller for reducing line twist

Also Published As

Publication number Publication date
JPH06209255A (ja) 1994-07-26
EP0587938A1 (de) 1994-03-23
KR100271385B1 (ko) 2000-11-15
HK1001075A1 (en) 1998-05-22
TW307953B (ko) 1997-06-11
US5455527A (en) 1995-10-03
DE59205707D1 (de) 1996-04-18
EP0587938B1 (de) 1996-03-13
ATE135510T1 (de) 1996-03-15

Similar Documents

Publication Publication Date Title
KR940008260A (ko) 집적 버퍼회로
KR950010048B1 (ko) 기판 전위 검출 회로를 가진 반도체 집적 회로 장치
KR910017773A (ko) 버퍼 회로
KR930009245A (ko) 리셋기능을 가지는 고속 임계치(문턱값) 교차 검출기
KR920022285A (ko) 출력 버퍼 회로
KR930003522A (ko) 슬루우레이트 스피드엎 회로
KR950007292A (ko) 저소비 전류로 동작하는 파워-온 신호 발생 회로
KR940010529A (ko) 입력 버퍼
KR930003146A (ko) 어드레스 천이 검출회로 (atd)를 내장한 반도체 메모리장치
KR900001026A (ko) 반도체회로 및 그것을 사용한 신호처리 시스템
KR940020669A (ko) 바이어스 회로(bias circuit)
KR910019329A (ko) Ecl 영역으로부터 나오는 신호 검출용 bicmos 입력회로
KR940008259A (ko) 집적형 버퍼 회로
KR960006376B1 (ko) 어드레스 천이 검출회로
KR950029773A (ko) 전압 레벨 검출 회로 및 반도체 기억 장치
KR950012703A (ko) 반도체 메모리 장치의 데이타 입력 버퍼
KR940016256A (ko) 고속동작을 위한 데이타 패스 구조를 갖는 반도체 메모리소자
KR970055396A (ko) 지연회로
KR0150227B1 (ko) 입력 회로
KR950015749A (ko) 반도체메모리장치의 전원 지연회로
KR0123784B1 (ko) 선형소자를 이용한 지연회로
KR910006974A (ko) 다출력 메모리 소자의 독출 제어회로
KR950020720A (ko) 어드레스 천이 검출회로
KR950020717A (ko) 온도 보상 특성을 갖는 내부전압 강하회로
KR0117118Y1 (ko) 와이어드 앤드 로직 게이트 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120803

Year of fee payment: 13

EXPY Expiration of term