TW307953B - - Google Patents

Description

307953 A 6 B6 五、發明説明（1 ) 發明背畺

經濟部中央標準局員工消费合作社印$ 本發明揭示一種積體鑀衝器電路，具有一反相器及至 少一定電流源（I )。 積體電路中通常需要缓衡器锺路，例如，K使在電路 中輸入信號適合内部所需信補性質（諸如規定所需信號 位準），或使電路輸出信號適於進一步接收其輸出信號 之電路。鍰衡器電路之一共同缺點，是其對供電電壓線 上之干擾（諸如雜訊）靈敏•此外*其功能太依賴會於供 電電壓中發生之電壓變動。如果練銜器要轉換具有晶 體-電晶體缠輯）位準之信號，成為具有CMOS (互補金鼷 氧化半導體）位準之信號（T T L位準：0伏特及2 . 4伏特 ;C Μ 0 S位準，通常是0 伏特及4 ~ 6伏特，典型5伏特）， 則瑄些更是事實。 相關技術_11__明^ 此類之一種鑲衝器電路，由1984年3月9日日本專利摘 要卷8第5 3號（Ε - 2 3 1丨（1 4 9 0 ),有關日本專利J Ρ - Α第 5 8 - 2 0 7 7 2 8 ( A )號，成為眾所周知。雖然在此，定電流源 已有效降低上述對干擾之靈敏度，但其沒達到通常所需 之程度。 發明槪沭 因而，本發明目的，在提供一種積體繙衝器電路，其 克服迄今已知該通用型裝置上述之缺點，且其非常無關 -----一----” 一----Μ -------'裝--------訂 (請先閱讀背而之：;-£急事項冉Jfl寫衣頁) 本紙張尺度適用中@11家標準（CN'S)甲丨現恪（::10 X 297 Π,ί ) 82. Γ). 20,000 經濟部中央標準局员工消費合作社印製 A6 __ B6 五、發明説明（2 ) 於其輸入信號及供應電壓線路上之干擾。其亦需儘可能 對供應電壓變動不靈敏。此外，其需適用具有TTL位準 及具有C Μ 0 S位準之兩棰輸入信號，目.輸出信號在各情形 中，需具有C Μ 0 S位準。 鑑於上述及其他目的，根據本發明， 提供一種積體緩衡器電路，Q含： 一第1反相器，具有輸入用來接收輸入信號，及一定 電流源； 一第2反相器串聯連接第1反相器，第2反相器具有 傳送媛衡器電路輸出信號之輸出 ，及一電路節點 連接在第1及第2反相器之間； 第1反相器是CMOS反相器，包括第1及第2電晶體， 第1及第2電晶體串聯跨接電路節點，且是相互相反通 道型； 第1反相器之第1 a第2電晶體，具有電氣連接閘極 ,形成第1反相器輸入； 第1反相器之第1電晶體具有源極，連接到第1供電 電位； 第1反相器之第2電晶體眞有源極，連接到定電流源； 第1電晶體具有汲極；第〗致動電晶髓具有載流路線 連接在第1電晶體及電路節點之間； 第2致動電晶體，具有載流路線並聯定電流源、及第 1反相器第2電晶體所形成之路線；及 (請先間讀背面之注意事項4塡寫本頁) 本紙張尺度適用中國國家懔.HUCNS)ί叱格（210 X 297 X垮） Η：>. 5. 20.000 307353 A(i B6 經濟部中央櫺準局員工消费合作社印製 五、發明説明（3 ) 鑀 衡 器 電 路 致 動 撕 人 • 第 1 及 第 2 致 m 電 晶 黼 之 閘 極 « 連 接 到 致 動 輸 入 〇 根 據 本 發 明 添 加 特 激 » 定 電 流 源 包 括 MOS 晶 體 » 連 接 在 第 1 反 相 器 第 2 电 晶 mm 鱺 源 極 及 第 2 m 電 位 之 間 y 媛 衡 器 操 作 期 間 « M0S 電 晶 體 碰 氣 導 通 * 且 具 有 閘 極 接 收 緩 衡 器 操 作 期 間 之 參 考 電 泣 該 參 考 霜 位 具 有 和 第 2 供 rTPt 电 電 位 相 差 定 量 之 電 位 值 ◊ 根 據 本 發 明 另 特 激 » M0 S 電 晶 體 P 型 通 道 MOS 電 晶 體 〇 根 據 本 發 明 額 外 特 徴 積 體 媛 衝 B& 電 路 i 包 括 參 考 位 產 生 裝 置 f 該 產 生 装 窗 置 包 括 電 阻 裝 ΒΒ 置 及 -一 極 髗 裝 M. » 二 極 體 裝 詈 -£SL 連 接 在 M0S 電 晶 體 閘 極 及 2 供 電 罨 位 之 間 V 及 電 阻 裝 置 連 接 在 MOS 電 晶 體 m 極 及 第 1 供 電 電 位 之 間 0 根 據 本 發 明 進 一 步 特 微 » 橫 髓 鑀 衡 器 電 路 » 包 括 參 考 電 位 產 生 裝 置 * 該 產 生 裝 置 包 括 電阻 裝 蕾 Jsa. 及 _一 極 體 裝 置 電 阻 裝 置 是 分 壓 器 型 電 姐 器 » 具 有 第 1 電 胆 器 部 及 、 第 2 電 阻 器 部 % 第 1 及 第 2 電 姐 器 部 在 相 互 面 對 端 處 9 連 接 到 M0S 電 晶 體 閘 極 ϊ 且 形 成 電 姐 裝 置 之 電 位 拾 波 器 ， 二 極 體 裝 置 連 接 在 第 1 m 阻 器 部 及 第 2 供 電 電 位 之 間 « 及 第 2 電 姐 器 連 接 到 第 1 供 電 電 位 根 據 本 發 明 再 添 加 特 激 t 積 體 m met iSr 器 電 路 包 括 參 考 電 位 產 生 裝 置 » 該 產 生 装 置 包 κΛ 第 1 及 第 2 電 阻 器 及 — 極 (請先閲讀背面之注意事項再填寫本頁) 本紙张又度適用中國國家標芈（CNS) Ψ .丨叹恪（」！0 X 2丨厂X# ) 8L}. 5. 20,000 經濟部中央標準局員工消费合作社印製 A6 Βίϊ 五、發明説明（4 ) 體裝置；第1及第2電胆器相1連接彼此及MOS電晶體 閘極；二極體裝置缠接在第1電阻器及第2供電電位之 間；a第2電姐器連接到第1供罨罨位。 根據本發明再另一特徵，二極體装置是一種電晶體交 換成二極體之形式。 根據本發明再額外特徵，二極體装置是至少一種p - η 接面二極髑形式。 根據本發明再進一步特擻，積體鑲衡器電路，包括第 1電容器，連接在MOS電晶醴_極及第1供電電位之間 ，及/或第2電容器，連接在第1反相器輸人及MOS電 晶體閘極之間。第1及第2電容器任一或兩者是MOS變 容器、或變容器電路。 根據本發明仍再另一特激，積體媛衡器電路，包括第 1磁滞電晶體，具有通道路線連接在電路節點及第1供 電電位之間，及具有_極連接第2反相器輸出；及/或 其包括第2磁滯電晶體，具有通道路線«接在電路節點 及第2供電電位之間，及具有閘極連接第2反相器輸出。 根據本發明再添加特徴，第1磁滯電晶髓是π型通道 型電晶體，而第2磁滯電晶讎是ρ型通道電晶體。 根據本發明再增加特擻，第1磁滯電晶體具有飽合電 流，小於定電流源電流。 根據本發明再進一步特徵，磁滯電晶體具有通道，具 有通道寬度及通埴長度，通遒長度及通道寬度具有比值， (請先閲讀背面之注意事項卉頊寫本1) 衣紙張尺度適用中國國家浮苹（CXS)屮丨規佟（:U0 X H ) 'S2, 5. 20,000 307953 A6 B6 經濟部中央標準局員工消費合作社印製 五、發明説明（5 ) 小於通埴寬度對第1反相器電晶體通道之通道長度比值。 再根據本發明另一特激，第1及第2致動電晶體是相 互相反通道型。 根據本發明附帶特激，第1及第2致動電晶髓是相同 通道型，而電路包括第3反相器，連接在致動輸入及第 1及第2致動電晶體之一閘褪間。 其他特激，經認為是本發明之特緻，說明在申請專利 範圃項目内。 雖然本發明，Μ積體鍰衡器電路具體資施來圖解說明 ，但儘管如此，決不限定在所示說明，因為其中可以實 施各棰修正及结構變更，而沒有脫離本發明精神，且在 申請專利項目等效範範及範壽内。 然而，本發明構造及其額外目的及谩點，當連同附圖 閱麵下述特定實豳例說明，將徹底明白。 附麵夕簡a銳明 圖1-7是根據本發明各種爾路實腌例之示意霄路圖； 圖8 及9是示意電位圖； 圖1 0是表示範例尺寸之圖示； 圖11及12是本發明電路構告進一步實施例之電路画。 官_例詳钿銳明 現在參照詳细圖示，且首先尤其是圖1 ，所見有第1 及第2反相器I 1及I 2 ,其相5跟随。第1反相器I 1是 CMOS反相器，具有η型通道電晶體1U及p型通道電晶體 (請先閲凟背而之汶意事項办塡"本頁) —裝丨 訂_ 1 本紙張尺度適用中國a家標準（CNS)屮.1吡恪（:?!0 X 2!.丨7 ：：:嗲） 82. 5. 20,000 經濟部中央標準局資工消費合作社印製 AG B6 五、發明説明（6 ) P1,其相互成串聯埋接。操作中，输入信號IN出琨在第 1反相器處，經電晶髑N 1及P 1之閘極。輸入信號可具有 T T L位準或C Μ 0 S位準。操作中，媛衡器電路輸出信號0 IJ T 出現在第2反相器12輸出，其較佳亦是CMOS反相器。兩 個反相器II及12相互埋接經電路節點1及經第1致動電 晶體E N 1 。第1反相器I 1之一電晶體N 1源極，連接到第 1供電電位VSci (典型等於0伏特）。第1反相器I 1另一 電晶體P1源極，連接到定電流源。第]致動電晶體EN1 , 連接在電路節點1 、及第1反相器〗1 η型通道電晶體ΙΠ 間。第2致動電晶體Ε Ν 2 ,並聯連接到包含定電流源I 、及第1反相器IIP型通道電晶體Ρ]之布置。兩個致動 電晶體E N 1及E N 2之閘極，相互連接到媛衡器電路之致 動輸入E N。致動信號4 E N在操作期間可拖加到致動輸入 EN 〇 反相器I 1之切換點，藉反相器電晶體N 1之適當大小矯 正，以第1致動電晶體EIU通道及第2致動電晶體EN2 不導通，來定義定電流源I電流值之函數。園10所示所 得切換點之實例（縱座標上量度單位：伏特）。如果電晶 體N通道寬度變動（横座檷上量度擊位：微米），則指示 各棰定電流源I之電流強度為參數，旦假設電晶體N 1通 道長度總是定值在1 . 4微米因第1反相器I 1是C Μ 0 S反 相器，其切換點決定在很狹窄極限内。 随第1致動電晶體Ε Ν 1導纖，及第2致動電晶體Ε Ν 2 (請先閲讀背面.c注意事項办填寫本頁) 裝— — 1 本紙張尺度適用中围國家漂準（CNS)屮1叹恪（:川）X 297 X冷） M：·：. 5. 20,000 經濟部中央標準局員工消費合作社印製 A6 B6 五、發明説明（7 ) 不導通，因為第1反相器II P塱通道電晶體P1和定電流 源I之接線，鑀衡器電路對千擾、及用做定電流源1供 電電源之第2供電電位VDD電壓變動不靈敏。因為第1 反相器I 1切換點定義在很狹窄極限内，緩衡器罨路同樣 對輸入信號I N中干擾不靈敏。 義在十分狹窄極限内，緩衡器電路同揉地，對_入信號 兩個致動電晶髑EN1、EN2, Μ致動信號必EN,有肋於 進一步降低對干擾之靈敏度：操作期間，致動信號必ΕΝ 通常具有致動第1理輯位準《圖1範例實嫌例中，第1 致動電晶體Ε Ν 1是η型通道型，而第2致動電晶髓E H 2 是Ρ型通道型，瑄是邏輯高位準），其中使第1致動電 晶體成為電氣導通，而第2致動霄晶體Ε Ν 2電氣不導通 。該情形中，輸入信號IH及第1反相器Π大小矯正、及 定電流源I大小矯正，所判定之信號出規在電路節點1 ,且藉第2反相器I 2 ,其Μ _出信號ΟΙΠ形式到達媛衡 器電路輸出。 當其知曉尤其在某些時間能預期強度千播（例如，積體 半導體記憶體包含本發明緩衝器電路，且具有位址接辦 信號&所控制位址多工装置之情形中，該位址接辦信 號尤其當其位準狀態變更時，造成半導髑晶片上大 的干播），則致動信號4 E N Μ行程超時施加到致動輸入 Ε Ν，使得能在時間上預期此種干擾，其具宵去致動第2 邏輯位準（_ 1實施例中，這是低泣準）,否則同時其 -9 * (請先閲讀背面之注意事項办塡寫本頁) 本紙張又度適用中國围家懔準（CNS)中I叱格（2丨Ο X ί: ·4‘） Κ2. 5. 20,000 經濟部中央標準曷員工消費合作杜印製 A6 B6 五、發明説明（8 ) 具有致動第1理輯位準。_加去致動位擊，則第1致動 電晶體EN1不導通，無闥鍰銜電路之輸人信號，同時 第2致動信號EN2形成電氣導通，所Μ消除第1反相器 I 1及定電流源I之作用。該情形中.位準本身建立在具 有第2供電電位VDD 值之電路節點1處，且結果输出信 號OUT到達低位準。在此假設輸出信號OUT低位準之结 果，包括本發明鑀衡器電路之積髖電路其他電路元件， 這些其他電路元件連接到鑀衡器電路輸出側，交換成無 作用。 圖2所示圖1實施例有利之特擻。讕2中，定電流源 I具有P型通道型M0S電晶體P2。其通道路線埋接在第 1反相器II另一電晶髓P1源極及第2供電電位間。操作 期間在其閘極處，出琨參考電壓，其對第2供電電 位值VDD值具有定值。如果操作期間，第2供電電位VDD 值減少AVDIJ 量，則參考電位減少相同量AVDD 〇 如果操作期間第2供電電位VDD 值增加Λν〇0 量，則參 考電位增加AVDD量。參考電位值值大小矯正，使得 當第2致動電晶體EN2不導通時，M0S電晶體P2電氣導 通。根據上述，M0S電晶體P2之閘極及源極間之電壓Uss 是定值，因而，操作期間，定電流IDS沿M0S電晶體P2 通道路線流動；因而該電晶體作用如定電流源I 、 圖2亦表示致動電晶體E N]及E N 2之進一步實施例： 同時圖1實施例中，致動電晶體EN1 、EN2是相反通道 一 1 0 - (請先閲讀背面之注悉事項冉碭寫本哀) 本紙張疋度適用中國國家標準（CMS) Ψ .丨吒格<2丨0 X :.’97 X嗲） M2. 5. 20,000 經濟部中央標準局員工消费合作杜印製 A6 B6 五、發明説明（9 ) 型（第1致動電晶髑E N 1 : η型通道型，第2致動電晶 體ΕΝ2: ρ型通道型 圖2實施例中，其是相同通道型 .即η型通道型。此外，第3反相器13配置在致動輸入 ΕΝ、及第2致動電晶體ΕΝ2 Μ極間，所Μ鼷2第2致動 電晶體Ε Ν 2 ,對致動信號必卜:Ν ,具有相闻交換行為，如 圖1第2致動電晶體ΕΝ2 。 圖3實施例，所示為對懕圓2之特激，但Κ參考電壓 卩^纟產生裝置、及ρ型通道型致動電晶驩ΕΝ1、ΕΝ2來擴 充。因為圖3致動電晶體ΕΝΙ及ΕΝ 2之交換行為，和圖 2致動電晶體Ε Ν 1及Ε Ν 2相反，所述連接圓2之第3反 相器12,配置在圖3中之致動輸入ΕΝ、及第1致動電晶 體Ε Ν 1閘極間。 圖3參考電位產生裝置，包括3個串接二極體D (根據本發明，至少提供一個二極體），其配置在第2 供電電位VDD 及Μ 0 S電晶體P 2晴極間，及一電阻R提供在 MOS電晶體Ρ2閘極及第1供電電位VSS間。當然，電阻 R可Μ是電姐器或具有多數（串或/及並接I電阻器來 提供。 電阻器R電阻大小矯正（即2 5 0仟歐姆），使得對輸入信號 Η ,及當致動信號4 Ε Η第1邏輯位準致動時，處在導通 狀態，最小可能電流流動在第2供電電位VDD及第〗供 電電位VSS (經二極體！）>間。Μ實例，其可具體實陁為 植人電砠器、或成高阻抗多矽晶線形式，或為具有高通 ~ 1 1 - {請先閲讀背面之汶意事項4塥寫本頁)

衣紙張尺度通用中國《家標準（CNS) Ψ丨吼烙UMO X :?97 m ) 82. 5. 20r000 307953 經濟部中央標準局員工消費合作社印製 A6 B6_ 五、發明説明（10) 道電阻之M0S電晶體。如此，參考電位總是顯示和 第2供電電位V DD相同差，即各各二極體D二極體電壓 降（順向電壓）V thD之和Σ VthD。 圖3實豳例中，二極體D是p - η接面二極體。此η - η 接面二極髑已知顯示某量之溫升依賴性，其然而根據本 發明，在大部份鍰衡器電路應用中沒有干擾。 圖4實實施例中，二極髑d是電晶髓交換為二極體 (不同於圖3 ,只表示兩個二極體）。電晶體D是p型通 道型。致動電晶體E N 1及E N 2亦是如ffl 1實施例之相反 通道型。 為在積體半導體霣路内實施本發明媛衡器電路，尤其 較佳提供該二極體為p型通道電晶體交換為二極體。比 較其他兩實施例（η型通道電晶體做為二極體、或p - η 接面電晶體 > ,如此具有優點，在M0S電晶體Ρ2製造變 動（技術及溫度依賴性所造成變動），製造中為Ρ型通道 電晶體交換為二極體D所自動補償。 圖6改善是根據圖4霣施例。其額外包括第1電容器 Cvss ,其配置在M0S電晶體Ρ2閘極及第〖供電電位VSS 間。如此具有優點在，第1供電電位V SS 中干揠（其典 型地是在0伏特之共同參考電位），其在不良狀況下眨 抑第1反相器I 1罨晶體交換性能（影響該電晶體N 1之 閘對源極電極電壓U(3S > ,大部份為參考電泣電容 性耦接到第1供電電位vss所節止（a因此對第1反相 -1 2 - (請先閉;#背面之注-£事項4塡寫本頁) I二 ---教—— 訂丨 1 衣紙張尺度適用中围國家標準（CNSMM吡丨各!：:;丨〇 X :’ί)7->._埗） 82. 5. 20,000 經濟部中央標準局員工消費合作社印製 ___ B6 五、發明説明（il) ·— V 器11電晶體N 1源極）.因為電容性耦接在Μ 0 S電晶髓P 2 内產生通道電流Ids之減小，其同樣克服在第1反相器 11電晶體N 1上之影響。當隨時輸入信號[N具有丁丁匕位準 時，第1電容器Cvss尤其重要。輸λ信號ί Η部份處在高 位準2 . 4伏時，第1反相器[1之兩個電晶體Ν 1及Ρ ],事 簧上是電氣導通（假設，例如，供電電位V SS = 0伏特， 而VDD = 5伏特）。反之，如果輸入信號IN具有CMOS位準， 則第1罨容器c vss可完全省略，沒有損害_衡器電路功 能，因為輪人信號IN大致等於第1供電電位VSS值，且 高位準等於第2供電電位VDD。其畲輸人信號IN具有TTL 位準時亦可省略，祗要K其他方式保證，第1供電電位 V SS能顯示至多最小干播。 圖7改善所示為超過圖6實施例之再其他有利方式， 即拫據本發明使練衡器電路操作最佳。第1 ,提供第2 電容器C IN，其配置在Μ 0 S電晶體P 2閘極及第1反相器 11輸入間。如此在參考電位V 及輸入信虢I Ν間產生罨 容性耦接，而（施加致動信號0ΕΝ)導致如比較讕5實施 例之第1反相器[1較短交換時間。 兩個電容器c vss、c IN任一個、或兩電容器c 、cIN ，可K M0S變容器來實施，換言之，電晶體之源及汲極 電氣相互連接。 如果第1反相器I 1對其切換點要大小矯正，使得（施 加致動信號必E N )在其輸出處發生相當慢速自高過渡到低狀 -1 3 - (請先閲讀详面之注意事項典場寫本頁) 裝— 訂— 1 衣紙張尺度適用中國國家標哗（CNS) τ Η兄烙（:?丨0 X :2(r/ C.:泣） 82. 5. 20,000 經濟部中央標準局3工消費合作社印製 A6 _____B6 五、發明説明（I2) 態（或反之亦然），即在電路節點1處，削结果在第2反相舉 12切換點附近中電路節點1處之位準值，是在第2反相 器I 1通常簡短地在高及低（或反之亦然）間來回交換。這 是不期望的。該不期望交換行為，亦可因為輸入信號I N 及/或第1供電電位VSS中子播所發生。 圖7電路中，因此提供磁滯謂晶體TNHy和TPHy。第1 磁滯電晶體T N H y配置其通道路線在第1供電電位VSS 及電路節點1間。其閘極連接到鍰衡器輸出。因為輸出 信號在操作期間出琨在TNHy閘極。TNHy是η型通道型。 第2磁滯電晶體TPHy配置其通道路媒在第2供電電位VDD 及電路節點1間。其閘極亦連接到_衡器電路輸出。因 而，輸出信號OUT在操作期間亦出琨在TPHy閘極。TPHy 是p型通道型。 因而，其較有利地如果第1磁滯電晶體Τ Η H y之飽合電 流.低於定電流源I之電流（較有利達定電流源I電流 3 0 %最大值），且如果第2磁滯電晶體T P H y通道寬度及通 道長度間比值，小於對應通道寬度對第ί反相器I 1電晶 體Ν 1通道長度之比值（較有利地其達電晶體Η 1值3 0 I最大 值）。 磁滯電晶體T N H y及T P H y之功能，琨將參照圓8画示來 說明，假設致動信號Φ K E在其致動時，第1埵輯位準： 輸人信號值I N對各種缓衝器電路實拖例之緩衝器電路輸 出值，繪製成曲線形式。輸人信號I Η之土升及下降，以 -1 4 - (請先閲讀背面之注意事項再塡寫本Κ )

本紙張又度適用中囤國家標準（CNS)咿Ut烙（210 X 297 ） 5. 20,000 SC7C53 經濟部中央標準局員工消#合作社印Κ A6 B6 五、發明説明（丄3) 各情形中曲線之箭頭來表示。 曲線A (虛線表示），圖解脫明，根據本發明而沒有磁 滯電晶體T P H y及T H H y之鍰衡器電路交換行為。用於在輸 出信號〇 u t部份上，自低到高及高至低通渡之媛衡器電 路切換點，兩者定位在輸人信號I n之值yA處。 如在供電電位VSS 、VDD 、及/或輸入信號I N之主干 擾，特預期大得使千擾會造成。不期望輸入信號〇 U T自 低狀態過渡到高狀態（假設該干擾不能根據時間預测， 所K去致動第2邏輯位準，不能讓渡到致勤信號0 E N ), 刖建議提供圖8之第2磁滯電晶體（曲線A及B )。如此 具有作用在，如果輸人信號ί N t升，則輸出信號0 U T不 會到其高值，直到輸入信虢ί N之值ί曲線B ),高於 沒有該磁滯電晶體媛衡器電路輸人信號1 Ν值VA (例如， 0 . 1至較高0 . 4伏特）。對輸人信號ί Μ值之上升（匾B中 箭頭），因而鍰衡器電路切換點移位在輸入信號IN之較 高值方向中移。如果輸入信號1N值自高向低下降（曲線 A中箭頭向下），則鑀衝器電路切換點保持在輸人信號 IN之值VA處不變ί對應沒有磁滯電晶髑之緩衡器電路）。 反之，如果供電電位V SS及/或輪入信號I Ν中主干播 (亦不能根據時間預見，如前所說明），預期大得使干擾 會造成不期望之輸出信號〇 U Τ自高狀態過渡到低狀態， 則建議提供第1磁滯電晶體Τ Ν丨彳y (曲線Α及C )。如此具 有作用在，如果輸入信號I N t.升，則輸出信號0 U T保持 -1 5 - Ί ^ t | .裝 ‘"τ- ^ (請先閲讀背面之注意事項再塡寫衣頁) 本紙張尺度適用中國a家標準（CNS) Ψ I規恪（21ϋ X蜻） H2. 5. 20,000 經濟部中央標準局爵工消費合作社印製 A6 B6 五、發明説明（工4) 其高值在輸入信號之值VA不變（曲線A中箭顏向上；對 應沒有磁滯電晶體之鑀衡器電路 >。如果輸入信號IN值 自高向低下降（曲線C中向下箭頭），然而，則緩衡器電 路切換點，在輸入信號IN更低值方向中之移位到值VTNHy (例如，向下移位0 . 1伏特至0 . 4伏特>。 然而，如果能預期會造成過«時，自高狀態到低狀態 、或反之亦然之兩者輸出信虢不期望之過渡，則較有利 地使用兩個磁滯電晶體THNy及TPHy.如鼸7所示（画8 中曲線B及C )。如此具有作用在，如果_入信號上升， 輸出信號ο ϋ τ將不到其高值，直到輸人信號I fr在 vTPHy 值，大於沒有磁滯電晶體之媛衝器電路輸入信號IN之值 V A(例如，0 . 1伏特至更高0 . 4伏特）。對輸入信號I K值中 上升，因而，媛衝器電路切換黏，移位在輸入信號I N較 高值方向移位。同樣地，如果輸入信號IN值自高向低下 降（曲線中向下箭頭），則媛衝器電路切換點，比較沒有 磁滞電晶體之鍰衡器電路，在輸人信號IN較低值方向移 位值V TNHy (例如》向下移位0 , 1至0 , 4伏特）。 圖9所示為對第2供電電位VDD 〈曲線F )所繪製，用 於圖 3-6二極疆D之之媛衡器電路#考電位V 值。圖2及 7實施例中，其行程品質上是相同；只是在數量行程可 能是不同的，因為圖2 - 7實拖例中，沒有顯示二極體。 曲線E圖解說明，自狀況V ’ 二V DD所導致參考電 位之假設行程。根據本教旨，事實該情形受到排除，因 -1 6 - (請先閲讀背面之注意事項再塡寫本页) 本紙張尺·度適用中围國家標準（CNS) T .丨規格.（:丨丨〇 X π/么贷） 82. 5. 20,000

經濟部中央標準局員工消費合作社印S A6 B6 五、發明説明（15 ) 為媛衝器電路將不動作，因MOS電晶體P2將總是在不導 通狀態。曲線E僅做為曲線F行更清楚之_解說明：曲 線F表示參考電位對第2供電位V DD之買際行程。 當鍰衡器電路首；歆動 ，第2供電電位VDD 上升到相 等於所有跨在二極體D電壓降之和Σ V 。直到該點， tnD 參考電位V 值總是0伏特。在Μ 0 S霄晶體P 2之閘對源 極電壓ϋ%(ρ2)上升，同時第2供電電位VDD上升，直到 值ZVth〇。琨在如果，在進一步行程中.第2供電電位 VDD超過該和值和Σ V thD ,則參考電位V 上升，具 有一值缌是等於第2供電電位V DD減去和值Σ V th〇之同 時值，所W下列方程式總是廟用：: VDD - Σ VthI)。 因而，對該範圍，下列方程式總是用於MOS電晶體P2處 之閘對源電壓[j<3S(P2): UGS(P2) = VDD - Vref = VDD " iVDD - SVthD> = VthD· 該值是定值。如果現在，根據本發明所提供，和值Σ VthD 大於或等於MOS電晶體P2工作電壓Vth(p2) 值，則定電 流I Ds亦流經Μ 0 S電晶體P 2之通道路線；Μ 0 S電晶體P 2 功能如定電流源I 。 画9圖解說明，當第2供爾電位V DD變更△ VDD量時 之情形（例如，自崩潰電壓，或如在第2供電電位V DD上 升所示），參考電位Vj_ef值變動相A VDD量I 圖1 1所示本發明緩衡器電路進一步有利的實施例。其 是根據圖3實施例，具有下列變更：第1 ,兩致動電晶 (請先閲讀背面之注意事項冉塡寫本頁) 裝· " 本紙張尺度適用中國阁家棵準（CNS：MP丨哫格「210 X ) 82. 5. 20,000 經濟部中央標準局員工消费合作社印製 Λ6 _ B6 五、發明説明（l6) 體EN1及EN2是互補相反通道型，如前已連同園1所做 說明。第2 ,電阻R不是埋接在MOS電晶黼P2閜襌、及 第1供電電位VSS (如圖3中）之間，而是在二極體D及 第1供電電位VSS之間。電胆器R具體實施成分壓器形 式，具有電胆拾波器連接到Μ 0 S電晶體P 2 W極。如此， 電阻器R功能上分裂成兩個電阻器組件R 1、R 2。第1電 姐器配置在二極體及電砠拾被間，連接到MOS電晶體Ρ2 閘極，同時，第2電阻器組件R2配置在該電姐拾波器及 第1 供電電位VSS 間。 Μ該組態，及遘當地定位在電阻器之電胆拾波器，調 整參考電位V 之期望值，能比較僅Μ選擇適當數個具 有其二極體電懕降V 之二權體更準確。 thD 參照圖1 2 ,如果兩個電阻器組件R 1、R 2替代電阻R , 提供至少兩個分離電阻器R PR 2 '相互串聯 ，則得到 技術上等效型式；然後，第1電阻器R 1 '配置在二極體 D及Μ 0 S電晶體P 2閘極間，問時另一電阻器配置在Μ 0 S 電晶體Ρ 2及第1供電電位V SS間。 (請先閱讀背面之注意事項再塡寫本頁) 丨裝丨 #— .

If -18- 衣紙張尺度適用中國國家標準iCNS)丨(210 X :丨97) 8：.!. 5. 20,000

Claims (1)

1. 07953 AH BB CB D8 麟ί年 六、申請專利範圍 第8 2 1 0 7 4 4 5號「積钃緩衝器電路㈡」專利業 (86年3月修正） 杰申請專利範鼷 1. 一種積鼸缓衝器霄路，包含： 一第1反相器，具有一輸入用於接收輸人倍號，及 一定電流源； 一第2反相器，串嫌遽接該第一反相器，詼2反相 器具有一输出以傳送該纆衝器電路之輸出倍號.及一 電路節點連接在該第1及第2反相器； 該第1反相器是一種CMOS反柑器，包括第1及第2 電晶體，該第1及第2爾晶鼸串聯連接跨在該電路節 點，且是相互相反之通遒型； 該第1反相器之第1及第2電晶體，具有電氣連接 閘極，形成該第1反相器之輸入； 該第1反相器之第1電晶體，具有源極*接到第1 定 該 到 接 連 極 源 有 具 賺 晶 電 2 之 器 相 ; 反 位 1 電第 霄該 供 m mu I - In - -i 1 I......I ....... m ij -------:-- .--is ·! ini ---------- Ϊ~~i In . In I— m In « -(請先閱讀背面之注意事項再填寫本1) 經濟部中央梯準局男工消费合作社印製 源第 流該 霣 汲 有 具 體 晶 電 流 載 有 具 讎 晶 電 tnu 動 致 1 6 第 .， 該上 在徑 接路 間連之 黏聯成 節並形 路徑所 電路源 該流流 及載電 極有定 汲具及 晶，黼 電龌晶 1 晶電 第電 2 該動第 在致之 接 2 器 連第相 徑 一 反 路 1 本紙張尺度適用中國國家梂準（CNS ) A4规格（210X297公釐） 經濟部中央梂準局員工消费合作杜印製 Α8 Β8 C8 D8 六、申請專利範圍 及 缓衝器電路之一致動輸入，該第1及第2致動電晶 齷之閘極，連接到該致動輸入。 2. 如申誚專利範圍第1項之積龌缓衝器電路，其中該定 霣流源包括一MOS電晶_，連接在該第1反相器之第 2電晶醴源極及第2供電電位間，詼MOS電晶醴，在 缓衝器電路操作期間罨氣導通，且其有閘極在緩衡器 罨路操作期間接數參考電位，該參考霄位具有和該第 2供電電位相差一定量值。 3. 如申請專利範圔第2項之積嫌緵衝器電路，其中該 MOS電晶龌是p型通道MOS霄晶醱。 4. 如申請專利範圔第2項之積鼸缓衝器電路，包括該 參考電位之産生裝置，該産生装置包含霜阻裝置及 二極體装置，該二極體裝置連接在該MOS電晶醱閘 極及該第2供電霣位間；且該霍阻裝置達接在該 MOS電晶醱閘極及該第1供霄電位間《 5. 如申讅專利範圍第2項之積體缓衝器電路，包括該 參考電位之産生装置，該産生装置包括電阻裝置及 二極體裝置；該霄阻裝置是-種分壓器型電阻器， 具有第1電阻器部及第2電阻器部； 該第1及第2電阻器部，在相互面對之端處，連 接到該Μ 0 S電晶鼸閘極，且形·成該電阻装置之電位 _ 2 - 本紙張尺度逋用中國鬮家梯率（CNS ) Α4规格（210X297公釐） (請先聞讀背面之注意事項再填寫本頁) -裝-- 訂 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 々、申請專利範圍 拾接器； 該二極齷装置連接在該第1霄阻器部及該第2供 電電位間；及 該第2電阻器部連接到該第1供電電位。 6.如申讅專利範園第2項之積鼸缓衡器電路，包括該 參考電位之産生装置，該産生装置包念第1及第2 霄阻器部及二極讎裝置； 該第1及第2電阻器相互彼此建接及該MOS霜晶饉 閘極； 該二極龌裝置連接在該第1霉阻器及該第2供電電 位間；及 該第2電阻器遽接到該第1供電電位。 7. 如申請專利範麵第4項之積驩缓衝器電路 > 其中該 二極體裝置是一種電晶體切換為二極體，且至少是 一 p-n接面二極臁。 8. 如申讅專利範画第5項之積鼸缓衝器電路，其中該 二極鼸裝置是一種電晶鼸切換為二極鼸，且至少是 一 P-η接面二極髏。 9. 如申誚專利範黼第6項之積黼缓衝器霉路，其中該 二極臞装置是一種電晶讎切換為二極醱，且至少是 一 p-n接面二極鼸。 10.如申請專利範圃第2項之積體缓衡器電路，包括一 -3- 本紙張X·度逋用中國國家梂準（CNS ) A4规格（210X297公釐） ^^1 i— I m ml n^i n In— I nn nn ml n i - - li ml n 1^1 n nn m (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 ^07253 μ8 C8 ___ D8六、申請專利範圍 電容器，連接在該M OS電晶醍閘極及該第1供電電 位間。 11. 如申誚專利範圍第2項之積疆缓衝器電路，包括一 電容器，連接在該第1反相器輸入及該M0S電晶體 閘極間。 12. 如申請專利範圍第2項之積體纆衝器電路，包括第 1電容器，連接在該M 0S電晶齷闊極及該第1供® 電位間，及第2霄容器，連接在該第1反相器輸入 及該M0S電晶鼸閘極閛。 13. 如申讅專利範國第丨2項之積體緩衡器電路，其中至 少該第1及第2電容器之一是一種《0S變容器。 14. 如申請專利範圔第2項之積醱缓衝器電路，包括一 磁滯霉晶讎，具有通遒路徑連接在該電路節黏及該 第1供電電位間，及具有閛極連接到該第2反相器 輸出。 15. 如申讅專利範圔第14項之稱驩缓衡器電路，其中該 磁滯電晶臛是η型通遒霄晶體。 16. 如申請專利範圍第14項之積體缓衝器電路，其中該 磁滯霄晶齷具有飽合電流小於該定霉流源之電流。 17. 如申請專利範謳第2項之積鼸缀衝器電路*包括— 磁滞電晶讎，具有通遒齙徑連接在該電路節點及該 第二供電電位間，及具有閛極連接到該第2反相器 (請先閱讀背面之注意事項再填寫本頁) 裝— ;1T 線 本紙張尺度逋用中國國家梂準（CNS ) Α4規格（210X297公釐） ABCD 六、申請專利範圍 輸出。 ’ 18. 如申請專利範園第1?項之積鼸缓衡器電路，其中該 磁滯電晶鼸是p型通遒電晶體。 19. 如申請專利範圜第17項之積體繙衡器電路，其中該 磁滯電晶體具通道有寬度及通道長度之通道，該通 道長度及該通遒寬度具有一比值，此比值小於該第 1反相器第1電晶鼷通遒之通道寬度對通遒畏度之 比值。 20. 如申請專利範園第1項之積髑缓衝器電路.包括第 1磁滯電晶龌，具有通遒路徑連接在該電路節點及 該第1供電電位，且具有鬮極連接到該第2反相器 之輸出.及第2磁滞電晶髓，具有通道路徑連接在 該電路節點及詼第2供霄電位間，a具有閜極連接 該滯 中磁 其 2 * 芻 路該 電而 器 * 衝翳 缰晶 WE 髓 , 積道 之通 ο 項型 0 出 2 η 輸第是 器圍鼸 相範晶 反利電 2 專滯 第請磁 該申 1 π ΰϋ 該 中 其 路 S 器 0 钃 饑 〇 積 體之 晶項 電 1 道第 通画 型範 Ρ 利 是專 體誚 晶申 電如 m m 1--- I n I. -I- -- -- -- I I ------ in ......... -1 -I -......... I........，1T!1 - -I .....1 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 一張 -紙 本 第如第 3 該第 中 1 其括 ο I 包 型路且 道電 , 通器型 反衡道 相缓通 互體同 相積相 是之是 體項讎 晶 1 晶 電第電 動圍動 致範致 2 利 2 第專第 及請及 ix 申 1^—4 該 及 入 輸 動 致 〇 該間 在極 接閘 連之 器一 相之 反醱 晶 電 動 致 2 第 及 準 橾 家 國 國 中 用 逋 A4 S N 釐 297