KR19990069373A - 전하재활용 센스앰프 - Google Patents

전하재활용 센스앰프 Download PDF

Info

Publication number
KR19990069373A
KR19990069373A KR1019980003577A KR19980003577A KR19990069373A KR 19990069373 A KR19990069373 A KR 19990069373A KR 1019980003577 A KR1019980003577 A KR 1019980003577A KR 19980003577 A KR19980003577 A KR 19980003577A KR 19990069373 A KR19990069373 A KR 19990069373A
Authority
KR
South Korea
Prior art keywords
pull
amplifier
precharge
sensing
voltage
Prior art date
Application number
KR1019980003577A
Other languages
English (en)
Other versions
KR100300035B1 (ko
Inventor
손주혁
나해영
안진홍
Original Assignee
구본준
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체 주식회사 filed Critical 구본준
Priority to KR1019980003577A priority Critical patent/KR100300035B1/ko
Priority to JP26786498A priority patent/JPH11238383A/ja
Priority to US09/161,390 priority patent/US6011738A/en
Publication of KR19990069373A publication Critical patent/KR19990069373A/ko
Application granted granted Critical
Publication of KR100300035B1 publication Critical patent/KR100300035B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Dram (AREA)
  • Amplifiers (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 센싱시에 소모되는 전하를 프리차지시에 재활용하여 전력소모를 줄일 수 있는 전하재활용 센스앰프에 관한 것이다.
이를 위하여 본 발명은 풀-업증폭기의 센싱동작에 의해 프리차지전압보다 높은 전압레벨을 갖는 데이터라인쌍과, 풀다운증폭기의 센싱동작에 의해 프리차지전압보다 낮은 전압레벨을 갖는 데이터라인쌍을 구비하여, 프리차지시 상기 두 개의 데이터라인쌍을 전기적으로 접속하여 센싱시에 사용했던 전하를 재활용한다.

Description

전하재활용 센스앰프
본 발명은 센스앰프에 관한 것으로서, 특히 저전력용 메모리소자에 적당한 전하재활용 센스앰프에 관한 것이다.
종래의 센스앰프는 도 1에 도시된 바와같이, 풀-다운증폭기(10),(11), 프리차지부(12) 및 이퀄라이징부(13)로 구성된다.
풀-다운증폭기(10),(11)는 1쌍의 입력단자와 1쌍의 출력단자를 갖고, 1쌍의 출력단자는 데이터라인(DL0),(DL0b)과 데이터라인(DL0),(DL0b)에 각각 접속되며, 프리차지부(12)와 이퀄라이징부(13)는 각각 데이터라인(DL0),(DL0b),(DL1),(DL1b)에 접속된다.
도 2는 상기 도 1에 도시된 종래 센스앰프의 일실시예이다.
풀-다운증폭기(10),(11)는 출력단의 전압을 프리차지전압(PV)보다 낮게 센싱하는 증폭기를 말한다.
풀-다운증폭기(10)는 센스앰프인에이블신호(SAEN)에 의해 인에이블되어, 엔모스트랜지스터(NM1),(NM2)로 메모리셀(미도시)에서 리드된 데이타(IN0),(IN0b)를 센싱하여 데이터라인(DL0),(DL0b)으로 출력하고, 풀-다운증폭기(11)는 센스앰프인에이블신호(SAEN)에 의해 인에이블되어, 메모리셀(미도시)에서 리드된 데이타(IN1),(IN1b)를 엔모스트랜지스터(NM4),(NM5)로 센싱하여 데이터라인(DL1),(DL1b)으로 출력한다.
프리차지부(12)는 이퀄라이징신호(DLEQ)에 따라, 공급된 프리차지전압(PV)으로 데이터라인(DL0,DL0b), (DL1,DL1b)을 프리차지하며, 이퀄라이징부(13)는 이퀄라이징신호(DLEQ)에 따라 데이터라인(DL0,DL0b), (DL1,DL1b)을 전기적으로 접속시켜 동일한 전압으로 만든다.
이와같이 구성된 종래 센스앰프의 동작을 첨부된 도 1내지 도 3을 참조하여 설명하면 다음과 같다.
먼저, 프리차지주기에서, 로우레벨의 이퀄라이징신호(DLEQ)에 의해 프리차지부(12)의 피모스트랜지스터(PM1-PM4) 및 이퀄라이징부(12)의 피모스트랜지스터(PM5-PM6)가 턴온되면, 각각 데이터라인(DL0),(DL0b) 및 데이터라인(DL1), (DL1b)은 이퀄라이징부(12)에 의해 전기적으로 연결됨과 함께 프리차지부(12)에 의해 모두 프리차지전압(PV)으로 프리차지된다. 그 결과, 데이터라인(DL0),(DL0b) 및 데이터라인(DL1), (DL1b)은 모두 동일한 전압레벨이 되고, 이후, 프리차지동작이 완료되면 프리차지부(12)와 이퀄라이징부(13)는 디스에이블된다.
그리고, 센싱주기가 되면, 풀-다운증폭기(10),(11)는 센스앰프인에이블신호(SAEN)에 의해 인에이블되어, 풀-다운증폭기(10)는 메모리셀에서 리드된 데이타(IN0),(IN0b)를 엔모스트랜지스터(NM1),(NM2)를 통하여 센싱하고, 풀-다운증폭기(11)는 메모리셀의 리드된 데이타(IN1),(IN1b)를 엔모스트랜지스터(NM4),(NM5)를 통하여 센싱한다.
따라서, 풀-다운증폭기(10),(11)에 연결된 데이터라인(DL0),(DL0b)과 데이터라인(DL1),(DL1b)은 도 3의 (A),(B)에 도시된 바와같이, 프리차지전압(PV)과 동일하거나 또는 낮은 전압이 된다.
이후, 상기와 같은 프리차지동작과 센싱동작이 반복적으로 이루어지면서, 메모리셀에서 리드된 데이터가 풀-다운증폭기(10),(11)에서 증폭된 후 데이터라인(DL0),(DL0b)과 데이터라인(DL1),(DL1b)을 통하여 출력됨으로써, 메모리셀로부터의 리드동작이 수행된다.
그러나, 종래의 센스앰프는 프리차지동작과 센싱동작시 모두 전류를 소모하기 때문에 전력소모가 많아지는 문제점이 있었다.
따라서, 본 발명의 목적은 센싱시에 소모되는 전하를 프리차지시에 재활용함에 의해 전력소모를 줄일 수 있는 전하재활용 센스앰프를 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명은 풀-업증폭기의 출력단자와 접속되고, 센싱시 풀-업증폭기의 센싱동작에 의해, 프리차지전압 및 프리차지전압보다 높은 전압레벨을 갖는 1쌍의 데이터라인과, 풀-다운증폭기의 출력단자에 접속되고, 센싱시 풀-다운증폭기의 센싱동작에 의해 프리차지전압 및 프리차지전압보다 낮은 전압레벨을 갖는 1쌍의 데이터라인을 구비하여, 프리차지시 상기 두 개의 데이터라인쌍을 전기적으로 접속시켜 센싱시에 사용했던 전하를 재활용하는 것을 특징으로 한다.
도 1은 종래 센스앰프의 블록구성도.
도 2는 도 1에 도시된 센스앰프의 일 실시예.
도 3은 각 데이터라인의 전압레벨을 나타낸 도면.
도 4는 본 발명에 따른 전하재활용 센스앰프의 블록 구성도.
도 5는 도 4에 도시된 전하재활용 센스앰프의 일 실시예.
도 6은 각 데이터라인의 전압레벨을 나타낸 도면.
***** 도면의주요부분에대한부호설명*****
20 : 풀-업 증폭기 21 : 풀-다운증폭기
22 : 프리차지부 23 : 이퀄라이징부
DL0,DL0b,DL1,DL1b : 데이터라인
도 4는 본 발명에 따른 전하재활용 센스앰프의 블록구성도이다.
풀-업증폭기(20)는 1쌍의 입력단자와 1쌍의 출력단자를 구비하여, 메모리셀(미도시)에서 리드된 데이타(IN0),(IN0b)를 센싱하여 출력단자의 전압을 프리차지전압(PV) 및 프리차지전압(PV) 보다 높게 만들고, 풀-다운증폭기(21)는 1쌍의 입력단자와 1쌍의 출력단자를 구비하여, 메모리셀(미도시)에서 리드된 데이타(IN1),(IN1b)를 센싱하여 출력단자의 전압을 프리차지전압(PV) 및 프리차지전압(PV) 보다 낮게 만들며, 프리차지부(22)와 이퀄라이징부(23)의 구성 및 동작은 기본적으로 종래와 동일하다.
그리고, 도 5는 상기 도 4에 도시된 전하재활용 센스앰프의 일실시예이다.
풀-업증폭기(20)는 소오스에 전원전압(VDD), 게이트에는 반전된 센스앰프인에이블신호(SAENb)가 입력되는 피모스트랜지스터(PM11)와, 소오스는 상기 피모스트랜지스터(PM11)의 드레인에 연결되고, 게이트는 각각 메모리셀에서 리드된 데이터(IN0b),(IN0)를 입력받으며, 드레인은 각각 데이터라인(DL0),(DL0b)에 접속된 피모스트랜지스터(PM12),(PM13)로 구성된다.
풀-다운증폭기(21)는 종래의 풀-다운증폭기(11)의 구성과 동일하며, 프리차지부(22)와 이퀄라이징부(23)는 종래의 프리차지부(12)와 이퀄라이징부(13)에서 피모스트랜지스터를 엔모스트랜지스터로 대체하여 구성한다.
이와같이 구성된 종래 센스앰프의 동작을 도 4내지 도 6을 참조하여 설명하면 다음과 같다.
프리차지주기가 되면, 이퀄라이징신호(DLEQ)에 의해 프리차지부(22)의 엔모스트랜지스터(NM14-NM16)와 이퀄라이징부(23)부의 엔모스트랜지스터(NM17-NM20)가 턴온되어, 데이터라인(DL0,DL0b), (DL1,DL1b)은 모두 프리차지전압(PV)으로 프리차지된다.
이후, 센싱주기가 되면 프리차지부(22)와 이퀄라이징부(23)부는 디스에이블되고, 풀-업증폭기(20)는 반전된 센스앰프인에이블신호(SAENb), 풀-다운증폭기(21)는 센스앰프인에이블신호(SAENb)에 의해 인에이블된다.
따라서, 풀-업증폭기(20)의 피모스트랜지스터(PM12),(PM13)는 메모리셀에서 리드된 데이타(IN0),(IN0b)를 센싱하여, 도 6의 (A)에 도시된 바와같이 데이터라인(DL0),(DL0b)을 프리차지전압(PV)과 동일하거나 프리차지전압(PV)보다 높은 전압(PV+△V)으로 만들고, 풀-다운증폭기(21)의 엔모스트랜지스터(NM11),(NM12)는 메모리셀에서 리드된 데이타(IN1),(IN1b)를 센싱하여 도 6의 (B)에 도시된 바와같이 데이터라인(DL1),(DL1b)을 프리차지전압(PV)과 동일하거나 프리차지전압(PV)보다 낮은 전압(PV-△V)으로 만든다.
그리고, 다시 프리차지주기가 되면 이퀄라이징부(23)를 인에이블시켜 데이터라인(DL0),(DL0b)과 데이터라인(DL1),(DL1b)을 프리차지상태로 만들어, 센싱시에 사용했던 전하를 프리차지시에 재활용하게 된다. 이때, 프리차지시에에 흐르는 전류는 거의 무시할 만하며, 전류는 주로 센싱시에만 흐르게 된다.
일예로, 프리차지전압을 1.25V(종래는 2.5V)로 설정하고,데이터라인이 각각 150mV만큼 전압차가 날 때, 표 1과 같은 시뮬레이션 결과를 얻을 수 있다.
센싱시 흐르는 전류 프리차지시 흐르는 전류 총 전류
종래 기술 6.2mA 7.7mA 13.9mA
본 발명 6.2mA ∼ 0 6.2mA
따라서, 본 발명은 센싱시와 프리차지시에 모두 전력이 소모되는 종래기술에 비하여, 단지 센싱시에만 전력이 소모되기 때문에 종래 기술에 비하여 50%이상의 전력소모를 감소시킬 수 있다.
그리고, 본 발명은 1쌍의 출력단자을 가진 증폭기 뿐만아니라 하나의 출력단자만을 가지고 있는 증폭기에서도 동일하게 적용할 수 있다. 또한, 상기 실시예는 단지 한 예로서 청구범위를 한정하지 않으며, 여러가지의 대안, 수정 및 변경들이 통상의 지식을 갖춘자에게 자명한 것이 될 것이다.
상기에서 상세히 설명한 바와같이, 본 발명은 프리차지시 두 개의 데이터라인쌍을 전기적으로 접속시킴으로써 센싱시에 사용했던 전하를 재활용하여 전력소모를 감소시킬 수 있는 효과가 있다.
청구항 1-2는 풀-업증폭기의 센싱동작에 의해 프리차지전압 및 프리차지전압 보다 높은 전압레벨을 갖는 데이터라인쌍과, 풀-다운증폭기의 센싱동작에 의해 프리차지전압 및 프리차지전압 보다 낮은 전압레벨을 갖는 데이터라인쌍을 구비하여, 프리차지시 상기 두 개의 데이터라인쌍을 전기적으로 접속시킴으로써 센싱시에 사용했던 전하를 재활용할 수 있는 효과가 있다.

Claims (2)

  1. 풀-업증폭기의 출력단자와 접속되고, 센싱시 풀-업증폭기의 센싱동작에 의해, 프리차지전압 및 프리차지전압보다 높은 전압레벨을 갖는 1쌍의 데이터라인과,
    풀-다운증폭기의 출력단자에 접속되고, 센싱시 풀-다운증폭기의 센싱동작에 의해 프리차지전압 및 프리차지전압보다 낮은 전압레벨을 갖는 1쌍의 데이터라인을 구비하여,
    프리차지시 상기 두 개의 데이터라인쌍을 전기적으로 접속시켜 센싱시에 사용했던 전하를 재활용하는 것을 특징으로 하는 전하재활용 센스앰프.
  2. 제1항에 있어서, 상기 풀-업증폭기 및 풀-다운증폭기는 한쌍 또는 하나의 출력단자로 이루어진 것을 특징으로 하는 전하재활용 센스앰프.
KR1019980003577A 1998-02-07 1998-02-07 전하재활용센스앰프 KR100300035B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980003577A KR100300035B1 (ko) 1998-02-07 1998-02-07 전하재활용센스앰프
JP26786498A JPH11238383A (ja) 1998-02-07 1998-09-22 電荷再活用センスアンプ
US09/161,390 US6011738A (en) 1998-02-07 1998-09-28 Sensing circuit with charge recycling

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980003577A KR100300035B1 (ko) 1998-02-07 1998-02-07 전하재활용센스앰프

Publications (2)

Publication Number Publication Date
KR19990069373A true KR19990069373A (ko) 1999-09-06
KR100300035B1 KR100300035B1 (ko) 2001-09-06

Family

ID=19532688

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980003577A KR100300035B1 (ko) 1998-02-07 1998-02-07 전하재활용센스앰프

Country Status (3)

Country Link
US (1) US6011738A (ko)
JP (1) JPH11238383A (ko)
KR (1) KR100300035B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6141275A (en) * 1999-04-06 2000-10-31 Genesis Semiconductor Method of and apparatus for precharging and equalizing local input/output signal lines within a memory circuit
US6324090B1 (en) * 1999-07-21 2001-11-27 Hyundai Electronics Industries Co., Ltd. Nonvolatile ferroelectric memory device
KR100301822B1 (ko) 1999-07-21 2001-11-01 김영환 불휘발성 강유전체 메모리 장치의 센싱앰프
US6356115B1 (en) * 1999-08-04 2002-03-12 Intel Corporation Charge sharing and charge recycling for an on-chip bus
US6888767B1 (en) * 2003-11-26 2005-05-03 Infineon Technologies Ag Dual power sensing scheme for a memory device
US7423911B2 (en) * 2005-09-29 2008-09-09 Hynix Semiconductor Inc. Bit line control circuit for semiconductor memory device
KR20090090330A (ko) * 2006-11-14 2009-08-25 램버스 인코포레이티드 저 에너지 메모리 컴포넌트
US20110019760A1 (en) * 2009-07-21 2011-01-27 Rambus Inc. Methods and Systems for Reducing Supply and Termination Noise

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW235363B (ko) * 1993-01-25 1994-12-01 Hitachi Seisakusyo Kk
JP2894170B2 (ja) * 1993-08-18 1999-05-24 日本電気株式会社 メモリ装置
KR960011207B1 (ko) * 1993-11-17 1996-08-21 김광호 반도체 메모리 장치의 데이타 센싱방법 및 그 회로
KR0166044B1 (ko) * 1995-10-10 1999-02-01 김주용 감지증폭기 어레이
KR100244427B1 (ko) * 1996-06-29 2000-02-01 김영환 와이드 전압 동작 메모리 장치의 풀업 회로
US5859548A (en) * 1996-07-24 1999-01-12 Lg Semicon Co., Ltd. Charge recycling differential logic (CRDL) circuit and devices using the same
US5877993A (en) * 1997-05-13 1999-03-02 Micron Technology, Inc. Memory circuit voltage regulator

Also Published As

Publication number Publication date
US6011738A (en) 2000-01-04
KR100300035B1 (ko) 2001-09-06
JPH11238383A (ja) 1999-08-31

Similar Documents

Publication Publication Date Title
KR100369278B1 (ko) 연상 메모리(ｃａｍ)
US4743784A (en) Sense amplifier circuit
KR910006109B1 (ko) 다이나믹 랜덤 액세스메모리에 있어서의 센스앰프 구동장치 및 센스앰프 구동방법
US6914836B2 (en) Sense amplifier circuits using a single bit line input
KR0144402B1 (ko) 동작전류 소모를 줄인 반도체 메모리 소자
KR100300035B1 (ko) 전하재활용센스앰프
US20020003734A1 (en) Semiconductor memory device having sense amplifier and method for driving sense amplifier
JPH04238197A (ja) センスアンプ回路
KR100267012B1 (ko) 반도체 메모리 장치의 감지 증폭기
US8830768B2 (en) Data sensing circuit and memory device including the same
KR20010029249A (ko) 반도체 메모리 장치의 감지 증폭기 회로
KR20010069208A (ko) 반도체 기억 장치
KR19980028831A (ko) 반도체 메모리장치
KR100253305B1 (ko) 긴 리프레쉬간격을 갖는 메모리셀 제어방법
TW594734B (en) Ferroelectric memory device having single bit line coupled to at least one memory cell
KR20020045959A (ko) 대기 모드에서 대기 전류를 감소시키는 반도체 메모리 장치
KR970006194B1 (ko) 집접 메모리 회로
KR100357041B1 (ko) 저전압용전류감지증폭기
KR100470162B1 (ko) 전원전압에따른프리차지동작을개선한반도체장치
KR100291747B1 (ko) 프리차지 등화 회로
KR0121781B1 (ko) 비트라인 센스 앰프 구동회로
KR100383000B1 (ko) 반도체 메모리소자의 저전압 고속 센싱회로
KR940010839B1 (ko) 데이타 출력 버퍼회로
KR100308127B1 (ko) 비트 라인 프리차아지 회로
KR19980017441A (ko) 반도체장치의 신호 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140519

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160518

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170529

Year of fee payment: 17

EXPY Expiration of term