KR100704017B1 - 레벨쉬프터 - Google Patents

레벨쉬프터 Download PDF

Info

Publication number
KR100704017B1
KR100704017B1 KR1020050017191A KR20050017191A KR100704017B1 KR 100704017 B1 KR100704017 B1 KR 100704017B1 KR 1020050017191 A KR1020050017191 A KR 1020050017191A KR 20050017191 A KR20050017191 A KR 20050017191A KR 100704017 B1 KR100704017 B1 KR 100704017B1
Authority
KR
South Korea
Prior art keywords
level
voltage
tft
shifted
complementary
Prior art date
Application number
KR1020050017191A
Other languages
English (en)
Other versions
KR20060096567A (ko
Inventor
한민구
남우진
Original Assignee
재단법인서울대학교산학협력재단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인서울대학교산학협력재단 filed Critical 재단법인서울대학교산학협력재단
Priority to KR1020050017191A priority Critical patent/KR100704017B1/ko
Publication of KR20060096567A publication Critical patent/KR20060096567A/ko
Application granted granted Critical
Publication of KR100704017B1 publication Critical patent/KR100704017B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10K—SOUND-PRODUCING DEVICES; METHODS OR DEVICES FOR PROTECTING AGAINST, OR FOR DAMPING, NOISE OR OTHER ACOUSTIC WAVES IN GENERAL; ACOUSTICS NOT OTHERWISE PROVIDED FOR
    • G10K11/00—Methods or devices for transmitting, conducting or directing sound in general; Methods or devices for protecting against, or for damping, noise or other acoustic waves in general
    • G10K11/08—Non-electric sound-amplifying devices, e.g. non-electric megaphones
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R1/00—Details of transducers, loudspeakers or microphones
    • H04R1/20—Arrangements for obtaining desired frequency or directional characteristics
    • H04R1/22—Arrangements for obtaining desired frequency or directional characteristics for obtaining desired frequency characteristic only 
    • H04R1/30—Combinations of transducers with horns, e.g. with mechanical matching means, i.e. front-loaded horns
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R1/00—Details of transducers, loudspeakers or microphones
    • H04R1/20—Arrangements for obtaining desired frequency or directional characteristics
    • H04R1/32—Arrangements for obtaining desired frequency or directional characteristics for obtaining desired directional characteristic only
    • H04R1/34—Arrangements for obtaining desired frequency or directional characteristics for obtaining desired directional characteristic only by using a single transducer with sound reflecting, diffracting, directing or guiding means
    • H04R1/345—Arrangements for obtaining desired frequency or directional characteristics for obtaining desired directional characteristic only by using a single transducer with sound reflecting, diffracting, directing or guiding means for loudspeakers

Abstract

본 발명은 레벨쉬프터에 있어서, 다수의 P형 박막 트랜지스터로 구성되며, 상보형 입력신호들(IN, INB)을 받아서 고준위 전압이 레벨쉬프트된 상보형 출력신호들을 출력하는 고준위 전압 레벨쉬프트 회로와, 다수의 P형 박막 트랜지스터로 구성되며, 고준위 전압 레벨쉬프트 회로에서 출력되는 상보형 출력신호들을 상보형 입력신호들로서 받아서 저준위 전압이 레벨쉬프트된 상보형 출력신호들을 출력하는 저준위 레벨쉬프트 회로를 포함하여 구성한다.
레벨쉬프터, 저전압, 부트스트래핑, PMOS 드라이버, CMOS

Description

레벨쉬프터{LEVEL SHIFTER}
도 1은 일반적인 CMOS 레벨쉬프터의 회로도
도 2는 본 발명의 레벨쉬프터의 동작 원리를 설명하기 위한 도면
도 3은 본 발명의 일 실시예에 따른 레벨쉬프터의 전체 회로도
도 4는 도 3의 레벨쉬프터의 회로 중 고준위 전압 레벨쉬프트 회로의 회로도
도 5는 도 4의 고준위 전압 레벨쉬프트 회로 중 A 노드에서의 특성을 나타낸 시뮬레이션 그래프
도 6은 도 4의 고준위 전압 레벨쉬프트 회로의 출력 특성을 나타낸 시뮬레이션 그래프
도 7은 도 4의 고준위 전압 레벨쉬프트 회로의 출력 특성을 검증하기 위한 측정 결과 그래프
도 8은 도 3의 레벨쉬프터의 회로 중 저준위 전압 레벨쉬프트 회로의 회로도
도 9는 도 8의 저준위 전압 레벨쉬프트 회로의 출력 특성을 나타낸 시뮬레이션 그래프
도 10은 도 3의 레벨쉬프터의 출력 특성을 나타낸 시뮬레이션 그래프
본 발명은 AMLCD(Active Matrix Liquid Crystal Display)나 AMOLED(Active Matrix Organic Light Emitting Diode) 구동 회로를 비롯한 다양한 장치에서 사용되는 레벨쉬프터(Level Shifter)에 관한 것으로, 보다 상세하게는 유리기판 위 저온(450도) 공정 다결정 실리콘 박막 트랜지스터(Polycrystalline Silicon Thin Film Transistors: poly-Si TFTs)로 구성되어 패널 내에 집적됨이 바람직한 레벨쉬프터에 관한 것이다.
레벨쉬프터 회로는 게이트 드라이버 및 데이터 드라이버 구동에 반드시 필요한 구성 요소이다. 특히 레벨쉬프터 회로를 외부 구동 IC(Integrated Circuit)를 이용하여 구성할 경우, 고전압(high voltage) 공정을 사용하는 IC 공정을 거쳐야 하기 때문에 일반 저전압 회로 IC에 집적되기 어렵다는 문제가 있다. 따라서 레벨쉬프터는 DC-DC 회로와 마찬가지로 별도의 IC를 요구하기 때문에 비용 절감 면에서 poly-Si TFT를 이용한 집적이 절실히 요청된다고 할 수 있다. 이러한 패널 내에 집적되는 구동 회로부를 설계하기 위해서 현재 N형 및 P형 poly-Si TFT를 같이 쓰는 CMOS(Complementary Metal-Oxide-Semiconductor) 형을 통상적으로 이용하고 있으며, 일반적인 CMOS 로직(logic)을 이용하여 설계하고 있다.
도 1은 대표적인 CMOS 레벨쉬프터의 회로이다. 도 1에 도시된 레벨쉬프터는 제1전원전압(VDD: 10V)과 제2전원전압(VSS: 0V)사이에 직렬로 연결된 N형 TFT 소자 (N1, N2)와 P형 TFT 소자(P1 ~ P4)를 함께 사용하였으며, 0~5V 상보형 입력신호를 이용하여 0~10V 출력신호를 얻어낸다. 도 1에 도시된 레벨쉬프터에서 상보형 입력신호인 비반전 입력신호 IN이 0V이고 반전 입력신호인 INB가 5V이면, P1과 N2 TFT가 턴-온(turn-on) 된다. 이때 비반전 출력신호 OUT은 0V가 되고, 이러한 비반전 출력신호 OUT의 전압이 P3 TFT의 게이트에 인가되어 P3 TFT가 턴-온 된다. 따라서 반전 출력신호 OUTB는 10V가 되며, 반전 출력신호 OUTB의 전압이 P4 TFT의 게이트에 인가되어 P4를 턴-오프(turn-off) 시킨다. 따라서 P2 TFT가 턴-온 되더라도 P4 TFT의 턴-오프에 의해 비반전 출력신호 OUT의 전압 0V는 유지된다. 한편, 상기한 동작과 유사하게, 비반전 입력신호 IN이 5V 이고, 반전 입력신호 INB가 0V이면 동작에 의해 비반전 출력신호 OUT은 10V 가 되며, 반전 출력신호 OUTB는 0V가 된다.
현재까지 연구되어온 구동회로 집적기술은 상기 도 1에 도시된 CMOS 레벨쉬프터의 구성에서와 같이, 주로 CMOS 형의 poly-Si TFT를 사용하여 회로를 설계하고 있기 때문에 제조 공정 중에서 N형 및 P형 트랜지스터를 함께 만들 때 많은 수의 마스크가 요구되는 등 추가의 공정이 필요하게 된다. 이는 공정 수율을 낮추며 공정 단가를 증가시키는 주된 이유가 된다. 이러한 이유로 최근에 오직 P형 poly-Si TFT으로만 구성되는 구동 회로 설계에 대한 연구가 진행되고 있다. 따라서 P형 소자만으로 설계하는 구동 회로 구현을 위해서는 레벨쉬프터 개발이 필수적이라 할 수 있다. 하지만 아직 저전압(5V)으로 구동되는 외부 IC의 신호를 직접 레벨쉬프트(level shift)시키는 P형 레벨쉬프터는 알려진 바가 없는 실정이다.
따라서, 본 발명의 목적은 저전압 입력신호를 받아서 직접 높은 승격 전압을 출력할 수 있는 레벨쉬프터를 제공함에 있다.
본 발명의 다른 목적은 단일 형, 특히 P형 트랜지스터만으로 구현하여 공정 수율을 향상시킬 수 있는 레벨쉬프터를 제공함에 있다.
상기한 목적을 달성하기 위하여 본 발명은 레벨쉬프터에 있어서, 다수의 P형 박막 트랜지스터로 구성되며, 상보형 입력신호들(IN, INB)을 받아서 고준위 전압이 레벨쉬프트된 상보형 출력신호들을 출력하는 고준위 전압 레벨쉬프트 회로와, 다수의 P형 박막 트랜지스터로 구성되며, 상기 고준위 전압 레벨쉬프트 회로에서 출력되는 상보형 출력신호들을 상보형 입력신호들로서 받아서 저준위 전압이 레벨쉬프트된 상보형 출력신호들을 출력하는 저준위 레벨쉬프트 회로를 포함하여 구성함을 특징으로 한다.
바람직하게는, 상기 고준위 전압 레벨쉬프트 회로는 진폭 A를 갖는 0(V)~A(V)의 상보형 입력신호들을 이용하여 동일한 진폭을 갖는 A(V)~2A(V)의 레벨쉬프트된 신호를 형성하는 다수의 P형 박막 트랜지스터 회로(P1~2 또는 P7~8)와, 상기 상보형 입력신호들 및 레벨쉬프트된 신호를 이용하여 0(V)~2A(V)의 레벨쉬프트된 신호를 출력하는 다수의 P형 박막 트랜지스터 회로(P3~6 또는 P9~12)를 각각 구비하는 제1, 제2 고준위 전압 레벨쉬프트 회로로 구성되며, 상기 제1, 제2 고준위 전압 레벨쉬프트 회로 각각의 상기 0(V)~2A(V)의 출력신호들은 상기 고준위 전압이 레벨쉬프트된 상보형 출력신호들임을 특징으로 한다.
또한, 바람직하게는, 상기 저준위 전압 레벨쉬프트 회로는 진폭 B를 갖는 0(V)~제1전원전압(VDD)(V)의 상보형 입력신호들 중 한 입력신호를 이용하여 음의 전압인 제2전원전압(VSS)(V)~제1전원전압(VDD)(V)의 레벨쉬프트된 신호를 출력하는 다수의 P형 박막트랜지스터 회로(P13~16)와, 상기 상보형 입력신호들 중 다른 입력신호를 이용하여 음의 전압인 제2전원전압(VSS)(V)~제1전원전압(VDD)(V)의 레벨쉬프트된 신호를 출력하는 다수의 P형 박막트랜지스터 회로(P17~20)로 구성되며, 상기 두 레벨쉬프트되어 출력되는 신호들은 상기 저준위 전압이 레벨쉬프트된 상보형 출력신호들을 특징으로 한다.
이하 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명에서는 구체적인 구성 소자 등과 같은 특정 사항들이 나타나고 있는데 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들이 본 발명의 범위 내에서 소정의 변형이나 혹은 변경이 이루어질 수 있음은 이 기술분야에서 통상의 지식을 가진 자에게는 자명하다 할 것이다.
도 2는 본 발명의 레벨쉬프터의 동작 원리를 설명하기 위한 도면이다. 도 2를 참조하면, 본 발명의 레벨쉬프터는 먼저 상보형 입력신호인 0~5V와 5~0V의 입력 신호를 이용하여 5~10V 신호를 얻어낸다. 이를 이용하여 고준위 전압이 레벨쉬프트된 0~10V 신호를 얻을 수 있으며, 이러한 0~10V 신호를 사용하여 저준위 전압이 레벨쉬프트된 -8~10V 신호를 얻는다.
도 3은 본 발명의 일 실시예에 따른 레벨쉬프터의 전체 회로도이다. 도 3을 참조하면, 본 발명의 레벨쉬프터의 회로에서 모든 트랜지스터는 P형 poly-Si TFT로 구성되어 있으며, 공급전원은 10V, -8V, 0V이다. 도 3에 도시된 레벨쉬프터의 회로의 좌우 부분에는 각각 동일한 구성의 제1, 제2 고준위 전압 레벨쉬프트 회로가 형성되며(제1 고준위 전압 레벨쉬프트 회로는 P1~6의 트랜지스터로 구성되며, 제2 고준위 전압 레벨쉬프트 회로는 P7~12의 트랜지스터로 구성된다), 각기 0~5V의 상보형 입력신호(IN, INB)를 인가 받아 5~10V 신호를 생성시킨 후 0~10V의 상보형 출력신호를 얻는다. 또한 도 3에 도시된 레벨쉬프트 회로의 중간 부분에 위치한 저준위 전압 레벨쉬프트 회로는 P13~20의 트랜지스터로 구성되며, 상기 제1, 제2 고준위 전압 레벨쉬프터의 상보형 출력전압(0~10V) 신호를 각각 입력신호로 사용하여 최종 출력신호인 -8~10V 레벨의 상보형 출력신호(Out, Outb)를 출력한다. 이하, 첨부도면을 참조하여, 상기 도 3에 도시된 레벨쉬프터의 구성 및 동작을 고준위 전압 레벨쉬프트 회로와 저준위 전압 레벨쉬프트 회로로 나누어 상세히 설명하기로 한다.
도 4는 도 3의 레벨쉬프터의 회로 중 고준위 전압 레벨쉬프트 회로의 회로도로서, 도 3에 도시된 회로의 좌우부분에 위치한 제1, 제2 고준위 전압 레벨쉬프트 회로는 상보형 입력신호(IN, INB)의 입력 위치만 다를 뿐, 동일한 구성이므로, 도 4에 도시된 바와 같이, 제1 고준위 전압 레벨쉬프트 회로의 구성 및 동작만 예로 들어 설명하기로 한다.
P형 소자만을 이용하여 고준위 전압 레벨쉬프터를 구현하기 위해서는 10V의 소스 전압(제1전원전압 VDD)을 턴-오프 시키는 기술이 요구된다. 그러나 입력신호 는 5V수준이므로 P형 소자로 10V 소스 전압을 턴-오프 시킬 수 없으며, 따라서 0~5V 신호를 이용하여 10V의 신호를 생성하여 트랜지스터를 턴-오프 시키는 회로기술이 필요하다.
본 발명에서는 0~5V 신호로부터 5~10V 신호를 생성하며, 이 때의 10V 전압신호를 이용하여 10V(VDD) 전원을 스위칭함으로써 결과적으로 0~10V 레벨쉬프터 특성을 얻는 구동 방법을 제안한다. 이를 위해, 먼저 0~5V 입력신호를 사용하여 5~10V를 신호를 생성하기 위해 P1 TFT와 P2 TFT와 같은 전압분배 회로를 구성한다. P1 TFT와 P2 TFT는 동일한 크기를 갖는 P형 트랜지스터이며, 상보형 비반전 입력신호 IN(0~5V)과 반전 입력신호 INB(5~0V)가 각각 P1 TFT와 P2 TFT의 게이트 노드에 인가된다. P1 TFT의 드레인은 P2 TFT의 소스와 접속되며, 이 접속점을 노드 A로 한다. P1 TFT의 소스는 상기 제1전원전압 VDD와 접속되며, P2 TFT의 드레인은 제3전원전압 VSS'(0V)과 접속된다.
비반전 입력신호 IN이 0V이고, 반전 입력신호 INB가 5V 일 때, P1 TFT와 P2 TFT의 전압분배(voltage dividing)에 의해 노드 A의 전압은 제1전원전압 VDD에 가까운 값을 갖게 된다. 비반전 입력신호 IN이 5V이고, 반전 입력신호 INB가 0V 일 때에도 역시 전압분배 동작이 일어나며 노드 A의 전압은 5V가 된다. 결과적으로 도 5에 도시된 바와 같이 노드 A의 출력신호는 5~9.5V 정도가 된다.
다음으로, P3~6 TFT로 구성되는 회부의 구성 및 동작은 다음과 같다. P3 TFT 및 P5 TFT의 게이트에는 노드 A의 출력신호인 5~10V가 인가되고, P4 TFT의 게이트에는 비반전 입력신호 IN가 인가된다. P3 TFT의 드레인은 P4 TFT의 소스와 접속되 며, 이 접속점을 노드 B로 한다. P3 TFT의 소스는 상기 제1전원전압 VDD와 접속되며, P4 TFT의 드레인은 제3전원전압 VSS'과 접속된다. 또한 P6 TFT의 게이트는 노드 B와 접속되고, P5 TFT의 드레인은 P6 TFT의 소스와 접속되며, 이 접속점을 출력 노드 C로 한다. P5 TFT의 소스는 상기 제1전원전압 VDD와 접속되며, P6 TFT의 드레인은 제3전원전압 VSS'과 접속된다.
노드 A가 5V이고 비반전 입력신호 IN이 5V 일 때, P3 TFT와 P4 TFT 역시 전압분배 회로로 동작하며 결과적으로 노드 B의 전압은 약 9V 정도 된다. 따라서 P3 TFT와 P5 TFT는 턴-온되고, P4 TFT와 P6 TFT는 턴-오프되어 출력 노드 C는 10V가 된다. 노드 A가 10V이고 IN이 0V 일 때, P3 TFT와 P5 TFT는 턴-오프된다. 그리고 P4 TFT는 턴-온되며 노드 B의 전위는 낮아지게 되고, 이제 P6 TFT가 턴-온되어 노드 C의 전위 또한 낮아진다. P4 TFT는 노드 B의 전위를 VSS+|Vth|까지 낮춘 다음 턴-오프되므로 노드 B는 플로우팅(floating) 상태가 된다. 따라서 노드 B는 P6 TFT의 채널 커패시턴스(Cgs)에 의한 부트스트래핑(bootstrapping) 효과로 노드 C의 영향을 받게 된다. 출력노드 C의 전압이 낮아지면 노드 B의 전압 또한 계속해서 낮아질 수 있으므로 P6 TFT는 턴-온 상태를 유지하게 되며, 결과적으로 노드 C는 제3전원전압 VSS'(0V)까지 도달하게 된다.
도 6은 도 4의 고준위 전압 레벨쉬프트 회로의 출력 특성을 나타낸 시뮬레이션 그래프로서, 본 발명에서 제안된 고준위 전압 레벨쉬프트 회로를 대표적인 전자회로 회석 프로그램인 SPICE(Simulation Program with Integrated Circuit Emphasis)를 이용하여 시뮬레이션한 결과를 보여준다. 입력신호는 0~5V 클록이며 구동 주파수는 100KHz이다. 이때 도 6에 도시된 바와 같이, 0~10V 출력 클록이 성공적으로 얻어졌음을 확인할 수 있다. 만약 비반전 입력신호 IN과 반전 입력신호 INB를 반대로 인가하면 반전된 10~0V 출력신호를 쉽게 얻을 수 있다.
도 7은 도 4의 고준위 전압 레벨쉬프트 회로의 출력 특성을 검증하기 위한 회로 측정 그래프로서, 함수 발생기(function generator)와 오실로스코프를 이용하여 측정한 결과를 보여준다. 입력 신호로써 -5~0V와 0~5V를 사용하였으며, 이때 도 7에 도시된 바와 같이, 결과적으로 -5V~5V의 출력결과를 얻었다. 예를 들어 0~10V 와 10~0V를 사용하면 출력 결과로써 0~20V 신호를 얻어낼 수 있다.
도 8은 도 3의 레벨쉬프터의 회로 중 저준위 전압 레벨쉬프트 회로의 회로도로서, P13~16 TFT로 구성되는 회로 부분과 P17~20 TFT로 구성되는 회로 부분은 동일한 구성으로서, 각 회로 부분은 상기 도 3, 도 4에 도시된 바와 같은 제1, 제2 고준위 전압 레벨쉬프트 회로로부터 각각 출력되는 상보형 입력신호 (IN'/INB')들을 각각 받아서 상보형 레벨쉬프트된 출력(Outb, Out)을 내보낸다. 본 발명의 일 실시예에 따른 저준위 레벨쉬프트 회로의 공급전원은 제1전원전압 VDD(10V)와 제2전원전압 VSS(-8V)이다.
상보형 입력신호들 중 비반전 입력신호 IN'는 P13 TFT, P15 TFT 및 P20 TFT의 게이트에 인가되며, 반전 입력신호 INB'는 P17 TFT, P19 TFT 및 P16 TFT의 게이트에 인가된다. P13 TFT의 드레인은 P14 TFT의 소스와 접속되며, 이 접속점은 반전 출력신호 Outb의 출력단이다. P15 TFT의 드레인은 P16 TFT의 소스와 접속되며, 이 접속점은 P14 TFT의 게이트와 접속된다. P17 TFT의 드레인은 P18 TFT의 소스와 접 속되며, 이 접속점은 비반전 출력신호 Out의 출력단이다. P19 TFT의 드레인은 P20 TFT의 소스와 접속되며, 이 접속점은 P18 TFT의 게이트와 접속된다. 상기 P13, 15, 19, 17 TFT의 소스는 상기 제1전원전압 VDD와 접속되며, P14, 16, 20, 18 TFT의 드레인은 제2전원전압 VSS와 접속된다.
이러한 구성을 가지는 저준위 전압 레벨쉬프터의 동작을 P13~16 TFT의 회로를 기본으로 하여 설명하기로 한다. 비반전 입력신호 IN'이 0V이고 반전 입력신호 INB'가 10V 일 때, P13 TFT와 P15 TFT는 턴-온되고, P14 TFT와 P16 TFT는 턴-오프되어 반전출력신호 Outb의 출력전압은 10V가 된다. 이제 비반전 입력신호 IN'이 10V이고 반전 입력신호 INB가 0V가 되면 P13 TFT와 P15 TFT는 턴-오프된다. 그리고 P14 TFT와 P16 TFT가 턴-온 되면서 반전 출력신호 Outb의 출력전압은 낮아지게 되며, P16 TFT가 턴-오프되고 나면 P14 TFT에 의한 부트스트래핑으로 인해 해당 출력전압은 -8V까지 낮아지게 된다.
도 9는 도 8의 저준위 전압 레벨쉬프트 회로의 출력 특성을 나타낸 시뮬레이션 그래프로서, SPICE를 이용하여 시뮬레이션한 결과를 보여준다. 도 9에 도시된 바와 같이, 부트스트래핑에 의해 반전 출력신호 Outb의 출력전압이 제3전원전압 VSS인 -8V 인 것을 확인할 수 있다. 본 발명에 따른 회로는 기본적으로 부트스트래핑을 사용하여 스위칭 동작을 일으키므로 제2전원전압 VSS 값에 크게 제한을 받지 않는다. 예를 들어 제2전원전압 VSS가 -10V인 경우 레벨쉬프터의 출력 신호는 -10~10V 가 된다.
도 10은 도 3의 레벨쉬프터 전체회로의 출력 특성을 SPICE를 통해 시뮬레이 션한 결과를 나타내며, 도 10에 도시된 바와 같이, 0~5V의 저전압 상보형 입력신호 IN/INB를 사용하여 -8~10V의 출력특성이 얻어졌음을 확인할 수 있다. 시뮬레이션에서 기본 소자의 크기는 W/L=10um/8um를 사용하였으며, 고준위 전압 레벨쉬프트 회로의 버퍼부에서는 W/L=40um/8um, 그리고 저준위 전압 레벨쉬프트 회로의 버퍼부(최종 출력부)에서는 W/L=100um/8um을 사용하였다. 본 발명에 따른 레벨쉬프터의 회로는 부트스트래핑 기법과 전압분배 회로를 적용하여 P형 소자만으로 설계하였으며, 트랜지스터의 폭(Width)과 길이(Length) 설계 시 동일한 길이(예를 들어, 8um)만을 가지고도 설계가 가능하다.
상기와 같이 본 발명의 일 실시예에 따른 구성 및 동작이 이루어질 수 있으며, 한편 상기한 본 발명의 설명에서는 구체적인 실시예에 관해 설명하였으나 여러 가지 변형이 본 발명의 범위를 벗어나지 않고 실시될 수 있다. 따라서 본 발명의 범위는 설명된 실시예에 의하여 정할 것이 아니고 청구범위와 청구범위의 균등한 것에 의하여 정하여져야 할 것이다.
상기한 바와 같이, 본 발명에서 제안하는 AMLCD나 AMOLED 디스플레이의 구동 드라이버 등에 요구되는 레벨쉬프터는 P형 다결정 실리콘 박막 트랜지스터(poly-Si TFT)만으로 구성하였기 때문에 회로를 유리 기판 위에 집적할 수 있을 뿐만 아니라, 공정수율 향상 및 공정비용 감소 측면에서도 매우 유리하다.
또한 본 발명의 레벨쉬프터는 5V 저전압 입력전원을 받아서 -8~10V 수준의 넓은 범위를 갖는 출력 신호를 얻는다는 장점을 지니고 있다. 따라서 별도의 레벨쉬프터 IC없이, 외부 5V IC의 입력신호를 그대로 사용할 수 있으므로 IC 비용 절감이 가능하다. 이와 같이 저전압 구동이 가능하게 된 이유는 고준위 전압 레벨쉬프터를 내장 시켰기 때문이다. 본 발명에서 제안하는 고준위 전압 레벨쉬프터의 구현 원리를 적용함으로써 3.3V의 입력전원을 레벨쉬프트시키는 것도 가능하다.
또한, 본 발명에서 제안된 레벨쉬프터는 N형 소자만으로도 구성이 가능하여, a-Si(Amorphous-Silicon) TFT를 이용하여 회로를 설계할 경우 NMOS 집적(integration) 구현에도 적용될 수 있다.

Claims (3)

  1. 레벨쉬프터에 있어서,
    다수의 단일형 박막 트랜지스터로 구성되며, 상보형 입력신호들(IN, INB)을 받아서 고준위 전압이 레벨쉬프트된 상보형 출력신호들을 각각 출력하는 제1, 제2 고준위 전압 레벨쉬프트 회로와,
    상기 제1, 제2 고준위 전압 레벨쉬프트 회로와 동일한 단일형의 박막 트랜지스터로 구성되며, 상기 제1, 제2 고준위 전압 레벨쉬프트 회로에서 각각 출력되는 상보형 출력신호들을 상보형 입력신호들로서 받아서 저준위 전압이 레벨쉬프트된 상보형 출력신호들을 출력하는 저준위 레벨쉬프트 회로를 포함하여 구성함을 특징으로 하는 레벨쉬프터.
  2. 제1항에 있어서, 상기 고준위 전압 레벨쉬프트 회로는 진폭 A를 갖는 0(V)~A(V)의 상보형 입력신호들을 이용하여 동일한 진폭을 갖는 A(V)~2A(V)의 레벨쉬프트된 신호를 형성하는 다수의 박막 트랜지스터 회로(P1~2 또는 P7~8)와, 상기 상보형 입력신호들 및 레벨쉬프트된 신호를 이용하여 0(V)~2A(V)의 레벨쉬프트된 신호를 출력하는 다수의 박막 트랜지스터 회로(P3~6 또는 P9~12)를 각각 구비하는 제1, 제2 고준위 전압 레벨쉬프트 회로로 구성되며, 상기 제1, 제2 고준위 전압 레벨쉬프트 회로 각각의 상기 0(V)~2A(V)의 출력신호들은 상기 고준위 전압이 레벨쉬프트된 상보형 출력신호들임을 특징으로 하는 레벨쉬프터.
  3. 제1항 또는 제2항에 있어서, 상기 저준위 전압 레벨쉬프트 회로는 진폭 B를 갖는 0(V)~제1전원전압(VDD)(V)의 상보형 입력신호들 중 한 입력신호를 이용하여 음의 전압인 제2전원전압(VSS)(V)~제1전원전압(VDD)(V)의 레벨쉬프트된 신호를 출력하는 다수의 박막트랜지스터 회로(P13~16)와, 상기 상보형 입력신호들 중 다른 입력신호를 이용하여 음의 전압인 제2전원전압(VSS)(V)~제1전원전압(VDD)(V)의 레벨쉬프트된 신호를 출력하는 다수의 박막트랜지스터 회로(P17~20)로 구성되며, 상기 두 레벨쉬프트되어 출력되는 신호들은 상기 저준위 전압이 레벨쉬프트된 상보형 출력신호들을 특징으로 하는 레벨쉬프터.
KR1020050017191A 2005-03-02 2005-03-02 레벨쉬프터 KR100704017B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050017191A KR100704017B1 (ko) 2005-03-02 2005-03-02 레벨쉬프터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050017191A KR100704017B1 (ko) 2005-03-02 2005-03-02 레벨쉬프터

Publications (2)

Publication Number Publication Date
KR20060096567A KR20060096567A (ko) 2006-09-13
KR100704017B1 true KR100704017B1 (ko) 2007-04-04

Family

ID=37624068

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050017191A KR100704017B1 (ko) 2005-03-02 2005-03-02 레벨쉬프터

Country Status (1)

Country Link
KR (1) KR100704017B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629826A (ja) * 1992-03-18 1994-02-04 Toshiba Corp レベル変換回路
KR960702961A (ko) * 1994-04-08 1996-05-23 저전압 cmos 공정을 사용하는 고전압 cmos 논리회로(high voltage cmos logic using low voltage cmos process)
KR19980036696A (ko) * 1996-11-19 1998-08-05 문정환 부트-스트랩프 회로
KR20040057407A (ko) * 2002-12-26 2004-07-02 한민구 저전력 인버터 및 이를 이용한 레벨 쉬프터
US6788108B2 (en) * 2001-07-30 2004-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629826A (ja) * 1992-03-18 1994-02-04 Toshiba Corp レベル変換回路
KR960702961A (ko) * 1994-04-08 1996-05-23 저전압 cmos 공정을 사용하는 고전압 cmos 논리회로(high voltage cmos logic using low voltage cmos process)
KR19980036696A (ko) * 1996-11-19 1998-08-05 문정환 부트-스트랩프 회로
US6788108B2 (en) * 2001-07-30 2004-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20040057407A (ko) * 2002-12-26 2004-07-02 한민구 저전력 인버터 및 이를 이용한 레벨 쉬프터

Also Published As

Publication number Publication date
KR20060096567A (ko) 2006-09-13

Similar Documents

Publication Publication Date Title
US10685616B2 (en) Shift register circuit, method for driving the same, gate drive circuit, and display panel
JP6914270B2 (ja) シフトレジスタユニット及びその駆動方法、ゲート駆動回路
US8373637B2 (en) Shift register and liquid crystal display using same
US20160189647A1 (en) Goa circuit applied to liquid crystal display device
US8106874B2 (en) Shift register and liquid crystal display using same
US8248355B2 (en) Shift register and liquid crystal display using same
US7406146B2 (en) Shift register circuit
KR101989721B1 (ko) 액정 디스플레이 장치 및 그 게이트 드라이버
US8102357B2 (en) Display device
US8116424B2 (en) Shift register and liquid crystal display using same
WO2010050262A1 (ja) シフトレジスタ回路および表示装置ならびにシフトレジスタ回路の駆動方法
JP2018507426A (ja) 液晶表示装置用ｇｏａ回路
GB2383699A (en) An LCD panel with integrated row and data signal pulse generating shift registers and shift register output level shifters
US7986761B2 (en) Shift register and liquid crystal display device using same
US7675343B2 (en) Level shifter and display device using the same
US11107382B2 (en) Shift register and method for driving the same, gate driving circuit and display device
US7760845B2 (en) Shift register for a liquid crystal display
US10115363B2 (en) Gate driving circuits and the liquid crystal devices thereof
KR100375751B1 (ko) 전압 레벨 시프터 및 폴리실리콘 디스플레이
KR100908654B1 (ko) 레벨 쉬프터 및 그를 내장한 래치
CN109119036B (zh) 液晶面板
KR100896404B1 (ko) 레벨 쉬프터를 갖는 쉬프트 레지스터
US7649398B2 (en) Level shifter with single input and liquid crystal display device using the same
KR100704017B1 (ko) 레벨쉬프터
KR20130040994A (ko) 산화물 박막 트랜지스터를 이용한 레벨 시프터 및 이를 포함하는 스캔 구동회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140320

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee