JPH025615A - プッシュプル出力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、第１及び第２の出力トランジスタの電流チャ
ネルが第１の電力供給端子と出力端子との間及び出力端
子と第２の電力供給端子との間へそれぞれ接続され、第
１の出力トランジスタはｐ形トランジスタであり、第１
及び第２の入力端子は第１及び第２の出力トランジスタ
の制御電極へそれぞれ接続されており、それらの入力端
子は論理入力信号及びその論理入力信号の逆の論理入力
信号を受信するプッシュプル出力回路に関する。

上記の種類の回路は欧州特許明細書０１７４２６６から
知られ、その明細書は出力トランジスタが相互に異なる
導電形式を有するプッシュプル出力回路を記載する。値
Ｕ、アＲＥＳＳを越える電圧差異がｎ形トランジスタの
主電極を横切る場合には、第１の主電極の近くの電界強
度の結果の故に、ホットキャリアー圧迫と呼ばれる大幅
な危険が乗じる。電流チャネルの長さが減少するに従っ
て、ｎ形トランジスタにおいてホットキャリアー圧迫を
予防する最大電圧である値Ｕ　Ｓ　Ｔ　ＲＥ　Ｓ　Ｓも
減少する。この値Ｕ　Ｓ　Ｔ　ＲＥ　Ｓ　Ｓは電流チャ
ネルの長さのみならず、トランジスタの人力および出力
領域を形成する注入された領域の不純物注入外形の険し
さにも依存し、より険しい不純物注入外形は値Ｕ　Ｓ　
Ｔ　ＲＥ　Ｓ　Ｓの減少を意味する。

トランジスタのチャネル長さがほぼ１μｍ又は１μｍ未
満（サブミクロン）に達する集積回路では、入力領域と
出力領域との間の電流チャネルの実現を未だに可能にす
るために、トランジスタの人力領域と出力領域との不純
物注入外形は険しい。

主にサブミクロントランジスタが実用化されている集積
回路では、好適に同じ工程技術が１μｍより大きいチャ
ネル長さを有するトランジスタの実現のために用いられ
、従って付加的な工程段階あるいは一般に費用を増大さ
せる分割マスクが実施される。１μｍを超えるチャネル
長さを有するトランジスタに対しても、これは人力領域
と出力領域とが小さい値のＵ、アＲＥＳＳを前提とする
険しい不純物注入外形を有することを意味する。

引用した特許明細書に記載された回路は、約１μｍに等
しいか又はそれより小さいチャネル長さの場合のｎ形ト
ランジスタで、然し又例えば５Ｖの標準供給電圧が用い
られる場合には付加的な段階又は操作を伴わないサブミ
クロン工程で１μｍを超えるチャネル長さで作られるｎ
形トランジスタでも、ホットキャリアー圧迫が起こり得
るという欠点を有する。前記回路の供給電圧を例えば３
．３Ｖに減少することがホットキャリアー圧迫を防止す
るが、然し又出力回路のスイッチング速度を望まれるよ
りも低くさせる。

回路が通常の標準供給電圧（例えば５Ｖ）で動作する場
合でさえも、出力トランジスタ内に短いチャネル長さ（
約１μｍ）を使用するにも拘らず、ホットキャリアー圧
迫の危険が最小である出力回路を提供することが本発明
の目的である。出力回路が相補性酸化金属半導体（ＣＭ
Ｏ３）論理回路と同様にトランジスタートランジスタ論
理回路（ＴＴＬ）を駆動することを可能にすることが本
発明の別の目的である。

これを達成するために、本発明に従ったプッシュプル出
力回路は、第２の出力トランジスタもｐ形トランジスタ
であること、及び第２の出力トランジスタの電流チャネ
ルと並列にｎ形の第３の出力トランジスタの電流チャネ
ルが接続され、出力端子の電圧が所定の電圧レベル以下
に落ちた場合に第３の出力トランジスタをターンオンさ
せる検出手段が出力端子へ接続されていることを特徴と
する。

本発明に従ったプッシュプル出力回路は、最大許容可能
電圧ＵＳｔ□５．を超えないから、前記ホットキャリア
ー圧迫が起こらないという効果を提供する。これは何故
ならば、ｐ形トランジスタ内の正孔の移動性がｎ形トラ
ンジスタ内の電子の移動性よりも小さく、更に、前記回
路が普通より低い例えば３．３ｖの供給電圧により電力
供給される回路よりも高いスイッチング速度を有するか
ら、ｐ形トランジスタはホットキャリアー圧迫に対して
ｎ形トランジスタのようには敏感ではないからである。

このｎ形出力トランジスタは主電極を横切る電圧差異が
値ＵＳＴＲＥＳＳより大きい場合には導通しない。この
ｎ形トランジスタが入力信号に依存してターンオンされ
るかターンオフされるのは、値Ｕ　Ｓ　Ｔ　Ｒｌ：Ｓ　
Ｓよりも小さい電圧差異の場合のみである。

本発明に従ったプッシュプル出力回路の一実施例は、検
出手段は第１の主電極が第１の電力供給端子へ接続され
たｐ形検出トランジスタを具え、そのトランジスタの制
御電極が出力端子へ接続されており、又そのトランジス
タの第２の主電極は前記第３のトランジスタの制御電極
へ接続されていることを特徴とする。前記検出トランジ
スタが出力端子の電圧を検出し、出力端子の電圧が第１
の電力供給端子の電圧からこの検出トランジスタのしき
い電圧を引いた値へ減少するやいなや第３のトランジス
タをターンオンし、その電圧では第３のトランジスタは
もはやホットキャリアー圧迫を経験しない。例えば高い
供給電圧の故に、あるいは低い値のＵ　Ｓ　Ｔ　ＲＥ　
Ｅ　Ｓを持つトランジスタの故に、出力端子の電力が第
１の電力供給端子から検出トランジスタのしきい電圧を
引いた値に等しい時に、第３のトランジスタが未だホッ
トキャリアー圧迫を経験する場合には、１個又はそれ以
上のトランジスタを検出トランジスタの第１の主電極と
第１の電力供給端子との間にダイオードとして接続して
もよく、それにより第３のトランジスタは出力端子の電
圧が第１の電力供給端子の電圧から検出トランジスタの
しきい電圧を引きダイオードとして接続された１個又は
それ以上のトランジスタしきい電圧を引いた値へ減少し
た後にのみターンオンされる。

本発明に従ったプッシュプル出力回路の別の実施例は、
検出トランジスタの第１の主電極と第１の電力供給端子
との間に制御電極が第１の入力端子へ結合されたｐ形の
第４のトランジスタの電流チャネルが接続され、検出ト
ランジスタの第２の主電極と第２の電力供給端子との間
に制御電極が第１の入力端子へ結合されたｎ形の第５の
トランジスタの電流チャネルが接続されていることを特
徴とする。論理低から論理高へ及び論理高から論理低へ
それぞれ第１及び第２の入力端子上の信号が変化する間
に、第１及び第２の入力端子上の信号推移の間に第１及
び第３のトランジスタを介して第１の電力供給端子から
第２の電力供給端子へ短絡電流が流れないことを保証す
るために、前記第４及び第５のトランジスタが第３のト
ランジスタを急速にターンオフする。

本発明に従った実施例を、以下に図面を参照しつつ例示
することによって詳細に説明する。

第１図は本発明に従ったプッシュプル出力回路の一実施
例を示し、それぞれ第１及び第２のＰ　１，１ＯＳトラ
ンジスタＰ１及びＰ２と、第３のＮＡＩＤＳ　）ランジ
スタＮ１及び補助回路りを具える。出力端子ＯＵＴへ接
続されたトランジスタＰ１のドレインとトランジスタＰ
２のソースとの両方がトランジスタＮ１のドレインと補
助回路りの第１の接続端子とへ接続される。

トランジスタＰ２のドレインとトランジスタＮ１のソー
スとの両方が第２の電力供給端子Ｕ２と補助回路りの第
２の接続端子とへ接続される。トランジスタＰ１のソー
スは第１の電力供給端子Ｕ１と補助回路りの第３の接続
端子とへ接続される。補助回路Ｄの第４の接続端子は第
３のトランジスタＮ１のゲートへ、補助回路りの第５の
接続端子は第１の入力端子ＩＮへそれぞれ接続される。

トランジスタＰ１の制御電極は第２の入力端子ＩＮへ、
トランジスタＰ２の制御電極は第１の入力端子ＩＮへそ
れぞれ接続される。容量負荷ＣＬＯＡＤが出力端子ＯＵ
Ｔと第２の電力供給端子Ｕ２との間へ接続れる。

第１図に示した回路は次のように動作する。補助回路り
は出力端子０［ＩＴ上の電圧レベルを検出し、その出力
端子上の電圧が所定の電圧レベルＵ　Ｓ　Ｔ　ＲＥ　Ｓ
　Ｓ以下に落ちた場合にトランジスタＮ１をターンオン
する検出手段を含む。入力端子ＩＮの入力信号が論理高
の場合には、トランジスタＰ１がターンオンされてトラ
ンジスタＰ２及びＮ１がターンオフされる。

容量負荷ＣＬＱＡＤの故に、出力端子ＯＵＴの電圧が論
理高となる。入力端子ＩＮの入力信号が論理低の場合に
は、トランジスタＰ１がターンオフされてトランジスタ
Ｐ２がターンオンされる。トランジスタＮ１は当分の間
ターンオフに留まる。出力端子ＯＵＴの電圧がトランジ
スタＰ２のターンオン状況によって減少する。トランジ
スタＮ１はターンオフしているので、トランジスタＮ１
はホットキャリアー圧迫を経験しない。その値以下では
ターンオンしてもトランジスタＮ１がもはやホットキャ
リアー圧迫を経験しないＵ、アＲＥＳＳの値以下に出力
端子０ｔｌＴの電圧が減少した後に、トランジスタＮ１
が補助回路りを介してターンオンされ、それによって容
量負荷ＣＬＯＡＤがトランジスタＰ２及びＮ１を介して
放電される。ＶＴＨＰ２はトランジスタＰ２のしきい電
圧であるが、そのしきい電圧ＶＴＨＰ２と入力端子ＩＮ
の電圧との合計と等しい出力端子ＯＵＴの電圧以下でト
ランジスタＰ２はターンオフされる。然し乍ら、容量負
荷ＣＬＯＡわが完全に放電されるようにトランジスタＮ
１がターンオンに留まる。

第２図は第１図に示した実施例と一致する本発明に従っ
たプンシニプル出力回路の好適な実施例を示し、従って
一致する参照符号は一致する部分を表示するように用い
られる。補助回路りはここでは２個のＮＭＯ３）ランジ
スタＮ２及びＮ３と、２個のＰＭＯ３トランジスタＰ３
及びＰ４とで構成される。トランジスタＰ３のソースは
第１の電力供給端子Ｕ１及びトランジスタＮ２の制御電
極へ接続される。トランジスタＰ４のソース及びドレイ
ンはそれぞれトランジスタＰ３のドレイン及びトランジ
スタＮ２のドレインへ結合される。トランジスタＮ２の
ソースはトランジスタＮ３のドレインへ接続され、トラ
ンジスタＮ３のソースは第２の電力供給端子Ｕ２へ結合
される。

トランジスタＰ３及びＮ３の制御電極は第１の入力端子
ＩＮへ接続され、トランジスタＮ１の制御電極はトラン
ジスタＰ４及びＮ２のドレインへ接続されている。

トランジスタＰ４の制御電極は出力端子ＯＵＴへ接続さ
れる。

第２図に示した回路の動作は次のごとくである。

第１の入力端子ＩＮ上に論理高の入力信号がある場合に
は、トランジスタＮ３がターンオンされてトランジスタ
Ｐ３はターンオフされ、トランジスタＰ１の制御電極上
の入力端子ＩＮの論理低の入力信号の故に、トランジス
タＰ１はターンオンされる。トランジスタＮ２がターン
オンされ、従ってトランジスタＮ１の制御電極は低電圧
を受信し、それでトランジスタＮ１がターンオフされる
。出力容量負荷Ｃ５゜ＡｎはトランジスタＰ１を介して
充電される。

第１及び第２の入力端子上の信号がそれぞれ論理高から
論理低へ及び論理低から論理高へ変化する場合、トラン
ジスタＰ１がターンオフされ、トランジスタＰ２がター
ンオンされる。トランジスタＰ４の制御電極とソースと
の間の電圧差異がトランジスタＰ４のしきい電圧ＶＴＨ
Ｐ４より小さいのでトランジスタＰ４がターンオフされ
、従ってトランジスタＮ１もターンオフに留まる。出力
容ｌ負荷ＣＬＯＡＤの電圧がトランジスタＰ２のターン
オン状況によって減少する。Ｖ　Ｔ　ＨＰ　ａはトラン
ジスタＰ４のしきい電圧であるが、容量負荷ＣＬｏＡＤ
の電圧が第１の電力供給端子Ｕ１の電圧からこのしきい
電圧ＶＴＨＰ４を引いた値に減少した場合に、トランジ
スタＰ４がターンオンされ、従ってトランジスタＮ１の
制御電極が高信号を受信し、トランジスタＮ１がターン
オンされる。それに引き続いて、出力電圧Ｖ。ＵＴは一
層急速に減少する。出力端子０［ＩＴの電圧が入力端子
ＩＮの電圧にトランジスタＰ２のしきい電圧を加えた値
へ減少するやいなや、トランジスタＰ２はターンオフさ
れる。然し乍ら、トランジスタＮ１はターンオンに留ま
り、従って出力容量負荷ＣＬＯＡＤは完全に放電される
。トランジスタＮ２はトランジスタＮ３のドレインの電
圧が第１の電力供給端子Ｕ１の電圧からトランジスタＮ
２のしきい電圧ＶＴ□２を引いた値を超え得ないことを
保証するためにトランジスタＮ３を保護し、従ってトラ
ンジスタＮ３にはホットキャリアー圧迫は起こらない。

ＰｕＯ２）ランジスタ内の正孔の運動性がＮＭＯ３）ラ
ンジスタ内の電子の運動性よりも小さいという事実の故
に、ＰｕＯ２）ランジスタはＮ１．１Ｏ３）ランジスタ
よりもホットキャリアー圧迫に対して鈍感であることは
注意されるべきである。当業者にとっては、例えば第２
図に示した補助回路においてトランジスタＮ２及びＮ３
が抵抗によって置き代えられるように、補助回路りが他
の要素によって構成できることは明らかであろう。

然し乍ら、一方では望ましい低い安定した電力消費は高
い抵抗値を要求し、それに反して他方では望ましい短い
ＲＣ放電時間の観点から、第１の入力端子上の信号が論
理高から論理低へ変わる場合に、トランジスタＮｌの制
御電極とソースとの間のキャパシタンスの早急な放電の
ために低い抵抗値が望まれる。

本発明に従ったプッシュプル出力回路は、トランジスタ
ＰＬ、　Ｐ２及びＮ２の寸法について適当な値が選ばれ
た場合には、ＣＭＯ３論理回路と同様にＴＴＬ駆動に対
して適当である。ＴＴＬ駆動（ここで第１の供給端子へ
の負荷抵抗は第２の供給端子への負荷抵抗の約２倍であ
る）に対して、この出力回路は最少２．４Ｖの論理高レ
ベルと最大０．４Ｖの論理低レベルをそれぞれ出力する
はずである。５Ｖの供給電圧の場合には、Ｍ［ｌＳ　　
）ランジスタを具える出力回路の幅／長さの比Ｗ／Ｌの
適当な選択は、トランジスタＰＩ、　Ｐ２及びＮ２に対
して、それぞれ、２００／１．２　、３００／１．２及
び４００／１．１である。

【図面の簡単な説明】

第１図は本発明に従ったプッシュプル出力回路の一実施
例を示し、 第２図は本発明に従ったプッシュプル出力回路の好適な
実施例を示す。 ＣＬＯＡＯ・・・容量負荷 Ｄ・・・補助回路 ＩＮ・・・第１の入力端子 ＩＮ・・・第２の入力端子 Ｎ１・・・第３のトランジスタ（ＮＭＯ３）Ｎ２・・・
第６のトランジスタ（ＮＭＯ３）Ｎ３・・・第５のトラ
ンジスタ（ＮＭＯ３）ＯＵＴ・・・出力端子 Ｐｌ・・・第１のトランジスタ（ＰｕＯ２）Ｐ２・・・
第２のトランジスタ（ＰｕＯ２）Ｐ３・・・第４のトラ
ンジスタ（０ＭＯ３）Ｐ４・・・検出トランジスタ（Ｐ
ｕＯ２）旧・・・第１の電力供給端子 １２・・・第２の電力供給端子 Ｆｆ６．１ Ｆｉｔ：ｉ、２

Claims (1)

1. 【特許請求の範囲】 １、第１及び第２の出力トランジスタの電流チャネルが
   第１の電力供給端子と出力端子との間及び出力端子と第
   ２の電力供給端子との間へそれぞれ接続され、第１の出
   力トランジスタはｐ形トランジスタであり、第１及び第
   ２の入力端子は第１及び第２の出力トランジスタの制御
   電極へそれぞれ接続されており、それらの入力端子は論
   理入力信号及びその論理入力信号の逆の論理入力信号を
   受信するプッシュプル出力回路において、 第２の出力トランジスタもｐ形トランジスタであること
   、及び 第２の出力トランジスタの電流チャネルと並列にｎ形の
   第３の出力トランジスタの電流チャネルが接続され、出
   力端子の電圧が所定の電圧レベル以下に落ちた場合に第
   ３の出力トランジスタをターンオンさせる検出手段が出
   力端子へ接続されていること、 を特徴とするプッシュプル出力回路。 ２、検出手段は第１の主電極が第１の電力供給端子へ接
   続されたｐ形検出トランジスタを具え、そのトランジス
   タの制御電極が出力端子へ接続されており、又そのトラ
   ンジスタの第２の主電極は前記第３のトランジスタの制
   御電極へ接続されていることを特徴とする請求項１記載
   のプッシュプル出力回路。 ３、検出トランジスタの第１の主電極と第１の電力供給
   端子との間に制御電極が第１の入力端子に結合されたｐ
   形の第４のトランジスタの電流チャネルが接続され、検
   出トランジスタの第２の主電極と第２の電力供給端子と
   の間に制御電極が第１の入力端子へ結合されたｎ形の第
   ５のトランジスタの電流チャネルが接続されていること
   を特徴とする請求項２記載のプッシュプル出力回路。 ４、検出トランジスタの第２の主電極と第５のトランジ
   スタの第１の主電極との間に制御電極が第１の電力供給
   端子へ結合されたｎ形の第６のトランジスタの電流チャ
   ネルが接続されたことを特徴とする請求項３記載のプッ
   シュプル出力回路。 ５、ｎ形トランジスタがｎチャネル電界効果トランジス
   タか又はｎｐｎトランジスタのいずれかであり、ｐ形ト
   ランジスタがｐチャネル電界効果トランジスタか又はｐ
   ｎｐトランジスタのいずれかであることを特徴とする請
   求項１、２、３又は４のいずれか１項記載のプッシュプ
   ル出力回路。 ６、集積メモリ回路が請求項１、２、３、４又は５のい
   ずれか１項に記載された少なくとも１個のプッシュプル
   出力回路を具えることを特徴とする集積メモリ回路。