DE10350596B4 - Komparator und auf dem Komparator basierender Analog-Digital-Wandler - Google Patents

Komparator und auf dem Komparator basierender Analog-Digital-Wandler Download PDF

Info

Publication number
DE10350596B4
DE10350596B4 DE2003150596 DE10350596A DE10350596B4 DE 10350596 B4 DE10350596 B4 DE 10350596B4 DE 2003150596 DE2003150596 DE 2003150596 DE 10350596 A DE10350596 A DE 10350596A DE 10350596 B4 DE10350596 B4 DE 10350596B4
Authority
DE
Germany
Prior art keywords
switching element
signal
comparator
terminal
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2003150596
Other languages
English (en)
Other versions
DE10350596A1 (de
Inventor
Anthony Sanders
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Germany Holding GmbH
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2003150596 priority Critical patent/DE10350596B4/de
Publication of DE10350596A1 publication Critical patent/DE10350596A1/de
Application granted granted Critical
Publication of DE10350596B4 publication Critical patent/DE10350596B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

Komparator (12) zum Vergleichen eines Eingangssignals mit einem Schwellenwert,
mit einem ersten Schaltelement (1) und einem zweiten Schaltelement (2), wobei ein vom Eingangssignal abgeleitetes erstes Signal (Vin+) an einem Steuereingang des ersten Schaltelements (1) und ein vom Eingangssignal abgeleitetes zweites Signal (Vin–) an einem Steuereingang des zweiten Schaltelements (2) zuführbar ist,
wobei an einem ersten Anschluss des ersten Schaltelements (1) ein erstes Vergleichssignal (Vout–) und an einem ersten Anschluss des zweiten Schaltelements (2) ein zweites Vergleichssignal (Vout+) abgreifbar ist, wobei das erste und das zweite Vergleichssignal ein Ergebnis des Vergleichens angeben,
wobei ein zweiter Anschluss des ersten Schaltelements (1) und ein zweiter Anschluss des zweiten Schaltelements (2) miteinander verschaltet sind,
wobei das erste Schaltelement (1) eine von dem zweiten Schaltelement (2) verschiedene Kennlinie aufweist,
dadurch gekennzeichnet,
dass der zweite Anschluss des ersten Schaltelements (1) und der zweite Anschluss des zweiten Schaltelements (2) mit einer...

Description

  • Die vorliegende Erfindung betrifft einen Komparator und einen unter Benutzung dieses Komparators implementierten Analog-Digital-Wandler. Insbesondere betrifft sie einen Komparator und einen Analog-Digital-Wandler zur Benutzung bei hohen Frequenzen.
  • Analog-Digital-Wandler spielen eine wichtige Rolle in der modernen Kommunikationstechnik, beispielsweise zum Umwandeln eines empfangenen analogen Signals in ein digitales Signal zur Weiterverarbeitung in einer digitalen Signalverarbeitungseinheit. Viele dieser Wandler beruhen dabei auf Komparatoren, welche das analoge Signal oder ein hiervon abgeleitetes Signal mit einem vorgegebenen Schwellenwert vergleichen. Mit zunehmendem Fortschritt der Technik werden immer schnellere derartige Wandler und Komparatoren benötigt. Für Datenübertragungsraten von 10 Gbps (Gigabit pro Sekunde) und darüber existieren derzeit noch keine Komparatoren, welche bei derart hohen Raten zuverlässig arbeiten können.
  • Es ist daher eine Aufgabe der vorliegenden Erfindung, einen Komparator und einen auf diesem Komparator basierenden Analog-Digital-Wandler vorzuschlagen, welcher auch bei hohen Geschwindigkeiten zuverlässig arbeitet.
  • In der DE 40 20 532 A1 ist ein Komparator gemäß dem Oberbegriff des Anspruchs 1 sowie ein entsprechender Analog-Digital-Wandler bekannt.
  • Diese Aufgabe wird gelöst durch einen Komparator nach Anspruch 1, einen Analog-Digital-Wandler nach Anspruch 13 und ein Verfahren zum Einstellen eines Schwellenwertes eines Komparators nach Anspruch 17. Die abhängigen Ansprüche definie ren vorteilhafte oder bevorzugte Ausführungsbeispiele des Komparators, des Analog-Digital-Wandlers bzw. des Verfahrens.
  • Erfindungsgemäß wird ein Komparator zum Vergleichen eines Eingangssignals mit einem Schwellenwert vorgeschlagen, welcher ein erstes und ein zweites Schaltelement umfasst, wobei ein von dem Eingangssignal abgeleitetes erstes Signal an einem Steuereingang des ersten Schaltelements und ein von dem Eingangssignal abgeleitetes zweites Signal an einem Steuereingang des zweiten Schaltelements zuführbar ist, wobei an einem ersten Anschluss des ersten Schaltelements ein erstes Vergleichssignal und an einem ersten Anschluss des zweiten Schaltelements ein zweites Vergleichssignal abgreifbar ist, wobei das erste und das zweite Vergleichssignal ein Ergebnis des Vergleichens angeben. Dabei weist das erste Schaltelement eine vom zweiten Schaltelement verschiedene Kennlinie bzw. einen vom zweiten Schaltelement verschiedenen Schaltpunkt auf, und ein zweiter Anschluss des ersten Schaltelements und ein zweiter Anschluss des zweiten Schaltelements sind miteinander und mit einer Stromzuführungseinrichtung verschaltet, wobei der Stromzuführungseinrichtung ein Einstellstrom zum Einstellen des Schwellenwertes zuführbar ist.
  • Eingangssignal und Vergleichssignal können dabei sowohl differenzielle Signale als auch „single ended" Signale sein. Im ersten Fall bilden das jeweilige erste Signal und das jeweilige zweite Signal die jeweiligen Teilsignale des jeweiligen differenziellen Signals, im zweiten Fall entspricht das erste Signal jeweils dem Eingangssignal bzw. dem Vergleichssignal und das zweite Signal jeweils dem invertierten Eingangssignal bzw. dem invertierten Vergleichssignal.
  • Der Schwellenwert des Komparators wird dabei durch den Unterschied der Kennlinien des ersten und des zweiten Schaltelements bestimmt. Die Kennlinien der Schaltelemente beschreiben dabei insbesondere eine Abhängigkeit des von dem zweiten Anschluss zu dem ersten Anschluss des jeweiligen Schaltelements fließenden Stroms in Abhängigkeit von dem an dem jeweiligen Steuereingang liegenden Signal und von einem durch das erste und das zweite Schaltelement fließenden Gesamtstrom, insbesondere dem Einstellstrom. Der Schwellenwert bzw. Umschaltpunkt des Komparators liegt dann bei denjenigen Signalwerten des ersten und des zweiten Signals, bei denen der Strom durch das erste Schaltelement gleich dem Strom durch das zweite Schaltelement ist. Somit kann der Schwellenwert zudem durch die bevorzugt vorgesehene Stromzuführungseinrichtung eingestellt werden.
  • Die Schaltelemente umfassen dabei bevorzugt Transistoren. Bevorzugt umfassen sie MOS-Transistoren, wobei die unterschiedlichen Kennlinien dann dadurch hervorgerufen werden können, dass ein erster MOS-Transistor des ersten Schaltelements und ein zweiter MOS-Transistor des zweiten Schaltelements unterschiedliche Kanalbreiten aufweisen, es liegt also ein „mismatch" zwischen den Transistoren vor.
  • Die Stromzuführungseinrichtung kann dabei einen Stromspiegel umfassen.
  • Ein derartiger Komparator ermöglicht das Vergleichen auch bei sehr hohen Taktraten des Eingangssignals von bis zu 10 Gigabit/s und mehr.
  • Bevorzugt umfasst der Komparator weiterhin ein drittes und ein viertes Schaltelement, wobei das erste Signal an einem Steuereingang des vierten Schaltelements und das zweite Signal an einem Steuereingang des dritten Schaltelements zusätzlich zuführbar ist, wobei der erste Anschluss des ersten Schaltelements mit einem ersten Anschluss des vierten Schaltelements und der erste Anschluss des zweiten Schaltelements mit dem ersten Anschluss des dritten Schaltelements verschaltet ist. Dabei weist wiederum das dritte Schaltelement eine vom vierten Schaltelement verschiedene Kennlinie auf. Weiterhin sind ein zweiter Anschluss des dritten Schaltelements und ein zweiter Anschluss des vierten Schaltelements miteinander und bevorzugt zudem mit einer weiteren Stromzuführungseinrichtung verschaltet, wobei der weiteren Stromzuführungseinrichtung ein weiterer Einstellstrom zum Einstellen des Schwellenwertes zuführbar ist.
  • Bevorzugt ist dabei die Kennlinie des ersten Schaltelements gleich der Kennlinie des dritten Schaltelements und die Kennlinie des zweiten Schaltelements gleich der Kennlinie des vierten Schaltelements. Dies kann insbesondere dadurch erreicht werden, dass das erste und das dritte Schaltelement sowie das zweite und das vierte Schaltelement jeweils gleich ausgestaltet sind.
  • Ein Analog-Digital-Wandler auf Basis dieses Komparators kann als paralleler Wandler ausgestaltet sein, wobei für jedes Bit eines zu erzeugenden Digitalsignals ein erfindungsgemäßer Komparator vorgesehen ist, welcher ein von dem Eingangssignal abgeleitetes Signal mit einem Schwellenwert vergleicht, welcher einer Wertigkeit des jeweiligen Bits entspricht. Weiterhin kann eine Auswerteeinheit vorgesehen sein, welche das erzeugte Digitalsignal auswertet und ein Korrektursignal zur Nachjustierung der Einstellströme zur Bestimmung der Schwellenwerte der Komparatoren dient. Diese Auswerteeinrichtung kann bei einer niedrigeren Taktrate als eine Auslesevorrichtung zum Auslesen der Komparatoren betrieben werden.
  • Weiterhin kann eine veränderbare Eingangsverstärkerstufe vorgesehen sein, um ein eingehendes Signal entsprechend Erfordernissen der Komparatoren und entsprechend Anforderungen an die Vergleichssignale der Komparatoren zu verstärken. Auf diese Weise kann ein schneller Analog-Digital-Wandler realisiert werden.
  • Die Erfindung wird im Folgenden anhand bevorzugter Ausführungsbeispiele unter Bezugnahme auf die beigefügte Zeichnung näher erläutert. Es zeigen:
  • 1 ein Ausführungsbeispiel eines erfindungsgemäßen Komparators, und
  • 2 ein Ausführungsbeispiel eines erfindungsgemäßen Analog-Digital-Wandlers.
  • 1 zeigt ein Ausführungsbeispiel eines erfindungsgemäßen Komparators. Dieser basiert auf zwei differenziellen Eingangsstufen, welche in emittergekoppelter Logik (CML, Current Mode Logic) geschaltet sind. Eine erste differenzielle Eingangsstufe besteht dabei aus MOS-Transistoren 1 und 2, eine zweite differenzielle Eingangsstufe aus MOS-Transistoren 3 und 4. An Steuereingänge, also an die Gates der MOS-Transistoren 1 und 3 wird dabei das positive Signal Vin+ eines differenziellen Eingangssignals und an Steuereingänge der MOS-Transistoren 2 und 4 wird das negative Signal Vin– des differenziellen Eingangssignals angelegt.
  • Erste Anschlüsse der MOS-Transistoren 1 und 4 sind miteinander verschaltet, an ihnen ist ein negatives Signal Vout– eines differenziellen Ausgangssignals oder Vergleichssignals abgreifbar. Entsprechend sind auch erste Anschlüsse der MOS-Transistoren 2 und 3 miteinander verschaltet, hier ist ein positives Signal Vout+ des differenziellen Vergleichssignals abgreifbar.
  • Des Weiteren sind Lastwiderstände 9 zwischen die ersten Anschlüsse der MOS-Transistoren 1 und 4 bzw. 2 und 3 und eine erste Versorgungsspannung 10 geschaltet.
  • Zweite Anschlüsse der MOS-Transistoren 1 und 2 sind miteinander verschaltet und werden über einen Stromspiegel, welcher aus MOS-Transistoren 5 und 6 aufgebaut ist, mit einem ersten Einstellstrom Iref+ versorgt. Das Bezugszeichen 11 bezeichnet dabei eine zweite Versorgungsspannung. In gleicher Weise werden zweite Anschlüsse der MOS-Transistoren 3 und 4 über einen zweiten aus MOS-Transistoren 7 und 8 gebildeten Stromspiegel mit einem zweiten Einstellstrom Iref– versorgt.
  • Dieser Aufbau entspricht im Wesentlichen zwei parallel geschalteten herkömmlichen Differenzverstärkern, wobei die MOS-Transistoren 1 bis 4 so ausgelegt sind, dass der Differenzverstärker schnell in Sättigung läuft, wobei die beiden möglichen Sättigungsspannungen dann den möglichen Ausgangszuständen des Komparators entsprechen.
  • Bei einem herkömmlichen Differenzverstärker wären die MOS-Transistoren 1 und 2 sowie die MOS-Transistoren 3 und 4 gleich ausgestaltet und würden insbesondere im Wesentlichen die gleichen Kennlinien aufweisen, so dass sich als Schwellenwert für den Komparator immer der Wert 0 des durch die zwei Teilsignale Vin+, Vin– gebildeten Eingangssignals, das heißt Vin+ = Vin–, ergeben würde.
  • Bei dem erfindungsgemäßen Komparator aus 1 weisen die MOS-Transistoren 1 und 2 bzw. die MOS-Transistoren 3 und 4 jeweils unterschiedliche Kennlinien auf. Dies kann beispielsweise durch eine Variation der Kanalbreite der MOS-Transistoren erreicht werden. Dabei ist bevorzugt der MOS-Transistor 1 gleich dem MOS-Transistor 3 und der MOS-Transistor 2 gleich dem MOS-Transistor 4 dimensioniert, und die MOS-Transistoren 1 und 3 weisen eine größere Kanalbreite als die MOS-Transistoren 2 und 4 auf.
  • Durch diese Maßnahme verschiebt sich der Schwellenwert für das „Umschalten" der zwei „Differenzverstärker" und wird insbesondere auch von dem jeweils zugeführten Einstellstrom Iref+ oder Iref– abhängig. Somit liegt hier ein Komparator mit einstellbarem Schwellenwert vor.
  • Dabei kann insbesondere eine Summe aus dem erstem Einstellstrom Iref+ und dem zweiten Einstellstrom Iref– konstant gehalten werden, was dazu führt, dass der Schwellenwert des Komparators verändert werden kann, ohne dass sich die Spannungen der Ausgangszustände des Komparators ändern.
  • Ein derartiger Komparator ist sehr schnell und kann zum Vergleichen von Signalen mit einer Taktrate von 10 Gbps und mehr mit dem eingestellten Schwellenwert verwendet werden. Dies prädestiniert den Komparator für die Anwendung in schnellen Analog-Digital-Wandlern.
  • 2 zeigt einen solchen erfindungsgemäßen Analog-Digital-Wandler. Dieser Analog-Digital-Wandler ist im Wesentlichen wie ein herkömmlicher so genannter „Flash Converter" aufgebaut und ist im vorliegenden Beispiel zur Wandlung eines analogen Eingangssignals a in ein 8-Bit-Ausgangssignal b ausgelegt.
  • Das analoge Eingangssignal a, welches in diesem Fall ein differenzielles Signal ist, wird zunächst einer Vorverstärkerstufe 15 mit einstellbarer Verstärkung zugeführt. Das so verstärkte Signal wird von einer Kaskade von acht Komparatoren 12, welche wie jeweils wie in 1 dargestellt aufgebaut sind, verarbeitet. Dabei wird das Eingangssignal zunächst einem ersten der Komparatoren 12 (durchgezogene Linie) zugeführt. Dieser vergleicht das Eingangssignal mit einem Schwellenwert, welcher dem Wert des höchstwertigen Bits des zu erzeugenden digitalen Ausgangssignals b entspricht. Das Ergebnis dieses Vergleichs, welches als differenzielles Vergleichssignal vorliegt, wird einer Abtasteinheit 13 zugeführt. Ergibt der Vergleich, dass das verstärkte Eingangssignal a größer als der Schwellenwert ist, wird ein dem Wert des höchstwertigen Bits entsprechendes Signal von dem verstärkten Eingangssignal a abgezogen, und die Differenz wird dem nächsten der Komparatoren 12 zum Vergleich mit einem weiteren Schwellenwert, welcher dem Bit mit dem zweithöchsten Wert entspricht, zugeführt, sonst wird dem zweiten der Komparatoren 12 direkt das verstärkte Eingangssignal a zugeführt. Dies ist durch die gestrichelte Linie angedeutet. Dieser Vorgang wiederholt sich sukzessive bis zum achten der Komparatoren 12.
  • Die Abtasteinheit 13 liest die von den Komparatoren 12 gelieferten Vergleichssignale im Takt eines Taktsignals, welches über eine Leitung 14 zugeführt wird, aus und erzeugt ein 8-Bit-Signal, welches einer Einheit 17 zugeführt wird. Diese Einheit 17 umfasst einen Equalizer 18 zur abschließenden Behandlung des von der Abtasteinheit 13 ausgegebenen 8-Bit-Signal und zur Ausgabe des digitalen Ausgangssignals b. Zudem umfasst die Einheit 17 eine Auswerteeinheit 19. Diese Auswerteeinheit 17 misst zu Beginn des Wandlungsvorgangs die Schwellenwerte die Umschaltpunkte der verschiedenen Komparatoren und bestimmt jeweils geeignete Werte für die Einstellströme, welche in einem Digital-Analog-Wandler 16 in analoge Einstellströme umgesetzt werden und den Komparatoren 12 zur Einstellung der Schwellenwerte zugeführt werden. Dabei wird bevorzugt jedem der Komparatoren 12 derselbe Gesamtstrom Itotal zugeführt, nur die Verteilung des Gesamtstroms Itotal auf den ersten Einstellstrom Iref+ und den zweiten Einstellstrom Iref– des jeweiligen Komparators 12 wird variiert. Dies bedeutet, dass die Komparatoren so ausgelegt sein müssen, dass, wenn der erste Einstellstrom Iref+ dem Gesamtstrom Itotal und der zweite Einstellstrom Iref– 0 gesetzt wird, der Schwellenwert des Komparators zumindest dem Wert des höchstwertigen Bits des digitalen Ausgangssignals b entspricht.
  • Weiterhin stellt die Auswerteeinheit 17 über den Digital-Analog-Wandler 16 und eine Leitung 21 die Verstärkung der Vorverstärkerstufe 15 so ein, dass eine gewünschte Ausgangsspannung der Komparatoren 12 erreicht werden kann.
  • Der Digital-Analog-Wandler 16 kann dabei bei einer deutlich geringeren Taktfrequenz als die Abtasteinheit 13 betrieben werden, da eine Nachjustierung durch die Auswerteeinheit 17 nicht bei jedem Abtastvorgang der Abtastvorrichtung 13 nötig ist. Der Digital-Analog-Wandler 16 kann daher in herkömmlicher Bauweise ausgeführt sein.
  • Selbstverständlich sind die dargestellten Ausführungsbeispiele nur als eine von vielen Möglichkeiten der Realisierung eines erfindungsgemäßen Komparators bzw. eines erfindungsgemäßen Analog-Digital-Wandlers zu sehen. Beispielsweise können statt der MOS-Transistoren 1 bis 4 prinzipiell auch andere Schaltelemente wie beispielsweise Bipolartransistoren vorgesehen sein. Der Analog-Digital-Wandler kann auch eine geringere oder höhere Bitbreite besitzen. Prinzipiell ist auch eine Ausgestaltung als paralleler Wandler, welcher zunächst einen Thermometercode erzeugt, denkbar. Hierfür würden allerdings für einen 8 Bit Wandler 255 Konverter benötigt, zusätzlich müsste der Thermometercode in den 8 Bit Code umgesetzt werden.

Claims (18)

  1. Komparator (12) zum Vergleichen eines Eingangssignals mit einem Schwellenwert, mit einem ersten Schaltelement (1) und einem zweiten Schaltelement (2), wobei ein vom Eingangssignal abgeleitetes erstes Signal (Vin+) an einem Steuereingang des ersten Schaltelements (1) und ein vom Eingangssignal abgeleitetes zweites Signal (Vin–) an einem Steuereingang des zweiten Schaltelements (2) zuführbar ist, wobei an einem ersten Anschluss des ersten Schaltelements (1) ein erstes Vergleichssignal (Vout–) und an einem ersten Anschluss des zweiten Schaltelements (2) ein zweites Vergleichssignal (Vout+) abgreifbar ist, wobei das erste und das zweite Vergleichssignal ein Ergebnis des Vergleichens angeben, wobei ein zweiter Anschluss des ersten Schaltelements (1) und ein zweiter Anschluss des zweiten Schaltelements (2) miteinander verschaltet sind, wobei das erste Schaltelement (1) eine von dem zweiten Schaltelement (2) verschiedene Kennlinie aufweist, dadurch gekennzeichnet, dass der zweite Anschluss des ersten Schaltelements (1) und der zweite Anschluss des zweiten Schaltelements (2) mit einer Stromzuführungseinrichtung (5, 6) verschaltet sind, wobei der Komparator derart ausgestaltet ist, dass durch Zuführen eines Einstellstroms (Iref+) an die Stromzuführungseinrichtung (5, 6) der Schwellenwert des Komparators einstellbar ist.
  2. Komparator nach Anspruch 1, dadurch gekennzeichnet, dass das Eingangssignal ein differenzielles Signal ist, wobei das erste Signal (Vin+) und das zweite Signal (Vin–) Teilsignale des differenziellen Eingangssignals bilden, und dass das erste Vergleichssignal und das zweite Vergleichssignal ein differenzielles Gesamtvergleichssignal bilden.
  3. Komparator nach Anspruch 1, dadurch gekennzeichnet, dass das erste Signal (Vin+) dem Eingangssignal und das zweite Signal (Vin–) dem invertierten Eingangssignal entspricht, und dass das zweite Vergleichssignal (Vout+) dem invertierten ersten Vergleichssignal (Vout–) entspricht.
  4. Komparator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das erste Schaltelement einen ersten Transistor (1) und das zweite Schaltelement einen zweiten Transistor (2) umfasst.
  5. Komparator nach Anspruch 4, dadurch gekennzeichnet, dass der erste Transistor (1) und der zweite Transistor (2) MOS-Transistoren sind.
  6. Komparator nach Anspruch 5, dadurch gekennzeichnet, dass der erste Transistor (1) und der zweite Transistor (2) unterschiedliche Kanalbreiten aufweisen.
  7. Komparator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Stromzuführungseinrichtung einen Stromspiegel (5, 6) umfasst.
  8. Komparator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Komparator weiterhin ein drittes Schaltelement (3) und ein viertes Schaltelement (4) umfasst, dass das erste Signal (Vin+) einem Steuereingang des vierten Schaltelements (4) und das zweite Signal (Vin–) einem Steuereingang des dritten Schaltelements (3) zuführbar ist, dass ein erster Anschluss des dritten Schaltelements (3) mit dem ersten Anschluss des zweiten Schaltelements (2) verschaltet ist und der erste Anschluss des ersten Schaltelements (1) mit einem ersten Anschluss des vierten Schaltelements (4) verschaltet ist, dass ein zweiter Anschluss des dritten Schaltelements mit einem zweiten Anschluss des vierten Schaltelements verschaltet ist, und dass das dritte Schaltelement (3) eine von dem vierten Schaltelement (4) verschiedene Kennlinie aufweist.
  9. Komparator nach Anspruch 8, dadurch gekennzeichnet, dass die Kennlinie des ersten Schaltelements (1) der Kennlinie des dritten Schaltelements (3) und die Kennlinie des zweiten Schaltelements (2) der Kennlinie des vierten Schaltelements (4) entspricht.
  10. Komparator nach Anspruch 9, dadurch gekennzeichnet, dass das erste Schaltelement (1) wie das dritte Schaltelement (3) und das zweite Schaltelement (2) wie das vierte Schaltelement (4) ausgestaltet ist.
  11. Komparator nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, dass der zweite Anschluss des dritten Schaltelements (3) und der zweite Anschluss des vierten Schaltelements (4) mit einer weiteren Stromzuführungseinrichtung (7, 8) verschaltet sind, wobei der weiteren Stromzuführungseinrichtung (7, 8) ein weiterer Einstellstrom (Iref–) zum Einstellen des Schwellenwertes zuführbar ist.
  12. Komparator nach Anspruch 11, dadurch gekennzeichnet, dass die weitere Stromzuführungseinrichtung wie die Stromzuführungseinrichtung (5, 6) ausgestaltet ist.
  13. Analog-Digital-Wandler zum Umwandeln eines analogen Eingangssignals (a) in ein digitales Ausgangssignal (b), dadurch gekennzeichnet, dass der Analog-Digital-Wandler mindestens einen Komparator (12) nach einem der Ansprüche 1 bis 12 umfasst, und dass der Analog-Digital-Wandler derart ausgestaltet ist, dass der mindestens eine Komparator ein von dem analogen Eingangssignal abgeleitetes Signal mit einem abhängig von einer Wertigkeit eines Bits des digitalen Ausgangssignals bestimmten Schwellenwert vergleicht und dass ein Bitwert des Bits des digitalen Ausgangssignals abhängig von dem Ergebnis dieses Vergleichs bestimmt werden.
  14. Analog-Digital-Wandler nach Anspruch 13, dadurch gekennzeichnet, dass das digitale Ausgangssignal (b) eine Bitbreite von n Bits aufweist, und dass der Analog-Digital-Wandler Komparatoren (12) nach einem der Ansprüche 1 bis 12 aufweist, und dass die n Komparatoren derart verschaltet und dass ihre Schwellenwerte durch Zuführen entsprechender Einstellströme (Iref+) derart festgelegt sind, dass jedes der von den n Komparatoren (12) erzeugten Vergleichssignale (Vout+, Vout–) einen Bitwert eines Bits des digitalen Ausgangssignals (b) angibt.
  15. Analog-Digital-Wandler nach Anspruch 13 oder 14, dadurch gekennzeichnet, dass der mindestens eine Komparator (12) nach einem der Ansprüche 11 oder 12 ausgestaltet ist, und dass der Analog-Digital-Wandler derart ausgestaltet ist, dass eine Summe aus dem Einstellstrom (Iref+) des mindestens einen Komparators (12) und dem weiteren Einstellstrom (Iref–) des mindestens einen Komparators (12) konstant gehalten wird.
  16. Analog-Digital-Wandler nach einem der Ansprüche 13 bis 15, dadurch gekennzeichnet, dass der Analog-Digital-Wandler eine Auswerteeinheit (19) umfasst, welche derart ausgestaltet ist, dass sie ein von dem Vergleichssignal des mindestens einen Komparators (12) abhängiges Signal auswertet und den Einstellstrom (Iref+) des mindestens einen Komparators (12) abhängig von diesem abhängigen Signal einstellt.
  17. Verfahren zum Einstellen eines Schwellenwertes eines Komparators, wobei der Komparator ein erstes Schaltelement (1) und ein zweites Schaltelement (2) umfasst, wobei ein von einem mit dem Schwellenwert zu vergleichenden Eingangssignal abgeleitetes erstes Signal (Vin+) an einem Steuereingang des ersten Schaltelements (1) und ein vom Eingangssignal abgeleitetes zweites Signal (Vin–) an einem Steuereingang des zweiten Schaltelements (2) zugeführt wird, wobei an einem ersten Anschluss des ersten Schaltelements (1) ein erstes Vergleichssignal (Vout–) und an einem ersten Anschluss des zweiten Schaltelements (2) ein zweites Vergleichssignal (Vout+) abgreifbar ist, wobei das erste und das zweite Vergleichssignal ein Ergebnis des Vergleichens angeben, wobei ein zweiter Anschluss des ersten Schaltelements (1) und ein zweiter Anschluss des zweiten Schaltelements (2) miteinander verschaltet sind, wobei das erste Schaltelement (1) eine von dem zweiten Schaltelement (2) verschiedene Kennlinie aufweist, dadurch gekennzeichnet, dass zum Einstellen des Schwellenwertes einer mit dem zweiten Anschluss des ersten Schaltelements und dem zweiten Anschluss des zweiten Schaltelements verschalteten Stromzuführungseinrichtung ein von dem einzustellenden Schwellenwert abhängiger Einstellstrom (Iref+) zugeführt wird.
  18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass der Komparator nach einem der Ansprüche 1 bis 12 ausgestaltet ist.
DE2003150596 2003-10-30 2003-10-30 Komparator und auf dem Komparator basierender Analog-Digital-Wandler Expired - Fee Related DE10350596B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2003150596 DE10350596B4 (de) 2003-10-30 2003-10-30 Komparator und auf dem Komparator basierender Analog-Digital-Wandler

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2003150596 DE10350596B4 (de) 2003-10-30 2003-10-30 Komparator und auf dem Komparator basierender Analog-Digital-Wandler

Publications (2)

Publication Number Publication Date
DE10350596A1 DE10350596A1 (de) 2005-06-16
DE10350596B4 true DE10350596B4 (de) 2007-01-04

Family

ID=34584809

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2003150596 Expired - Fee Related DE10350596B4 (de) 2003-10-30 2003-10-30 Komparator und auf dem Komparator basierender Analog-Digital-Wandler

Country Status (1)

Country Link
DE (1) DE10350596B4 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4020532A1 (de) * 1990-06-28 1991-01-24 Daniel Grenzendorf Anordnung zur analog/digital-umsetzung
DE4138860C1 (de) * 1991-11-26 1993-06-03 Siemens Ag, 8000 Muenchen, De
US5416484A (en) * 1993-04-15 1995-05-16 Tektronix, Inc. Differential comparator and analog-to-digital converter comparator bank using the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4020532A1 (de) * 1990-06-28 1991-01-24 Daniel Grenzendorf Anordnung zur analog/digital-umsetzung
DE4138860C1 (de) * 1991-11-26 1993-06-03 Siemens Ag, 8000 Muenchen, De
US5416484A (en) * 1993-04-15 1995-05-16 Tektronix, Inc. Differential comparator and analog-to-digital converter comparator bank using the same

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
TIETZE, U.; SCHENK, Ch.: Halbleiter-Schaltungs- technik, 11. Aufl., Berlin (u.a.), Springer-Ver- lag, 1999, S. 311
TIETZE, U.; SCHENK, Ch.: Halbleiter-Schaltungstechnik, 11. Aufl., Berlin (u.a.), Springer-Verlag, 1999, S. 311 *

Also Published As

Publication number Publication date
DE10350596A1 (de) 2005-06-16

Similar Documents

Publication Publication Date Title
DE60311356T2 (de) Referenzleiter mit verbesserter Rückkopplungsstabilität
DE102009015936B4 (de) Volldifferentieller Verstärker und Verfahren für eine Gleichtaktregelung in einem volldifferentiellen Verstärker
DE19735982C2 (de) Leitungsempfängerschaltkreis mit Leitungsabschlußimpedanz
DE102004039161B4 (de) Faltender Analog/Digital-Wandler
DE102016213987B4 (de) Schnellübergangs-Schaltumsetzer mit Typ-III-Kompensation
DE69620330T2 (de) Verbesserter Eintakt/Differenzumsetzer mit beschränktem Gleichtakteingangssignalbedarf
DE60217504T2 (de) Verstärker mit variabler verstärkung für einen offenen regelkreis unter verwendung einer replikatverstärkerzelle
DE69325523T2 (de) Analog-Digital-Wandler
EP1622257A1 (de) Verstärkerschaltung zur Umwandlung des Stromsignals eines optischen Empfangselements in ein Spannungssignal
DE102015101837A1 (de) Vorrichtung und Verfahren zur Verbesserung der Gleichtaktunterdrückung
DE69528845T2 (de) N-bit umsetzer mit n-1-grössenverstärkern und n-vergleichern
DE69132219T2 (de) Repetative zellenanpassungstechnik für integrierte schaltungen
DE102008050001B4 (de) Digital-Analog-Umsetzer
DE19950714B4 (de) Schaltung und Verfahren zum Kombinieren einer Vorspannung mit Signalen mit wahlweise variabler Signalverstärkung
DE102007018613A1 (de) Schaltungsanordnung und Verfahren zur Signalspannungsbegrenzung
DE102008005312A1 (de) Optimiertes Widerstandsnetzwerk für programmierbare Transkonduktanzstufe
DE102009002062B4 (de) Analog-Digital-Umsetzer mit breitbandigem Eingangsnetzwerk
EP2529482A1 (de) Differenzverstärker mit einem rail-to-rail-eingangsspannungsbereich
EP1407586B1 (de) Leitungstreiber zur digitalen signalübertragung
DE10350596B4 (de) Komparator und auf dem Komparator basierender Analog-Digital-Wandler
DE69727771T2 (de) Brückenverstärker mit um die last gelegter rückkopplung
DE3874655T2 (de) Signalkompressorschaltung, insbesondere fuer fernsprechapparate.
DE4210215C2 (de) Differenzverstärkeranordnung
DE10300011A1 (de) Subtrahiererschaltung und Leistungsdetektoranordnung mit der Subtrahiererschaltung
DE19950713A1 (de) Vorrichtung mit einer Verstärkungssteuereinrichtung für eine Signalkombinationsschaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: LANTIQ DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE

R081 Change of applicant/patentee

Owner name: LANTIQ DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20110325

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee