KR930001401B1 - 감지 증폭기 - Google Patents

감지 증폭기 Download PDF

Info

Publication number
KR930001401B1
KR930001401B1 KR1019880016624A KR880016624A KR930001401B1 KR 930001401 B1 KR930001401 B1 KR 930001401B1 KR 1019880016624 A KR1019880016624 A KR 1019880016624A KR 880016624 A KR880016624 A KR 880016624A KR 930001401 B1 KR930001401 B1 KR 930001401B1
Authority
KR
South Korea
Prior art keywords
mos transistor
terminal
signal source
detected
channel mos
Prior art date
Application number
KR1019880016624A
Other languages
English (en)
Other versions
KR890011193A (ko
Inventor
오사무 마츠모토
다케시 나카시로
이사오 아베
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
도시바마이콤엔지니어링 가부시키가이샤
다케다이 마사다카
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치, 도시바마이콤엔지니어링 가부시키가이샤, 다케다이 마사다카 filed Critical 가부시키가이샤 도시바
Publication of KR890011193A publication Critical patent/KR890011193A/ko
Application granted granted Critical
Publication of KR930001401B1 publication Critical patent/KR930001401B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/067—Single-ended amplifiers

Landscapes

  • Read Only Memory (AREA)
  • Dram (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

내용 없음.

Description

감지 증폭기
제1도는 본 발명의 1실시예에 따른 감지증폭기를 나타낸 회로도.
제2도는 본 발명의 다른 실시예에 따른 감지증폭기를 나타낸 회로도.
제3도는 종래의 감지증폭기를 나타낸 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
1, 5 : EPROM셀 2, 6, 10 : N챈널 MOS트랜지스터
3, 7∼9 : P챈널 MOS트랜지스터 4 , 11 : 인버터
OUT : 출력
[산업상의 이용분야]
본 발명은 전압검출을 행하는 감지증폭기(Sense Amplifier)에 관한 것으로, 특히 EPROM(Erasable Programmable Read Only Memory)이라든지 EPROM을 내장한 논리용 MOS(Metal Oxide Semiconductor)집적회로에 사용되는 감지증폭기에 관한 것이다.
[종래의 기술 및 그 문제점]
제3도는 종래의 감지증폭기를 나타낸 회로도인데, 이 제3도를 참조하여 피검출신호원으로서 EPROM셀을 이용한 경우에 대해 설명한다. 즉, 피검출신호원인 EPROM셀(1)의 소오스가 접지에 접속됨과 더불어 그 드레인이 N챈널 MOS트랜지스터(2)의 소오스에 접속되고, 이 N챈널 MOS트랜지스터(2)의 드레인이 P챈널 MOS트랜지스터(3)의 드레인과 CMOS 2단인버터(4)의 입력에 접속되어 있다. 그리고, 상기 P챈널 MOS트랜지스터(3)의 소오스와 게이트에는 각각 VDD전원과 접지전위가 공급되고, 또 N챈널 MOS트랜지스터(2)의 게이트에는 이 트랜지스터가 온상태를 유지하도록 소정의 전압(Via)이 공급되고 있다.
상기와 같이 구성된 종래 감지증폭기의 동작원리를 설명하면 다음과 같은데, 이 감지증폭기의 동작에는 피검출신호원으로서의 EPROM셀(1)이 온상태일 때와 오프상태일 때의 2가지 경우가 있다.
먼저, EPROM셀(1)이 온상태일 때에는 EPROM셀(1)과 N챈널 MOS트랜지스터(2) 및 P챈널 MOS트랜지스터(3)가 동시에 도통상태이므로, VDD전원으로부터 P챈널 MOS트랜지스터(3)와 N챈널 MOS트랜지스터(2) 및 EPROM셀(1)을 매개해서 접지로 전류가 흐르게 된다. 이때, P챈널 MOS트랜지스터(3)의 온저항이 EPROM셀(1)과 N챈널 MOS트랜지스터(2)의 온저항의 합보다도 충분히 크게 설정되어 있기 때문에, 이 P챈널 MOS트랜지스터(3)에서의 전압강하가 커지게 되어 P챈널 MOS트랜지스터(3)의 드레인(A점) 전위는 거의 OV에 근사한 값으로 되게 된다. 이렇게 A점이 약 OV로 되기 때문에, 2단인버터(4)를 매개해서 출력(OUT)은 OV로 되게 된다.
한편, EPROM셀(1)이 오프상태일 때에는 N챈널 MOS트랜지스터(2)와 P챈널 MOS트랜지스터(3)가 도통상태이므로, 상기 P챈널 MOS트랜지스터(3)에 의해 A점은 전원전위(VDD)로 풀업(pull up)되게 된다. 이렇게 A점이 VDD전원으로 되므로, 2단인버터(4)를 매개해서 출력(OUT)은 VDD전원으로 되게 된다.
여기서, N챈널 MOS트랜지스터(2)는 전압제어용 트랜지스터로서, EPROM셀의 기록시에 고전압이 감지증폭기에 전달되지 않도록 하기 위한 것이다.
상기와 같은 종래의 기술에서 결점으로 되어 있는 것은 감지증폭기의 동작속도가 느리다는 것이다. 즉, 문제로 되고 있는 것은 EPROM셀(1)이 오프상태로 될 때에 P챈널 MOS트랜지스터(3)의 드레인(A점) 전위가 OV로부터 VDD전원으로 상승하는데 시간이 많이 걸린다는 점이다. 그 이유는 A점에 연결되는 회로용량을 충전시키는 충전속도가 느리기 때문인데, 이는 P챈널 MOS트랜지스터(3)의 온저항이 크게 되어 있기 때문인 것이다. 이를 개선하기 위해서는 P챈널 MOS트랜지스터(3)의 온저항을 작게 하면 좋지만, 이온저항의 값을 EPROM셀(1)과 N챈널 MOS트랜지스터(2)의 온저항의 합보다 작게 하면, EPROM셀(1)이온상태로 되었을 때 P챈널 MOS트랜지스터(3)에서의 전압강하가 작아져 A점의 전위가 VDD/2보다 높아지게 된다. 그러므로, 이 전위와 VDD전원사이에서 다음단 인버터(4)의 회로 임계치를 설정하는 것은, 실제 트랜지스터 특성의 오차를 고려하면 대단히 곤란하게 된다. 따라서, P챈널 MOS트랜지스터(3)의 온저항을 크게 설정할 필요가 있으므로, 감지증폭기의 동작속도가 느려지게 된다는 결점이 있었다.
상기한 바와같이 종래의 감지증폭기는 동작속도가 느려 고속동작을 필요로 하는 회로에 응용하는 것이 부적당했다. 이 때문에, 종래의 감지증폭기를 응용한 회로는 보다 높은 고주파수영역에서든지 보다 많은 정보량을 사용할 수가 없으므로, 경제성과 신뢰성 및 성능면에서도 커다란 결점을 갖고 있었다.
[발명의 목적]
이에 본 발명은 상기와 같은 결점을 해소하기 위해 발명된 것으로, 동작속도를 고속화할 수 있도록 된 감지증폭기를 제공하고자 함에 그 목적이 있다.
[발명의 구성]
상기와 같은 목적을 달성하기 위해 본 발명의 감지증폭기는, 한쪽단자가 접지전위에 접속된 피검출신호원과; 도전경로의 한쪽 단자가 상기 피검출신호원의 다른쪽 단자에 접속되고, 도전경로의 다른쪽 단자가 전원전위에 접속되며, 게이트가 접지전위에 접속된 제1도전형 제1MOS트랜지스터; 도전경로의 한쪽 단자 및 게이트가 상기 피검출신호원의 다른쪽 단자에 접속되고, 도전경로의 다른쪽 단자가 전원전위에 접속되어, 상기 피검출신호원이 온상태로부터 오프상태로 변화한 때에 상기 전원전위와 자체의 임계치 전압의 차(差)전위까지 상기 피검출신호원의 다른쪽 단자를 충전시키는 제1도전형 제2MOS트랜지스터; 게이트가 접지전위에 접속되고, 온저항이 일정한 제1도전형 제3MOS트랜지스터; 상기 제3MOS트랜지스터와 직렬로 접속되고, 게이트가 상기 피검출신호원의 다른쪽 단자에 접속되어, 상기 피검출신호원의 다른쪽 단자의 전위에 따라 온저항이 변화하는 제2도전형 제4MOS트랜지스터 및; 입력단자가 상기 제3MOS트랜지스터와 상기 제4MOS트랜지스터의 직렬접속점에 접속되어, 출력단자로부터 상기 피검출신호원의 상태에 대응하는 신호를 출력하는 인버터회로를 갖추고 있는 것을 특징으로 한다.
또 본 발명의 다른 감지증폭기는, 한쪽 단자가 접지전위에 접속된 피검출신호원과; 도전경로의 한쪽 단자가 상기 피검출신호원의 다른쪽 단자에 접속되고, 도전경로의 다른쪽 단자가 전원전위에 접속되며, 게이트가 접지전위에 접속된 제1도전형 제1MOS트랜지스터; 도전경로의 한쪽단자 및 게이트가 상기 피검출신호원의 다른쪽 단자에 접속되고, 도전경로의 다른쪽 단자가 전원전위에 접속되어, 상기 피검출신호원이 온상태로부터 오프상태로 변화한 때에 상기 전원전위와 자체의 임계치 전압의 차전위까지 상기 피검출신호원의 다른쪽 단자를 충전시키는 제1도전형 제2MOS트랜지스터; 게이트가 전원전위에 접속되고, 온저항이 일정한 제2도전형 제3MOS트랜지스터; 상기 제3MOS트랜지스터와 직렬로 접속되고, 게이트가 상기 피검출신호원의 다른쪽 단자에 접속되어, 상기 피검출신호원의 다른쪽 단자의 전위에 따라 온저항이 변화하는 제1도전형 제4MOS트랜지스터 및; 입력단자가 상기 제3MOS트랜지스터와 상기 제4MOS트랜지스터의 직렬접속점에 접속되어, 출력단자로부터 상기 피검출신호원의 상태에 대응하는 신호를 출력하는 인버터회로를 갖추고 있는 것을 특징으로 한다.
[작용]
상기와 같이 구성된 본 발명에 따른 감지증폭기의 특징은, 감지증폭기에 있어서 피검출신호원으로부터의 신호선에 접속되어 게이트와 드레인이 동일한 전위로 되는 P챈널 MOS트랜지스터와, 게이트에 소정의 전압이 공급되는 P챈널 MOS트랜지스터를 병렬로 접속시키고, 또 비례(ratio)회로를 구성하는 CMOS트랜지스터중 P챈널 MOS트랜지스터의 게이트 또는 N챈널 MOS트랜지스터의 게이트중 어느 한쪽에 상기 피검출 신호원으로부터의 신호선을 접속시킨 점이다.
이와 같이 본 발명의 감지증폭기를 구성함으로써 감지증폭기의 동작속도를 고속화할 수 있으므로, 고속동작을 필요로 하는 회로에 본 발명의 감지증폭기를 응용할 수 있게 된다.
[실시예]
이하, 예시 도면을 참조하여 본 발명의 각 실시예를 상세히 설명한다.
제1도 및 제2도는 본 발명에 따른 감지증폭기의 실시예를 나타낸 것으로서, 이들 모두 피검출신호원으로서 EPROM셀(5)을 이용하고 있는 경우의 회로도이다.
먼저, 제1도는 본 발명의 1실시예에 따른 감지증폭기를 나타낸 회로도로서, 피검출신호원인 EPROM셀(5)의 소오스가 접지에 접속됨과 더불어 드레인이 N챈널 MOS트랜지스터(6)의 소오스에 접속되고, 이 N챈널 MOS트랜지스터(6)의 드레인이 P챈널 MOS트랜지스터(7)의 게이트 및 드레인과, P챈널 MOS트랜지스터(8)의 드레인 및, 비례회로를 구성하는 N챈널 MOS트랜지스터(10)의 게이트에 각각 접속되어 있다. 그리고, 비례회로를 구성하는 P챈널 MOS트랜지스터(9)의 드레인과 N챈널 MOS트랜지스터(10)의 드레인이 서로 접속됨과 더불어 다음단의 인버터(11)에도 접속되어 있다. 또, P챈널 MOS트랜지스터(7∼9)의 소오스에 VDD전원이 공급되고, P챈널 MOS트랜지스터(8, 9)의 N챈널 MOS트랜지스터(10)의 소오스에 OV가 공급되며, N챈널 MOS트랜지스터(6)의 게이트에 이 트랜지스터가 온상태를 유지하도록 소정의 전압(Via)이 공급되고 있다.
이어서, 제1도에 도시된 감지증폭기의 동작원리에 대해 설명한다. 이 감지증폭기의 동작에는 피검출신호원으로서의 EPROM셀(5)이 온상태일때와 오프상태일 때의 2가지 경우가 있다.
먼저, EPROM셀(5)이 온상태일 때에는 EPROM셀(5)과 N챈널 MOS트랜지스터(6) 및 P챈널 MOS트랜지스터(8)가 함께 도통상태이므로, 전류가 VDD전원으로부터 이들 소자(8, 6, 5)를 매개해서 접지로 흐르게 된다. 이때, B점의 전위는 VDD전원이었던 것이 EPROM셀(5)이 온상태로 됨에 따라 전위가 내려가기 시작한다. 이렇게 해서 B점의 전위가 VDD-｜Vthp｜(여기서, Vthp는 P챈널 MOS트랜지스터의 임계치 전압) 이하로 되면, P챈널 MOS트랜지스터(7)가 도통상태로 되기 때문에 P챈널 MOS트랜지스터(7)의 소오스의 VDD전위로부터도 전류가 흐르기 시작한다. 따라서, B점의 전압은 P챈널 MOS트랜지스터(7)와 P챈널 MOS트랜지스터(8)의 병렬 온저항과, N챈널 MOS트랜지스터(6)의 온저항 및, EPROM셀(5)의 온저항에 의해 분할되는 전압(VON)으로 되게 된다.
한편, EPROM셀(5)이 오프상태로 되면, B점에 연결되는 회로용량이 P챈널 MOS트랜지스터(7, 8)에 의해 VON전압으로부터 VDD전압까지 충전되게 된다. 이때의 충전동작에 있어서, 종래의 감지증폭기에서는 온저항이 높은 P챈널 MOS트랜지스터(3)만을 매개해서 충전되기 때문에 충전속도가 느렸지만, 제1도에 도시된 감지증폭기에서는 P챈널 MOS트랜지스터(7)의 온저항이 대단히 작기 때문에 B점이 VDD-｜Vthp｜까지 종래의 감지증폭기보다 현저히 빠르게 충전되게 된다. 그리고, B점의 전위가 VDD-｜Vthp｜의 값 이상이 되면, P챈널 MOS트랜지스터(7)가 비도통상태로 되므로, VDD-｜Vthp｜로부터 VDD까지의 충전은 P챈널 MOS트랜지스터(8)만을 매개해서 이루어지게 된다.
다음으로, P챈널 MOS트랜지스터(9)와 N챈널 MOS트랜지스터(10)로 구성되는 비례회로의 동작에 대해 설명한다.
즉, P챈널 MOS트랜지스터(9)는 그 게이트에 OV가 공급되기 때문에 항상 도통상태에 있고, 또 N챈널 MOS트랜지스터(10)의 게이트에 VDD전원 또는 VON전압이 공급되므로 이 N챈널 MOS트랜지스터(10)도 항상 도통상태에 있게 된다. 그러나, 게이트에 걸리는 전압이 변화되므로 N챈널 MOS트랜지스터(10)의 온저항이 변화되고, 이 온저항의 변화에 따라 비례회로의 출력부(C점) 전위가 변화되게 되는데, 이 C점에 걸리는 전압은 다음단의 인버터(11)를 동작시키기 위해 인버터(11)의 임계치 전압(Vth)을 경계로 해서 높거나 낮은 전압으로 되어야만 한다. 이 때문에, N챈널 MOS트랜지스터(10)의 온저항의 변화에 따른 P챈널 MOS트랜지스터(9)와 N챈널 MOS트랜지스터(10)의 온저항비에 의해 C점에 걸리는 전압을 조정하게 된다. 즉, B점의 전위가 VDD전원으로 되어 있으면 N챈널 MOS트랜지스터(10)의 온저항이 작아지게 되어, P챈널 MOS트랜지스터(9)와의 온저항비에 의해 C점에 걸리는 전압은 인버터(11)의 임계치 전압(Vth)보다 작은 값으로 된다. 또, B점의 전위가 VON전압으로 되어 있으며 N챈널 MOS트랜지스터(10)의 온저항이 커지게 되어, P챈널 MOS트랜지스터(9)와의 온저항비에 의해 C점에 걸리는 전압은 인버터(11)의 임계치 전압(Vth)보다 큰 값으로 된다. 이상과 같이 C점의 전압이 인버터(11)의 임계치 전압(Vth)을 경계로 해서 높아지거나 낮아지게 되므로, 인버터(11)가 정상적으로 동작하게 되어 출력(OUT)의 전위가 VDD나 OV로 되게 된다.
제2도는 본 발명의 다른 실시예에 따른 감지증폭기를 나타낸 것으로, 이 제2도에 도시된 감지증폭기의 회로가 제1도에 도시된 감지증폭기의 회로와 다른 점은 비례회로부분만이기 때문에 이 부분의 회로구성만 설명하기로 한다.
제1도에 도시된 감지증폭기의 회로에서는 N챈널 MOS트랜지스터(6)의 드레인을 비례회로의 N챈널 MOS트랜지스터(10)의 게이트에 접속시켰지만, 제2도에 도시된 감지증폭기의 회로는 상기 N챈널 MOS트랜지스터(6)의 드레인을 P챈널 MOS트랜지스터(9)의 게이트에 접속시키고, N챈널 MOS트랜지스터(10)의 게이트에 VDD전원을 공급한 것이다. 그리고, P챈널 MOS트랜지스터(9)의 드레인과 N챈널 MOS트랜지스터(10)의 드레인을 서로 접속시킴과 더불어 다음단의 인버터(11)에도 접속시킨다.
다음에는 제2도에 도시된 감지증폭기의 동작에 대해 설명한다.
D점까지의 동작이 제1도에 도시된 감지증폭기의 회로동작에서 설명한 B점까지의 동작과 동일하므로, D점에 걸리는 전압은 VDD전원이나 VON전압으로 되는 바, 이 2가지의 전위가 P챈널 MOS트랜지스터(9)의 게이트에 입력되게 된다. N챈널 MOS트랜지스터(10)는 게이트에 VDD전원이 공급되고 있으므로 항상 도통상태로 되어 있는데, 게이트에 VDD전원이 입력되면 P챈널 MOS트랜지스터(9)가 비도통상태로 되어 E점에 걸리는 전압이 OV로 되므로, 인버터(11)를 매개해서 출력(OUT)은 VDD로 되게 된다. 또, P챈널 MOS트랜지스터(9)의 게이트에 VON전압이 입력되면 P챈널 MOS트랜지스터(9)가 도통상태로 되어, P챈널 MOS트랜지스터(9)와 N챈널 MOS트랜지스터(10)의 온저항비에 의해 E점이 다음단 인버터(11)의 임계치 전압(Vth)보다 높은 전위로 되므로, 인버터(11)를 매개해서 출력(OUT)은 OV로 되게 된다. 이와 같이 비례회로를 변형시키더라도 제1도와 제2도에 도시된 감지증폭기의 회로는 완전히 동일하게 동작하게 된다.
이상과 같이 게이트와 드레인을 동일한 전위로 설정해 놓은 P챈널 MOS트랜지스터(7)를 감지증폭기의 회로에 부가시킴으로써, 특히 EPROM셀이 오프상태로 될 때에 감지증폭기의 동작속도를 현저히 빠르게 할 수 있게 된다.
여기서, N챈널 MOS트랜지스터(6)는 전압제어용 트랜지스터로서, EPROM셀의 기록시에 고전압이 감지증폭기에 전달되지 않도록 하기 위한 것이다.
한편, 본 발명의 특허청구의 범위에 기재된 각 구성요소에 병기한 도면에 대응하는 참조부호는, 본 발명의 이해를 용이하게 하기 위한 것일 뿐, 본 발명의 기술적 범위를 도면에 나타낸 실시예에 한정하는 의도로 병기한 것은 아니다.
[발명의 효과]
이상 설명한 바와 같이, 종래의 감지증폭기는 동작속도가 느리기 때문에 그 응용이 경제성과 신뢰성 및 성능면에서 커다른 제한을 받게 된다는 결점을 갖고 있었지만, 본 발명의 감지증폭기는 동작속도가 빠르기 때문에 본 발명의 감지증폭기를 사용한 회로는 보다 높은 고주파수영역의 신호르 사용할 수 있고 보다 많은 정보량을 취급할 수 있게 되어, 경제성과 신뢰성 및 성능면에서 커다란 장점을 갖게 되는 등의 여러 가지 잇점을 갖게 된다.

Claims (6)

  1. 한쪽 단자가 접지전위에 접속된 피검출신호원(5)과, 도전경로의 한쪽 단자가 상기 피검출신호원(5)의 다른쪽 단자에 접속되고, 도전경로의 다른쪽 단자가 전원전위에 접속되며, 게이트가 접지전위에 접속된 제1도전형 제1MOS트랜지스터(8), 도전경로의 한쪽 단자 및 게이트가 상기 피검출신호원(5)의 다른쪽 단자에 접속되고, 도전경로의 다른쪽 단자가 전원전위에 접속되어, 상기 피검출신호원이 온상태로부터 오프상태로 변화한 때에 상기 전원전위와 자체의 임계치 전압의 차전위까지 상기 피검출신호원(5)의 다른쪽 단자를 충전시키는 제1도전형 제2MOS트랜지스터(7), 게이트가 접지전위에 접속되고, 온저항이 일정한 제1도전 제3MOS트랜지스터(9), 상기 제3MOS트랜지스터(9)와 직렬로 접속되고, 게이트가 상기 피검출신호원(5)의 다른쪽 단자에 접속되어, 상기 피검출신호원(5)의 다른쪽 단자의 전위에 따라 온저항이 변화하는 제2도전형 제4MOS트랜지스터(10) 및 입력단자가 상기 제3MOS트랜지스터(9)와 상기 제4MOS트랜지스터(10)의 직렬접속점에 접속되어, 출력단자로부터 상기 피검출신호원(5)의 상태에 대응하는 신호를 출력하는 인버터회로(11)를 갖추고 있는 것을 특징으로 하는 감지증폭기.
  2. 제1항에 있어서, 상기 피검출신호원(5)이 EPROM셀인 것을 특징으로 하는 감지증폭기.
  3. 제1항에 있어서, 상기 인버터회로(11)가 CMOS인버터인 것을 특징으로 하는 감지증폭기.
  4. 한쪽 단자가 접지전위에 접속된 피검출신호원(5)과, 도전경로의 한쪽 단자가 상기 피검출신호원(5)의 다른쪽 단자에 접속되고, 도전경로의 다른쪽 단자가 전원전위에 접속되며, 게이트가 접지전위에 접속된 제1도전형 제1MOS트랜지스터(8), 도전경로의 한쪽 단자 및 게이트가 상기 피검출신호원(5)의 다른쪽 단자에 접속되고, 도전경로의 다른쪽 단자가 전원전위에 접속되어, 상기 피검출신호원이 온상태로부터 오프상태로 변화한 때에 상기 전원전위와 자체의 임계치 전압의 차전위까지 상기 피검출신호원(5)의 다른쪽 단자를 충전시키는 제1도전형 제2MOS트랜지스터(7), 게이트가 전원전위에 접속되고, 온저항이 일정한 제2도전형 제3MOS트랜지스터(10), 상기 제3MOS트랜지스터(10)와 직렬로 접속되고, 게이트가 상기 피검출신호원(5)의 다른쪽 단자에 접속되어, 상기 피검출신호원(5)의 다른쪽 단자의 전위에 따라 온저항이 변화하는 제1도전형 제4MOS트랜지스터(9) 및, 입력단자가 상기 제3MOS트랜지스터(10)와 상기 제4MOS트랜지스터(9)의 직렬접속접에 접속되어, 출력단자로부터 상기 피검출신호원(5)의 상태에 대응하는 신호를 출력하는 인버터회로(11)를 갖추고 있는 것을 특징으로 하는 감지증폭기.
  5. 제4항에 있어서, 상기 피검출신호원(5)이 EPROM셀인 것을 특징으로 하는 감지증폭기.
  6. 제4항에 있어서, 상기 인버터회로(11)가 CMOS인버터인 것을 특징으로 하는 감지증폭기.
KR1019880016624A 1987-12-16 1988-12-14 감지 증폭기 KR930001401B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP62-317861 1987-12-16
JP62317861A JPH01159897A (ja) 1987-12-16 1987-12-16 センスアンプ
JP317861 1987-12-16

Publications (2)

Publication Number Publication Date
KR890011193A KR890011193A (ko) 1989-08-14
KR930001401B1 true KR930001401B1 (ko) 1993-02-27

Family

ID=18092879

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880016624A KR930001401B1 (ko) 1987-12-16 1988-12-14 감지 증폭기

Country Status (5)

Country Link
US (1) US4859882A (ko)
EP (1) EP0320779B1 (ko)
JP (1) JPH01159897A (ko)
KR (1) KR930001401B1 (ko)
DE (1) DE3882942T2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5204838A (en) * 1988-10-28 1993-04-20 Fuji Xerox Co., Ltd. High speed readout circuit
US5039892A (en) * 1990-06-07 1991-08-13 National Semiconductor Corporation High speed data/tri-state sense circuit
DE19527543A1 (de) * 1995-07-27 1997-01-30 Siemens Ag Halbleiterspeichervorrichtung
EP0936621B1 (en) 1998-02-13 2006-04-26 STMicroelectronics S.r.l. Improved sense amplifier for a non volatile memory with extended supply voltage range
JP5085068B2 (ja) * 2006-07-31 2012-11-28 オンセミコンダクター・トレーディング・リミテッド センス回路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5525858A (en) * 1978-08-11 1980-02-23 Nec Corp Memory unit
EP0085123B1 (de) * 1982-01-30 1985-06-19 Deutsche ITT Industries GmbH Integrierte Isolierschicht-Feldeffekttransistor-Schaltung zum Bewerten der Spannung eines Abtastknotens
US4460985A (en) * 1982-02-19 1984-07-17 International Business Machines Corporation Sense amplifier for MOS static memory array
JPS58161197A (ja) * 1982-03-19 1983-09-24 Hitachi Ltd Ｍｏｓ電界効果トランジスタメモリのセンス回路
US4535259A (en) * 1982-06-18 1985-08-13 Seeq Technology, Inc. Sense amplifier for use with a semiconductor memory array
JPS6122494A (ja) * 1984-07-10 1986-01-31 Nec Corp アクテイブプルアツプ回路
US4634890A (en) * 1984-09-06 1987-01-06 Thomson Components-Mostek Corporation Clamping circuit finding particular application between a single sided output of a computer memory and a differential amplifier sensing circuit
JPH0719475B2 (ja) * 1985-01-16 1995-03-06 日本電気株式会社 センスアンプ回路
JPS61182697A (ja) * 1985-02-08 1986-08-15 Hitachi Ltd 半導体集積回路
JPH0734316B2 (ja) * 1985-05-08 1995-04-12 セイコーエプソン株式会社 半導体メモリ回路
US4713797A (en) * 1985-11-25 1987-12-15 Motorola Inc. Current mirror sense amplifier for a non-volatile memory
JPS62195797A (ja) * 1986-02-24 1987-08-28 Hitachi Ltd 半導体記憶装置
JPS62197996A (ja) * 1986-02-24 1987-09-01 Toshiba Corp 半導体メモリのセンスアンプ
JPS62222498A (ja) * 1986-03-10 1987-09-30 Fujitsu Ltd 消去及び書き込み可能な読み出し専用メモリ
JPS62222491A (ja) * 1986-03-24 1987-09-30 Nec Corp センスアンプ
US4804871A (en) * 1987-07-28 1989-02-14 Advanced Micro Devices, Inc. Bit-line isolated, CMOS sense amplifier

Also Published As

Publication number Publication date
US4859882A (en) 1989-08-22
KR890011193A (ko) 1989-08-14
EP0320779A2 (en) 1989-06-21
EP0320779B1 (en) 1993-08-04
DE3882942D1 (de) 1993-09-09
DE3882942T2 (de) 1993-11-25
JPH01159897A (ja) 1989-06-22
EP0320779A3 (en) 1990-03-21

Similar Documents

Publication Publication Date Title
US4996443A (en) Integrated circuit for level shift
US7554379B2 (en) High-speed, low-power level shifter for mixed signal-level environments
US3995172A (en) Enhancement-and depletion-type field effect transistors connected in parallel
EP0085697B1 (en) A high speed cmos comparator circuit
US5208488A (en) Potential detecting circuit
KR900000993B1 (ko) 개선된 출력특성을 갖는 비교기 회로
US4725746A (en) MOSFET buffer circuit with an improved bootstrapping circuit
KR930001401B1 (ko) 감지 증폭기
US4489246A (en) Field effect transistor logic circuit having high operating speed and low power consumption
JPS6237470B2 (ko)
EP0529545B1 (en) Level shifting CMOS integrated circuits
JPH0252460B2 (ko)
US3970950A (en) High common mode rejection differential amplifier utilizing enhancement depletion field effect transistors
US5345111A (en) High-speed current sense amplifier
US5361006A (en) Electrical circuitry with threshold control
KR0178276B1 (ko) 차동증폭회로
US4544853A (en) Integrated comparator circuit
JPH04269011A (ja) レベルシフト回路
US6020766A (en) Input amplifier with unilateral current shutoff for input signals with steep edges
US4687955A (en) Schmitt circuit with MIS field effect transistors
JPS632193A (ja) センスアンプ回路
KR930000822B1 (ko) 전위검지회로
KR100268948B1 (ko) 트랜스미션 게이트 회로
US4023047A (en) MOS pulse-edge detector circuit
JPH0787374B2 (ja) 電流源回路およびそれを用いたディジタル・アナログ変換器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030130

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee