JPH04194677A - 半導体集積回路の閾値電圧測定方法 - Google Patents
半導体集積回路の閾値電圧測定方法Info
- Publication number
- JPH04194677A JPH04194677A JP2324108A JP32410890A JPH04194677A JP H04194677 A JPH04194677 A JP H04194677A JP 2324108 A JP2324108 A JP 2324108A JP 32410890 A JP32410890 A JP 32410890A JP H04194677 A JPH04194677 A JP H04194677A
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- threshold voltage
- current
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000005259 measurement Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 14
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体集積回路の入力回路閾値電圧を測定する閾値電圧
測定方法に関し、 測定が簡単で、かつ、バイポーラコンプリメンタリ−Ｍ
Ｏ３回路の閾値電圧も測定できることを目的とし、 半導体集積回路の入力回路の閾値電圧を測定する半導体
集積回路の閾値電圧測定方法において、該入力回路に供
給する入力電圧を可変する入力電圧可変手段と、該入力
回路の出力信号か反転するとき流れる貫通電流を検出す
るため該入力回路の電源電流を測定する電流測定手段と
を有し、該電流測定手段で該貫通電流を検出したとき該
入力電圧可変手段が供給する入力電圧を閾値電圧とする
よう構成する。
測定方法に関し、 測定が簡単で、かつ、バイポーラコンプリメンタリ−Ｍ
Ｏ３回路の閾値電圧も測定できることを目的とし、 半導体集積回路の入力回路の閾値電圧を測定する半導体
集積回路の閾値電圧測定方法において、該入力回路に供
給する入力電圧を可変する入力電圧可変手段と、該入力
回路の出力信号か反転するとき流れる貫通電流を検出す
るため該入力回路の電源電流を測定する電流測定手段と
を有し、該電流測定手段で該貫通電流を検出したとき該
入力電圧可変手段が供給する入力電圧を閾値電圧とする
よう構成する。
本発明は半導体集積回路の閾値電圧測定方法に関し、半
導体集積回路の入力回路の閾値電圧を測定する閾値電圧
測定方法に関する。
導体集積回路の入力回路の閾値電圧を測定する閾値電圧
測定方法に関する。
半導体集積回路の入力閾値電圧ｖｔｈは入力電圧を変化
させて出力電圧を検出することにより、第５図の如く、
出力電圧の変化点を求めて測定することかできる。
させて出力電圧を検出することにより、第５図の如く、
出力電圧の変化点を求めて測定することかできる。
しかし、半導体集積回路では入力電圧を印加する入力端
子と出力電圧を検出する出力端子とのパス間に多（の回
路か存在し、このパス間の全ての回路を活性化するため
には制御か複雑で実用的ではない。
子と出力電圧を検出する出力端子とのパス間に多（の回
路か存在し、このパス間の全ての回路を活性化するため
には制御か複雑で実用的ではない。
このため、第６図（Ａ）に示す如きローパワー・トラン
ジスタ・トランジスタ・ロジック（ＬＳ−ＴＴＬ）の入
力回路では、入力電圧を変化させて第６図（Ｂ）に示す
如き入力電流の変化点を検出して閾値電圧ｖｔｈを測定
することか行なわれている。
ジスタ・トランジスタ・ロジック（ＬＳ−ＴＴＬ）の入
力回路では、入力電圧を変化させて第６図（Ｂ）に示す
如き入力電流の変化点を検出して閾値電圧ｖｔｈを測定
することか行なわれている。
第６図（Ａ）の入力回路ではＮＰＮ型ショットキークラ
ンプドトランジスタＱ、かオンのとき抵抗Ｒ３よりトラ
ンジスタＱ、のベース電流か流れ、トランジスタＱ１か
オフのとき抵抗Ｒ１を流れる電流か入力端子１０側へ流
れるため、閾値ｖｔｈて電流変化が表われる。
ンプドトランジスタＱ、かオンのとき抵抗Ｒ３よりトラ
ンジスタＱ、のベース電流か流れ、トランジスタＱ１か
オフのとき抵抗Ｒ１を流れる電流か入力端子１０側へ流
れるため、閾値ｖｔｈて電流変化が表われる。
しかし、第７図（Ａ）に示すバイポーラ・コンプリメン
タリ−ＭＯＳ （Ｂ ｉ−ＣＭＯ３）の入力回路では、
ＰＮＰ型トランジスタＱ１゜のベース電流か入力端子２
０側へ流れるため、入力電圧を変化させても入力電流は
第７図（Ｂ）に示す如くリニアに変化して閾値電圧ｖｔ
ｈを測定てきないという問題かあった。
タリ−ＭＯＳ （Ｂ ｉ−ＣＭＯ３）の入力回路では、
ＰＮＰ型トランジスタＱ１゜のベース電流か入力端子２
０側へ流れるため、入力電圧を変化させても入力電流は
第７図（Ｂ）に示す如くリニアに変化して閾値電圧ｖｔ
ｈを測定てきないという問題かあった。
本発明は上記の点に鑑みなされたものて、測定か簡単て
、かつ閾値電圧で入力電流か変化しない回路の閾値電圧
も測定できる半導体集積回路の閾値電圧測定方法を提供
することを目的とする。
、かつ閾値電圧で入力電流か変化しない回路の閾値電圧
も測定できる半導体集積回路の閾値電圧測定方法を提供
することを目的とする。
第１図は本発明の原理図を示す。
同図中、入力電圧可変手段ｌは、半導体集積回路２の入
力回路３に供給する入力電圧を可変する。
力回路３に供給する入力電圧を可変する。
電流測定手段４は、入力回路３の出力信号か反転すると
き流れる貫通電流を検出するため入力回路３の電源電流
を測定する。
き流れる貫通電流を検出するため入力回路３の電源電流
を測定する。
電流測定手段４で貫通電流を検出したとき入力電圧可変
手段１が供給する入力電圧を閾値電圧とする。
手段１が供給する入力電圧を閾値電圧とする。
本発明においては、入力電圧を可変して入力回路３に貫
通電流が流れたことを電流測定手段で検出したとき、そ
の入力電圧を閾値電圧とするため、入力回路３の出力す
る信号が供給される後続回路５を活性化する必要がなく
、測定のための制御か簡単で済み、Ｂｉ−ＣＭＯ３回路
の如き閾値電圧で入力電流か変化しない回路も閾値電圧
を測定することがてきる。
通電流が流れたことを電流測定手段で検出したとき、そ
の入力電圧を閾値電圧とするため、入力回路３の出力す
る信号が供給される後続回路５を活性化する必要がなく
、測定のための制御か簡単で済み、Ｂｉ−ＣＭＯ３回路
の如き閾値電圧で入力電流か変化しない回路も閾値電圧
を測定することがてきる。
第２図は本発明方法の一実施例の回路構成図を示す。
第２図において、Ｂｉ−ＣＭＯ３の入力回路２１の入力
端子２０には直流電源２２より入力電圧Ｖｉｎか印加さ
れる。また、入力回路２１には電源Ｖｃｃが電流計２３
を通して供給される。
端子２０には直流電源２２より入力電圧Ｖｉｎか印加さ
れる。また、入力回路２１には電源Ｖｃｃが電流計２３
を通して供給される。
ここで、入力電圧Ｖｉｎか例えばＬレベルの場合にはＰ
ＮＰ型トランジスタＱ１゜はオンでＰチャンネルＭＯＳ
トランジスタＰ、がオン、ＮチャンネルＭＯ３）ランジ
スタＮ１がオフて端子２４の出力電圧はＨレベルである
。
ＮＰ型トランジスタＱ１゜はオンでＰチャンネルＭＯＳ
トランジスタＰ、がオン、ＮチャンネルＭＯ３）ランジ
スタＮ１がオフて端子２４の出力電圧はＨレベルである
。
この後入力電圧Ｖｉｎを第３図（Ｂ）に示す如く上昇さ
せるとトランジスタＱ ＩＱはオンからオフに転し、こ
のときトランジスタＰ、か完全にオフする以前にトラン
ジスタＮ１かオンして第３図（Ａ）に示す如く、電源ｖ
−ＣＣからグランドＧＮＤに貫通電流か流れ、この後ト
ランジスタＰ、かオフ、トランジスタＮ１かオンとなっ
て端子２４の出力電圧はＬレベルとなる。
せるとトランジスタＱ ＩＱはオンからオフに転し、こ
のときトランジスタＰ、か完全にオフする以前にトラン
ジスタＮ１かオンして第３図（Ａ）に示す如く、電源ｖ
−ＣＣからグランドＧＮＤに貫通電流か流れ、この後ト
ランジスタＰ、かオフ、トランジスタＮ１かオンとなっ
て端子２４の出力電圧はＬレベルとなる。
つまり、電流計２３で上記貫通電流を検出したときの入
力電圧Ｖｉｎか閾値電圧ｖｔｈである。
力電圧Ｖｉｎか閾値電圧ｖｔｈである。
第４図は本発明方法の他の実施例の回路構成図を示す。
第４図において、ＬＳ−ＴＴＬの入力回路１１の入力端
子ｌＯには直流電源２２より入力電圧Ｖｉｎか印加され
る。また入力回路１１には電源Ｖｃｃが電流計２３を通
して供給される。
子ｌＯには直流電源２２より入力電圧Ｖｉｎか印加され
る。また入力回路１１には電源Ｖｃｃが電流計２３を通
して供給される。
ここで、入力電圧Ｖｉｎが例えばＬレベルの場合にはＮ
ＰＮショットキークランプドトランジスタＱ、はオンで
トーテムポール出力部のＮＰＮ型トランジスタＱ、かオ
ン、トーテムポール出力部のＮＰＮショットキークラン
プドトランジスタＱ。
ＰＮショットキークランプドトランジスタＱ、はオンで
トーテムポール出力部のＮＰＮ型トランジスタＱ、かオ
ン、トーテムポール出力部のＮＰＮショットキークラン
プドトランジスタＱ。
かオフて端子１４の出力電圧はＨレベルである。
この後入力電圧Ｖｉｎを上昇させるとトランジスタＱ１
はオンからオフに転じ、このときトランジスタＱ２が完
全にオフする以前にトランジスタＱ３かオンして電源Ｖ
ｃｃからグランドＧＮＤに貫通電流が流れ、この後トラ
ンジスタＱ２かオフ、トランジスタＱ、かオンとなって
端子１４の出力電圧はＬレベルとなる。
はオンからオフに転じ、このときトランジスタＱ２が完
全にオフする以前にトランジスタＱ３かオンして電源Ｖ
ｃｃからグランドＧＮＤに貫通電流が流れ、この後トラ
ンジスタＱ２かオフ、トランジスタＱ、かオンとなって
端子１４の出力電圧はＬレベルとなる。
つまり、電流計２３て上記貫通電流を検出したときの入
力電圧Ｖｉｎか閾値電圧ｖｔｈである。
力電圧Ｖｉｎか閾値電圧ｖｔｈである。
このように、入力電圧を可変して入力回路１１゜２Ｉに
貫通電流か流れたことを電流計２３で検出したとき、そ
の入力電圧を閾値電圧とするため、入力回路ＩＩ、２１
の出力する信号か供給される後続回路を活性化する必要
かなく、測定のための制圓か簡単て済み、Ｂｉ−ＣＭＯ
３の入力回路２１の如き閾値電圧で入力電流か変化しな
い回路も閾値電圧を測定することかできる。
貫通電流か流れたことを電流計２３で検出したとき、そ
の入力電圧を閾値電圧とするため、入力回路ＩＩ、２１
の出力する信号か供給される後続回路を活性化する必要
かなく、測定のための制圓か簡単て済み、Ｂｉ−ＣＭＯ
３の入力回路２１の如き閾値電圧で入力電流か変化しな
い回路も閾値電圧を測定することかできる。
上述の如く、本発明の半導体集積回路の閾値電圧測定方
法によれば、測定が簡単て、且つ閾値電圧で入力電流が
変化しない回路の閾値電圧も測定でき、実用上きわめて
存用である。
法によれば、測定が簡単て、且つ閾値電圧で入力電流が
変化しない回路の閾値電圧も測定でき、実用上きわめて
存用である。
第１図は本発明方法の原理図、
第２図、第４図夫々は本発明方法の各実施例の回路構成
図、 第３図は本発明方法を説明するための特性図、第５図は
従来方法を説明するための特性図、第６図、第７図は従
来方法の各側を説明するための回路図及び特性図である
。 図において、 ｌは入力電圧可変手段、 ２は半導体集積回路、 ３．１１．２１は入力回路、 ４は電流測定手段、 ２２は直流電源、 ２３は電流計 を示す。 本発明の原理図 第１図 本発明方法の回路構成図 第２図 ｖｔｈ 本発明方法を説明するだめの特性図 第３図 本発明方法の回路構成図 従来方法を説明するだめの特性図 Ｊｌ！５ 図 ｉｎ 第６図
図、 第３図は本発明方法を説明するための特性図、第５図は
従来方法を説明するための特性図、第６図、第７図は従
来方法の各側を説明するための回路図及び特性図である
。 図において、 ｌは入力電圧可変手段、 ２は半導体集積回路、 ３．１１．２１は入力回路、 ４は電流測定手段、 ２２は直流電源、 ２３は電流計 を示す。 本発明の原理図 第１図 本発明方法の回路構成図 第２図 ｖｔｈ 本発明方法を説明するだめの特性図 第３図 本発明方法の回路構成図 従来方法を説明するだめの特性図 Ｊｌ！５ 図 ｉｎ 第６図
Claims (1)
- 【特許請求の範囲】 半導体集積回路（２）の入力回路（３）の閾値電圧を測
定する半導体集積回路の閾値電圧測定方法において、 該入力回路（３）に供給する入力電圧を可変する入力電
圧可変手段（１１）と、 該入力回路（３）の出力信号が反転するとき流れる貫通
電流を検出するため該入力回路の電源電流を測定する電
流測定手段（４）とを有し、該電流測定手段（４）で該
貫通電流を検出したとき該入力電圧可変手段（１）が供
給する入力電圧を閾値電圧とすることを特徴とする半導
体集積回路の閾値電圧測定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2324108A JPH04194677A (ja) | 1990-11-27 | 1990-11-27 | 半導体集積回路の閾値電圧測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2324108A JPH04194677A (ja) | 1990-11-27 | 1990-11-27 | 半導体集積回路の閾値電圧測定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04194677A true JPH04194677A (ja) | 1992-07-14 |
Family
ID=18162250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2324108A Pending JPH04194677A (ja) | 1990-11-27 | 1990-11-27 | 半導体集積回路の閾値電圧測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04194677A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5633599A (en) * | 1994-07-29 | 1997-05-27 | Nec Corporation | Semiconductor integrated circuit with a test circuit for input buffer threshold |
| JP2010010193A (ja) * | 2008-06-24 | 2010-01-14 | Oki Semiconductor Co Ltd | 半導体装置及び半導体装置の入力回路の閾値の測定方法 |
-
1990
- 1990-11-27 JP JP2324108A patent/JPH04194677A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5633599A (en) * | 1994-07-29 | 1997-05-27 | Nec Corporation | Semiconductor integrated circuit with a test circuit for input buffer threshold |
| JP2010010193A (ja) * | 2008-06-24 | 2010-01-14 | Oki Semiconductor Co Ltd | 半導体装置及び半導体装置の入力回路の閾値の測定方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5191235A (en) | Semiconductor integrated circuit device having substrate potential detection circuit | |
| US5440254A (en) | Accurate low voltage detect circuit | |
| EP0733959B1 (en) | Circuit for generating a reference voltage and detecting an undervoltage of a supply voltage and corresponding method | |
| US5004970A (en) | Device and a process for detecting current flow in a MOS transistor | |
| US20020125942A1 (en) | Comparator circuit | |
| JP2001124804A (ja) | 電流検出装置 | |
| JPH03262209A (ja) | 電流検出回路 | |
| US4701639A (en) | Threshold detector circuit and method | |
| JPH04194677A (ja) | 半導体集積回路の閾値電圧測定方法 | |
| JP2003124811A (ja) | クランプ回路 | |
| JP3680513B2 (ja) | 電流検出回路 | |
| JPH02249976A (ja) | Ｍｏｓトランジスタの出力電流検出回路 | |
| JPH03214808A (ja) | 電圧比較回路 | |
| JP2003043075A (ja) | 電流検出回路 | |
| US11762407B1 (en) | Signal processing apparatus and control method | |
| JPH04253417A (ja) | レベルシフト回路 | |
| JPS63186462A (ja) | 半導体集積回路 | |
| JPH04326074A (ja) | スレッショルド電圧の測定方法 | |
| JPH03229314A (ja) | 電力用半導体装置 | |
| JPS6027967Y2 (ja) | 電圧検出装置 | |
| JPH03211472A (ja) | 電源電圧検出回路 | |
| JPS62171217A (ja) | シユミツトトリガ回路 | |
| JPH04106769U (ja) | 電流検出回路 | |
| JPH04145375A (ja) | 電源電圧降下検出回路 | |
| JPH0216293Y2 (ja) |