JPH04145375A - 電源電圧降下検出回路 - Google Patents
電源電圧降下検出回路Info
- Publication number
- JPH04145375A JPH04145375A JP2268967A JP26896790A JPH04145375A JP H04145375 A JPH04145375 A JP H04145375A JP 2268967 A JP2268967 A JP 2268967A JP 26896790 A JP26896790 A JP 26896790A JP H04145375 A JPH04145375 A JP H04145375A
- Authority
- JP
- Japan
- Prior art keywords
- output
- reference voltage
- comparator
- power supply
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 18
- 230000005540 biological transmission Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電源電圧降下発生回路に関し、特に半導体集積
回路構成の該回路に関する。
回路構成の該回路に関する。
従来のこの種の電源電圧降下検出回路としては、第２図
の様になっており、ダイオード３３と抵抗３２との直列
体と、抵抗３０，３ｊの直列体とが、電源と接地との間
に接続されており、それぞれの共通接続点を（−）入力
、（＋）入力とするコンパレータ３４を設け、この出力
を出力端子トシテいる。コンパレータ３４の（＋）個入
力は電源を抵抗分割しているため、電源電圧に比例して
」−昇または下降１−る。一方コンパＩノータ３４の（
−）個入力は、ダイオード３３の順方向電圧を用いてい
るため、フンパレ・−タ３４の（＋）個入力の様に、Ｎ
源電圧に比例して変化せず、２次曲線に近い状態で変化
する。そのため、第３図に於けるＡ点にて、コンパレー
タ３４の（＋）個入力と（−）個入力の値の大小が逆転
する。
の様になっており、ダイオード３３と抵抗３２との直列
体と、抵抗３０，３ｊの直列体とが、電源と接地との間
に接続されており、それぞれの共通接続点を（−）入力
、（＋）入力とするコンパレータ３４を設け、この出力
を出力端子トシテいる。コンパレータ３４の（＋）個入
力は電源を抵抗分割しているため、電源電圧に比例して
」−昇または下降１−る。一方コンパＩノータ３４の（
−）個入力は、ダイオード３３の順方向電圧を用いてい
るため、フンパレ・−タ３４の（＋）個入力の様に、Ｎ
源電圧に比例して変化せず、２次曲線に近い状態で変化
する。そのため、第３図に於けるＡ点にて、コンパレー
タ３４の（＋）個入力と（−）個入力の値の大小が逆転
する。
以上述へたように、本従来例では、ＩＥ電源電圧第３図
のＡ点に対応する点より」二がっているときは、コンパ
レータ３４の出力は“Ｌ″であり、Ａ点に対応する点よ
り下がると、“Ｈ”に変化する。
のＡ点に対応する点より」二がっているときは、コンパ
レータ３４の出力は“Ｌ″であり、Ａ点に対応する点よ
り下がると、“Ｈ”に変化する。
前述した従来の電源電圧降下検出回路は、パラメータの
ばらつき、温度変化により、検出電圧が変化して１〜ま
い、動作の安定性に欠けるといった欠点を持つ。
ばらつき、温度変化により、検出電圧が変化して１〜ま
い、動作の安定性に欠けるといった欠点を持つ。
この問題点について、第３図も用いて説明する。コンパ
レータ３４の（＋）個入力は、１［源電圧を抵抗分割し
ているので、電源電圧に比例して上昇する（第３図内の
（＋）入力側の電位）。
レータ３４の（＋）個入力は、１［源電圧を抵抗分割し
ているので、電源電圧に比例して上昇する（第３図内の
（＋）入力側の電位）。
この場合、集積回路に内蔵した場合、抵抗の相対精度は
比較的良くとれるため、（＋）入力側の電位は、変動が
少ない。他方、コンパレータ３４の（−）個入力は、ダ
イオード３３のＶＦ （Ｉ順方向電圧）を用いており、
このダイオードに流入する電流を抵抗３２で制限してい
る方式をとっている都合上、ダイオード３３のＶＦ＋抵
抗値のばらつき、温度変動の影響を受けてしまう。例え
ば、ダイオード３３のＶ２の温度変動のみを考慮した場
合を以下に考えてみる。ダイオード３３のＶｐの温度に
よるばらつきは一般的に−２ｍ Ｖ ／ ”Ｃ程度とい
われている。動作温度範囲内を１００℃とした場合、−
２ｍＶＸＸＯＯでニー０．２Ｖとなる。
比較的良くとれるため、（＋）入力側の電位は、変動が
少ない。他方、コンパレータ３４の（−）個入力は、ダ
イオード３３のＶＦ （Ｉ順方向電圧）を用いており、
このダイオードに流入する電流を抵抗３２で制限してい
る方式をとっている都合上、ダイオード３３のＶＦ＋抵
抗値のばらつき、温度変動の影響を受けてしまう。例え
ば、ダイオード３３のＶ２の温度変動のみを考慮した場
合を以下に考えてみる。ダイオード３３のＶｐの温度に
よるばらつきは一般的に−２ｍ Ｖ ／ ”Ｃ程度とい
われている。動作温度範囲内を１００℃とした場合、−
２ｍＶＸＸＯＯでニー０．２Ｖとなる。
ここで、−射的にこの回路を考えた場合、ｖＦの値が小
さいため、コンパレータ３４の入力電圧範囲を１／２Ｖ
ＤＤ付近とした場合、ダイオード３３を５段位の絣積み
にするか又は（＋）側の入力の抵抗分割比を１：４にし
て、電源電圧の１１５程度の電位が、第３図のＡ点にな
る様工夫する。
さいため、コンパレータ３４の入力電圧範囲を１／２Ｖ
ＤＤ付近とした場合、ダイオード３３を５段位の絣積み
にするか又は（＋）側の入力の抵抗分割比を１：４にし
て、電源電圧の１１５程度の電位が、第３図のＡ点にな
る様工夫する。
そのため、ダイオード３３のＶｐの変動が０．２Ｖにも
拘らず検出電圧としては５倍の１．ＯＶになってしまう
。この様に、ダイオード３３の■、の温度変化を考えた
だけでも、これ程検出電圧は変動してしまうものである
。更にダイオード３３に直列に接続されている抵抗のば
らつきも考慮した場合、変動は大きくなってしまう。
拘らず検出電圧としては５倍の１．ＯＶになってしまう
。この様に、ダイオード３３の■、の温度変化を考えた
だけでも、これ程検出電圧は変動してしまうものである
。更にダイオード３３に直列に接続されている抵抗のば
らつきも考慮した場合、変動は大きくなってしまう。
以上のように、従来例では、ダイオード、抵抗の温度に
よる変動、工程のばらつきが原因で、検出電圧が変化す
るといった欠点を持つ。
よる変動、工程のばらつきが原因で、検出電圧が変化す
るといった欠点を持つ。
本発明の目的は、前記欠点を解決し、一定の検出電圧で
動作するようにした電源電圧降下検出回路を提供するこ
とにある。
動作するようにした電源電圧降下検出回路を提供するこ
とにある。
本発明の電源電圧降下検出回路の構成は、データ端子と
、クロック端子と、リセット端子と、出力端子と、Ｎ個
の基準電圧発生回路を含む第１の基準電圧発生回路群と
、Ｎ個のスイッチを含む第１のスイッチ群と、２個の基
準電圧発生回路を含む第２の基準電圧発生回路群と、２
個のスイッチを含む第２のスイッチ群と、コンパレータ
と、Ｒ−・Ｓラッチと、インバータと、オアゲートと、
シフトレジスタとを備え、前記第１のスイッチ群の入力
は、前記第１の基準電圧発生回路群の出力と各々接続さ
れており、前記第１のスイッチ群の出力は共通に接続さ
れて前記フンパレータの＋側の入力に接続されており、
前記第１のスイッチ群のスイッチ信号は、各々前記シフ
トレジスタの出力と接続されており、前記第２のスイッ
チ群の入力は、前記第２の基準電圧発生回路群の出力と
各々接続されており、前記第２のスイッチ群の出力は共
通に接続されて前記コンパレータの一側の入力に接続さ
れており、前記Ｓ−Ｒラッチはセット入力側が前記コン
パレータの出力及び前記出力端子に接続され、リセット
入力側が前記リセット端子に接続されており、前記第２
のスイッチ群のスイッチ信号は各々前記Ｒ−Ｓラッチの
出力、前記Ｒ−Ｓラッチの出力を入力とする前記インバ
ータの出力と接続され、前記シフトレジスタには、前記
データ端子、前記リセット端子、前記Ｒ−Ｓラッチの出
力と前記クロック端子のクロック端子とを入力とする前
記オアゲートの出力からの各信号が印加されていること
を特徴とする。
、クロック端子と、リセット端子と、出力端子と、Ｎ個
の基準電圧発生回路を含む第１の基準電圧発生回路群と
、Ｎ個のスイッチを含む第１のスイッチ群と、２個の基
準電圧発生回路を含む第２の基準電圧発生回路群と、２
個のスイッチを含む第２のスイッチ群と、コンパレータ
と、Ｒ−・Ｓラッチと、インバータと、オアゲートと、
シフトレジスタとを備え、前記第１のスイッチ群の入力
は、前記第１の基準電圧発生回路群の出力と各々接続さ
れており、前記第１のスイッチ群の出力は共通に接続さ
れて前記フンパレータの＋側の入力に接続されており、
前記第１のスイッチ群のスイッチ信号は、各々前記シフ
トレジスタの出力と接続されており、前記第２のスイッ
チ群の入力は、前記第２の基準電圧発生回路群の出力と
各々接続されており、前記第２のスイッチ群の出力は共
通に接続されて前記コンパレータの一側の入力に接続さ
れており、前記Ｓ−Ｒラッチはセット入力側が前記コン
パレータの出力及び前記出力端子に接続され、リセット
入力側が前記リセット端子に接続されており、前記第２
のスイッチ群のスイッチ信号は各々前記Ｒ−Ｓラッチの
出力、前記Ｒ−Ｓラッチの出力を入力とする前記インバ
ータの出力と接続され、前記シフトレジスタには、前記
データ端子、前記リセット端子、前記Ｒ−Ｓラッチの出
力と前記クロック端子のクロック端子とを入力とする前
記オアゲートの出力からの各信号が印加されていること
を特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の電源電圧降下検出回路を示
す回路図である。第１図において、本実施例は、抵抗４
０とダイオード４１で構成されている第１の基準電圧発
生回路１．同様な抵抗とダイオードで構成されている第
２の基準電圧発生回路２．抵抗とダイオードで構成され
ている第Ｎの基準電圧発生回路３．第１のスイッチ４．
第２のスイッチ５．第Ｎのスイッチ６、抵抗７．抵抗８
、抵抗９．スイッチ１０．スイッチ１１．コンパレータ
１２．Ｒ−Ｓラッチ１３．インバータ１４、出力端子１
５．データ端子１６．クロック端子１７．リセット端子
１８．オアゲート１９．シフトレジスタ２ｏとを含み、
構成される。
す回路図である。第１図において、本実施例は、抵抗４
０とダイオード４１で構成されている第１の基準電圧発
生回路１．同様な抵抗とダイオードで構成されている第
２の基準電圧発生回路２．抵抗とダイオードで構成され
ている第Ｎの基準電圧発生回路３．第１のスイッチ４．
第２のスイッチ５．第Ｎのスイッチ６、抵抗７．抵抗８
、抵抗９．スイッチ１０．スイッチ１１．コンパレータ
１２．Ｒ−Ｓラッチ１３．インバータ１４、出力端子１
５．データ端子１６．クロック端子１７．リセット端子
１８．オアゲート１９．シフトレジスタ２ｏとを含み、
構成される。
ここで、第１の基準電圧発生回路１は抵抗４０とダイオ
ード４１で構成されており、ダイオード４１のカソード
側は接地されており、アノード側は第１の基準電圧発生
回路１の出力及び他方が電源と接続されている抵抗と接
続されており、第２の基準電圧発生回路２．第Ｎの基準
電圧発生回路３も同様の構成となっている。これらＮ個
の基準電圧発生回路の出力は、それぞれ出力が共通に接
続されており、コンパレータ１２の（＋）側入力と接続
されており、そのスイッチ信号はシフトレジスタ２０の
Ｎ個の出力とそれぞれ接続されている。第１のスイッチ
４．第２のスイッチ５．第Ｎのスイッチ６の合計Ｎ個の
・スイッチの入力と接続されており、スイッチ信号がＲ
−Ｓラッチ１３の出力を入力とするインバータ１４の出
力と接続されており漏入力の他端が電源と接続されてい
る抵抗７．及び他端がそのスイッチ信号がＲ−Ｓラッチ
１３の出力と接続されているスイッチ１１の入力及び他
端が接地されている抵抗９と接続されている抵抗８と接
続されているスイッチ１０の出力とスイッチェ１の出力
は共通に接続され、その出力が出力端子１５とＲ−Ｓス
イッチ１３のセット入力に接続されているコンパレータ
１２の（−）側入力と接続され、データ端子１６はシフ
トレジスタ２０のデータ入力、クロック端子１７がもう
一方の入力がＲ’−’Ｓラッチ１３の出力と接続され、
その出力はシフトレジスタ２０のクロック入力に接続さ
れている２人力オアエ９の入力と接続され、リセット端
子１８はシフトレジスタ２０のリセット信号及びＲ−Ｓ
ラッチ１３のリセット入力に接続されている。
ード４１で構成されており、ダイオード４１のカソード
側は接地されており、アノード側は第１の基準電圧発生
回路１の出力及び他方が電源と接続されている抵抗と接
続されており、第２の基準電圧発生回路２．第Ｎの基準
電圧発生回路３も同様の構成となっている。これらＮ個
の基準電圧発生回路の出力は、それぞれ出力が共通に接
続されており、コンパレータ１２の（＋）側入力と接続
されており、そのスイッチ信号はシフトレジスタ２０の
Ｎ個の出力とそれぞれ接続されている。第１のスイッチ
４．第２のスイッチ５．第Ｎのスイッチ６の合計Ｎ個の
・スイッチの入力と接続されており、スイッチ信号がＲ
−Ｓラッチ１３の出力を入力とするインバータ１４の出
力と接続されており漏入力の他端が電源と接続されてい
る抵抗７．及び他端がそのスイッチ信号がＲ−Ｓラッチ
１３の出力と接続されているスイッチ１１の入力及び他
端が接地されている抵抗９と接続されている抵抗８と接
続されているスイッチ１０の出力とスイッチェ１の出力
は共通に接続され、その出力が出力端子１５とＲ−Ｓス
イッチ１３のセット入力に接続されているコンパレータ
１２の（−）側入力と接続され、データ端子１６はシフ
トレジスタ２０のデータ入力、クロック端子１７がもう
一方の入力がＲ’−’Ｓラッチ１３の出力と接続され、
その出力はシフトレジスタ２０のクロック入力に接続さ
れている２人力オアエ９の入力と接続され、リセット端
子１８はシフトレジスタ２０のリセット信号及びＲ−Ｓ
ラッチ１３のリセット入力に接続されている。
電源投入後、最初リセット端子１８よりリセットパルス
がかかる事により、・シフトレジスタ２０、Ｒ−Ｓラッ
チ１３にリセットかががる。
がかかる事により、・シフトレジスタ２０、Ｒ−Ｓラッ
チ１３にリセットかががる。
その後、データ端子１６よりパルスが入力され、クロッ
ク端子１７より入力されるクロックに同期して、シフト
レジスタ２ｏの出力が次々とアクティブになっていく。
ク端子１７より入力されるクロックに同期して、シフト
レジスタ２ｏの出力が次々とアクティブになっていく。
シフトレジスタ２０の出カバそれぞれ第１のスイッチ４
．第２のスイッチ５゜第Ｎのスイッチθのスイッチ入力
に接続されている。即ち、合計Ｎ個のスイッチが次々と
オンする事により、コンパレータ１２の（＋）側入力は
、Ｎ個の基準電圧発生回路の出力が次々と入力される事
になる。最初にオンするスイッチにより接続される基準
電圧の出力をコンパレータ１２のフンバレート電圧より
低くなる様設定し、順番に高い電圧が印加されていく様
に、設定しておくと、基準電圧がある電圧（Ｖ、として
おく）に達した時点でコンパレータ１２の出力が“Ｌ”
から“Ｌ″になる。このとき、Ｒ−Ｓラッチ１３は、リ
セットよりセット状態になり、次はリセット端子１８か
らのリセットパルスが入らない限り、状態は変化しない
。ＲＳラッチがセット状態になる事により、Ｒ−Ｓラッ
チ１３の出力は“Ｌ″から“Ｌ″になり、スイッチ１１
がオン状態からオフ状態になる。それと同時に、Ｒ−Ｓ
ラッチ１３の反転信号が出力されるインバータ１４の出
力は、Ｈ”から“Ｌ″に変わるので、スイッチ１０はオ
フ状態からオン状態になる。そのため、コンパレータ１
２の出力は ｕＨ”から再び“Ｌ”になってしまう。
．第２のスイッチ５゜第Ｎのスイッチθのスイッチ入力
に接続されている。即ち、合計Ｎ個のスイッチが次々と
オンする事により、コンパレータ１２の（＋）側入力は
、Ｎ個の基準電圧発生回路の出力が次々と入力される事
になる。最初にオンするスイッチにより接続される基準
電圧の出力をコンパレータ１２のフンバレート電圧より
低くなる様設定し、順番に高い電圧が印加されていく様
に、設定しておくと、基準電圧がある電圧（Ｖ、として
おく）に達した時点でコンパレータ１２の出力が“Ｌ”
から“Ｌ″になる。このとき、Ｒ−Ｓラッチ１３は、リ
セットよりセット状態になり、次はリセット端子１８か
らのリセットパルスが入らない限り、状態は変化しない
。ＲＳラッチがセット状態になる事により、Ｒ−Ｓラッ
チ１３の出力は“Ｌ″から“Ｌ″になり、スイッチ１１
がオン状態からオフ状態になる。それと同時に、Ｒ−Ｓ
ラッチ１３の反転信号が出力されるインバータ１４の出
力は、Ｈ”から“Ｌ″に変わるので、スイッチ１０はオ
フ状態からオン状態になる。そのため、コンパレータ１
２の出力は ｕＨ”から再び“Ｌ”になってしまう。
次に電源電圧が降下してきて、あるレベル（ＶＤ！ｉ丁
とする）に達すると、コンパレータエ２の出力は“Ｌ″
から“Ｈ”になる。このとき、電源電圧降下が検出され
た蓼になる。このとき以下の関係式が成立する。
とする）に達すると、コンパレータエ２の出力は“Ｌ″
から“Ｈ”になる。このとき、電源電圧降下が検出され
た蓼になる。このとき以下の関係式が成立する。
Ｖｘ−Δ”＝ ＋ ＋−
２３Ｖｏｏ ”’（ｔ）
Ｖ ｘ ＝＋ ” ＋ Ｖ ＤＥＴ ”・（２
）Δ”＝ ＋ ”、、 ＶＤ、。
）Δ”＝ ＋ ”、、 ＶＤ、。
１２コ
Ｌコ１テ弓７Ｖｏｏ・・・（３）
但し、＊ＲｔｒＲｔｐＲ３は、それぞ基準電圧発生回路
１，２．３内の抵抗の抵抗値である。
１，２．３内の抵抗の抵抗値である。
ここでΔＸは、最初スイッチ１１がオンしていた時のコ
ンパレータ１２の（−）入力のレベルとコンパレータ１
２の出力が“Ｌ”からＨ”になった時のコンパレータ１
２の（＋）入力のレベルの差分を示す。この値が小さい
程、ＶＤｌ！アが精度良く設定できる事になる。逆に、
基準電圧発生回路の個数を増し、コンパレータ１２の（
＋）入力に入力されるレベルを細かいステップにする程
、精度の良い回路を先る蓼が可能である。
ンパレータ１２の（−）入力のレベルとコンパレータ１
２の出力が“Ｌ”からＨ”になった時のコンパレータ１
２の（＋）入力のレベルの差分を示す。この値が小さい
程、ＶＤｌ！アが精度良く設定できる事になる。逆に、
基準電圧発生回路の個数を増し、コンパレータ１２の（
＋）入力に入力されるレベルを細かいステップにする程
、精度の良い回路を先る蓼が可能である。
前述した従来の電源電圧降下検出回路は、回路を形成す
る際に電源検出電圧を決めるのに対し、本実施例は電源
投入毎に電源検出電圧を自動的に測定して決定する蓼が
できる。
る際に電源検出電圧を決めるのに対し、本実施例は電源
投入毎に電源検出電圧を自動的に測定して決定する蓼が
できる。
第４図は本発明の他の実施例の回路図である。
第４図において、本実施例では、前記一実施例とは基準
電圧発生回路の異なる票が特徴である。
電圧発生回路の異なる票が特徴である。
基準電圧発生回路２１は、Ｐ型ＭＯ３）ランジスタ及び
Ｎ型ＭＯ８）ランジスタで構成されており、Ｐ型ＭＯ８
）ランジスタはソースが電源と接続され、ゲートが基準
電圧発生回路の出力及びドレイン、及びソースが接地さ
れており、そのゲート信号が共通に接続されているＮ型
ＭＯ８）ランジスタのドレインと接続されている。基準
電圧発生回路２２．２３も、同様に構成されている。そ
の他の部分は、前記一実施例と共通なのでここでは省略
する。
Ｎ型ＭＯ８）ランジスタで構成されており、Ｐ型ＭＯ８
）ランジスタはソースが電源と接続され、ゲートが基準
電圧発生回路の出力及びドレイン、及びソースが接地さ
れており、そのゲート信号が共通に接続されているＮ型
ＭＯ８）ランジスタのドレインと接続されている。基準
電圧発生回路２２．２３も、同様に構成されている。そ
の他の部分は、前記一実施例と共通なのでここでは省略
する。
本実施例では、Ｐ型ＭＯ８）ランジスタ、Ｎ型ＭＯＳト
ランジスタのサイズ比をいろいろ変える事により、基準
電圧発生回路の出力レベルを調整する事ができ、特に集
積回路内では、トランジスタの相対精度がよくとれるた
め、基準電圧発生回路の出力レベルは精度よく設計する
票ができる事が特徴である。
ランジスタのサイズ比をいろいろ変える事により、基準
電圧発生回路の出力レベルを調整する事ができ、特に集
積回路内では、トランジスタの相対精度がよくとれるた
め、基準電圧発生回路の出力レベルは精度よく設計する
票ができる事が特徴である。
本実施例では、プロセス上の理由からダイオードを構成
する蓼が困難な場合、または抵抗を用いるよりもトラン
ジスタを用いた方が面積が小さくなり、コストが安くな
る場合等に特に効果がある。
する蓼が困難な場合、または抵抗を用いるよりもトラン
ジスタを用いた方が面積が小さくなり、コストが安くな
る場合等に特に効果がある。
以上説明したように、本発明では、電源電圧検出レベル
を電源投入毎に設定するため、工程ばらつきや温度変化
などの要因による電源電圧検出レベルのばらつき、変動
を低く抑える効果があり、また検出レベルをどこまで精
に良く出す事ができるかについても、設計段階でトリミ
ングのステップの幅の設定の仕方により自由に変える事
ができるといった効果もある。
を電源投入毎に設定するため、工程ばらつきや温度変化
などの要因による電源電圧検出レベルのばらつき、変動
を低く抑える効果があり、また検出レベルをどこまで精
に良く出す事ができるかについても、設計段階でトリミ
ングのステップの幅の設定の仕方により自由に変える事
ができるといった効果もある。
第１図は本発明の一実施例の電源電圧降下検出回路の回
路図、第２図は従来例の回路図、第３図は第２図の従来
例の動作を示す特性図、第４図は本発明の他の実施例の
回路図である。 １．２．３・・・基準電圧発生回路、４，５．θ・・・
スイッチ、７，８．９・・・抵抗、 １０． ｌ
１ ・・・スイッチ、１２・・・コンパレータ、１３・
・・Ｒ−Ｓラッチ、１４・・・インバータ、１５・・・
出力端子、１６・・・データ端子、１７・・・クロック
端子、１８・・・リセット端子、１９・・・オアゲート
、２０・・・シフトレジスタ、２１，２２．２３・・・
基準電圧発生回路。
路図、第２図は従来例の回路図、第３図は第２図の従来
例の動作を示す特性図、第４図は本発明の他の実施例の
回路図である。 １．２．３・・・基準電圧発生回路、４，５．θ・・・
スイッチ、７，８．９・・・抵抗、 １０． ｌ
１ ・・・スイッチ、１２・・・コンパレータ、１３・
・・Ｒ−Ｓラッチ、１４・・・インバータ、１５・・・
出力端子、１６・・・データ端子、１７・・・クロック
端子、１８・・・リセット端子、１９・・・オアゲート
、２０・・・シフトレジスタ、２１，２２．２３・・・
基準電圧発生回路。
Claims (1)
- 【特許請求の範囲】 １、データ端子と、クロック端子と、リセット端子と、
出力端子と、Ｎ個の基準電圧発生回路を含む第１の基準
電圧発生回路群と、Ｎ個のスイッチを含む第１のスイッ
チ群と、２個の基準電圧発生回路を含む第２の基準電圧
発生回路群と、２個のスイッチを含む第２のスイッチ群
と、コンパレータと、Ｒ−Ｓラッチと、インバータと、
オアゲートと、シフトレジスタとを備え、前記第１のス
イッチ群の入力は、前記第１の基準電圧発生回路群の出
力と各々接続されており、前記第１のスイッチ群の出力
は共通に接続されて前記コンパレータの＋側の入力に接
続されており、前記第１のスイッチ群のスイッチ信号は
、各々前記シフトレジスタの出力と接続されており、前
記第２のスイッチ群の入力は、前記第２の基準電圧発生
回路群の出力と各々接続されており、前記第２のスイッ
チ群の出力は共通に接続されて前記コンパレータの−側
の入力に接続されており、前記Ｓ−Ｒラッチはセット入
力側が前記コンパレータの出力及び前記出力端子に接続
され、リセット入力側が前記リセット端子に接続されて
おり、前記第２のスイッチ群のスイッチ信号は各々前記
Ｒ−Ｓラッチの出力、前記Ｒ−Ｓラッチの出力を入力と
する前記インバータの出力と接続され、前記シフトレジ
スタには、前記データ端子、前記リセット端子、前記Ｒ
−Ｓラッチの出力と前記クロック端子のクロック信号と
を入力とする前記オアゲートの出力からの各信号が印加
されていることを特徴とする電源電圧降下検出回路。 ２、第１の基準電圧発生回路群は、ダイオードと抵抗と
で構成され、前記ダイオードのカソードが接地され、ア
ノードが他方が電源につながっている請求項１記載の電
源電圧降下検出回路。 ３、第１のスイッチ群のスイッチはトランスミッション
ゲートにて構成されている請求項１及び２記載の電源電
圧降下検出回路。 ４、第２の基準電圧発生回路群が、３個の抵抗の直列体
からなり、これら抵抗のうち中にある抵抗の両端が、各
々基準電圧出力となっている請求項１乃至３記載の電源
電圧降下検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2268967A JP2993091B2 (ja) | 1990-10-05 | 1990-10-05 | 電源電圧降下検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2268967A JP2993091B2 (ja) | 1990-10-05 | 1990-10-05 | 電源電圧降下検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04145375A true JPH04145375A (ja) | 1992-05-19 |
| JP2993091B2 JP2993091B2 (ja) | 1999-12-20 |
Family
ID=17465794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2268967A Expired - Lifetime JP2993091B2 (ja) | 1990-10-05 | 1990-10-05 | 電源電圧降下検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2993091B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997036181A1 (fr) * | 1996-03-26 | 1997-10-02 | Citizen Watch Co., Ltd. | Circuit de detection de la tension d'alimentation |
| JP2010210391A (ja) * | 2009-03-10 | 2010-09-24 | Yazaki Corp | 複数組電池の電圧測定装置 |
| US8643376B2 (en) | 2009-03-04 | 2014-02-04 | Yazaki Corporation | Voltage measuring apparatus of assembled battery |
-
1990
- 1990-10-05 JP JP2268967A patent/JP2993091B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997036181A1 (fr) * | 1996-03-26 | 1997-10-02 | Citizen Watch Co., Ltd. | Circuit de detection de la tension d'alimentation |
| US8643376B2 (en) | 2009-03-04 | 2014-02-04 | Yazaki Corporation | Voltage measuring apparatus of assembled battery |
| JP2010210391A (ja) * | 2009-03-10 | 2010-09-24 | Yazaki Corp | 複数組電池の電圧測定装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2993091B2 (ja) | 1999-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6437614B1 (en) | Low voltage reset circuit device that is not influenced by temperature and manufacturing process | |
| US7789558B2 (en) | Thermal sensing circuit using bandgap voltage reference generators without trimming circuitry | |
| US4448549A (en) | Temperature sensing device | |
| US6559629B1 (en) | Supply voltage monitor using bandgap device without feedback | |
| US5874851A (en) | Semiconductor integrated circuit having controllable threshold level | |
| US10591947B2 (en) | Power supply voltage monitoring circuit | |
| JPH02183126A (ja) | 温度閾値検知回路 | |
| US3988595A (en) | High-gain differential input comparator with emitter feedback input hysteresis | |
| EP3546956A1 (en) | Circuit for measuring a resistance | |
| WO1983000785A1 (en) | A high speed cmos comparator circuit | |
| US5341046A (en) | Threshold controlled input circuit for an integrated circuit | |
| JP3556482B2 (ja) | 定電圧発生回路 | |
| US9577661B2 (en) | Voltage-controlled oscillator and analog-digital converter | |
| JPH04145375A (ja) | 電源電圧降下検出回路 | |
| US6462598B1 (en) | Delay time control circuit | |
| US4424457A (en) | Voltage level detecting circuit | |
| USH802H (en) | Binary voltage level converter | |
| US3708695A (en) | High speed switch with complementary outputs | |
| JP2900521B2 (ja) | 基準電圧発生回路 | |
| JPH0668521B2 (ja) | 電源電圧検出回路 | |
| JP2772069B2 (ja) | 定電流回路 | |
| JPH03104412A (ja) | 遅延回路 | |
| JPS61144117A (ja) | Ｃｍｏｓ型シユミツトトリガ回路 | |
| JPH01190116A (ja) | 入力回路 | |
| SU714291A1 (ru) | Устройство сравнени |