JPH02249976A - Ｍｏｓトランジスタの出力電流検出回路 - Google Patents
Ｍｏｓトランジスタの出力電流検出回路Info
- Publication number
- JPH02249976A JPH02249976A JP7066389A JP7066389A JPH02249976A JP H02249976 A JPH02249976 A JP H02249976A JP 7066389 A JP7066389 A JP 7066389A JP 7066389 A JP7066389 A JP 7066389A JP H02249976 A JPH02249976 A JP H02249976A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- voltage
- output current
- circuit
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 24
- 230000003321 amplification Effects 0.000 abstract 1
- 238000003199 nucleic acid amplification method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Protection Of Static Devices (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、Ｍｏ８）−ランジスタの出力電流路出回路、
さらには電源と負荷の間に直列に接続されたＭＯＳトラ
ンジスタに流れる出力電流を検出するのに適用して有効
な技術に関するもので、例えば、パワーＭＯＳトランジ
スタを用いたパワー制御回路に利用して有効な技術に関
するものである。
さらには電源と負荷の間に直列に接続されたＭＯＳトラ
ンジスタに流れる出力電流を検出するのに適用して有効
な技術に関するもので、例えば、パワーＭＯＳトランジ
スタを用いたパワー制御回路に利用して有効な技術に関
するものである。
［従来の技術］
従来のこの種の回路としては、第３図に示すように、パ
ワー電源Ｖｄｄと負荷１との間に直列に介在するパワー
ＭＯＳトランジスタＭｎｌの出力電流工０を検出するた
めに、その出力電流工０の通電経路に電流検出用の分圧
抵抗（シャント抵抗あるいはセンシング抵抗などとも呼
ばれている）Ｒｓを直列に挿入し、この分圧抵抗Ｒｓの
両端に分圧される電圧（Ｉ ｏ Ｘ Ｒｓ ）を差動増
幅回路３で検出・増幅して出力するようにしたものがあ
った。このようにして得られる電流検出出力電圧ＶＳは
、例えば上記パワーＭＯＳトランジスタＭｎ１の導通制
御を行なう制御回路２に制御情報として与えられる。
ワー電源Ｖｄｄと負荷１との間に直列に介在するパワー
ＭＯＳトランジスタＭｎｌの出力電流工０を検出するた
めに、その出力電流工０の通電経路に電流検出用の分圧
抵抗（シャント抵抗あるいはセンシング抵抗などとも呼
ばれている）Ｒｓを直列に挿入し、この分圧抵抗Ｒｓの
両端に分圧される電圧（Ｉ ｏ Ｘ Ｒｓ ）を差動増
幅回路３で検出・増幅して出力するようにしたものがあ
った。このようにして得られる電流検出出力電圧ＶＳは
、例えば上記パワーＭＯＳトランジスタＭｎ１の導通制
御を行なう制御回路２に制御情報として与えられる。
また、第４図に示すように、パワーＭＯＳトランジスタ
Ｍｎｌのドレインを分割し、この分割ドレインに出力電
流Ｉｏの一部を分流させ、この分流電流Ｉｓを電流検出
用の分圧抵抗Ｒｓに流すことによって、上記出力電流Ｉ
ｏを検出するようにしたものがある（例えば米国特許４
５５３０８４号明細書参照）。
Ｍｎｌのドレインを分割し、この分割ドレインに出力電
流Ｉｏの一部を分流させ、この分流電流Ｉｓを電流検出
用の分圧抵抗Ｒｓに流すことによって、上記出力電流Ｉ
ｏを検出するようにしたものがある（例えば米国特許４
５５３０８４号明細書参照）。
［発明が解決しようとする課題］
しかしながら、上述した技術には、次のような問題のあ
ることが本発明者らによって明らかとされた。
ることが本発明者らによって明らかとされた。
すなわち、第３図に示した回路では、出力電流工０の通
電経路に直列に挿入された分圧抵抗Ｒｓによってパワー
損失（Ｉｏ”ＸＲｓ）が生じるという問題があった。
電経路に直列に挿入された分圧抵抗Ｒｓによってパワー
損失（Ｉｏ”ＸＲｓ）が生じるという問題があった。
第４図に示した回路でも、出力電圧Ｉｏの一部を分圧抵
抗Ｒｓに流すことによるパワー損失が問題となる。
抗Ｒｓに流すことによるパワー損失が問題となる。
また、出力電圧工０の通電を妨げないようにするために
は、上記分圧抵抗Ｒｓの抵抗値はできるだけ低いことが
望まれる。しかし、分圧抵抗Ｒｓとして使用できるよう
な低い抵抗値の抵抗は、半導体集積回路装置内に形成す
ることが困難であるとともに、高精度のものが得難いと
いう問題もあった・ 本発明の目的は、問題となるようなパワー損失を伴うこ
となく、ＭＯＳトランジスタの出力電流を精度良く検出
できるようにする、という技術を提供することにある。
は、上記分圧抵抗Ｒｓの抵抗値はできるだけ低いことが
望まれる。しかし、分圧抵抗Ｒｓとして使用できるよう
な低い抵抗値の抵抗は、半導体集積回路装置内に形成す
ることが困難であるとともに、高精度のものが得難いと
いう問題もあった・ 本発明の目的は、問題となるようなパワー損失を伴うこ
となく、ＭＯＳトランジスタの出力電流を精度良く検出
できるようにする、という技術を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
［課題を解決するための手段］
本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
を説明すれば、下記のとおりである。
すなわち、電源と負荷の間に直列に介在するＭＯＳトラ
ンジスタの出力電流を、そのＭＯＳトランジスタのドレ
イン・ソース間のオン抵抗によって生じる分圧電圧を検
出することによって行なうというものである。
ンジスタの出力電流を、そのＭＯＳトランジスタのドレ
イン・ソース間のオン抵抗によって生じる分圧電圧を検
出することによって行なうというものである。
［作用］
上記した手段によれば、ＭＯＳトランジスタの出力電流
が分圧抵抗に依らずに、電圧の検出だけによって検出さ
れるため問題となるパワー損失を伴うことなく、ＭＯＳ
トランジスタの出力電流を精度良く検出するという目的
が達成される。
が分圧抵抗に依らずに、電圧の検出だけによって検出さ
れるため問題となるパワー損失を伴うことなく、ＭＯＳ
トランジスタの出力電流を精度良く検出するという目的
が達成される。
［実施例］
以下、本発明の好適な実施例を図面を参照しながら説明
する。
する。
なお、図において、同一符号は同一あるいは相当部分を
示すものとする。
示すものとする。
第１図は本発明の技術が適用されたＭＯＳトランジスタ
の出力電流検出回路の一実施例を示したものであって、
Ｖｄｄはパワー電源、ＭｎｌはｎチャンネルパワーＭＯ
Ｓトランジスタ、１はパワー負荷、２ζパワ−ＭＯ８制
御回路、３は差動増幅回路である。
の出力電流検出回路の一実施例を示したものであって、
Ｖｄｄはパワー電源、ＭｎｌはｎチャンネルパワーＭＯ
Ｓトランジスタ、１はパワー負荷、２ζパワ−ＭＯ８制
御回路、３は差動増幅回路である。
ここで、パワーＭＯＳトランジスタＭｎｌは、パワー電
源Ｖｄｄと負荷１の間の直列に介在することによって、
その負荷１に供給される出力電流工０を制御する。
源Ｖｄｄと負荷１の間の直列に介在することによって、
その負荷１に供給される出力電流工０を制御する。
差動増幅回路３は十分に高い入力インピーダンスをもつ
電圧入力型の増幅回路であって、上記パワーＭＯＳトラ
ンジスタＭｎｌのドレイン電圧とソース電圧の差を増幅
して出力する。
電圧入力型の増幅回路であって、上記パワーＭＯＳトラ
ンジスタＭｎｌのドレイン電圧とソース電圧の差を増幅
して出力する。
制御回路２は、外部（図示省略）から与えられる制御情
報に従って、上記パワーＭＯＳトランジスタＭｎｌにゲ
ート制御電圧を与えるとともに、上記差動増幅回路３の
出力電圧Ｖｓをその制御情報の一つとして用いるように
構成されている。
報に従って、上記パワーＭＯＳトランジスタＭｎｌにゲ
ート制御電圧を与えるとともに、上記差動増幅回路３の
出力電圧Ｖｓをその制御情報の一つとして用いるように
構成されている。
上述した実施例の回路では、パワーＭＯＳトランジスタ
Ｍｎｌのドレイン・ソース間のオン抵抗Ｒｏｎによって
生じる分圧電圧（工。ＸＲｏ ｎ）が差動増幅回路３で
検出・増幅されて出力され。
Ｍｎｌのドレイン・ソース間のオン抵抗Ｒｏｎによって
生じる分圧電圧（工。ＸＲｏ ｎ）が差動増幅回路３で
検出・増幅されて出力され。
この出力電圧Ｖ ｓ （Ｖ Ｓ （Ｘ： Ｉ ｏ Ｘ
Ｒｏ ｎ ）がパワーＭＯＳトランジスタの出力電流検
出出力として制御回路２などに与えられる。
Ｒｏ ｎ ）がパワーＭＯＳトランジスタの出力電流検
出出力として制御回路２などに与えられる。
ここで、パワーＭＯＳトランジスタＭｎｌのドレイン・
ソース間オン抵抗Ｒｏｎは、そのパワーＭＯＳトランジ
スタＭｎｌのドレイン・ソース間電流すなわち出力電流
工０が変化しても、はぼ−定値を保つ。これにより、電
流検出用の分圧抵抗を特に設けなくても、パワーＭＯＳ
トランジスタＭｎｌの出力電流■０が精度良く検出され
る。
ソース間オン抵抗Ｒｏｎは、そのパワーＭＯＳトランジ
スタＭｎｌのドレイン・ソース間電流すなわち出力電流
工０が変化しても、はぼ−定値を保つ。これにより、電
流検出用の分圧抵抗を特に設けなくても、パワーＭＯＳ
トランジスタＭｎｌの出力電流■０が精度良く検出され
る。
さらに、上記差動増幅回路３の出力電圧Ｖｓを上記制御
回路２の制御情報として用いるパワー制御回路を構成し
た場合には、次のような利点が得られる。
回路２の制御情報として用いるパワー制御回路を構成し
た場合には、次のような利点が得られる。
すなわち、パワーＭＯＳトランジスタＭｎｌのドレイン
・ソース間オン抵抗Ｒｏ ｎは、電流に対してほぼ−・
定を保つが、温度に対しは若干の正温度特性を呈する。
・ソース間オン抵抗Ｒｏ ｎは、電流に対してほぼ−・
定を保つが、温度に対しは若干の正温度特性を呈する。
このため、温度が上昇したり負荷が重くなったりするな
どの環境変化が生じると、上記出力電流Ｉｏの検出値が
みがけ上若干大きくなる。これにより、制御回路２は、
パワーＭＯＳトランジスタＭｎｌの出力電流工０を、温
度条件も加味して安全な方向に誘導すべく制御すること
ができる。
どの環境変化が生じると、上記出力電流Ｉｏの検出値が
みがけ上若干大きくなる。これにより、制御回路２は、
パワーＭＯＳトランジスタＭｎｌの出力電流工０を、温
度条件も加味して安全な方向に誘導すべく制御すること
ができる。
第２図は、第１図に示した回路のさらに具体的な実施例
、とくに電流検出手段としての差動増幅回路３の部分の
詳細な回路例を示す。
、とくに電流検出手段としての差動増幅回路３の部分の
詳細な回路例を示す。
同図において、バイポーラトランジスタＱ１〜Ｑ５およ
び抵抗Ｒ１，Ｒ２は、パワーＭＯＳトランジスタＭｎｌ
のドレイン電圧およびソース電圧をそれぞれ基準レベル
側にレベルシフトしなから差動増幅して出力する差動増
幅回路を形成する。
び抵抗Ｒ１，Ｒ２は、パワーＭＯＳトランジスタＭｎｌ
のドレイン電圧およびソース電圧をそれぞれ基準レベル
側にレベルシフトしなから差動増幅して出力する差動増
幅回路を形成する。
ｎチャンネルＭＯＳトランジスタＭｎ２は、パワーＭＯ
ＳトランジスタＭｎｌの駆動時に与えられる制御信号Ｖ
ｉによってオン駆動されたときだけ、Ｑ１〜Ｑ４を動作
させる回路を形成する。３１は定電流回路であって、電
源オン及びＭ ｎ ２がオンの初期にだけ一定電流Ｉｉ
を流して回路３をスタートアップ（起動）させる回路を
形成する。
ＳトランジスタＭｎｌの駆動時に与えられる制御信号Ｖ
ｉによってオン駆動されたときだけ、Ｑ１〜Ｑ４を動作
させる回路を形成する。３１は定電流回路であって、電
源オン及びＭ ｎ ２がオンの初期にだけ一定電流Ｉｉ
を流して回路３をスタートアップ（起動）させる回路を
形成する。
同図に示す回路によれば、パワーＭＯＳトランジスタＭ
ｎｌの出力電流Ｉｏの検出出力電圧Ｖｓを、内部基準電
圧Ｖｒｅｆによって定められる任意のレベルで得ること
ができる。また、抵抗Ｒ１とＲ２の比によって、電流検
出の感度を任意に設定することができる。
ｎｌの出力電流Ｉｏの検出出力電圧Ｖｓを、内部基準電
圧Ｖｒｅｆによって定められる任意のレベルで得ること
ができる。また、抵抗Ｒ１とＲ２の比によって、電流検
出の感度を任意に設定することができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
例えば電圧検出手段としての差動増幅回路３は、ＭＯＳ
トランジスタの差動回路を用いて構成してもよい。
トランジスタの差動回路を用いて構成してもよい。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるパワー制御回路に適
用した場合について説明したが、それに限定されるもの
ではなく、例えば小信号用ＭＯＳトランジスタの出力電
流検出回路にも適用できる。
をその背景となった利用分野であるパワー制御回路に適
用した場合について説明したが、それに限定されるもの
ではなく、例えば小信号用ＭＯＳトランジスタの出力電
流検出回路にも適用できる。
［発明の効果］
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。
て得られる効果を簡単に説明すれば下記のとおりである
。
すなわち、問題となるようなパワー損失を伴うことなく
、ＭＯＳトランジスタの出力電流を精度良く検出できる
という効果が得られる。
、ＭＯＳトランジスタの出力電流を精度良く検出できる
という効果が得られる。
第１図は本発明の一実施例によるＭＯＳトランジスタの
出力電流検出回路を示す図、 第２図は第１図に示した回路の詳細な具体例を示す図、 第３図は従来のＭＯＳトランジスタの出力電流検出回路
の第１の構成例を示す図、 第４図は従来のＭＯＳトランジスタの出方電流検出回路
の第２の構成例を示す図である。 １・・・・負荷、２・・・・制御回路、３・・・・電圧
検出手段としての差動増幅回路、Ｖｄｄ・・・・パワー
電源、Ｍｎｌ・・・・パワーＭＯＳトランジスタ、Ｉｏ
・・・・出力電流、Ｒｏ ｎ・・・・パワーＭＯＳトラ
ンジスタＭｎｌのオン抵抗、Ｖｓ・・・・電流検出出力
電圧。 第 図 第 図 第 図 第 図
出力電流検出回路を示す図、 第２図は第１図に示した回路の詳細な具体例を示す図、 第３図は従来のＭＯＳトランジスタの出力電流検出回路
の第１の構成例を示す図、 第４図は従来のＭＯＳトランジスタの出方電流検出回路
の第２の構成例を示す図である。 １・・・・負荷、２・・・・制御回路、３・・・・電圧
検出手段としての差動増幅回路、Ｖｄｄ・・・・パワー
電源、Ｍｎｌ・・・・パワーＭＯＳトランジスタ、Ｉｏ
・・・・出力電流、Ｒｏ ｎ・・・・パワーＭＯＳトラ
ンジスタＭｎｌのオン抵抗、Ｖｓ・・・・電流検出出力
電圧。 第 図 第 図 第 図 第 図
Claims (1)
- 【特許請求の範囲】 １、電源と負荷の間に直列に介在するＭＯＳトランジス
タの出力電流を検出する回路であって、上記ＭＯＳトラ
ンジスタのドレイン・ソース間のオン抵抗によって生じ
る電圧を検出する電圧検出手段を設けたことを特徴とす
るＭＯＳトランジスタの出力電流検出回路。 ２、電圧検出手段は、ＭＯＳトランジスタのドレイン電
圧とソース電圧の差を増幅して出力する差動増幅回路に
よって構成されていることを特徴とする特許請求の範囲
第１項記載のＭＯＳトランジスタの出力電流検出回路。 ３、電源と負荷の間に直列に介在するパワーＭＯＳトラ
ンジスタと、このＭＯＳトランジスタのドレイン・ソー
ス間のオン抵抗によって生じる電圧を検出する電圧検出
手段と、この電圧検出手段の出力電圧を上記ＭＯＳトラ
ンジスタの制御情報として用いる制御回路とを備えたパ
ワー制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7066389A JPH02249976A (ja) | 1989-03-24 | 1989-03-24 | Ｍｏｓトランジスタの出力電流検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7066389A JPH02249976A (ja) | 1989-03-24 | 1989-03-24 | Ｍｏｓトランジスタの出力電流検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02249976A true JPH02249976A (ja) | 1990-10-05 |
Family
ID=13438127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7066389A Pending JPH02249976A (ja) | 1989-03-24 | 1989-03-24 | Ｍｏｓトランジスタの出力電流検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02249976A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0767329A (ja) * | 1993-08-30 | 1995-03-10 | Matsushita Electric Ind Co Ltd | スイッチング電源装置 |
| JP2003060449A (ja) * | 2001-08-13 | 2003-02-28 | Yamaha Corp | 電流検出方法、電流検出回路及び過電流保護回路 |
| JP2004208185A (ja) * | 2002-12-26 | 2004-07-22 | Furukawa Electric Co Ltd:The | 電流検出回路 |
| JP2006017470A (ja) * | 2004-06-30 | 2006-01-19 | Tdk Corp | 電流検出回路 |
| JP2006287399A (ja) * | 2005-03-31 | 2006-10-19 | Nec Corp | 過電流保護回路 |
| WO2008126907A1 (ja) * | 2007-04-10 | 2008-10-23 | Yazaki Corporation | 負荷回路の過電流保護装置 |
| JP2008283498A (ja) * | 2007-05-10 | 2008-11-20 | Sharp Corp | 電流検出装置 |
-
1989
- 1989-03-24 JP JP7066389A patent/JPH02249976A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0767329A (ja) * | 1993-08-30 | 1995-03-10 | Matsushita Electric Ind Co Ltd | スイッチング電源装置 |
| JP2003060449A (ja) * | 2001-08-13 | 2003-02-28 | Yamaha Corp | 電流検出方法、電流検出回路及び過電流保護回路 |
| JP2004208185A (ja) * | 2002-12-26 | 2004-07-22 | Furukawa Electric Co Ltd:The | 電流検出回路 |
| JP2006017470A (ja) * | 2004-06-30 | 2006-01-19 | Tdk Corp | 電流検出回路 |
| JP4501555B2 (ja) * | 2004-06-30 | 2010-07-14 | Ｔｄｋ株式会社 | 電流検出回路 |
| JP2006287399A (ja) * | 2005-03-31 | 2006-10-19 | Nec Corp | 過電流保護回路 |
| JP4595630B2 (ja) * | 2005-03-31 | 2010-12-08 | 日本電気株式会社 | 過電流保護回路 |
| WO2008126907A1 (ja) * | 2007-04-10 | 2008-10-23 | Yazaki Corporation | 負荷回路の過電流保護装置 |
| JP2008263278A (ja) * | 2007-04-10 | 2008-10-30 | Yazaki Corp | 負荷回路の過電流保護装置 |
| US8089742B2 (en) | 2007-04-10 | 2012-01-03 | Yazaki Corporation | Overcurrent protection apparatus for load circuit |
| JP2008283498A (ja) * | 2007-05-10 | 2008-11-20 | Sharp Corp | 電流検出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6921199B2 (en) | Temperature sensor | |
| KR930007482B1 (ko) | 전류검출회로 | |
| US5801553A (en) | Comparator with built-in hysteresis | |
| US10018658B2 (en) | Class D audio amplifier and method for reading a current supplied by the amplifier | |
| JP2592234B2 (ja) | 半導体装置 | |
| US5004970A (en) | Device and a process for detecting current flow in a MOS transistor | |
| KR970067334A (ko) | 모놀리딕 집적 센서 회로 | |
| JPH02115733A (ja) | 温度閾値検知回路 | |
| US9709603B2 (en) | Current sensing system and method | |
| EP0596473A1 (en) | Circuit for monitoring the drain current of a MOSFET | |
| JPH07106875A (ja) | 半導体集積回路 | |
| JPH052037A (ja) | ゼロクロス検出回路 | |
| JPH02249976A (ja) | Ｍｏｓトランジスタの出力電流検出回路 | |
| KR870009494A (ko) | 전원전압 검출회로 | |
| US8237505B2 (en) | Signal amplification circuit | |
| JP2004259902A (ja) | 半導体集積回路装置 | |
| JPH09130162A (ja) | 横電流調節を有する電流ドライバ回路 | |
| KR940003161A (ko) | 광대역 증폭기 | |
| US5703521A (en) | Circuit configuration for monitoring the temperature of a power semiconductor component | |
| JP3680513B2 (ja) | 電流検出回路 | |
| JP2003202355A (ja) | 電流検出回路 | |
| US6775638B2 (en) | Post-silicon control of an embedded temperature sensor | |
| JP2021141443A (ja) | 半導体集積回路装置および電流検出回路 | |
| JPH0629751A (ja) | 温度補償型増幅器 | |
| JP4360267B2 (ja) | 増幅回路 |