JP2010010193A - 半導体装置及び半導体装置の入力回路の閾値の測定方法 - Google Patents

半導体装置及び半導体装置の入力回路の閾値の測定方法 Download PDF

Info

Publication number
JP2010010193A
JP2010010193A JP2008164496A JP2008164496A JP2010010193A JP 2010010193 A JP2010010193 A JP 2010010193A JP 2008164496 A JP2008164496 A JP 2008164496A JP 2008164496 A JP2008164496 A JP 2008164496A JP 2010010193 A JP2010010193 A JP 2010010193A
Authority
JP
Japan
Prior art keywords
input
voltage
circuit
threshold voltage
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008164496A
Other languages
English (en)
Inventor
Nobuhiro Tomari
伸広 泊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Oki Micro Design Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Oki Micro Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd, Oki Micro Design Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2008164496A priority Critical patent/JP2010010193A/ja
Publication of JP2010010193A publication Critical patent/JP2010010193A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】閾値の測定を一つの端子で行うことができる半導体装置及び半導体装置の入力回路の閾値の測定方法を提供する。
【解決手段】TEST信号入力端子40から入力される信号が「H」レベルのときに、スイッチ回路30がONし、入力回路12の出力(ノードN2)と入力端子20(ノードN1)とがショートした状態になる。測定装置50の定電圧器54の出力電圧(入力端子の入力電圧)を上昇または下降させながら、流れる電流の向きを電流測定器52でモニタリングし、向きが変化したときの入力電圧を、入力閾値電圧として測定する。
【選択図】図2

Description

本発明は、半導体装置及び半導体装置の入力回路の閾値の測定方法に関する。
従来から、半導体装置の集積回路(IC)等、半導体装置の入力回路の閾値電圧の測定が行われている。
例えば、入力端子に印加する信号(電圧)を変化させて、入力回路の電源電流の変化をモニタすることにより閾値電圧を測定する技術が知られている(例えば、特許文献1参照)。
また、一般に、図7(1)に示すように、半導体集積回路60の入力端子70に印加する信号INを変化させながら、出力端子72から出力される出力信号OUTの電圧変化をモニタすることにより入力回路62の閾値電圧を測定する技術が知られている。当該技術について図7(2)を参照して説明する。図7(2)では、一例として、入力回路62が、シュミットトリガタイプのインバータ回路66及びインバータ回路68を含んで構成されている場合を示している。この場合、シュミットトリガタイプのインバータ回路66の閾値電圧を測定する。低電圧側から高電圧側へ入力電圧が変化する場合の閾値電圧(以下、「H」レベル入力閾値電圧という。)を測定する場合は、入力端子70から印加される入力信号INをローレベル(以下、「L」レベルという。)からハイレベル(以下、「H」レベルという。)へ徐々に電圧を上げていき、「H」レベル入力閾値電圧を超えたときの、出力信号OUTの変化をモニタする。
一方、高電圧側から低電圧側へ入力電圧が変換する場合の閾値電圧(以下、「L」レベル入力閾値電圧という。また、「H」レベル入力閾値電圧及び「L」レベル入力閾値電圧の両方を指す場合は入力閾値電圧という。)を測定する場合は、入力端子70から印加される入力信号INを「H」レベルから「L」レベルへ徐々に電圧を下げていき、「L」レベル入力閾値電圧を超えたときの、出力信号OUTの変化をモニタする。
特開平04−194677号公報
上記従来の技術では、出力端子72から出力される出力信号OUTが変化することにより入力閾値電圧を測定するため、入力端子70と別に、入力信号INの変化の影響を受ける(入力閾値電圧の前後で変化する)出力信号OUTを出力する測定用出力端子72が必要になる。すなわち、入力閾値電圧の測定用に、入力端子70と測定用出力端子72と、2つの端子が必要になる。半導体集積回路に通常使用されている端子を測定用出力端子72として使用する場合、入力信号INの変化と出力信号OUTの変化とが対応するように、測定装置から半導体集積回路に複雑な試験パターンを入力する必要がある。また、入力する試験パターンにかかわらず、入力信号INの変化が出力信号OUTに現れない(対応しない)場合があり、このような場合は、入力閾値電圧の測定用出力端子72を通常の端子とは別途に、設ける必要がある。
本発明は、上記問題点を解消するためになされたもので、閾値の測定を一つの端子で行うことができる半導体装置及び半導体装置の入力回路の閾値の測定方法を提供することを目的とする。
上記目的を達成するために、請求項1に記載の半導体装置は、入力端子に入力された入力電圧と予め定めた閾値電圧との比較結果に応じて出力電圧をローレベルと、前記閾値電圧よりも高いハイレベルとに切り替える入力回路と、前記出力電圧が入力される内部回路の入力側と前記入力端子との間に接続され、所定のテスト信号が入力された場合に、前記入力端子と前記入力回路の出力端とをショートさせるスイッチ回路と、を備える。
請求項2に記載の半導体装置は、請求項1に記載の半導体装置において、前記入力回路がシュミットトリガタイプのインバータを含むバッファ回路であり、前記閾値電圧は前記出力電圧を前記ローレベルから前記ハイレベルに切り替えるための第1の閾値電圧と、前記第1の閾値電圧と異なり、かつ前記出力電圧を前記ハイレベルから前記ローレベルに切り替えるための第2の閾値電圧と、を含む。
請求項3に記載の半導体装置は、請求項1または請求項2に記載の半導体装置において、前記スイッチ回路がPチャネルトランジスタ、Nチャネルトランジスタ、及びインバータを含む。
請求項4に記載の半導体装置は、請求項1から請求項3のいずれか1項に記載の半導体装置において、前記スイッチ回路と前記入力端子との間に抵抗が接続されている。
請求項5に記載の半導体装置の入力回路の閾値の測定方法は、前記請求項1から請求項4のいずれか1項に記載の半導体装置の前記入力端子に入力する入力電圧を徐々に上昇または下降させ、前記入力端子から流れる電流の向きが変化したときの前記入力電圧を閾値電圧として測定する。
本発明によれば、閾値の測定を一つの端子で行うことができる半導体装置及び半導体装置の入力回路の閾値の測定方法を提供することができる、という効果が得られる。
[第1の実施の形態]
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、本実施の形態では、シュミットトリガタイプのインバータ回路及びインバータ回路を備えた入力回路の入力閾値電圧の測定を行う場合について詳細に説明する。
図1は、本実施の形態に係る半導体集積回路10の概略構成の一例を示す構成図である。本実施の形態の半導体集積回路10は、入力回路12、内部論理回路14、入力端子20、スイッチ回路30、及びTEST信号入力端子40を備えて構成されている。
本実施の形態の入力回路12は、シュミットトリガタイプインバータ16及びインバータ18を含んで構成されている。入力信号INが入力閾値電圧以下の場合は、シュミットトリガタイプインバータ16の出力は「H」レベルになり、インバータ回路18の出力は「L」レベルになる。また、入力閾値電圧を越えた場合は、シュミットトリガタイプインバータ16の出力は「L」レベルになり、インバータ回路18の出力は「H」レベルになる。インバータ18の「H」レベル出力はシュミットトリガタイプインバータ16の「H」レベル入力閾値電圧よりも高く、「L」レベル出力はGNDと同電位である。
内部論理回路14は、所定の演算を行ったり、信号を記憶したり、半導体集積回路10の所定の動作をするための回路である。
スイッチ回路30は、インバータ回路32、Pチャネルトランジスタ34、及びNチャネルトランジスタ36を含んで構成されているアナログスイッチ回路である。スイッチ回路30は、TEST信号入力端子40のTEST信号が「H」レベルのときに、Nチャネルトランジスタ36のゲート及びPチャネルトランジスタ34のゲートが「ON」になり、入力回路12の出力(ノードN2)と入力(ノードN1)とをショートさせる。TEST信号が「L」レベルのときに「OFF」になる。
なお、本実施の形態では、スイッチ回路30を動作(ON/OFF)させるためのTEST信号は、半導体集積回路10の外部から入力される信号であるが、これに限らず、半導体集積回路10の内部にTEST信号出力回路を設け、これより出力されるTEST信号であってもよい。また、内部論理回路14の動作テスト等所定のテストを行うために、半導体集積回路10に備えられている動作テスト用回路から出力される信号をTEST信号として用いてもよい。
次に、本実施の形態の半導体集積回路10の入力回路12の入力閾値電圧の測定動作について図2〜5を参照して詳細に説明する。
図2は、本実施の形態の半導体集積回路10及び入力閾値電圧の測定装置50の概略構成の一例を示す構成図である。本実施の形態では、半導体集積回路10の入力回路12の入力閾値電圧は、測定装置50を用いて測定する。測定装置50は、電流測定器52及び電圧値が可変の定電圧器54を含んで構成されている。定電圧器54の電圧を上昇または下降させて行き、電流測定器52で流れる電流の向きを検出することにより入力閾値電圧を測定する。
入力閾値電圧を測定するときには、TEST信号入力端子40からのTEST信号が「H」レベルになり、スイッチ回路30がONし、入力回路12の出力(ノードN2)と入力端子20(ノードN1)とは、ショートしている。
「H」レベル入力閾値電圧を測定する場合、図4に示すように、定電圧器54の出力電圧を「L」レベルから「H」レベルに徐々に上昇させる。定電圧器54の出力電圧(入力端子20の入力電圧)が「H」レベル入力閾値電圧VHまでは定電圧器54の電圧の方がインバータ18の出力電圧(ノードN2の電圧)よりも高いため、図3(1)に示すように、電流は定電圧器54からノードN2へ矢印L1、L2、L3の向きに流れる。
定電圧器54の出力電圧が「H」レベル入力閾値電圧VHを越えると、シュミットトリガタイプインバータ16の出力が「L」レベルになり、インバータ18の出力が「H」レベルになる。インバータ18の「H」レベル出力は、シュミットトリガタイプインバータ16の「H」レベル入力閾値電圧よりも高いため、ノードN2の電圧の方が定電圧器54の出力電圧よりも高くなり、図3(2)に示すように、電流はノードN2から定電圧器54へ矢印L4、L5、L6の向きに逆流する。
電流の向きが変わった(逆流した)タイミングT1のときの定電圧器54の出力電圧が「H」レベル入力閾値電圧VHである。
一方、「L」レベル入力閾値電圧を測定する場合、図4に示すように、定電圧器54の出力電圧を「H」レベルから「L」レベルに徐々に下降させる。定電圧器54の出力電圧(入力端子20の入力電圧)が「L」レベル入力閾値電圧VLを越える前は定電圧器54の電圧の方がインバータ18の出力電圧(ノードN2の電圧)よりも低いため、図5(1)に示すように、電流はノードN2から定電圧器54へ矢印L4、L5、L6の向きに逆流する。
定電圧器54の出力電圧が「L」レベル入力閾値電圧VLを越えると、シュミットトリガタイプインバータ16の出力が「H」レベルになり、インバータ18の出力が「L」レベルになる。インバータ18の「L」レベル出力は定電圧器54の出力電圧よりも低いため、ノードN2の電圧の方が定電圧器54の出力電圧よりも低くなり、図5(2)に示すように、電流は定電圧器54からノードN2へ矢印L1、L2、L3の向きに流れる。
電流の向きが変わったタイミングT2のときの定電圧器54の出力電圧が「L」レベル入力閾値電圧VLである。
なお、本実施の形態の入力回路12はシュミットトリガタイプインバータ16及びインバータ18を含んだ構成としているが、これに限らず、インバータ18を備えずに、シュミットトリガタイプインバータ16のみを備えた構成の入力回路12であってもよい。この場合、シュミットトリガタイプインバータ16の「H」レベル出力は「H」レベル入力閾値電圧よりも高い。
シュミットトリガタイプインバータ16のみを備えた入力回路12の入力閾値電圧の測定は、「H」レベルのTEST信号によりスイッチ回路30をONにした後、「H」レベル入力閾値電圧を測定する場合は、図4に示すように、定電圧器54の出力電圧を「L」レベルから「H」レベルに徐々に上昇させる。入力端子20の入力電圧が「H」レベル入力閾値電圧VHまではシュミットトリガタイプインバータ16の出力は「H」レベルであり、定電圧器54の電圧の方がシュミットトリガタイプインバータ16の出力電圧よりも低いため、電流はノードN2から定電圧器54へ逆流する。入力電圧が「H」レベル入力閾値電圧VHを越えると、シュミットトリガタイプインバータ16の出力が「L」レベルになる。ノードN2の電圧の方が定電圧器54の出力電圧よりも低くなり、電流は定電圧器54からノードN2へ流れる。電流の向きが変わったタイミングT1のときの定電圧器54の出力電圧が「H」レベル入力閾値電圧VHである。
一方、「L」レベル入力閾値電圧を測定する場合、図4に示すように、定電圧器54の出力電圧を「H」レベルから「L」レベルに徐々に下降させる。入力端子20の入力電圧が「L」レベル入力閾値電圧VLを越える前はシュミットトリガタイプインバータ16の出力は「L」レベルであり、定電圧器54の電圧の方がインバータ18の出力電圧よりも高いため、電流は定電圧器54からノードN2へ流れる。入力電圧が「L」レベル入力閾値電圧VLを越えると、シュミットトリガタイプインバータ16の出力が「H」レベルになる。シュミットトリガタイプインバータ16の「H」レベル出力は定電圧器54の出力電圧よりも高いため、ノードN2の電圧の方が定電圧器54の出力電圧よりも高くなり、電流はノードN2から定電圧器54へ逆流する。電流の向きが変わったタイミングT2のときの定電圧器54の出力電圧が「L」レベル入力閾値電圧VLである。
また、入力回路12の構成をシュミットトリガタイプインバータ16の代わりに、通常のインバータや、NAND、NOR等の論理回路等で構成してもよい。入力閾値電圧と、入力回路12から出力される「H」レベル及び「L」レベルとの間に高低差があり、入力閾値電圧の前後で定電圧器54とノードN2との間で流れる電流の向きが反転すればよい。
さらに、本実施の形態では、スイッチ回路30をインバータ回路32、Pチャネルトランジスタ34、及びNチャネルトランジスタ36を含んで構成されているアナログスイッチ回路としているがこれに限らず、Pチャネルトランジスタ34及びNチャネルトランジスタ36の何れか一方のみを備えたものであってもよいし、その他の構成であってもよい。TEST信号の出力レベルに基づいて、ノードN1とノードN2とがショートするようにスイッチがON/OFFする回路であれば特に限定されない。
以上説明したように、本実施の形態の半導体集積回路10では、TEST信号入力端子40から入力される信号が「H」レベルのときに、スイッチ回路30がONし、入力回路12の出力(ノードN2)と入力端子20(ノードN1)とがショートした状態になる。
測定装置50の定電圧器54の出力電圧を上昇または下降させながら、流れる電流の向きを電流測定器52でモニタリングすることにより、入力閾値電圧が測定できる。
定電圧器54の出力電圧を徐々に上昇させていき、定電圧器54からノードN2に向かって流れていた電流の向きがノードN2から定電圧器54に向かって流れた(逆流した)ときの出力電圧(入力端子20の入力電圧)が「H」レベル入力閾値電圧である。定電圧器54の出力電圧を徐々に下降させていき、ノードN2から定電圧器54に向かって流れていた電流の向きが定電圧器54からノードN2に向かって流れた(逆流した)ときの出力電圧(入力端子20の入力電圧)が「L」レベル入力閾値電圧である。
このように、入力閾値電圧の測定用端子として入力端子20のみを用いて入力閾値電圧の測定を行うことができ、従って、測定用の出力端子を備えなくても入力閾値電圧の測定を行うことができる。また、測定装置から半導体集積回路に複雑な試験パターンを入力する必要がなく、入力端子20に電位(電圧)を印加しながら流れる電流の向きをモニタするのみで入力閾値電圧の測定を行うことができる。
[第2の実施の形態]
以下、図面を参照して本発明の実施の形態を詳細に説明する。図6は、本実施の形態に係る半導体集積回路11の概略構成の一例を示す構成図である。本実施の形態は、スイッチ回路30とノードN1との間に抵抗38が接続されている構成としている他は、第1の実施の形態と略同様の構成及び動作であるので、同一部分には、同一符号を付して詳細な説明は省略する。
本実施の形態では、抵抗38が、Pチャネルトランジスタ34及びNチャネルトランジスタ36とノードN1との間に配置されて構成されている。
本実施の形態の半導体集積回路11の入力閾値電圧測定時の動作は第1の実施の形態と同様になるが、抵抗38を流れることにより、スイッチ回路30(ノードN1及びN2間)を流れる電流が小さくなる。これにより、入力回路12の出力電圧が入力端子20の入力電圧に影響を与えるのを防止することができ、測定装置50の定電圧器54の駆動能力が低い場合でも、入力電圧を狙った値にすることができる。従って、精度良く入力閾値電圧の測定を行うことができる。
また、抵抗38を流れることにより、入力端子20から侵入してくるノイズの低減や、ESD(Electrostatic Discharge、静電破壊)を防止することができる。
なお、抵抗38の値は、ある程度の高抵抗であることがよいが具体的な値は、定電圧器54の駆動能力やノイズの低減やESD破壊の防止等を考慮して予め定めた値とすればよい。
本発明の第1の実施の形態に係る半導体集積回路の概略構成の一例を示す構成図である。 本発明の第1の実施の形態の半導体集積回路及び入力閾値電圧の測定装置の概略構成の一例を示す構成図である。 本発明の第1の実施の形態に係る「H」レベル入力閾値電圧の測定動作の一例を説明するための説明図である。 本発明の第1の実施の形態に係る入力閾値電圧の測定時の動作の一例を示すタイミングチャートである。 本発明の第1の実施の形態に係る「L」レベル入力閾値電圧の測定動作の一例を説明するための説明図である。 本発明の第2の実施の形態に係る半導体集積回路の概略構成の一例を示す構成図である。 従来の半導体集積回路の入力回路の閾値電圧の測定の一例について説明するための説明用構成図である。
符号の説明
10 半導体積回路
12 入力回路
14 内部論理回路
16 シュミットトリガタイプインバータ
18 インバータ
20 入力端子
30 スイッチ回路
34 Pチャネルトランジスタ
36 Nチャネルトランジスタ
38 抵抗

Claims (5)

  1. 入力端子に入力された入力電圧と予め定めた閾値電圧との比較結果に応じて出力電圧をローレベルと、前記閾値電圧よりも高いハイレベルとに切り替える入力回路と、
    前記出力電圧が入力される内部回路の入力側と前記入力端子との間に接続され、所定のテスト信号が入力された場合に、前記入力端子と前記入力回路の出力端とをショートさせるスイッチ回路と、
    を備えた半導体装置。
  2. 前記入力回路がシュミットトリガタイプのインバータを含むバッファ回路であり、前記閾値電圧は前記出力電圧を前記ローレベルから前記ハイレベルに切り替えるための第1の閾値電圧と、前記第1の閾値電圧と異なり、かつ前記出力電圧を前記ハイレベルから前記ローレベルに切り替えるための第2の閾値電圧と、を含む、請求項1に記載の半導体装置。
  3. 前記スイッチ回路がPチャネルトランジスタ、Nチャネルトランジスタ、及びインバータを含む、請求項1または請求項2に記載の半導体装置。
  4. 前記スイッチ回路と前記入力端子との間に抵抗が接続されている、請求項1から請求項3のいずれか1項に記載の半導体装置。
  5. 前記請求項1から請求項4のいずれか1項に記載の半導体装置の前記入力端子に入力する入力電圧を徐々に上昇または下降させ、前記入力端子から流れる電流の向きが変化したときの前記入力電圧を閾値電圧として測定する、
    半導体装置の入力回路の閾値の測定方法。
JP2008164496A 2008-06-24 2008-06-24 半導体装置及び半導体装置の入力回路の閾値の測定方法 Pending JP2010010193A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008164496A JP2010010193A (ja) 2008-06-24 2008-06-24 半導体装置及び半導体装置の入力回路の閾値の測定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008164496A JP2010010193A (ja) 2008-06-24 2008-06-24 半導体装置及び半導体装置の入力回路の閾値の測定方法

Publications (1)

Publication Number Publication Date
JP2010010193A true JP2010010193A (ja) 2010-01-14

Family

ID=41590373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008164496A Pending JP2010010193A (ja) 2008-06-24 2008-06-24 半導体装置及び半導体装置の入力回路の閾値の測定方法

Country Status (1)

Country Link
JP (1) JP2010010193A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10802526B1 (en) 2019-07-22 2020-10-13 Kabushiki Kaisha Toshiba Input circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6154711A (ja) * 1984-08-27 1986-03-19 Yokogawa Hokushin Electric Corp アナログスイツチ
JPH01179447A (ja) * 1988-01-06 1989-07-17 Nec Corp 半導体集積回路
JPH04194677A (ja) * 1990-11-27 1992-07-14 Fujitsu Ltd 半導体集積回路の閾値電圧測定方法
JPH09214296A (ja) * 1996-02-07 1997-08-15 Matsushita Electron Corp 半導体装置のシュミット入力バッファ回路とその検査方法
JPH11133103A (ja) * 1997-10-31 1999-05-21 Toshiba Microelectronics Corp ヒステリシスを有する半導体集積回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6154711A (ja) * 1984-08-27 1986-03-19 Yokogawa Hokushin Electric Corp アナログスイツチ
JPH01179447A (ja) * 1988-01-06 1989-07-17 Nec Corp 半導体集積回路
JPH04194677A (ja) * 1990-11-27 1992-07-14 Fujitsu Ltd 半導体集積回路の閾値電圧測定方法
JPH09214296A (ja) * 1996-02-07 1997-08-15 Matsushita Electron Corp 半導体装置のシュミット入力バッファ回路とその検査方法
JPH11133103A (ja) * 1997-10-31 1999-05-21 Toshiba Microelectronics Corp ヒステリシスを有する半導体集積回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10802526B1 (en) 2019-07-22 2020-10-13 Kabushiki Kaisha Toshiba Input circuit

Similar Documents

Publication Publication Date Title
US9473133B2 (en) Control device
US8519730B2 (en) Circuit, system, and method for degradation detection
WO2018150737A1 (ja) 絶縁ゲート型半導体デバイス駆動回路
JP6262411B2 (ja) 電力変換装置、および、半導体装置
US20130063121A1 (en) Short-circuit protection circuit and dc-dc converter
US8525555B2 (en) Power detector
JP2011103607A (ja) 入力回路
CN112444664A (zh) 用于多通道电位转换器模组的过电流侦测器
JP2010010193A (ja) 半導体装置及び半導体装置の入力回路の閾値の測定方法
JP2009282908A (ja) レギュレータ
US9473016B2 (en) Semiconductor device and power source control method
JP5391955B2 (ja) 半導体装置
JP4887111B2 (ja) シュミット回路
JP2013207349A (ja) 故障検出装置及び故障検出方法
US20100327915A1 (en) Semiconductor device and method for resetting the same
JP5196222B2 (ja) ゲート耐圧試験装置及び方法
US10396802B2 (en) Semiconductor device
JP4882937B2 (ja) 半導体装置および半導体装置の検査方法
JP4104634B2 (ja) 半導体装置
JP4828493B2 (ja) 静電気評価回路および半導体集積回路装置
JP2008099356A (ja) モード切替回路
US10110213B2 (en) Semiconductor device
US20200292614A1 (en) Semiconductor integrated circuit
JP4350575B2 (ja) 電圧検出回路
JP2015021798A (ja) 半導体試験装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110530

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130416

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130806