JPS5942495B2 - 負性抵抗回路 - Google Patents

負性抵抗回路

Info

Publication number
JPS5942495B2
JPS5942495B2 JP49144874A JP14487474A JPS5942495B2 JP S5942495 B2 JPS5942495 B2 JP S5942495B2 JP 49144874 A JP49144874 A JP 49144874A JP 14487474 A JP14487474 A JP 14487474A JP S5942495 B2 JPS5942495 B2 JP S5942495B2
Authority
JP
Japan
Prior art keywords
fet
gate
negative resistance
source
resistance circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP49144874A
Other languages
English (en)
Other versions
JPS5171045A (ja
Inventor
崇夫 藍原
茂穂 高田
久治 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP49144874A priority Critical patent/JPS5942495B2/ja
Priority to US05/641,385 priority patent/US4015146A/en
Priority to DE2556683A priority patent/DE2556683C3/de
Publication of JPS5171045A publication Critical patent/JPS5171045A/ja
Publication of JPS5942495B2 publication Critical patent/JPS5942495B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H5/00—One-port networks comprising only passive electrical elements as network components
    • H03H5/12—One-port networks comprising only passive electrical elements as network components with at least one voltage- or current-dependent element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/46—One-port networks
    • H03H11/52—One-port networks simulating negative resistances

Landscapes

  • Networks Using Active Elements (AREA)
  • Electronic Switches (AREA)
  • Control Of Electrical Variables (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】 本発明は複数のＦＥＴ（電界効果トランジスタ）を有し
てなる負性抵抗回路に関するものである。
従来の負性抵抗回路には４極の真空管を利用したものや
トンネルダイオードを利用したものが用いられて来た。
しかしこれらはいずれも電圧電流の動作範囲がせまく消
費電流が大きい等の欠点があった。
第１図はこのような電圧電流特性例を示したものである
。
本発明は上記従来の欠点に鑑みてなされたもので、極め
て低消費電力で、電圧電流の動作範囲が広い負性抵抗回
路を提供することを目的とするものである。
以下図を用いてその詳細を説明する。第２図は１実施例
を示したものでＱｌはエンハンスメント形ＰチャネルＭ
Ｏ８−ＦＥＴでＱ２とＱ３はエンハンスメント形Ｎチャ
ネルＭＯ８・ＦＥＴであり、Ｑ３のイレインとＱｌのゲ
゛−トは入力端子Ｖｉの■側に接続され、Ｑｌのドレイ
ンとＱ２のドレインとは互に接続され、Ｑｌのソースと
Ｑ２のソースは補助電源ＶＤＤに接続される。
またＱ３のゲートはＱ２のゲートとドレインに接続され
Ｑ３のソースはＱ２のソースに接続されると共に入力端
子のｅ側に接続されている。
次にこの回路の動作を第３図を用いて説明する。
ＩｉはＶｉの増加に従いＱ３をそのゲート電圧毎に定ま
ったＶＤ−より特性曲線に応じて流れる。
このＱ３のゲート電圧はＱ３とほぼ同特性のＱ２の電圧
降下であり■、に従って変化する。
Ｑｌのゲート電圧はｖｉ＝０で最大の−ＶＤＤであり、
そのとき■ は最大である。
そしてこの■ は■の増加に従って減少する。
以上の総合によりＱ３のＩ Ｄ（””Ｉ ｉ ）はその
ゲート電圧（Ｑ２のドレイン−ソース間電圧で１ に応
動する）が最大時にゼロから始まって３極管領域を急上
昇する。
一方、前記したようにＱ２の電圧降下であるＱ３のゲー
ト電圧が１ の減少により減少するので、■Ｄの上昇も
弱まりＩｍａｘでゼロになる。
このときの■１はほぼ３極管領域と５極管領域との境界
付近である。
その後はＶｉの増加即ち■ の減少によりＩｉは減少し
、■１＝ＶＤＤで稲がゼロになりＩｉがゼ用こなる。
以上のような動作によりＩｍａｘに対応するＶｉから補
助電源ＶＤＤまでの広い範囲の負性抵抗領域が得られる
。
第３図に示した■ はＱｌのピンチオフ電圧であり、ま
たＩｍａｘはＱｌ、Ｑ２゜Ｑ３の特性で定まる値である
。
第４図は他の実施例であって第２図の回路と異るところ
はＱｌのソースと補助電源ＶＤＤとの間に抵抗Ｒ８が挿
入されていることである。
この回路に於てはＲ８を変えることにより第５図に示す
ようにＩｍａｘ即ち負性抵抗特性を制御することができ
る。
これはＲ８により前記■ の減少が加速される結果Ｒ８
の大きい程■ｍａＸは小さくなることによるものである
。
上記実施例ではＶｉが正極性の場合について述べたがＶ
ｉが負極性の場合ではＱ３をＰチャネル形としてＱｌと
ソースを共通接続し、Ｑｌ、Ｑ２の共通のドレインはＱ
ｌのゲートとＱ３のゲートに接続され、Ｑ３のドレイン
とＱ２のゲートにＶｉの負端子が接続されるようにすれ
ばよい。
父上記各実施例においてはＭＯＳ−ＦＥＴが使用されて
いるがこれに限定されることなく他の形式のＦＥＴを用
いても同様の効果が得られることはいうまでもない。
又本発明の考え方はバイポーラトランジスタを用いた場
合にも拡張できる。
本発明は以上のようになるのであって極めて低消費電力
で電圧、電流の動作範囲が広く、又ＩＣ化が容易である
等多くの利点が得られるものである。
【図面の簡単な説明】
第１図は従来の負性特性曲線図、第２図は本発明１実施
例の回路図、第３図は第２図回路の特性曲線図、第４図
は他の実施例の回路図、第５図は第４図回路の特性曲線
図。 Ｑｌ、Ｑ２・・・・・・腹側ＦＥＴ回路、ＶＤＤ・・・
・・・補助電源、Ｑｌ・・・・・・第１のＦＥＴ、Ｑ２
・曲・第２のＦＥＴ１Ｑ３・・・・・・第３のＦＥＴ１
Ｒ８，ＲＡ、ＲＢ・・・・・・抵抗。

Claims (1)

  1. 【特許請求の範囲】 １ 互に異なる導電形でなりドレインを共通にして直列
    接続され両端に補助電源が印加されたＦＥＴ回路とこの
    ＦＥＴ回路の一方の第１のＦＥＴのゲート、他方の第２
    のＦＥＴゲートとドレイン、及びソースのそれぞれにそ
    のドレイン、ゲート及びソースをそれぞれ接続し且つ第
    ２のＦＥＴと同一導電形である第３のＦＥＴとを有しこ
    の第３のＦＥＴのソースとドレインとを入力端子とする
    ことを特徴とする負性抵抗回路。 ２、特許請求の範囲１に記載の負性抵抗回路に於て第１
    のＦＥＴのソースと補助電源端子間に抵抗又は等価抵抗
    素子が設けられこれにより入力特性が制御できることを
    特徴とする負性抵抗回路。
JP49144874A 1974-12-16 1974-12-16 負性抵抗回路 Expired JPS5942495B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP49144874A JPS5942495B2 (ja) 1974-12-16 1974-12-16 負性抵抗回路
US05/641,385 US4015146A (en) 1974-12-16 1975-12-16 Negative resistance network
DE2556683A DE2556683C3 (de) 1974-12-16 1975-12-16 Negativ-Widerstandsnetzwerk

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP49144874A JPS5942495B2 (ja) 1974-12-16 1974-12-16 負性抵抗回路

Publications (2)

Publication Number Publication Date
JPS5171045A JPS5171045A (ja) 1976-06-19
JPS5942495B2 true JPS5942495B2 (ja) 1984-10-15

Family

ID=15372381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP49144874A Expired JPS5942495B2 (ja) 1974-12-16 1974-12-16 負性抵抗回路

Country Status (3)

Country Link
US (1) US4015146A (ja)
JP (1) JPS5942495B2 (ja)
DE (1) DE2556683C3 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5318390A (en) * 1976-08-03 1978-02-20 Toshiba Corp Mos type field effect transistor circuit
DE2740763A1 (de) * 1977-09-09 1979-03-29 Siemens Ag Integrierte stromversorgungsschaltung
GB2012481B (en) * 1978-01-09 1982-04-07 Rca Corp Egfet mirrors
ZA817617B (en) * 1980-11-27 1982-10-27 Int Computers Ltd Negative resistance element
JPS58111423A (ja) * 1981-12-25 1983-07-02 Pioneer Electronic Corp 負性インピ−ダンス回路
US4491807A (en) * 1982-05-20 1985-01-01 Rca Corporation FET Negative resistance circuits
US4488068A (en) * 1982-09-28 1984-12-11 Eaton Corporation Bidirectional drain to drain stacked FET gating circuit
DE3739923A1 (de) * 1987-11-25 1989-06-08 Philips Patentverwaltung Schaltungsanordnung fuer ein bildgeraet
DE4011415A1 (de) * 1990-04-09 1991-10-17 Licentia Gmbh Eingabeschaltung zum umsetzen einer eingangsspannung in ein binaeres informationssignal
US5075601A (en) * 1990-04-25 1991-12-24 Hildebrand Cleve R Power supply dynamic load for traffic and pedestrian signal
US5444414A (en) * 1993-05-28 1995-08-22 National Semiconductor Corporation Low voltage filter transconductance cell
US5654677A (en) * 1996-06-24 1997-08-05 Ericsson Inc. Relaxation oscillator of reduced complexity using CMOS equivalent of a four-layer diode
US7227350B2 (en) * 2004-03-18 2007-06-05 Elster Electricity, Llc Bias technique for electric utility meter
SG154366A1 (en) * 2008-01-31 2009-08-28 Swee Yong Khim Circuits with negative differential resistance characteristics
JP6539911B2 (ja) * 2015-05-14 2019-07-10 学校法人日本大学 負性抵抗回路及び発振回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3255364A (en) * 1963-07-10 1966-06-07 Motorola Inc Three field effect transistor gyrator
US3621300A (en) * 1969-09-10 1971-11-16 Motorola Inc Transistor circuit having the properties of a unijunction transistor in improved degree
US3670184A (en) * 1970-02-13 1972-06-13 Tokyo Shibaura Electric Co Light sensitive amplifier circuit having improved feedback arrangement
US3840829A (en) * 1973-02-02 1974-10-08 E Hochmair Integrated p-channel mos gyrator

Also Published As

Publication number Publication date
DE2556683B2 (de) 1978-06-22
DE2556683A1 (de) 1976-06-24
DE2556683C3 (de) 1982-07-08
JPS5171045A (ja) 1976-06-19
US4015146A (en) 1977-03-29

Similar Documents

Publication Publication Date Title
US4071783A (en) Enhancement/depletion mode field effect transistor driver
US4042839A (en) Low power dissipation combined enhancement depletion switching driver circuit
JPS5942495B2 (ja) 負性抵抗回路
US5057722A (en) Delay circuit having stable delay time
US4736117A (en) VDS clamp for limiting impact ionization in high density CMOS devices
JPH0679262B2 (ja) 参照電圧回路
JPH0993055A (ja) 演算増幅器
JP2591981B2 (ja) アナログ電圧比較器
JP2872058B2 (ja) 出力バッファ回路
JPS59208926A (ja) シユミツトトリガ回路
JPS596528B2 (ja) シユツリヨクバツフアカイロ
JPH0311823A (ja) Ｃｍｏｓ入力バッファ回路
JP2705169B2 (ja) 定電流供給回路
JP2763531B2 (ja) Ｍｏｓ定電圧回路
JPS58103232A (ja) インバ−タ回路
JP2004180015A (ja) カスコード型増幅回路
JP2610689B2 (ja) 半導体集積回路
JP2982291B2 (ja) 電界効果トランジスタ論理回路
JPH0746973Y2 (ja) 温度補償電圧増幅器
JPS5821724B2 (ja) 定電圧回路
JPS5925417A (ja) スイツチング回路
JPH0580868A (ja) 定電流回路
JPH04115397U (ja) センスアンプ回路
JP2000022453A (ja) 半導体装置
JPS5923653B2 (ja) インバ−タ回路