JPH0580868A - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JPH0580868A JPH0580868A JP6295492A JP6295492A JPH0580868A JP H0580868 A JPH0580868 A JP H0580868A JP 6295492 A JP6295492 A JP 6295492A JP 6295492 A JP6295492 A JP 6295492A JP H0580868 A JPH0580868 A JP H0580868A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- source
- drain
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【目的】CMOS素子による定電流回路において、設計
の狙い目に対し、ばらつきを少なくし、かつVT やVT
和に依存した定電流を得ること。 【構成】Pchトランジスタ3,4はカレントミラーを
構成し、Pchトランジスタ4とNchトランジスタ2
と抵抗6はシリーズに接続され、又Pchトランジスタ
3とNchトランジスタ1とPchトランジスタ5がシ
リーズに接続され、Nchトランジスタ1,2がそれぞ
れのまん中に位置し、ゲートが共通となっている。
の狙い目に対し、ばらつきを少なくし、かつVT やVT
和に依存した定電流を得ること。 【構成】Pchトランジスタ3,4はカレントミラーを
構成し、Pchトランジスタ4とNchトランジスタ2
と抵抗6はシリーズに接続され、又Pchトランジスタ
3とNchトランジスタ1とPchトランジスタ5がシ
リーズに接続され、Nchトランジスタ1,2がそれぞ
れのまん中に位置し、ゲートが共通となっている。
Description
【0001】
【産業上の利用分野】本発明は定電流回路に関し、特に
CMOSICに内蔵される定電流回路に関する。
CMOSICに内蔵される定電流回路に関する。
【0002】
【従来の技術】図6は従来の定電流回路の一例の回路図
である。
である。
【0003】図6において、本定電流回路は、Pチャネ
ル型電界効果トランジスタ3,4と、Nチャネル型電界
効果トランジスタ1,2と、抵抗6とが、電源(VDD)
7と接地(VSS)8との間に配置されている。
ル型電界効果トランジスタ3,4と、Nチャネル型電界
効果トランジスタ1,2と、抵抗6とが、電源(VDD)
7と接地(VSS)8との間に配置されている。
【0004】図6において、本定電流回路は、Pチャネ
ル型電界効果トランジスタ3,4のソイズ比、Nチャネ
ル型電界効果トランジスタ1,2のサイズ比、および抵
抗6の値により、定電流I1,I2の値が決定される。
この関係を式であらわすと、次の(1),(2)式のよ
うになる。
ル型電界効果トランジスタ3,4のソイズ比、Nチャネ
ル型電界効果トランジスタ1,2のサイズ比、および抵
抗6の値により、定電流I1,I2の値が決定される。
この関係を式であらわすと、次の(1),(2)式のよ
うになる。
【0005】
【0006】ここで、K:ボルツマン定数、R:抵抗6
の抵抗値、T:絶対温度、q:電子の電荷量、S1:N
チャネル型電界効果トランジスタ1の実効チャネル幅と
実効チャネル長の比(=Weff1/Leff1)、S2:Nチ
ャネル型電界効果トランジスタ2の実効チャネル幅と実
行チャネル長の比(=Weff2/Weff2)、S3:Pチャ
ネル型電界効果トランジスタ3の実効チャネル幅と実効
チャネル長の比(=Weff3/Leff3)、S4:Nチャネ
ル型電界効果トランジスタ2の実効チャネル幅と実行チ
ャネル長の比(=Weff4/Weff4)とする。
の抵抗値、T:絶対温度、q:電子の電荷量、S1:N
チャネル型電界効果トランジスタ1の実効チャネル幅と
実効チャネル長の比(=Weff1/Leff1)、S2:Nチ
ャネル型電界効果トランジスタ2の実効チャネル幅と実
行チャネル長の比(=Weff2/Weff2)、S3:Pチャ
ネル型電界効果トランジスタ3の実効チャネル幅と実効
チャネル長の比(=Weff3/Leff3)、S4:Nチャネ
ル型電界効果トランジスタ2の実効チャネル幅と実行チ
ャネル長の比(=Weff4/Weff4)とする。
【0007】即ち、(2)式より、電源電圧に依存しな
い定電流回路が得られる様になっていた。また、この
(2)式を成立させる為に、電界効果トランジスタ1,
2は、その動作点を弱反転領域に設定する必要があり、
電界効果トランジスタ1,2のゲート・ソース間電圧は
電界効果トランジスタのしきい値電圧VT とほぼ同じ値
に設定する様になっていた。
い定電流回路が得られる様になっていた。また、この
(2)式を成立させる為に、電界効果トランジスタ1,
2は、その動作点を弱反転領域に設定する必要があり、
電界効果トランジスタ1,2のゲート・ソース間電圧は
電界効果トランジスタのしきい値電圧VT とほぼ同じ値
に設定する様になっていた。
【0008】
【発明が解決しようとする課題】前述した従来の定電流
回路は、(2)式に示す通り、ゲート同士を接続したト
ランジスタ間の電流比がそれらのサイズ比で決定される
事を期待した回路であるが、電界効果トランジスタ1,
2のゲート・ソース間電圧を電界効果トランジスタのし
きい値電圧VT とほぼ同じに設定する様になっている
為、電界効果トランジスタ1と2のゲート直下の表面状
態の不均一やゲート酸化膜中の電荷の不均一等によるド
レイン電流のばらつきが大きく、定電流回路としてのば
らつきが大きいという欠点があった。
回路は、(2)式に示す通り、ゲート同士を接続したト
ランジスタ間の電流比がそれらのサイズ比で決定される
事を期待した回路であるが、電界効果トランジスタ1,
2のゲート・ソース間電圧を電界効果トランジスタのし
きい値電圧VT とほぼ同じに設定する様になっている
為、電界効果トランジスタ1と2のゲート直下の表面状
態の不均一やゲート酸化膜中の電荷の不均一等によるド
レイン電流のばらつきが大きく、定電流回路としてのば
らつきが大きいという欠点があった。
【0009】本発明の目的は、前記欠点が解決され、ド
レイン電流のばらつきを小さくした定電流回路を提供す
ることにある。
レイン電流のばらつきを小さくした定電流回路を提供す
ることにある。
【0010】
【課題を解決するための手段】本発明の定電流回路の第
1の構成は、第1の電源にダイオードの一方の電極と抵
抗の一方の端子とを接続し、前記ダイオードの他方の電
極にソース又はドレインが接続する第1導電型の第1の
電界効果トランジスタと、前記抵抗の他方の端子にソー
ス又はドレインが接続する第1導電型の第2の電界効果
トランジスタと、前記第1の電界効果トランジスタのド
レイン又はソースとゲートと前記第2の電界効果トラン
ジスタのゲートと第2導電型の第3の電界効果トランジ
スタのドレイン又はソースとを接続し、前記第2の電界
効果トランジスタのドレイン又はソースと前記第3の電
界効果トランジスタのゲートと第2導電型の第4の電界
効果トランジスタのドレイン又はソースとゲートとを接
続し、前記第3,第4の電界効果トランジスタのソース
又はドレインを共に第2の電源に接続したことを特徴と
する。
1の構成は、第1の電源にダイオードの一方の電極と抵
抗の一方の端子とを接続し、前記ダイオードの他方の電
極にソース又はドレインが接続する第1導電型の第1の
電界効果トランジスタと、前記抵抗の他方の端子にソー
ス又はドレインが接続する第1導電型の第2の電界効果
トランジスタと、前記第1の電界効果トランジスタのド
レイン又はソースとゲートと前記第2の電界効果トラン
ジスタのゲートと第2導電型の第3の電界効果トランジ
スタのドレイン又はソースとを接続し、前記第2の電界
効果トランジスタのドレイン又はソースと前記第3の電
界効果トランジスタのゲートと第2導電型の第4の電界
効果トランジスタのドレイン又はソースとゲートとを接
続し、前記第3,第4の電界効果トランジスタのソース
又はドレインを共に第2の電源に接続したことを特徴と
する。
【0011】本発明の定電流回路の第2の構成は、前記
第1の構成のうちのダイオードが、少なくとも1個の第
1又は第2の導電型の電界効果トランジスタとなってい
ることを特徴とする。
第1の構成のうちのダイオードが、少なくとも1個の第
1又は第2の導電型の電界効果トランジスタとなってい
ることを特徴とする。
【0012】
【実施例】図1は本発明の一実施例の定電流回路を示す
回路図である。
回路図である。
【0013】図1において、本実施例の定電流回路は、
Nチャネル型電界効果トランジスタ1,2と、Pチャネ
ル型電界効果トランジスタ3,4と、抵抗6と、ダイオ
ード25とを備えている。
Nチャネル型電界効果トランジスタ1,2と、Pチャネ
ル型電界効果トランジスタ3,4と、抵抗6と、ダイオ
ード25とを備えている。
【0014】Pチャネル型電界効果トランジスタ3,4
は、カレントミラー回路を構成しており、これらのドレ
イン電流I1,I2の比は、サイズ比に応じたものにな
る。
は、カレントミラー回路を構成しており、これらのドレ
イン電流I1,I2の比は、サイズ比に応じたものにな
る。
【0015】ここで説明を簡単にする為、Pチャネル型
電界効果トランジスタ3,4のサイズを同じに設定すれ
ば、 I1=I2 …(3) となり、電界効果トランジスタ1,2,3,4のドレイ
ン電流は全て同じになる。
電界効果トランジスタ3,4のサイズを同じに設定すれ
ば、 I1=I2 …(3) となり、電界効果トランジスタ1,2,3,4のドレイ
ン電流は全て同じになる。
【0016】さらに、Nチャネル型電界効果トランジス
タ1,2のサイズも同じに設定すれば、電界効果トラン
ジスタ1,2のゲート・ソース間電圧は等しくなり、ま
たゲート電極を接続しているので、ゲート・ソース間電
圧が等しいことから、必然的にダイオード25の電極間
電圧VD1と抵抗6の端子間電圧VR の関係は、次式
(4)となる。 VD1=VR …(4) ここで、ダイオード25のVD1と順方向電流I1とは、
nをエミッション常数、Aをダイオード接合面積、J0
を逆方向飽和電流密度とすると、次式(5)となる。
タ1,2のサイズも同じに設定すれば、電界効果トラン
ジスタ1,2のゲート・ソース間電圧は等しくなり、ま
たゲート電極を接続しているので、ゲート・ソース間電
圧が等しいことから、必然的にダイオード25の電極間
電圧VD1と抵抗6の端子間電圧VR の関係は、次式
(4)となる。 VD1=VR …(4) ここで、ダイオード25のVD1と順方向電流I1とは、
nをエミッション常数、Aをダイオード接合面積、J0
を逆方向飽和電流密度とすると、次式(5)となる。
【0017】
【0018】次に抵抗6の端子間電圧VR は、これの抵
抗値をRとすると、次式(6)となる。 VR =I2・R …(6) 従って、(3),(4)式より、I1=I2=I、VD1
=VR =Vとし、置き替えると、前記(5),(6)式
は、次式(7),(8)となる。
抗値をRとすると、次式(6)となる。 VR =I2・R …(6) 従って、(3),(4)式より、I1=I2=I、VD1
=VR =Vとし、置き替えると、前記(5),(6)式
は、次式(7),(8)となる。
【0019】
【0020】さらに、前記(7)式に(8)式を代入す
ると次の(9)式が得られる。
ると次の(9)式が得られる。
【0021】
【0022】この(9)式を満足する電流Iで、定電流
回路が安定する。しかし、(9)式より電流Iを算出す
るのは困難な為、おおよその設計値を具体的に説明す
る。まず、一般的にダイオードの順方向電流は0.6〜
0.7V位から電流が流れはじめ、さらに電圧を上げる
と電流は急激に流れる様になる。
回路が安定する。しかし、(9)式より電流Iを算出す
るのは困難な為、おおよその設計値を具体的に説明す
る。まず、一般的にダイオードの順方向電流は0.6〜
0.7V位から電流が流れはじめ、さらに電圧を上げる
と電流は急激に流れる様になる。
【0023】そこで、ダイオードの順方向電流が10μ
Aで、その時のダイオード電極間電圧が0.7Vだった
とすると、I1=I2=10μAの定電流回路を得る為
の抵抗値Rは、前記(8)式より、次式(10)とな
る。 R=V/I=0.7V/10μA=70KΩ …(10) 抵抗値を70KΩとする事で、I1=I2=10μAの
定電流回路を容易に実現することができる。
Aで、その時のダイオード電極間電圧が0.7Vだった
とすると、I1=I2=10μAの定電流回路を得る為
の抵抗値Rは、前記(8)式より、次式(10)とな
る。 R=V/I=0.7V/10μA=70KΩ …(10) 抵抗値を70KΩとする事で、I1=I2=10μAの
定電流回路を容易に実現することができる。
【0024】図2は図1の応用回路であり、Pチャネル
型電界効果トランジスタ4,9はカレントミラー回路を
構成しており、サイズ比に応じた電流が出力端子10を
通して、負荷11に流れる回路である。
型電界効果トランジスタ4,9はカレントミラー回路を
構成しており、サイズ比に応じた電流が出力端子10を
通して、負荷11に流れる回路である。
【0025】図3は本発明の他の実施例の定電流回路を
示す回路図である。
示す回路図である。
【0026】図3において、本実施例の定電流回路は、
Pチャネル型電界効果トランジスタ3,4,5と、Nチ
ャネル型電界効果トランジスタ1,2と、抵抗6とを備
えている。
Pチャネル型電界効果トランジスタ3,4,5と、Nチ
ャネル型電界効果トランジスタ1,2と、抵抗6とを備
えている。
【0027】ここで、Pチャネル型電界効果トランジス
タ3,4は、カレントミラー回路を構成しており、これ
らのドレイン電流I1,I2の比は、サイズ比に応じた
ものになる。ここで説明を簡単にする為、Pチャネル型
電界効果トランジスタ1,2のサイズを同じに設定すれ
ば、次式(11)が得られる。
タ3,4は、カレントミラー回路を構成しており、これ
らのドレイン電流I1,I2の比は、サイズ比に応じた
ものになる。ここで説明を簡単にする為、Pチャネル型
電界効果トランジスタ1,2のサイズを同じに設定すれ
ば、次式(11)が得られる。
【0028】I1=I2 …(11) 従って、電界効果トランジスタ1,2,3,4,5のド
レイン電流は全て同じになる。さらに、Nチャネル型電
界効果トランジスタ1,2のサイズも同じに設定すれ
ば、電界効果トランジスタ1,2のゲート・ソース間電
圧は等しくなり、またゲート電極を接続しているので、
ゲート・ソース間電圧が等しいことから、必然的にPチ
ャネル型電界効果トランジスタ5のゲート・ソース間
(=ドレイン・ソース間)電圧はVG5と抵抗6の端子間
電圧VR の関係は、次式(12)となる。
レイン電流は全て同じになる。さらに、Nチャネル型電
界効果トランジスタ1,2のサイズも同じに設定すれ
ば、電界効果トランジスタ1,2のゲート・ソース間電
圧は等しくなり、またゲート電極を接続しているので、
ゲート・ソース間電圧が等しいことから、必然的にPチ
ャネル型電界効果トランジスタ5のゲート・ソース間
(=ドレイン・ソース間)電圧はVG5と抵抗6の端子間
電圧VR の関係は、次式(12)となる。
【0029】VG5=VR …(12) ここで、Pチャネル型電界効果トランジスタ5のゲート
・ソース間電圧VG5と電流I1とは、ショックレーの式
より、次式(13)となる。
・ソース間電圧VG5と電流I1とは、ショックレーの式
より、次式(13)となる。
【0030】 I1=KP S5 (VG5−VTP)・(VG5−VTP)/2 …(13) ここで、KP :Pチャネル型電界効果トランジスタの導
電係数,S5 :Pチャネル型電界効果トランジスタ5の
実効チャネル幅と実効チャネル長の比(=Weff5/L
eff5),VTP:Pチャネル型電界効果トランジスタのし
きい値電圧。
電係数,S5 :Pチャネル型電界効果トランジスタ5の
実効チャネル幅と実効チャネル長の比(=Weff5/L
eff5),VTP:Pチャネル型電界効果トランジスタのし
きい値電圧。
【0031】次に抵抗6の端子間電圧VR は、これの抵
抗値をRとすると次式(14)となる。
抗値をRとすると次式(14)となる。
【0032】VR =I2・R …(14) 従って(11),(12)式より、I1=I2=I,V
G5=VR=Vとし、置き替えると、前記(13),(1
4)式は、次式(15),(16)となる。
G5=VR=Vとし、置き替えると、前記(13),(1
4)式は、次式(15),(16)となる。
【0033】 I=1/2KP S5 (V−VTP)・(V−VTP) …(15) V=I・R …(16) さらに、前記(15)式に(16)式を代入し、さらに
1/2KP S5 をβとして置き替えると、次の(1
7),(18)式が得られる。
1/2KP S5 をβとして置き替えると、次の(1
7),(18)式が得られる。
【0034】 I=β(I・R−VTP)・(I・R−VTP) =β・I2 ・R2 −1・β・I・R+β・VTP …(17) 0=β・R2 ・I2 −(2・β・R・+1)I+β・VTP …(18) 従って、(18)式の2次方程式より、定電流値Iは次
式(19)となる。
式(19)となる。
【0035】
【0036】(19)式より、電源電圧に依存しない定
電流回路が容易に得られるのがわかる。
電流回路が容易に得られるのがわかる。
【0037】図4及び図5は、図3の第1,第2の応用
回路であり、図4は図3のPチャネル型電界効果トラン
ジスタ5をNチャネル型トランジスタ16に置き替えた
回路、図5は図3のPチャネル型電界効果トランジスタ
5の所に、さらにNチャネル型トランジスタ15,16
を縦積みした回路であり、同様な定電流回路が得られ
る。
回路であり、図4は図3のPチャネル型電界効果トラン
ジスタ5をNチャネル型トランジスタ16に置き替えた
回路、図5は図3のPチャネル型電界効果トランジスタ
5の所に、さらにNチャネル型トランジスタ15,16
を縦積みした回路であり、同様な定電流回路が得られ
る。
【0038】
【発明の効果】以上説明した様に、本発明は、ダイオー
ドあるいは電界効果トランジスタの電圧・電流特性と抵
抗の電圧・電流特性を利用する事により、定電流を得る
事ができ、また電界効果トランジスタの動作点を弱反転
領域に設定する必要がなく、この為、電界効果トランジ
スタの動作点を強反転領域に設定すれば、電界効果トラ
ンジスタのゲート直下の表面状態やゲート酸化膜中の電
荷の影響等を受けないので、従来より設計の狙い目に対
するばらつきが少ない定電流が得られるという効果があ
る。
ドあるいは電界効果トランジスタの電圧・電流特性と抵
抗の電圧・電流特性を利用する事により、定電流を得る
事ができ、また電界効果トランジスタの動作点を弱反転
領域に設定する必要がなく、この為、電界効果トランジ
スタの動作点を強反転領域に設定すれば、電界効果トラ
ンジスタのゲート直下の表面状態やゲート酸化膜中の電
荷の影響等を受けないので、従来より設計の狙い目に対
するばらつきが少ない定電流が得られるという効果があ
る。
【0039】また本発明によれば、(15),(1
6),(19)式より明らかであるが、しきい値VT に
依存した電流が得られ、特に電界効果トランジスタで構
成された回路の場合、動作電圧や電流はしきい値VT に
依存するものが多く、応用範囲が広いという効果が得ら
れる。
6),(19)式より明らかであるが、しきい値VT に
依存した電流が得られ、特に電界効果トランジスタで構
成された回路の場合、動作電圧や電流はしきい値VT に
依存するものが多く、応用範囲が広いという効果が得ら
れる。
【図1】本発明の一実施例の定電流回路を示す回路図で
ある。
ある。
【図2】図1の実施例の応用例を示す回路図である。
【図3】本発明の他の実施例の定電流回路を示す回路図
である。
である。
【図4】図3の実施例の第1の応用例を示す回路図であ
る。
る。
【図5】図3の実施例の第2の応用例を示す回路図であ
る。
る。
【図6】従来の定電流回路の一例の回路図である。
1,2,5,15 Pチャネル型電界効果トランジス
タ 3,4,9,16 Nチャネル型電界効果トランジス
タ 25 ダイオード 6 抵抗 7 電源 8 接地 10 出力端子 11 負荷
タ 3,4,9,16 Nチャネル型電界効果トランジス
タ 25 ダイオード 6 抵抗 7 電源 8 接地 10 出力端子 11 負荷
Claims (5)
- 【請求項1】 第1の電源にダイオードの一方の電極と
抵抗の一方の端子とを接続し、前記ダイオードの他方の
電極にソース又はドレインが接続する第1導電型の第1
の電界効果トランジスタと、前記抵抗の他方の端子にソ
ース又はドレインが接続する第1導電型の第2の電界効
果トランジスタと、前記第1の電界効果トランジスタの
ドレイン又はソースとゲートと前記第2の電界効果トラ
ンジスタのゲートと第2導電型の第3の電界効果トラン
ジスタのドレイン又はソースとを接続し、前記第2の電
界効果トランジスタのドレイン又はソースと前記第3の
電界効果トランジスタのゲートと第2導電型の第4の電
界効果トランジスタのドレイン又はソースとゲートとを
接続し、前記第3,第4の電界効果トランジスタのソー
ス又はドレインを共に第2の電源に接続したことを特徴
とする定電流回路。 - 【請求項2】 第2,第4の電界効果トランジスタの共
通接続点を、負荷に接続される第5の電界効果トランジ
スタのゲート入力とする請求項1記載の定電流回路。 - 【請求項3】 第1の電源に、第2導電型の第5の電界
効果トランジスタのドレイン又はソースとゲートと、抵
抗の一方の端子とを接続し、前記第5の電界効果トラン
ジスタのソース又はドレインにソース又はドレインが接
続する第1導電型の第1の電界効果トランジスタと、前
記抵抗の他方の端子にソース又はドレインが接続する第
1導電型の第2の電界効果トランジスタと、前記第1の
電界効果トランジスタのドレイン又はソースとゲートと
前記第2の電界効果トランジスタのゲートと第2導電型
の第3の電界効果トランジスタのドレイン又はソースと
を接続し、前記第2の電界効果トランジスタのドレイン
又はソースと前記第3の電界効果トランジスタのゲート
と第2導電型の第4の電界効果トランジスタのドレイン
又はソースとゲートとを接続し、前記第3,第4の電界
効果トランジスタのソース又はドレインを共に第2の電
源に接続したことを特徴とする定電流回路。 - 【請求項4】 第1の電源に、第1導電型の第5の電界
効果トランジスタのソース又はドレインとゲートと、抵
抗の一方の端子とを接続し、前記第5の電界効果トラン
ジスタのドレイン又はソースとゲートにソース又はドレ
インが接続する第1導電型の第1の電界効果トランジス
タと、前記抵抗の他方の端子にソース又はドレインが接
続する第1導電型の第2の電界効果トランジスタと、前
記第1の電界効果トランジスタのドレイン又はソースと
ゲートと前記第2の電界効果トランジスタのゲートと第
2導電型の第3の電界効果トランジスタのドレイン又は
ソースとを接続し、前記第2の電界効果トランジスタの
ドレイン又はソースと前記第3の電界効果トランジスタ
のゲートと第2導電型の第4の電界効果トランジスタの
ドレイン又はソースとゲートとを接続し、前記第3,第
4の電界効果トランジスタのソース又はドレインを共に
第2の電源に接続したことを特徴とする定電流回路。 - 【請求項5】 第1の電源に、第1導電型の第5の電界
効果トランジスタのソース又はドレインと、抵抗の一方
の端子とを接続し、前記第5の電界効果トランジスタの
ドレイン又はソースとゲートにドレイン又はソースとゲ
ートとを接続する第6の電界効果トランジスタと、前記
第6の電界効果トランジスタのソース又はドレインにソ
ース又はドレインが接続する第1の電界効果トランジス
タと、前記抵抗の他方の端子にソース又はドレインが接
続する第1導電型の第2の電界効果トランジスタと、前
記第1の電界効果トランジスタのドレイン又はソースと
ゲートと前記第2の電界効果トランジスタのゲートと第
2導電型の第3の電界効果トランジスタのドレイン又は
ソースとを接続し、前記第2の電界効果トランジスタの
ドレイン又はソースと前記第3の電界効果トランジスタ
のゲートと第2導電型の第4の電界効果トランジスタの
ドレイン又はソースとゲートとを接続し、前記第3,第
4の電界効果トランジスタのソース又はドレインを共に
第2の電源に接続したことを特徴とする定電流回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6295492A JPH0580868A (ja) | 1991-06-10 | 1992-03-19 | 定電流回路 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3-137328 | 1991-06-10 | ||
JP13732891 | 1991-06-10 | ||
JP6295492A JPH0580868A (ja) | 1991-06-10 | 1992-03-19 | 定電流回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0580868A true JPH0580868A (ja) | 1993-04-02 |
Family
ID=26404018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6295492A Pending JPH0580868A (ja) | 1991-06-10 | 1992-03-19 | 定電流回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0580868A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007250007A (ja) * | 2007-06-18 | 2007-09-27 | Fujitsu Ltd | 半導体集積回路 |
JP2008177330A (ja) * | 2007-01-18 | 2008-07-31 | Ricoh Co Ltd | 定電流回路及び定電流回路を使用した発光ダイオード駆動装置 |
-
1992
- 1992-03-19 JP JP6295492A patent/JPH0580868A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008177330A (ja) * | 2007-01-18 | 2008-07-31 | Ricoh Co Ltd | 定電流回路及び定電流回路を使用した発光ダイオード駆動装置 |
JP2007250007A (ja) * | 2007-06-18 | 2007-09-27 | Fujitsu Ltd | 半導体集積回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4529897A (en) | Analog switch device having threshold change reducing means | |
JP3095809B2 (ja) | 基準発生器 | |
US5434534A (en) | CMOS voltage reference circuit | |
JPH0327934B2 (ja) | ||
JP2002055724A (ja) | 実質的に温度非依存性の電流を生成する方法およびその実施を許容するデバイス | |
JPS603249B2 (ja) | 低消費電力の相補型比較器/インバータ回路 | |
TWI512424B (zh) | Constant current circuit | |
JPH0580868A (ja) | 定電流回路 | |
JPH11134051A (ja) | 基準電圧回路 | |
JP2994293B2 (ja) | バンド・ギャップ・レファレンス回路 | |
JP2707667B2 (ja) | 比較回路 | |
JP2565528B2 (ja) | ヒステリシスコンパレータ回路 | |
JP3972787B2 (ja) | ウィンドウコンパレータ | |
JP2661531B2 (ja) | 電圧電流変換回路 | |
JP2637791B2 (ja) | ブログラマブル基準電圧発生器 | |
JPS58171126A (ja) | アナログスイッチ装置 | |
JP2893738B2 (ja) | 電圧検出回路 | |
JPH0218606A (ja) | 定電流回路 | |
JP3286155B2 (ja) | 定電圧回路 | |
JPH10143264A (ja) | 定電圧回路 | |
JPH1125201A (ja) | 半導体集積回路 | |
JP2647208B2 (ja) | A級プッシュプル出力回路 | |
JP2806654B2 (ja) | バイアス回路 | |
JP2711030B2 (ja) | 基準電圧発生回路 | |
JPH10283048A (ja) | 定電流回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001205 |