CN101083464A - 包括输出电路的半导体集成电路 - Google Patents

Abstract

一种输出电路包括配置以放大输入的差分信号的差分部分；配置以将电流提供给差分部分的电流源部分；与差分部分连接的负载电阻部分；和控制单元，配置该单元以基于施加到控制单元的信号设置来自电流源部分的电流值和负载电阻部分的电阻值。该输出电路将差分信号转换成与差分信号不同的接口电平的输出信号，并平衡传输该输出信号。

Description

包括输出电路的半导体集成电路

技术领域

本发明涉及一种具有用于输出平衡信号的输出电路的半导体集成电路。

背景技术

目前，根据标准定义了用于将信号从集成电路传输到另一集成电路的输出电路的输出电平。一般实例包括PECL(伪射极耦合逻辑)和LADS(低电压差分信号)，并且新近包括PCI-express(外设部件互连-)、XAUI(10吉比特附加装置接口)、Infini Band和Serial-ATA。图4示出了典型接口电平的规格。如从图4显而易见的，这些接口电平彼此不兼容。例如，将PECL接口电平的规格与图4中的LVDS接口电平的规格相比，PECL的输出电平(VOH、VOL)是从电源电压降低某个值的电压，而LVDS的输出电平(VOH、VOL)是和电源电压变化无关的电压。

因此，通常根据适合于每个标准的接口电平的不同电路形式来配置输出电路。这些接口的每一个都具有不能通过其它接口获得的特性，例如低功耗。因此，为了不同目的使用不同的接口，存在许多具有不同接口电平的系统器件，而这些器件具有相似的功能。结果，需要不同接口电平之间的传输和接收。这样的实例包括光发送器模块的电输入/输出接口。

通常，PECL或LVDS接口已经成为光发送器模块的电输入/输出接口的主流，并以许多方式广泛地用于ASSP(应用专用标准产品)。为了将信号转换成PECL和LVDS之间的接口电平以作为DC耦合接口，通常使用利用了外部终端电阻的电平。在下文，示出了一个实例。

图1示出了电平转换方法的典型实例的电路结构。在图1中，LVDS接口中输出电路40的输出被转换成PECL接口电平并输出至接收器50。LVDS接口输出电路40具有作为差分对的N沟道晶体管41和42、电流源43、具有电阻值RL的负载电阻46和47以及电平控制器48。差分信号(INA、INB)被提供给该差分对的N沟道晶体管41和42的栅极，并且如图4所示的LVDS电平的信号从输出端子OUTA和OUTB输出。

输出电路40的输出通过具有电阻51至53和55至57的电平转换电路转换成PECL接口电平，并提供给接收器50。具有电阻值R1的电阻51、具有电阻值R2的电阻52和具有电阻R3的电阻53串联连接在电源电压VDD2和地GND之间。输出端子OUTB连接至电阻52和电阻53的连接节点。PECL电平的信号从电阻51和电阻52的连接节点ROUTB输出。对称地，具有电阻值R1的电阻55、具有电阻值R2的电阻56和具有电阻值R3的电阻57串联连接在电压电源VDD2和地GND之间。输出端子OUTA连接至电阻56和电阻57的连接节点。PECL电平的信号从电阻55和电阻56的连接节点ROUTA输出。

假设输出节点ROUTA和ROUTB的“H”电平输出电压为VOH，输出节点ROUTA和ROUTB的“L”电平输出电压为VOL，以及幅度，也就是，输出信号的差分输出电压为VOD，则可以根据以下等式(1-1)至(1-3)获得每个电压。利用电源电压VDD，VDD1＝VDD2＝VDD。VOH＝VDD×(R2+R3)/(R1+R2+R3)+RL×I1×R1/{2×(R1+R2)}(1-1)VOL＝VDD×(R2+R3)/(R1+R2+R3)-RL×I1×R1/{2×(R1+R2)}(1-2)VOD＝RL×I1×R1/(R1+R2)    (1-3)

通过正确地选择电阻51至53、55至57，可以转换该电平以在某种程度上对应于PECL接口。然而，如可从图4明白的，LVDS接口的信号是具有1.2V的共用电压和与电源电压无关的固定电压的信号。相反，PECL接口的信号是具有相对电压的信号，其电平随电源电压而变化。在图1中的电阻划分的电平转换电路中，如由等式(1-1)和(1-2)表示，输出电压VOH和VOL根据电源电压VDD的电阻划分比而变化。因此，输出电压VOH和VOL满足PECL接口的幅度标准(VOD)，但不满足输出电平(VOH、VOL)的标准，除非电阻值R1、R2和R3依据电源电压VDD改变。

图2示出了用于将PECL接口转换成LVDS接口的电路的实例。PECL接口的输出电路60具有作为差分对的晶体管61和62、电流源63、输出晶体管65和66以及负载电阻67和68。差分信号(INA、INB)被提供给晶体管61和62的基极，且图4中的PECL电平的信号从输出端子OUTA和OUTB输出。

输出电路60的输出通过具有电阻71、72、74和75的电平转换电路转换成LVDS电平的输出，并且该转换输出被提供给接收器70。具有电阻值R1的电阻71和具有电阻值R2的电阻72串联连接在输出端子OUTA和地GND之间。LVDS电平的信号从电阻71和电阻72的连接节点ROUTA输出。对称地，具有电阻值R1的电阻74和具有电阻值R2的电阻75串联连接在输出端子OUTB和地GND之间。LVDS电平的信号从电阻74和电阻75的连接节点ROUTB输出。

假定从输出节点ROUTA和ROUTB输出的平衡信号的共用电压是VCM，以及幅度，也就是，输出信号的差分输出电压为VOD，则可以根据以下等式(2-1)和(2-2)获得每个电压：

VCM＝(VCC1-RL×I1/2-VF)×R2/(R1+R2)    (2-1)

VOD＝RL×I1×R2/(R1+R2)                (2-2)

这里，VF是晶体管65和66的基极-发射极电压。在该实例中，执行与参考图1所描述的电平转换相反的转换。通过根据等式(2-2)正确地选择电阻值R1和R2，可以满足LVDS幅度标准(VOD)。然而，如由等式(2-1)表示的，根据电源电压VCC1的改变，输出共用电压VCM根据电阻划分比而变化。因此，电平转换电路不满足输出共用电压VCM的标准，除非电阻值R1和R2根据电源电压VCC1的改变而改变。

一些接口没有使用任何的外部终端电阻。例如，如图3所示，典型实例是PCI-express接口。PCI-express接口的输出电路80具有作为差分对的N沟道晶体管81和82、电流源83和负载电阻86、87和88。差分信号(INA、INB)被提供给N沟道晶体管81和82的栅极，且PCI-express接口电平的信号分别从N沟道晶体管81和82的漏极和负载电阻86和87的连接节点(OUTA、OUTB)输出。输出电路80的输出通过具有电阻值RE的终端电阻91端接并提供给接收器90。

PCI-express接口标准仅定义了输出幅度(VOD)。当输出电路80用于PECL接口的接收器90时，可调节具有电阻值RD的电阻88，以对应于PECL接口的“H”电平输出电压VOH和“L”电平输出电压VOL。可以根据以下等式(3-1)至(3-3)得到输出端子OUTA和OUTB的输出电平VOH和VOL以及幅度VOD：

VOH＝VDD1-{RL×RL/(2×RL+RE)+RD)}×I1        (3-1)

VOL＝VDD1-{RL×(RL+RE)/(2×RL+RE)+RD}×I1    (3-2)

VOD＝I1×RL×RE/(2×RL+RE)                   (3-3)

等式(3-3)具有一种解决方案，其满足与电源电压无关的PECL接口和LVDS接口的幅度标准(VOD)。如由等式(3-1)和等式(3-2)表示的，基于输出电路80的电阻86至88和接收器90的终端电阻91(电阻值RE)来确定输出端子OUTA和OUTB的输出电平VOH和VOL。当在半导体集成电路中与晶体管等一起制造输出电路80的电阻86至88时，电阻的电阻值具有相对大的制造变化。通常，认为在半导体集成电路中电阻的电阻值具有大约-20％至+20％的制造变化。因此，当在接收侧上的上述电阻值和终端电阻91的电阻值之间存在失配时，不能满足PECL接口的标准、LVDS接口的输出电平VOH和VOL和共用电压VCM的标准。例如，为了满足PECL接口的输出电平VOH和VOL的标准，电阻值的制造变化需要落在-10％和+10％之间。因此，利用PCI-express接口的输出电路满足PECL或LVDS接口的输出电平VOH和VOL的标准、或共用电压VCM的标准是很难的。

如上所述，输出电路中的负载电阻(电阻值RL)和电流源(电流值I1)具有冲突特性变量(变化)。例如，当由于制造变化而导致负载电阻的电阻值RL增加1.2倍时，相反地，电流源的电流值I1降低了1/1.2倍。因此，当差分输出端子(OUTA和OUTB)处于打开状态时，也就是说，什么都没有连接至输出端子，在上述情况下由负载电阻和电流源产生的幅度保持不变。

然而，PECL接口的输出电平标准与电源电压相关联，并且LVDS接口的输出电平标准相对于地电压固定，其具有相冲突的特性。当通过具有插入在电流源和地之间的外部电阻的电平转换电路对这种输出电路的输出电平进行转换时，相对于电源电压依据电阻划分比确定输出电平。因此，不能满足该标准，除非根据使用环境为每个接口和每个电源电压而调节电阻值。

当在半导体集成电路中建立的电阻用作输出电路的负载电阻时，电阻值由于制造变化而显著地变化。根据接收侧上的负载电阻和终端电阻的偏离比来确定输出电路的输出电平。为此，当负载电阻由于制造变化而改变并且没有与接收侧上的终端电阻值相匹配时，不能满足该接口的标准。尤其是在具有输出电平的窄容许范围的PECL接口中，难以满足该标准。

图5概述了在上述一般常规输出电路中的电平转换的兼容性。在图5中，圆圈表示包括通过外部电阻等的电平转换或电流流动的切换实现的有效性。

日本特开专利公布(JP-P2003-152522A)公开了不使用上述电平转换的方法而用于在PECL和LVDS之间转换的电路。在日本特开专利公布(JP-P2003-152522A)中公开的输出电路具有包括第一输出端口的第一输出区和包括第二输出端口的第二输出区。配置第一和第二输出区以根据第一外部控制信号匹配第一传输模式并产生第一和第二输出端口的第一输出特性。配置第一和第二输出区以根据第二外部控制信号匹配第二传输模式，并在第一和第二输出端口中产生第二输出特性。第一传输模式是正ECL(PECL)标准，第二传输模式是低压差分信号传输(LVDS)标准。第一和第二输出区的每一个都包括可开关的电流源，用于供给根据所选外部控制信号从各个端口中的多个预定电流中选择的电流。

发明内容

本发明提供了一种包括输出电路的半导体集成电路，该输出电路可以输出符合每个标准的信号。

在本发明的一个实施例中，一种输出电路包括配置以放大输入的差分信号的差分部分；配置以提供电流给差分部分的电流源部分；与差分部分连接的负载电阻部分；和配置以基于提供给控制单元的信号设置来自电流源部分的电流值和负载电阻部分的电阻值。输出电路将差分信号转换成不同于差分信号的接口电平的输出信号，并平衡传输输出信号。

以该方式，本发明提供了一种输出电路和半导体集成电路，其可以输出不同接口电平的输出信号。对于具有通常使用的不同输出电平的接口例如LVPECL和LVDS以及新近使用的高速串行接口例如PCI-express和XAUI，可以输出符合每个标准的电平。

附图说明

从结合附图的某些优选实施例的以下描述，本发明的以上和其它目的、优点和特征将变得更加显而易见，其中：

图1是示出常规的电平转换电路(LVDS-PECL)的电路图；

图2是示出常规的电平转换电路(PECL-LVDS)的电路图；

图3是示出不使用外部终端电阻的接口的电路图；

图4是示出典型接口的规格的图；

图5是示出每个接口电路的可比性的图；

图6是根据本发明实施例的输出电路的电路图；

图7是示出根据本发明实施例的在输出电路中的基准电流源部分的电路图；

图8是示出根据本发明实施例的输出电路(PECL)的操作的电路图；

图9是示出根据本发明实施例的输出电路(LVDS)的操作的电路图；和

图10是示出根据本发明实施例的输出电路(AC耦合的IF)的操作的电路图。

具体实施方式

在下文，将参考附图详细地描述本发明的输出电路。

图6是示出根据本发明实施例的输出电路结构的电路图。参考图6，本发明的输出电路10具有差分输出部分11、电平检测部分12、电流源部分，其包括基准电流源部分13和电流校正部分14、电平生成部分15、电阻部分，其包括内部电阻部分16和外部电阻部分17和控制部分19。举例说明接收部分20作为接收侧的电路。接收部分20具有接收电路22和终端电阻23，并接收从输出电路10输出的信号。终端电阻23的电阻值RE通常为100Ω。

差分输出部分11具有作为差分对的N沟道晶体管111和112和分别级联连接至N沟道晶体管111和112的N沟道晶体管113和114。N沟道晶体管113和114具有比N沟道晶体管111和112的栅极氧化膜更厚的栅极氧化膜。固定的偏压被提供给N沟道晶体管113和114的栅极，以补偿该差分对的N沟道晶体管111和112的击穿电压。当N沟道晶体管111和112的击穿电压不存在问题时，可省略N沟道晶体管113和114。差分输入信号(INA-INB)的信号被提供给N沟道晶体管111和112的栅极。N沟道晶体管111和112的源极彼此连接并连接至作为电流源部分的基准电流源部分13和电流校正部分14。

电流源部分具有基准电流源部分13和电流校正部分14，并控制流到N沟道晶体管111和112的电流。基准电流源部分13控制电流稳定地流到作为差分对的N沟道晶体管111和112。在图6中，通过将适当的固定偏压E施加到N沟道晶体管130来提供基准电流。然而，如图7所示，基准电流可从多个电流源提供。

在图7中，基准电流源部分13具有电流源136、N沟道晶体管131、132和133和开关电路134。N沟道晶体管131、132和133用作电流镜电路，并通过利用从电流源136提供的电流作为基准，通过开关电路134控制电流。例如，当N沟道晶体管131、132和133具有相同特性，并通过开关电路134将N沟道晶体管133设置到ON态时，与流过N沟道晶体管131的电流具有相同值的电流流过N沟道晶体管132和133。因此，基准电流源部分13使两倍于从电流源136提供的电流流动。当N沟道晶体管133通过开关电路134设置到OFF态时，与流过N沟道晶体管131的电流具有相同值的电流流过N沟道晶体管132。因此，基准电流源部分13提供与从电流源136提供的电流具有相同值的电流。可以通过添加晶体管或调节晶体管的特性来设置从基准电流源部分13提供的电流，以适应于各个接口。

电流校正部分14具有包括差分放大器的N沟道晶体管141和电平确定电路142。电平确定电路142对由电平检测部分12检测的输出信号的电平与由电平生成部分15产生的接口信号的期望基准输出电平进行比较，并控制流过N沟道晶体管141的电流。因此，控制输出信号的电平使其等于由电平生成部分15产生的基准输出电平。基于由控制部分19的控制使电流校正部分14无效。

电平检测部分12具有电阻值RM的电阻121和122。电阻121和122串联连接在输出端子OUTA和OUTB之间。从电阻121和电阻122的连接节点获得电平检测部分12的输出。也就是说，电平检测部分12输出该输出信号的中间电平。具有几十千欧姆电阻值RM的电阻用作电平检测部分12的电阻121和122。

电平生成部分15具有电流值I2的电流源154和155、具有电阻值RS1的电阻151、具有电阻值RS2的电阻152和开关电路158。电阻151和电流源154串联连接在电源电压VDD和地GND之间。从电阻151和电流源154的连接节点获得比电源电压VDD低某个值的电压作为PECL接口的输出电平。电流源155和电阻152串联连接在电源电压VDD和地GND之间。从电流源155和电阻152的连接节点获得比GND高某个值的电压作为LVDS输出电平。开关电路158转换以基于控制部分19的控制来选择这些产生的电压中的一个，并将所选的电压提供给电流校正部分14。

电阻部分包括内部电阻部分16和外部电阻部分17。内部电阻部分16具有电阻值RL的电阻161和162和P沟道晶体管165和166。电阻161插入在输出端子OUTB和电源电压VDD之间，并且通过P沟道晶体管165控制电阻161和电源电压VDD之间的连接。电阻162插入在输出端子OUTA和电源电压VDD之间，并且通过P沟道晶体管166控制电阻162和电源电压VDD之间的连接。基于控制部分19的控制，P沟道晶体管165和166将电阻161和162连接到电源电压VDD或从电源电压VDD断开。外部电阻部分17具有电阻值RT(通常，50欧姆)的电阻171和172和具有电阻值RC的电阻173。电阻171和172串联连接在输出端子OUTA和OUTB之间。电阻173插入在电阻171和电阻172的连接节点与电源电压VDD之间。当内部电阻部分16的终端电阻的电阻值的精度较低或流动电流值较大时，在半导体集成电路外部提供外部电阻部分17。因此，当需要提供外部电阻时，可以仅提供外部电阻部分17。

控制部分19基于施加到外部端子S1至S3的电压电平而生成控制信号以控制每个部分。将用于指定接口性质以从输出电路10输出的信号施加到外部端子S1至S3。也就是说，控制部分19控制从基准电流源部分13流出的电流的值，并控制电流是否被电流校正部分14校正。控制部分19选择由电平生成部分15产生的多个基准电平中的一个，并将选择的基准电平提供到电流校正部分14或停止该提供。此外，控制部分19控制是否使用内部电阻部分16。

接下来，将描述输出电路10的操作。首先，将参考图8描述输出电路10输出PECL接口的信号的情况。将电压信号施加到输出电路10的外部端子S1至S3以选择PECL接口。因此，当输出电路操作为PECL接口输出电路时，与该操作无关的电路部分由虚线表示(未示出控制电路19和外部端子S1至S3)，如图8所示。控制电路19将内部电阻部分16设置为打开状态，并使用外部电阻部分17作为负载电阻。此外，控制电路19控制电平生成部分15的开关电路158，以选择电阻151和电流源154的连接节点的电压，并将所选的电压提供给电流校正部分14。也就是说，电平生成部分15生成比电源电压VDD低预定电平的电压，并输出生成的电压，其中该电源电压VDD表示PECL接口的输出电平。

通过使用电阻173对从输出端子OUTA和OUTB输出的PECL接口的输出电平进行调节。在该电路中，根据以下等式(4-1)计算电阻173的电阻值RC。

 RC＝RT×RE×{VDD-(VOH+VOL)/2-VOD}/{(2×RT+RE)×VOD}

                                               (4-1)

因此，在等式(4-1)中，通过用PECL接口标准的VOH、VOL、VOD的中心值代替电压VOH、VOL、VOD，以及还使用作为电源电压VDD施加到输出电路10的电源电压的中心值代替，可以得到电阻值RC。用通常阻抗匹配的电阻的中心值代替电阻值RT和电阻值RE。

假定从电流源部分提供的电流的电流值为I，也就是说，当基准电流源部分13和电流校正部分14使具有电流值I的电流流动，则根据以下等式(4-2)、(4-3)和(4-4)计算输出电平VOH和VOL和幅度VOD。

VOH＝VDD-{RT×RT/(2×RT+RE)+RC}×I         (4-2)

VOL＝VDD-{RT×(RT+RE)/(2×RT+RE)+RC}×I    (4-3)

VOD＝I×RT×RE/(2×RT+RE)                  (4-4)

如由上述等式可以理解，由于基准电流源部分13使固定值的电流流动，所以可以通过对电流校正部分14从电流源部分提供的电流值进行控制，从而控制输出电平VOH、VOL和幅度VOD。换句话说，电流校正部分14校正由N沟道晶体管141从电流源部分提供的电流，以便使电平检测部分12检测的电压值，也就是说，在电阻121和电阻122的连接节点处的电压值等于电平生成部分15输出的电压值。由此，基于由电平生成部分15产生的基准电平，输出电平VOH和VOL和幅度VOD等于PECL接口的信号电平。因此，通过电阻值和电压值的上述设置和校正操作，输出电路10可以输出具有PCEL接口的输出电平的信号。

应当注意，电阻173的电阻值RC优选设置为18欧姆，用于在输出电路10的结构中满足图4中的PECL接口的输出电平。该电阻值是所指定的通常使用的E24系列的电阻值。

接下来，将参考图9描述输出电路10输出LVDS接口的信号的情形。电压信号施加到输出电路10的外部端子S1至S3以选择LVDS接口。如图9所示，与LVDS接口的输出电路的操作无关的电路部分由虚线表示(未示出控制电路19和外部端子S1至S3)。

控制电路19将内部电阻部分16设置为打开状态，并使用外部电阻部分17作为负载电阻。此外，控制电路19对电平生成部分15的开关电路158进行控制，以选择电阻155和电流源152的连接节点的电压，并将该电压提供给电流校正部分14。也就是说，电平生成部分15产生比地GND高预定电压的电压，并输出该产生的电压，其中所述地GND表示LVDS接口的输出电平。通过使用电阻173对从输出端子OUTA和OUTB输出的LVDS接口的输出电平进行调节。在该电路中，根据以下等式(5-1)计算电阻173的电阻值RC。

RC＝RT×RE×(VDD-VCM-VOD)/{(2×RT+RE)×VOD}

                                      (5-1)

因此，在等式(5-1)中，通过用LVDS接口标准的VCM和VOD的中心值代替电压VCM和VOD，以及随后替换作为电源电压施加到输出电路10的电源电压的中心值，可以得到电阻值RC。使用用于阻抗匹配的电阻的中心值代替电阻值RT和电阻值RE。假定电流源部分使具有电流值I的电流流动，则根据以下等式(5-2)和(5-3)计算幅度VOD和共用电压VCM。

VOD＝I×RT×RE/(2×RT+RE)           (5-2)

VCM＝VDD-{RL×RL/(2RL+RE)+RD}×I    (5-3)

如由上述等式明白的，由于基准电流源部分13提供固定值的电流，所以通过控制由电流校正部分14从电流源部分提供的电流的值，可以控制幅度VOD和共用电压VCM以对应于由电平生成部分15产生的中心值。换句话说，电流校正部分14校正由N沟道晶体管141从电流源部分流动的电流，以便使得由电平检测部分12检测的电压值，也就是说，在电阻121和电阻122的连接节点处的电压值等于电平生成部分15输出的电压值。由此，基于电平生成部分15产生的基准电平，共用电压VCM和幅度VOD等于LVDS接口的信号电平。因此，通过电阻值和电压值的上述设置和校正操作，输出电路10可以输出LVDS接口的输出电平的信号。

应当注意，电阻173的电阻值RC优选设置为130欧姆，用于在输出电路10的结构中满足图4中的LVDS接口的输出电平。该电阻值是所指定的用于通常使用的E24系统的电阻值。

接下来，将参考图10描述输出电路10输出AC耦合接口例如XAUI的信号的情形。在这里，举例说明了PCI-express的接口。将电压信号施加到输出电路10的外部端子S1至S3，以选择PCI-express接口。如图10所示，与用于PCI-express接口的输出电路的操作无关的电路部分由虚线表示(未示出控制电路19和外部端子S1至S3)。

由于AC耦合接口，接收部分20通过具有电容器的AC连接部分30连接至输出电路10。在AC耦合接口的情形下，仅需要满足幅度标准。因此，控制电路19使电平生成部分15和电流校正部分14无效，并且仅操作电流源部分的基准电流源部分13。作为负载电阻，使用内部电阻部分16，而不使用外部电阻部分17。当AC连接部分30具有足够的电容时，可以根据以下等式计算幅度VOD。

VOD＝I×RL×RE/(2×RL+RE)    (6-1)

可设置基准电流源部分13的电流值I和内部电阻部分16的电阻值RL，以使得幅度VOD满足PCI-express接口的幅度标准。通过上述设置，输出电路10可以输出PCI-express接口的信号。

如上所述，比较了三种典型接口标准的输出电路10与常规输出电路的可比性，在所有的接口标准中输出电路10的性能优于常规输出电路的性能。在本实施例中，已描述了三种典型的接口。然而，本发明的输出电路还可以应用到其它平衡的传输接口。

由于电流源部分对流过用于调节输出电路的匹配电平而连接的电阻的电流进行了控制，输出电路可以满足各种接口标准。此外，由于可以根据每个接口标准的信号电平、输入/输出电路的终端电阻来计算电平调节电阻的电阻值，以及控制电源电压和输出电平的中心值以对应于中心值，所以输出电路可以满足各种接口标准。也就是说，输出电路10可以输出对应于DC耦合接口(例如PECL和LVDS)和AC耦合接口(例如PCI-express)的信号。在PECL接口和LVDS接口的情形下，可以仅通过调节电平调节电阻173的电阻值从而输出所希望的接口电平的输出信号，而无需改变外部电阻部分17的结构。也就是说，没有改变阻抗匹配电阻(电阻171和172)的电阻值。

在本实施例中，输出电路10包括外部电阻部分17。这是因为上述接口具有阻抗匹配电阻的电阻值的相对严格的标准。如果可以制造满足该标准的元件，则可在内部、而不是在外部提供该电阻部分。在本实施例中，尽管在除了内部电阻部分16之外的部分中，输出电路10由N沟道晶体管组成，但当电流源的极性相反时，输出电路10可由P沟道晶体管组成。

如上所述，根据本发明，输出电路可以将集成电路的信号传输到属于其它集成电路的输出电路。在该情形下，通过利用在内部或在外部配置的已知值的负载电阻，输出电路可以输出匹配的不同接口电平的信号，从而控制流过负载电阻的电流。在这里，可以在具有不同输出电平的接口中输出符合各个标准的接口电平，该具有不同的输出电平的接口通常用在光发射器模块的ASSP(应用专用标准产品)以及高速串行接口例如PCI-express和最近新使用的XAUI中。

尽管以上已连同本发明的若干实施例描述了本发明，但本领域技术人员将明白，提供那些实施例仅用于说明本发明，并且不依靠解释为限制意义上的所附加权利要求。

Claims (20)

1.一种输出电路，包括：

差分部分，其被配置为放大输入的差分信号的；

电流源部分，其被配置为将电流提供给所述差分部分；

与所述差分部分连接的负载电阻部分；和

控制单元，其被配置为基于提供给所述控制单元的信号，对来自所述电流源部分的电流值和所述负载电阻部分的电阻值进行设置，

其中所述输出电路将所述差分信号转换成与所述差分信号不同的接口电平的输出信号，并平衡传输所述输出信号。

2.根据权利要求1的输出电路，进一步包括：

电平检测部分，其被配置为检测所述输出信号的输出电平，

其中响应于由所述电平检测部分所检测的输出电平，所述电流源部分对提供给所述差分部分的电流进行控制。

3.根据权利要求2的输出电路，其中所述电平检测部分包括串联连接在2个节点之间的两个电阻，从该节点输出所述输出信号，和

所述输出电平从所述两个电阻的连接节点输出。

4.根据权利要求2的输出电路，其中所述电流源部分包括：

基准电流源部分，其被配置为总是将恒定电流提供给所述差分部分；和

电流校正部分，其被配置为响应于来自所述电平检测部分的所述输出电平，对提供给所述差分部分的电流进行控制。

5.根据权利要求4的输出电路，其中所述电流校正部分包括：

电平确定电路，其被配置为比较所检测的输出电平和预定电平，从而输出比较结果；和

校正电流源，其被配置为基于来自所述电平确定电路的比较结果对提供给所述差分部分的电流进行控制。

6.根据权利要求5的输出电路，其中所述电平确定电路基于来自所述控制单元的控制信号停止比较结果的输出，和

所述校正电流源停止将电流提供给所述差分部分。

7.根据权利要求5的输出电路，其中所述校正电流源包括晶体管，

所述电平确定电路包括差分放大器，以及

所述差分放大器的输出与所述晶体管的栅极连接。

8.根据权利要求4的输出电路，其中所述基准电流源部分将多个预定电流值的一个输出至所述差分部分，其中所述预定电流值是由所述控制单元确定的。

9.根据权利要求4的输出电路，其中所述基准电流源部分包括：

基准电流源，其被配置为提供基准电流；

电流镜电路，其包括多个晶体管；以及

电流开关电路，其被配置为响应于来自所述控制单元的控制信号，选择所述多个晶体管中的至少一个。

10.根据权利要求4的输出电路，进一步包括：

电平生成部分，其被配置为产生多个预定电平，以及将所述多个电平中的一个输出至所述电平确定电路，其中所述电平是响应于来自所述控制单元的控制信号而确定的。

11.根据权利要求10的输出电路，其中所述电平生成部分包括：

第一电平生成部分，包括第一电流源和第一电阻，并被配置为产生第一电平；

第二电平生成部分，包括第二电流源和第二电阻，并被配置为产生第二电平；和

电平开关电路，其被配置为将响应于来自所述控制单元的控制信号而确定的所述第一和第二电平中的一个输出至所述电平确定电路。

12.根据权利要求11的输出电路，其中所述第一电平生成部分产生比电源电压低预定电压的电压，以及

所述第二电平生成部分产生比地电压高预定电压的电压。

13.根据权利要求11的输出电路，其中所述第一电阻一端连接至电源，而另一端通过所述第一电流源连接至地，以及

所述第二电阻的一端连接至电源，而另一端通过所述第二电流源连接至电源。

14.根据权利要求1至13中任一项的输出电路，其中所述差分部分包括第一和第二晶体管的对，它们的栅极被提供有所述差分信号。

15.根据权利要求14的输出电路，其中所述差分部分进一步包括：

与所述第一晶体管级联连接的第三晶体管；和

与所述第二晶体管级联连接的第四晶体管，和

所述第三和第四晶体管分别具有比所述第一和第二晶体管更厚的栅极氧化膜。

16.根据权利要求1至13中任一项的输出电路，其中所述负载电阻部分包括第一电阻部分和第二电阻部分，和

所述控制单元设置是否使用所述第一电阻部分和是否使用所述第二电阻部分。

17.根据权利要求16的输出电路，其中所述第一电阻部分包括：

内部电阻，其连接在输出所述输出信号的两个输出端子和电源之间；和

晶体管，其配置在所述电源和所述内部电阻之间，响应于来自所述控制单元的控制信号而对其进行控制。

18.根据权利要求16的输出电路，其中所述第二电阻部分包括：

串联连接在所述两个输出端子之间的两个外部电阻；和

连接在所述电源和所述内部电阻的连接节点之间的外部调节电阻。

19.根据权利要求18的输出电路，其中当每个外部电阻的电阻值为RT、接收电路的终端电阻的电阻值为RE、电源电压为VDD、所述输出信号的幅度为VOD、和所述输出信号的共用电压为VCM时，根据以下等式计算所述外部调节电阻的电阻值RC：

RC＝RT×RE×(VDD-VCM-VOD)/{(2×RT+RE)×VOD}。

20.一种半导体集成电路，包括：

差分部分，其被配置为对输入的差分信号进行放大；

电流源部分，其被配置为根据基准电压将电流提供给所述差分部分，该基准电压是基于将被应用的接口标准而确定的；

与所述差分部分连接的内部负载电阻部分；

与所述差分部分连接的外部负载电阻部分；和

控制单元，基于向其施加的信号，被配置为设置来自所述电流源部分的电流值和所述负载电阻部分的电阻值，

其中所述半导体集成电路将所述差分信号转换成不同接口电平的输出信号并平衡传输所述输出信号。

Images