KR20080073217A - 고체 촬상 장치 및 촬상 장치 - Google Patents

Abstract

고체 촬상 장치는, 화소부에서 취득한 화소 신호와 단계적으로 값이 변화하는 기준 신호를 비교하는 비교 수단과, 비교 수단에 의해서 화소 신호와 기준 신호의 레벨이 바뀌는 시간량을 디지털치로서, 출력하는 아날로그 디지털 변환 수단과, 아날로그 디지털 변환 수단에서 기준 신호를 조정하기 위해, 리셋트 동작을 트리거하는 리셋트 신호를 생성하여 비교 수단에 입력시키는 리셋트 신호 생성 수단과, 리셋트 신호 생성 수단과 비교 수단과의 사이에 설치되어 리셋트 신호의 파형의 완만함(dullness) 정도를 증가시키는 파형 처리 수단을 구비한다.

트리거, 파형 처리 수단, 기준 신호, 화소부, 촬상 장치

Description

고체 촬상 장치 및 촬상 장치{Solid-state imaging apparatus and imaging apparatus}

본 발명은 2007년 2월 5일 일본 특허청에 제출된 일본특허 JP 2007-025031호에 기재된 주제와 관련되며, 그 전체 내용은 참조로서 여기에 포함되어 있다.

본 발명은, 화소 신호와 단계적으로 값이 변화하는 기준 신호를 비교하고, 그들의 전압 변화에 대한 시간량으로부터 디지털치를 얻는 고체 촬상 장치 및 촬상 장치에 관한 것이다.

현재, CCD(Charge Coupled Devices)와 CMOS(Complementary Metal Oxide Semiconductor)와 같은 고체 촬상 장치가 다양한 용도로 사용되고 있다. 최근에는, 더욱 빠른 고속 촬상에 적절한 MOS(Metal Oxide Semiconductor)형 고체 촬상 장치가 주목받고 있어 여러가지 아키텍쳐가 제안되고 있다.

JP-A-2005－278135(특허 문헌 1)는 업/다운(up/down) 카운터를 이용하여, 회로 규모를 크게 하지 않고 더욱 빠른 프레임 속도를 달성하고 있다. 도 13은 이 방식의 MOS형 고체 촬상 장치의 하나의 실시예를 나타내는 블럭도이다.

즉, 고체 촬상 장치(1)는, 화소 어레이부(10), 행 주사 회로(13) 및 열주사 회로(14), 기준 신호 생성부(DAC)(15), 비교기(16), 업/다운 카운터(U／D CN)(17), 버퍼(BUF)(18)와, 구동 제어부(21)를 갖추고 있다. 화소 어레이부(10)내에서는, 단위 화소(12)가 매트릭스 형태로 배치되어 있다. 행 주사 회로(13) 및 열주사 회로(14)는 화소 어레이부(10)를 구동한다. 기준 신호 생성부(DAC)(15)는 가준 전압을 발생시킨다. 비교기(16)는 수직 신호선 전압과 기준 전압을 비교한다. 업/다운 카운터(U／D CN)(17)는 디지털 연산과 기억의 양쪽 모두를 실시한다. 버퍼(BUF)(18)는 그러한 값들을 일시적으로 보관한다. 구동 제어부 (21)는 이러한 모든 구성 요소들을 제어한다.

기준 신호 생성부(15)와 각 열의 비교기(16) 및 업/다운 카운터(17)는 램프 DAC 방식의 A／D변환 회로내에 포함되며, 화소로부터 얻을 수 있는 아날로그 신호를 디지털치로 변환한다. 상기 A／D변환 회로는 화소 신호와 단계적으로 값이 변화하는 기준 신호를 비교기로 비교하며, 이러한 전압의 레벨을 변화시키기 위한 시간량을 카운트함으로써 디지털치를 얻는다.

많은 MOS형 고체 촬상 장치는, 화소의 리셋트시의 수직 신호선 전압 레벨을 취득한 후에, 광 입사시에 수직 신호선의 전압 레벨을 취득하고, 그러한 차이를 취하여 고정 패턴 노이즈를 제거하는 조작을 실시하고 있다.

상기 고체 촬상 장치(1)의 경우에서는, 업/다운 카운터(17)를 이용해 고정 패턴을 제거한다. 우선, 화소의 리셋트 레벨의 D／A변환을 수행하기 위해, 카운터는 마이너스 카운트를 실시한다. 다음에, 광입사시의 D／A변환을 수행하기 위해, 카운터는 상기 카운트치를 기점으로서 플러스 카운트를 실시한다. 이에 의 해, 감산 회로없이 디지털 영역에서 차이가 얻어지게 된다(도 14를 참조).

기준 신호를 발생하는 기준 신호 생성부는 공통적으로 모든 열의 비교기에 접속되어 있으며, 카운터는 각각의 열에 독립적으로 설치되어 있다. 고정 패턴이 제거된 디지털 데이터는 버퍼(18)에 한 번 기억된 다음에, 마지막 열로부터 차례차례 전송된다.

상기 고체 촬상 장치(1)에서 이용되는 비교기(16)는 스윗치 커패시터가 된다. 이 회로예를 도 15에 나타낸다. 스윗치 트랜지스터(Tr21)는, 트랜지스터(Tr23)의 게이트-드레인간에 접속된다. 스윗치 트랜지스터(Tr22)는, 트랜지스터(Tr24)의 게이트-드레인간에 접속된다.

화소 신호는 커패시터(Cp25)를 통해 트랜지스터(Tr23)에 입력되며, 기준 신호 생성부로부터의 신호 파형은 커패시터(Cp26)를 통해 트랜지스터(Tr24)에 입력된다. 비교기는 화소 신호측과 RAMP측의 신호의 전압 레벨의 대소에 의해서, 하이인 또는 로우(High or Low) 출력(L27)을 생성하는 회로이다.

이 회로가 우선 비교의 판정 기준 전압을 결정하는 것이 중요하다. 전압을 결정하는 조작을 이하, 오토 제로(auto-zero)라고 부른다. 오토 제로를 실시하기 위해, 화소 신호 측에는 수직 신호선 리셋트 레벨을 입력하고, 기준 신호 생성부 측에는 램프 기준 신호를 입력한다.

스윗치 트랜지스터(Tr21와 Tr22)의 게이트에는 공통적으로 오토 제로를 행하기 위한 신호(PSET)가 공급된다. PSET 신호의 타이밍을 도 16에 나타낸다. PSET 신호가 하강할 때에 Tr21, Tr22가 온 상태가 되며, 비교기가 오토 제로 상태 가 된다. Tr23와 Tr24의 게이트 전압이 동일해지는 경우에 동작점이 정해지며, 회로가 평형 상태에 도달한다.

그 후에, PSET 신호가 상승하는 시간에서 Tr21, Tr22가 오프 상태로 되며, Tr23과 Tr24의 게이트는 모두 플로팅이 된다. 여기서, 수직 신호선의 전압과 Tr23의 게이트 전압과의 차이는 커패시터(Cp25)에 보관되며, RAMP 기준 전압과 Tr24의 게이트 전압과의 차이는 커패시터(Cp26)에 보관된다. 오토 제로 후에, 화소 신호측과 RAMP측 신호의 대소를 비교할 수 있다.

그러나, 상기 비교기에는 다음과 같은 문제점이 있다.

(1) 제 1의 문제점

오토 제로 펄스 PSET 신호의 첫 시작시에, 스윗치 트랜지스터(Tr21, Tr22)가 오프 상태가 된다. 동시에, 각각의 스윗치 트랜지스터의 게이트-드레인간에 피드스루(feedthrough)가 발생한다. 피드스루의 영향에 의해 Tr23와 Tr24의 게이트 전위에 차이가 발생한다. 이것은 비교기에 인가되는 부하 상태가 동일하지 않으므로 발생되는 것이다. Tr22의 드레인 측에는 비교기 출력 신호선이 접속되며, Cp26에 접속되어 있는 RAMP 신호선의 부하는 가볍고, Cp25에 접속되어 있는 VSL의 부하가 매우 무겁다는 사실 때문에, 비교기에 접속되는 부하에 좌우 비대칭성이 차이의 원인이 된다. 피드스루의 크기는 PSET 신호의 상승 시간에 강하게 영향을 받는다. 갑작스러운 PSET 신호의 상승은 피드스루를 더욱 증가시키며, Tr23의 게이트 전압과 Tr24의 게이트 전압간의 큰 차이를 발생시키게 된다. 이 회로의 보기에서는, 오토 제로 후에 피드스루가 생기면, Tr24의 게이트 전압보다 Tr23의 게이트 전압이 감소한다는 것이 알려져 있다. 피드스루가 없는 경우에는, Tr23의 게이트 전압 레벨은, 리셋트 레벨 검출 램프파(ramp wave)의 거의 중간에 위치한다. 그러므로, 카운터는 반 정도만 카운트한다(도 16의 곡선 A참조). 그러나, 피드스루에 의해서 Tr23의 게이트 전위가 감소하면, 그 만큼 리셋트 검출 램프와의 교차점이 뒤로 이동하므로 리셋트 카운트수는 증가한다(도 16, 곡선 B참조). 보다 큰 피드스루가 일어났을 경우에, Tr23의 게이트 전위는 리셋트 검출 램프와 교차하지 않는다(도 16의 곡선 C참조). 이 경우에, 리셋트 카운터는 풀 코드에서 멈춘다. 그러나, 실제의 교차점이 얻어지지 않았으므로, 이 차이가 오차가 되어 화질이 열화해 버린다.

(2) 제 2의 문제점

도 17은, 고체 촬상 장치에서, 각 열의 비교기와 PSET 신호 생성 회로의 배치를 나타낸 도면이다. 리셋트 신호 생성부(19)에서 가까운 열의 비교기(16)에서는, 오토 제로시에 비교적 큰 피드스루가 발생한다. 리셋트 신호 생성부(19)로부터의 거리가 멀어짐에 따라, 신호 전달 경로의 배선 저항이 커져, 열(columns)에 전해지는 PSET 펄스의 완만함 정도가 증가한다. 그리하여, 열에 대한 피드스루량을 감소시킨다. PSET 신호의 급격한 상승은 완만함의 정조를 증가시키게 된다. 그러므로, 열의 마지막에서 리셋트 카운트가 크게 다르다. 이러한 인자와 다른 변화 인자에 대해서 모든 열에서 리셋트 카운트를 오차 없이 실시하기 위해서는, 센서가 리셋트 카운트 기간을 크게 취하지 않으면 안된다(도 18참조).

종래의 고체 촬상 장치 및 촬상 장치는, 화소 신호와 기준 신호를 비교하는 비교기에 상기와 같은 문제가 있으므로, 리셋트 레벨의 카운트 잘못 및/또는 리셋트 기간의 장기화를 발생시키는 문제가 있다.

본 발명의 한 실시예에 따르면, 화소부에서 취득한 화소 신호와 단계적으로 값이 변화하는 기준 신호를 비교하는 비교 수단과, 비교 수단에 의해서 화소 신호와 기준 신호의 레벨이 바뀌는 시간량을 디지털치로서, 출력하는 아날로그 디지털 변환 수단과, 아날로그 디지털 변환 수단에서 기준 신호를 조정하기 위해, 리셋트 동작을 트리거하는 리셋트 신호를 생성하여 비교 수단에 입력시키는 리셋트 신호 생성 수단과, 리셋트 신호 생성 수단과 비교 수단과의 사이에 설치되어 리셋트 신호의 파형의 완만함 정도를 증가시키는 파형 처리 수단을 갖추는 것을 특징으로 하는 고체 촬상 장치가 제공된다.

본 발명의 상기 한 실시예에 따르면, 리셋트 신호의 상승 가장자리의 완만함 정도를 미리 증가시킨 후에 리셋트 신호가 비교수단에 입력되므로, 비교 수단에서 발생하는 큰 피드스루가 억제될 수 있다.

비교 수단은, 화소부의 각 열마다 설치될 수 있다. 파형 처리 수단은, 커패시터의 부하, 저항의 부하 또는 CMOS 인버터를 이용할 수 있다.

파형 처리 수단은, CMOS 인버터를 이용할 수 있으며, CMOS 인버터를 구성하 는 P-채널 MOS와 N-채널의 수가 차이가 날 수 있다.

파형 처리 수단은, CMOS 인버터를 이용할 수 있으며, CMOS 인버터를 구성하는 P-채널 MOS 혹은 N-채널내에 동작 제어를 위한 스윗치가 설치될 수 있다.

파형 처리 수단은, 리셋트 신호 생성 수단과 비교 수단의 사이에 설치되는 배선의 부하를 이용할 수 있다.

파형 처리 수단은, 리셋트 신호 생성 수단으로부터 비교 수단까지의 배선 경로에서 리셋트 신호 생성 수단으로부터의 거리가 감소하면 배선의 부하를 증가시키도록 구성된다.

비교 수단은, 화소부의 각 열마다 설치되어 있으며, 각 열에서 리셋트 신호 생성 수단으로부터 비교 수단까지의 배선 경로들의 길이들이 동일하게 될 수 있다.

파형 처리 수단은, 비교 수단내의 커패시터를 이용할 수 있다.

이것은, 리셋트 신호 생성 수단에 가까운 곳과 먼 곳에서 피드스루 사이의 차이를 제거할 수 있다. 그러므로, 열들의 마지막 부분에서 마지막 부분까지 리셋트 카운트치가 크게 달라지지 않는다.

본 발명의 다른 실시예에 따르면, 화소부에서 취득한 화소 신호와 단계적으로 값이 변화하는 기준 신호를 비교하는 비교 수단과, 비교 수단에 의해서 화소 신호와 기준 신호의 레벨이 바뀌는 시간량을 디지털치로서, 출력하는 아날로그 디지털 변환 수단과, 아날로그 디지털 변환 수단에서 기준 신호를 조정하기 위해, 리셋트 동작을 트리거하는 리셋트 신호를 생성하여 비교 수단에 입력시키는 리셋트 신호 생성 수단과, 리셋트 신호 생성 수단과 비교 수단과의 사이에 설치되어 리셋트 신호의 파형의 완만함 정도를 증가시키는 파형 처리 수단과, 적어도 아날로그 디지털 변환 수단 및 리셋트 신호 생성 수단을 제어하는 제어 수단을 구비하는 촬상장치가 제공된다.

본 발명의 상기 다른 실시예에 따르면, 리셋트 신호의 상승 가장자리의 완만함 정도를 미리 증가시킨 후에 리셋트 신호가 비교수단에 입력되므로, 비교 수단에서 발생하는 큰 피드스루가 억제될 수 있다.

따라서, 본 발명의 실시예들은 다음과 같은 효과들을 가지고 있다. 즉, 비교 수단에서 발생하는 큰 피드스루를 억제할 수 있으므로 그 결과, 오토 제로시에 수직 신호선과 DAC 기준 신호와의 사이에 큰 차이가 발생되지 않으며, 수직 신호선리셋트 레벨의 카운트 잘못을 없앨 수 있다. 또, 더 작은 리셋트 카운트 마진(margin)만으로도 충분하므로, 리셋트 기간을 단축하는 것이 가능해진다.

이하, 본 발명의 실시의 형태가 도면을 참조하면서 설명될 것이다. 도 1은, 본 실시 형태와 관련되는 고체 촬상 장치를 설명하는 블럭도이다. 즉, 본 실시 형태의 고체 촬상 장치(1)는, 화소 어레이부(10)에 의해 취득된 화소 신호와 단계적으로 값이 변화하는 기준 신호를 비교하는 비교기(비교 수단)(16), 비교기(16)에 의해서 화소 신호와 기준 신호 레벨이 변화될 때의 시간량을 디지털치로서 출력하는 업/다운 카운터(아날로그 디지털 변환 수단)(17), 업/다운 카운터(17)에 있어서 기준을 조정하기 위해 비교기(16)에 입력되는 리셋트 동작을 트리거하는 리셋트 신호(오토 제로 펄스 신호)를 생성하는 리셋트 신호 생성부(리셋트 신호 생성 수단)(19)와 리셋트 신호 생성부(19)로 비교기(16)의 사이에 설치되어 리셋트 신호의 파형의 완만함 정도를 증가시키는 파형 처리부(파형 처리 수단)(20)를 포함한다.

화소 어레이부(10)는 매트릭스 형태의 복수의 단위 화소(12)를 가진다. 단위 화소(12)는 행 주사 회로(13)에 의해 행방향 단위로 주사되어, 화소 신호들이 차례 차례로 비교기(16)에 전송된다. 화소 신호와 비교되는 기준 신호는 기준 신호 생성부(DAC)(15)로부터 비교기(16)로 입력된다. 기준 신호는 차례차례 레벨이 소정의 구간에서 변화하는 신호이며, 화소 신호와의 비교 결과가 반전되는 레벨을 비교기(16)가 검출한다.

화소 신호와 기준 신호의 레벨 변화가 나타나는 시간이 업/다운 카운터(U／DCN)(17)에 의해 비교기(16)의 비교 결과서 측정되며, 측정치가 버퍼(BUF)(18)에 저장된다. 그리고, 열들(columns)에 저장된 버퍼(18)내의 값들은 열주사 회로 (14)에 의해서 차례차례 주사되어 신호로서 출력된다. 이러한 요소들에 대한 제어는 구동 제어부(21)에 의해서 행해진다.

이러한 본 실시 형태의 고체 촬상 장치(1)에서는, 종래와 같이 업/다운 카운터(17)가 고정 패턴을 제거한다. 우선, 화소의 리셋트 레벨의 D／A변환 동안에, 카운터는 마이너스 카운트를 실시한다. 다음에 광입사의 경우에 D／A변환 동안, 카운터는 상기 카운트치를 기점으로 하여 플러스 카운트를 실시한다. 그러므로, 감산 회로없이 디지털 영역에서 차이가 얻어지게 된다.

여기서, 리셋트 신호(오토 제로 펄스 신호)를 생성하는 리셋트 신호 생성부(19)와 비교기(16)의 사이에 설치되는 파형 처리부(20)는, 오토 제로 펄스 신호의 파형을 완만하게 하기 위한 수단이다. 그러므로, 비교기(16)를 리셋트 할 때에 비교기 회로내에서 발생하는 피드스루의 발생을 억제하므로, 피드스루에 의해서 발생되는 비교기(16)의 기준치의 이동에 기인하는 리셋트 레벨의 판독 에러를 방지할 수 있는 작용 효과를 제공한다.

작용 효과외에도, 본 실시 형태의 고체 촬상 장치(1)는, 각 열마다 설치되는 비교기들의 피드스루량의 차이를 줄이는 것에 의해서, 열 마다의 비교기 기준치의 이동(shift)의 차이를 줄이고, 각각의 열간의 리셋트 카운트의 차이를 제거할 수 있다. 그러므로, 리셋트 카운트 기간을 줄일 수 있다.

즉, 도 2에 도시한 바와 같이, 파형 처리부(20)는 리셋트 신호 생성부(19)로부터 각 열의 비교기(16)의 오토 제로 단자에 이른ㄴ 경로상에 제공되어 오토 제로 펄스 신호 파형의 상승 가장자리를 완만하게 할 수 있는 효과를 발휘하여, 비교기(16)에서의 피드스루의 발생을 억제할 수 있다.

특히, 도 2에 도시된 예에서는, 리셋트 신호 생성부(19)와 열부(column section)의 사이에 한 개의 파형 처리부(20)가 제공되고 있으나, 복수개의 파형 처리부(20)가 몇 개의 열에 대해 제공될 수 있다.

여러가지 파형 처리부(20)가 고려될 수 있다. 도 3은, 파형 처리부로서 커패시터를 이용한 예이다. 커패시터의 용량에 따라 신호 파형의 상승 가장자리가 완만하게 되므로, 비교기(16)의 피드스루 발생을 억제할 수 있다. 이러한 보 기는 신호 경로에 커패시터를 마가지며, 그 커패시터는 회로에 비교적 간단하게 도입할 수 있다. 또, 리셋트 신호 생성부(19)로부터 열부에 이르는 배선은 칩의 외부로 단자로서 인출될 수 있으며, 외부의 커패시터가 접속될 수 있다.

도 4에 도시된 보기에서는, 파형 처리부(20)의 다른 예는 저항을 이용한다. 이 저항이 오토 제로 펄스 신호의 경로의 부하로서 작용하므로, 상기 커패시터를 이용하는 회로와 같이, 신호 파형의 상승 가장자리를 완만하게 하고, 비교기(16)의 피드스루 발생을 억제할 수 있다. 저항을 이용하는 보기에서는, 상기 커패시터 회로가 제공되는 경우에 비해, 보다 적은 면적내에서 저항이 실장될 수 있다.

도 5는, 파형 처리부(20)로서 CMOS 인버터를 이용한 예이다. CMOS 인버터를 이용하면, PMOS(positive MOS) 트랜지스터, NMOS(negative MOS) 트랜지스터의 각각의 길이(L)(게이트 길이), 폭(W)(게이트 폭)을 조정함으로써, 상승 및 하강 가장자리를 완만하게 하고, 다른 부분은 완만하게 하지 않는 파형 처리부를 만들 수 있다. CMOS 인버터는 또한, 오토 제로 펄스 신호의 경로에서 부하로서 작용할 수 있으며, 커패시터나 저항을 이용하는 회로와 같이, 신호 파형의 상승 가장자리를 완만하게 하고, 비교기(16)의 피드스루 발생을 억제할 수 있다.

여기서, 비교기 오토 제로 스윗치를 제공하기 위해 PMOS 트랜지스터가 이용되는 경우에는, 피드스루가 오토 제로 펄스의 상승 가장자리에서 발생된다. 그러므로, 오토 제로 펄스의 상승 가장자리의 파형은 완만하게 되나, 하강 가장자리에서는 완만하게 될 필요는 없다.

이 기능을 실현하기 위해서는, CMOS 인버터에서는 단지 PMOS 트랜지스터의 크기만 증가될 수 있다. 또, 비교기 오토 제로 스윗치를 제공하기 위해 NMOS 트랜지스터를 이용하는 경우에는, 오토 제로 펄스의 상승 가장자리에서의 파형만이 완만하게 되도록, 상기 인버터의 NMOS 트랜지스터의 크기가 증가될 수 있다.

도 6은, 파형 처리부(20)로서 CMOS 인버터를 사용했을 경우의 응용으로, PMOS 트랜지스터 카운트를 증가시킨 보기를 나타내고 있다. 3개의 PMOS 트랜지스와 한 개의 NMOS 트랜지스터가 도시되어 있지만, 비교기 스윗치의 MOS의 종류 및/또는 오토 제로 펄스의 완만함의 정도에 따라 그 갯수가 달라질 수 있다. 이것은, 도 5의 회로에 비해, 오토 제로 펄스의 완만함의 정도를 증가시킬 수 있다.

도 7은, PMOS 트랜지스터에 대한 스윗치를 포함하며, PMOS 트랜지스터의 수를 가감하여 구동시키고, 오토 제로 펄스의 완만함의 정도를 자유롭게 변화사킬 수 있는 회로가 되는 파형 처리부(20)로서 CMOS 인버터를 사용했을 경우의 응용을 나타내고 있다. 이러한 구성은 센서 동작중에, 필요에 따라 오토 제로 펄스의 완만함의 정도를 용이하게 그리고 동적으로 변화시킬 수 있다. 도 7의 예는 3개의 PMOS 트랜지스터가와 한 개의 NMOS 트랜지스터를 가지고 있으나, 비교기 스윗치의 MOS의 종류 및/또는 오토 제로 펄스의 완만함의 정도에 따라 그 수가 달라질 수 있다.

도 8은, 파형 처리부(20)인 CMOS 인버터가 전류원에 의해 구동되는 보기이다. 전류원의 크기를 조정하면, 오토 제로 펄스 신호의 완만함 정도를 용이하게 그리고 단계적이 아닌 방식으로 결정할 수 있다. 이 회로도 동적으로 오토 제로 펄스 신호를 바꾸는 시스템에 응용할 수 있다.

도 9는, 리셋트 신호 생성부(19)로부터 각 열의 비교기(16, 16‘)에 접속되는 신호 경로 자체의 일부, 또는 전체에서 부하를 증가시키기 위한 수단을 제공함으로써 오토 제로 펄스를 완만하게 하는 수단을 나타내는 도면이다. 이 회로에서는, 리셋트 신호 생성부(19)에서 가까운 열의 비교기(16)까지의 경로로서 부하가 큰 배선이 이용되며, 리셋트 신호 생성부(19)에서 멀리 있는 열의 비교기(16’)까지의 경로로서 통상적인 부하를 가지는 배선이 이용된다. 그러므로, 열의 위치들의 피드스루의 차이가 감소될 수 있다.

부하를 중가시키기 위해, 예를 들면, 고부하의 부재가 이용되거나, 배선폭이 변경될 수 있다. 그러므로, 상기 파형 처리 수단으로서 소자를 이용하는 회로를 제공하는 방법보다 적은 공간내에 이러한 것이 도입될 수 있다.

도 10은 리셋트 신호 생성부(19)에서 각 열의 비교기(16)에 이르는 배선이 동일한 보기를 나타내고 있다. 동일한 길이를 가지는 배선들은 리셋트 신호 생성부(19)에서 각 비교기(16)까지의 배선에 있어서의 부하를 균일하게 할 수 있다.이에 의해, 열의 위치에 있어서의 피드스루 차이를 억제하는 것이 가능해진다.

본 실시 형태에서는, 파형 처리부가 비교기내의 오토 제로 스윗치의 구동 부하를 증가시킴으로써 실현될 수 있다. 예를 들면, 도 15에 나타내는 Tr21와 Tr22의 게이트 사이즈를 크게 하는 것에 의해서 파형 처리부로서의 작용을 증가시키고, 이에 의해서 피드스루량을 작게 할 수 있다. 이러한 수단의 이용은 파형 처리를 위해 별도의 회로를 마련하거나, 또는 상기 배선으로의 해결을 도모할 수 없는 경우에 유효하다.

도 11은, 본 실시 형태에 적용되는 파형 처리부의 효과를 설명하는 도면이다. 가로축은, 신호 생성부에서 비교기를 가지는 열까지 이르는 배선 거리를 나타내며, 세로축은 비교기에 의한 리셋트 레벨의 출력치를 나타낸다.

도 11에서, (1)로 나타내는 그래프는 (종래의 보기와 같이)파형 처리부가 없는 것, (2)로 나타내는 그래프는 본 실시 형태의 파형 처리부를 이용해하여 오토 제로 펄스 신호가 약간 완만하게 되는 경우, (3)으로 표시된 그래프는 (2)의 경우보다 오토 제로 펄스 신호가 더욱 완만하게 되어 있는 경우에 대한 것이다.

그래프 (1)로 도시된 바와 같이, 파형 처리부가 없는 경우에는, 신호 생성부로에서 비교기까지의 배선 거리가 가까운 곳과 먼 곳에서 리셋트 레벨의 출력치의 차이가 크다. 그러나, 파형 처리부를 이용함으로써, 그래프 (2)와 (3)에 도시된 바와 같이 리셋트 레벨의 출력의 차이가 작아지고 있으며 신호 생성부에서 비교기까지의 배선 거리에 대한 리셋트 레벨의 균일화를 도모하는 것이 가능해진다.

다음에, 본 실시 형태의 고체 촬상 장치를 적용한 촬상 장치에 대해 설명한다. 도 12는, 상기 고체 촬상 장치를 적용한 촬상 장치를 설명하는 구성도이다. 즉, 이 촬상 장치(8)는, 촬영 렌즈(802)와 광학 로패스 필터(lowpass filter)(804), 색필터군(color filter group)(812), 화소 어레이부(10), 구동 제어부(7), 열 처리부(26), 기준 신호 생성부(27)와 카메라 신호 처리부(810)를 구비한다. 촬영 렌즈(802)는 형광등과 같은 조명 장치(801)아래에 있는 피사체(Z)의 영상을 가지는 광(L)을 촬상 장치측에 가이드하여 형성시킨다. 색필터군(812)은 베이야 배열로 되어 있는 R, G, B의 색필터를 가지고 있다. 구동 제어부(7)는 화소 어레이부(10)를 구동한다. 열 처리부(26)는 화소 어레이부(10)로부터 출력된 화소 신호에 대해서 CDS 처리나 AD변환 처리를 실행한다. 기준 신호 생성부(27)는 열 처리부(26)에 기준 신호(Vslop)를 공급한다. 카메라 신호 처리부(810)는 열 처리부(26)으로부터 출력된 촬상 신호를 처리한다.

광학 로패스 필터(804)는, 에일리애싱(aliasing) 왜곡을 방지하기 위해, 나이퀴스트 주파수 이상의 고주파 성분을 차단을 위해 이용될 수 있다. 도 12의 파성으로 도시된 바와 같이, 적외광 성분을 저감시키는 적외광 커트 필터(805)가 광학 로패스 필터(804)내에 제공될 수 있다. 이러한 점은, 일반적인 촬상 장치와 같다.

열 처리부(26)의 후단에 설치된 카메라 신호 처리부(810)는, 촬상 신호 처리부(820)와, 촬상 장치(8)의 전체를 제어하는 주 제어부로서 기능하는 카메라 제어부(900)를 가진다.

촬상 신호 처리부(820)는, 신호 분리부(822)와 색신호 처리부(830)를 가진다. 신호 분리부(822)는 원색 필터를 제외한 색필터가 이용되는 경우에 열 처리부(26)의 AD변환 기능부로부터 공급되는 디지털 촬상 신호를 R(빨강), G(초록), B(파랑)의 원색 신호로 분리하는 원색 분리 기능을 구비한다. 색신호 처리부(830)는 신호 분리부(822)에 의해서 분리된 원색 신호(R, G, B)에 근거하여 색신호 C에 관한 신호 처리를 행한다.

또 촬상 신호 처리부(820)는 휘도 신호 처리부(840)와 엔코더부(encoder section : 860)를 가진다. 휘도 신호 처리부(840)는 신호 분리부(822)에 의 해서 분리된 원색 신호(R, G, B)에 근거하여 휘도 신호 Y에 관한 신호 처리를 행한다. 엔코더부(860)는 휘도 신호(Y)／색신호(C)에 근거하여 영상 신호(VD)를 생성한다.

색신호 처리부(830)는, 도시하지 않은 화이트 밸런스 증폭기, 감마 보정부, 색 차이 매트릭스부를 가진다. 화이트 밸런스 증폭기는, 도시하지 않는 화이트 밸런스 제어기로부터 공급되는 이득 신호에 근거하여 신호 분리부(822)의 원색 분리 기능부로부터 공급되는 원색 신호의 이득을 조정(화이트 밸런스 조정)하고, 그 결과를 감마 보정부 및 휘도 신호 처리부(840)에 공급한다.

감마 보정부는, 화이트 밸런스가 조정된 원색 신호에 근거하여 충실한 색재현을 위한 감마(γ) 보정을 행하고, 감마 보정된 각 색에 대한 출력 신호(R, G, B)를 색 차이 매트릭스부에 입력한다. 색 차이 매트릭스부는, 색 차이 매트릭스부 처리를 행해 얻은 색 차이 신호(R-Y, B-Y)를 엔코더부(860)에 입력한다.

휘도 신호 처리부(840)는 도시하지 않은 예를 들면, 고주파 휘도 신호 생성부와 저주파 휘도 신호 생성부를 가진다. 고주파 휘도 신호 생성부와 신호 분리부(822)의 원색 분리 기능부로부터 공급되는 원색 신호에 근거하여 비교적 주파수가 더 높은 성분까지도 포함하는 휘도 신호(YH)를 생성한다. 저주파 휘도 신호 생성부는 화이트 밸런스 증폭기로부터 공급되는 화이트 밸런스가 조정된 원색 신호에 근거하여 주파수가 더욱 낮은 성분만을 포함하는 휘도 신호(YL)를 생성한다. 휘도 신호 생성부는 2종류의 휘도 신호(YH, YL)에 근거하여 휘도 신호(Y)를 생성하고 엔코더부(860)에 공급한다.

엔코더부(860)는, 색신호 부반송파에 대응하는 디지털 신호로 색 차이 신호 (R-Y, B-Y)를 디지털 변조한 후, 그 결과를 휘도 신호 처리부(840)에서 생성된 휘도 신호(Y)와 합성하고, 디지털 영상 신호(VD)(=Y＋S＋C；S는 동기 신호, C는 크로마 신호)로 변환한다.

엔코더부(860)로부터 출력된 디지털 영상 신호(VD)는, 후단의 도시하지 않은 카메라 신호 출력부에 공급되어 모니터 출력이나 기록 매체에 데이터를 기록하기 위해 제공된다. 이 경우에, 필요에 따라서, DA변환에 의해서 디지털 영상 신호(VD)가 아날로그 영상 신호(V)로 변환된다.

본 실시 형태의 카메라 제어부(900)는 마이크로 프로세서(902), ROM(904) 및 RAM(906)과 도시하지 않은 다른 주변부재들을 가지고 있다. 마이크로 프로세서(902)는 컴퓨터가 행하는 연산과 제어의 기능을 초소형의 집적회로에 집약시킨 CPU(Central Processing Unit)와 같은 대표적인 전자계산기의 중추적인 부분으로서 작용한다. ROM(904)은 판독전용의 기억부이다. RAM(906)은 필요에 따라 기록/판독가능한 휘발성 기억부의 일례이다. 마이크로 프로세서(902), ROM(904) 및 RAM(906)은 또한 총체적으로 마이크로컴퓨터로 칭한다.

용어 “휘발성의 기억부?란, 장치의 전원이 오프 되었을 경우에 기억 내용이 소멸하는 형태의 기억부를 의미한다. 한편, ?불휘발성의 기억부?란, 상기 불휘발성 기억부를 포함하는 장치의 메인 전원이 오프 되었을 경우에도, 기억 내용을 계속 보관 유지하는 형태의 기억부를 의미한다. 불휘발성의 기억부가 기억 내용을 계속 보관 유지할 수 있는 것이 중요하며 불휘발성의 기억부는 반도체의 메모리 소자 자체가 불휘발성을 가지는 것에 한정되지 않는다. 백업 전원(backup power supply)을 구비함으로써 휘발성의 메모리 소자가?불휘발성?을 나타내도록 구성할 수 있다.

반도체제의 메모리 소자를 가지는 구성에 한정하지 않고, 자기 디스크와 광디스크와 같은 매체를 이용해 구성해도 괜찮다. 예를 들면, 하드 디스크 장치를 불휘발성의 기억부로서 이용할 수 있다. CD－ROM과 같은 기록 매체로부터 정보를 채용함으로써 불휘발성의 기억부가 실현될 수 있다.

카메라 제어부(900)는 시스템 전체를 제어하며, 특히 전술한 AD변환 처리의 속도를 증가시키기 위해 기준 신호 생성부(27)에 있어서의 기준 신호(Vslop)의 기울기 변화 제어 또는 카운터부(254)에 있어서의 분주(prescaler) 속도 제어를 위한 각종의 제어 펄스의 온／오프 타이밍을 조정하는 기능을 가지고 있다.

ROM(904)은 예를 들면, 카메라 제어부(900)의 제어 프로그램을 저장하며 특히 본 실시예에서는, 카메라 제어부(900)에 의해서, 제어 펄스의 온／오프 타이밍을 설정하기 위한 프로그램을 저장한다.

RAM(906)은 각종 처리를 행하기 위해 카메라 제어부(900)에 의해 이용되는 데이터를 저장한다.

카메라 제어부(900)는 메모리 카드와 같은 기록 매체(924)의 분리가능한 장착부를 가지도록 구성되며 인터넷과 같은 통신망과의 접속이 가능하도록 구성된다. 예를 들면, 카메라 제어부(900)는 마이크로 프로세서(902), ROM(904) 및 RAM(906)외에도, 메모리 판독부(907) 및 통신 I／F(인터페이스)(908)를 갖춘다.

기록 매체(924)는, 예를 들면, 마이크로 프로세서(902)가 소프트웨어 처리를 실행하도록 하는 프로그램 데이터 또는 휘도 신호 처리부(840)로부터의 휘도계 신호에 근거하는 측정된 광 데이터(DL)의 컨버젼스(convergence) 범위나 노광 제어 처리(전자 셔터 제어를 포함한다) 및 기준 신호 생성부(27)에 있어서의 기준 신호 (Vslop)의 기울기 변화 제어 또는 카운터부(254)에 있어서의 분주 속도 제어를 위한 제어 펄스의 온／오프 타이밍을 위한 여러가지 설정치를 포함하는 데이터를 등록하기 위해 이용된다.

메모리 판독부(907)는, 기록 매체(924)로부터 판독된 데이터를 RAM(906)에 저장한다. 통신 I／F(908)는, 인터넷과 같은 통신망과의 통신 데이터의 교환을 중개한다.

촬상 장치(8)에서는, 구동 제어부(7) 및 열 처리부(26)가, 화소 어레이부(10)와는 독립적으로 제공된다. 그러나, 고체 촬상 장치(1)에 대해 말한 것처럼, 화소 어레이부(10)의 기판과 동일한 반도체 기판상에 부품들을 가지는 원칩(one-chip) 형태의 고체 촬상 장치(1)를 이용해도 괜찮은 것은 말할 필요도 없다.

도 12는 화소 어레이부(10), 구동 제어부(7), 열 처리부(26), 기준 신호 생성부(27)와 카메라 신호 처리부(810)외에도 촬영 렌즈(802)와 광학 로패스 필터(804)와 적외광 커트 필터(805)와 같은 광하계를 포함하는 촬상 장치(8)를 나타내고 있다. 이러한 형태는 상기 구성 요소들이 모듈 형태로 패키지된 경우에 매우 적합하다.

고체 촬상 장치(1)에 있어서의 모듈과의 관계를 기술하자면, 도 12에 도시된 바와 같이, 고체 촬상 장치(1)는, 화소 어레이부(10)(촬상부)와 AD변환 기능과 차이(CDS) 처리 기능을 구비한 열 처리부(26)와 같은, 화소 어레이부(10)측과 밀접하게 관련된 신호 처리부(열 처리부(26)의 후단의 카메라 신호 처리부는 제외한다)를 종합적으로 포함하고 패키지화된 상태로 촬상 기능을 가지는 모듈 형태로 제공된다. 그리고, 모듈 형태로 제공된 고체 촬상 장치(1)의 후단에, 나머지의 신호 처리부인 카메라 신호 처리부(810)를 제공함으로써 촬상 장치(8)의 전체를 구성하도록 해도 괜찮다.

또는, 화소 어레이부(10)와 촬영 렌즈(802)와 같은 광학계를 집합적으로 포함하는 패키지를 가지며 촬상 기능을 가지는 모듈 형태로 고체 촬상 장치(1)가 제공될 수 있다. 그리고, 모듈 형태로 제공된 고체 촬상 장치(1)외에도, 카메라 신호 처리부(810)를 모듈내에 설치함으로써 촬상 장치(8)의 전체를 구성하도록해도 괜찮다.

고체 촬상 장치(1)에 있어서의 모듈의 형태는 카메라 신호 처리부(200)에 대응하는 카메라 신호 처리부(810)를 포함할 수 있다. 이 경우에는, 사실상 고체 촬상 장치(1)와 촬상 장치(8)가 동일한 것으로서 여겨질 수 있다.

촬상 장치(8)는, “촬상”을 행하기 위한, 예를 들면, 카메라나 촬상 기능을 가지는 휴대용 기기로서 제공된다. “촬상”이라는 용어는 통상적인 카메라 촬영시의 영상의 촬영이 아니고, 광의의 의미로서 지문 검출도 포함하는 것이다.

이러한 구성의 촬상 장치(8)는 고체 촬상 장치(1)의 모든 기능을 포함하며 고체 촬상 장치(1)의 기본적인 구성 및 동작과 동일한 구성과 동작을 가진다.

예를 들면, 상술한 처리를 컴퓨터에 실행시키는 프로그램은, 플래쉬 메모리, IC카드, 혹은 미니 카드와 같은 불휘발성의 반도체 메모리 카드와 같은 기록 매체 (924)를 통해서 배포된다. 즉, 서버로부터 인터넷과 같은 통신망을 경유하여 상기 프로그램을 다운로드함으로써 프로그램이 취득 또는 갱신된다.

기록 매체(924)의 일례로서의 IC카드와 미니 카드와 같은 반도체 메모리는 상기 실시 형태에서 설명한 고체 촬상 장치(1)에 있어서의 처리의 일부 또는 모든 기능을 저장할 수 있다. 따라서, 프로그램이나 프로그램을 저장하는 기억 매체가 제공될 수 있다.

본 발명의 첨부된 청구항과 그와 동등한 것들의 범위내에서 여러 가지 수정과 결합, 소결합 및 변경들이 설계요구 및 다른 인자에 따라 이루어질 수 있다는 것을 당업자들이 알 수 있음은 물론이다.

도 1은, 본 실시 형태의 고체 촬상 장치를 설명하는 블럭도이다.

도 2는, 파형 처리부를 이용하여, 오토 제로 펄스의 완만함 정도를 증가시키는 수단을 나타내는 블럭도이다.

도 3은, 커패시터를 이용한 파형 처리부를 설명하는 블럭도이다.

도 4는, 저항을 이용한 파형 처리부를 설명하는 블럭도이다.

도 5는, CMOS 인버터를 이용한 파형 처리부를 설명하는 블럭도(#1)이다.

도 6은, CMOS 인버터를 이용한 파형 처리부를 설명하는 블럭도(#2)이다.

도 7은, CMOS 인버터를 이용한 파형 처리부를 설명하는 블럭도(#3)이다.

도 8은, 전류원을 구동하는 CMOS 인버터를 이용한 파형 처리부를 설명하는 블럭도이다.

도 9는, 배선의 부하를 이용한 파형 처리부를 설명하는 블럭도이다.

도 10은, 동일한 길이를 가지는 배선들을 이용하는 파형 처리부를 설명하는 블럭도이다.

도 11은, 본 발명의 실시예에 적용되는 파형 처리부의 효과를 설명하는 도면이다.

도 12는, 촬상 장치를 설명하는 블럭도이다.

도 13은, 종래의 CMOS 센서의 전체 구성예를 나타내는 블럭도이다.

도 14는, 종래의 CMOS 센서의 타이밍 차트이다.

도 15는, 종래의 비교기의 일례를 나타내는 블럭도이다.

도 16은, 피드스루가 생겼을 때의 수직 신호선의 모습을 설명하는 도이다.

도 17은, 오토 제로 신호 생성 회로와 열의 비교기와의 배선을 설명하는 도이다.

도 18은, 오토 제로 신호 생성 회로와의 열간의 거리와, 그 열에서의 리셋트 카운트의 크기를 설명하는 도면이다.

Claims (15)

1. 화소부에서 취득한 화소 신호와 단계적으로 값이 변화하는 기준 신호를 비교하는 비교 수단과,

   상기 비교 수단에 의해서 상기 화소 신호와 상기 기준 신호의 레벨이 바뀌는 시간량을 디지털치로서, 출력하는 아날로그 디지털 변환 수단과,

   상기 아날로그 디지털 변환 수단에서 상기 기준 신호를 조정하기 위해, 리셋트 동작을 트리거하는 리셋트 신호를 생성하여 상기 비교 수단에 입력시키는 리셋트 신호 생성 수단과,

   상기 리셋트 신호 생성 수단과 상기 비교 수단과의 사이에 설치되어 상기 리셋트 신호의 파형의 완만함 정도를 증가시키는 파형 처리 수단을 갖추는 것을 특징으로 하는 고체 촬상 장치.
2. 제 1항에 있어서,

   상기 비교 수단은, 상기 화소부의 각 열마다 설치되어 있는 것을 특징으로 하는 고체 촬상 장치.
3. 제 1항에 있어서,

   상기 파형 처리 수단은, 커패시터의 부하를 이용하는 것을 특징으로 하는 고체 촬상 장치.
4. 제 1항에 있어서,

   상기 파형 처리 수단은, 저항의 부하를 이용하는 것을 특징으로 하는 고체 촬상 장치.
5. 제 1항에 있어서,

   상기 파형 처리 수단은, CMOS 인버터를 이용하는 것을 특징으로 하는 고체 촬상 장치.
6. 제 1항에 있어서,

   상기 파형 처리 수단은, CMOS 인버터를 이용하며,

   상기 CMOS 인버터를 구성하는 P-채널 MOS와 N-채널의 수가 차이가 나는 것을 특징으로 하는 고체 촬상 장치.
7. 제 1항에 있어서,

   상기 파형 처리 수단은, CMOS 인버터를 이용하며,

   상기 CMOS 인버터를 구성하는 P-채널 MOS 혹은 N-채널내에 동작 제어를 위한 스윗치가 설치되어 있는 것을 특징으로 하는 고체 촬상 장치.
8. 제 1항에 있어서,

   상기 파형 처리 수단은, CMOS 인버터를 이용하며,

   상기 CMOS 인버터가 직류원(direct current source)을 구동하는 것을 특징으로 하는 고체 촬상 장치.
9. 제 1항에 있어서,

   상기 파형 처리 수단은, 상기 리셋트 신호 생성 수단과 상기 비교 수단과의 사이에 설치되는 배선의 부하를 이용하는 것을 특징으로 하는 고체 촬상 장치.
10. 제 1항에 있어서,

    상기 파형 처리 수단은, 상기 리셋트 신호 생성 수단으로부터 상기 비교 수단까지의 배선 경로에서 상기 리셋트 신호 생성 수단으로부터의 거리가 감소할 수록 배선의 부하를 증가시키도록 구성되는 것을 특징으로 하는 고체 촬상 장치.
11. 제 1항에 있어서,

    상기 비교 수단은, 상기 화소부의 각 열마다 설치되어 있으며,

    각 열에서 상기 리셋트 신호 생성 수단으로부터 상기 비교 수단까지의 배선 경로들의 길이들이 동일하게 되어 있는 것을 특징으로 하는 고체 촬상 장치.
12. 제 1항에 있어서,

    상기 파형 처리 수단은, 상기 비교 수단내의 커패시터를 이용하는 것을 특징 으로 하는 고체 촬상 장치.
13. 화소부에서 취득한 화소 신호와 단계적으로 값이 변화하는 기준 신호를 비교하는 비교 수단과,

    상기 비교 수단에 의해서 상기 화소 신호와 상기 기준 신호의 레벨이 바뀌는 시간량을 디지털치로서, 출력하는 아날로그 디지털 변환 수단과,

    상기 아날로그 디지털 변환 수단에서 상기 기준 신호를 조정하기 위해, 리셋트 동작을 트리거하는 리셋트 신호를 생성하여 상기 비교 수단에 입력시키는 리셋트 신호 생성 수단과,

    상기 리셋트 신호 생성 수단과 상기 비교 수단과의 사이에 설치되어 상기 리셋트 신호의 파형의 완만함 정도를 증가시키는 파형 처리 수단과,

    적어도 상기 아날로그 디지털 변환 수단 및 상기 리셋트 신호 생성 수단을 제어하는 제어 수단을 갖추는 것을 특징으로 하는 촬상 장치.
14. 화소부에서 취득한 화소 신호와 단계적으로 값이 변화하는 기준 신호를 비교하는 비교부와,

    상기 비교 수단에 의해서 상기 화소 신호와 상기 기준 신호의 레벨이 바뀌는 시간량을 디지털치로서, 출력하는 아날로그 디지털 변환부와,

    상기 아날로그 디지털 변환 수단에서 상기 기준 신호를 조정하기 위해, 리셋트 동작을 트리거하는 리셋트 신호를 생성하여 상기 비교 수단에 입력시키는 리셋 트 신호 생성부와,

    상기 리셋트 신호 생성 수단과 상기 비교 수단과의 사이에 설치되어 상기 리셋트 신호의 파형의 완만함 정도를 증가시키는 파형 처리부를 갖추는 것을 특징으로 하는 고체 촬상 장치.
15. 화소부에서 취득한 화소 신호와 단계적으로 값이 변화하는 기준 신호를 비교하는 비교부와,

    상기 비교 수단에 의해서 상기 화소 신호와 상기 기준 신호의 레벨이 바뀌는 시간량을 디지털치로서, 출력하는 아날로그 디지털 변환부와,

    상기 아날로그 디지털 변환 수단에서 상기 기준 신호를 조정하기 위해, 리셋트 동작을 트리거하는 리셋트 신호를 생성하여 상기 비교 수단에 입력시키는 리셋트 신호 생성부와,

    상기 리셋트 신호 생성 수단과 상기 비교 수단과의 사이에 설치되어 상기 리셋트 신호의 파형의 완만함 정도를 증가시키는 파형 처리부와,

    적어도 상기 아날로그 디지털 변환 수단 및 상기 리셋트 신호 생성 수단을 제어하는 제어부를 갖추는 것을 특징으로 하는 촬상 장치.

Images