CN101841635B - 固体成像设备、其驱动方法和电子装置 - Google Patents

Abstract

本发明提供了固体成像设备、其驱动方法和电子装置。根据本发明一个实施例的固体成像设备包括多个像素，其中，每个像素包括：传送晶体管，将电荷从光电转换部件传送到浮动扩散部件；复位晶体管，复位浮动扩散部件；放大晶体管，输出基于由浮动扩散部件保存的电荷的信号；选择晶体管，被布置在放大晶体管的输出侧并且选择像素；以及电荷存储电容器，被布置在放大晶体管和选择晶体管之间，并且根据从电流源供应的电荷的充放电行为来存储基于由浮动扩散部件保存的电荷量的电荷量。

Description

固体成像设备、其驱动方法和电子装置

技术领域

本发明涉及固体成像设备、其驱动方法和电子装置，并且更具体地涉及具有全域快门(global shutter)功能的X-Y地址型固体成像设备、其驱动方法和包括该固体成像设备的电子装置。

背景技术

固体成像设备大体分类为两种类型，即如由CMOS(互补金属氧化物半导体)图像传感器代表的X-Y地址型固体成像设备，和如由CCD(电荷耦合器件)图像传感器代表的电荷转移型固体成像设备。与CCD图像传感器相比，CMOS图像传感器具有这样的优点：它可以随机存取像素信号，以更高速度读出像素信号，并且消耗更少电力。

在许多CMOS图像传感器中，存储在光电转换部件中的电荷被传送到电荷-电压转换器，并且在电荷-电压转换器中得到的电压被输出。电子快门功能通过周期性地对电荷-电压转换器复位来实现。CMOS图像传感器的电子快门功能所采用的快门方案是所谓的滚动快门(rolling shutter)方案(也称作焦平面快门方案)，其中针对布置在二维阵列中的多个像素之中的属于每个像素行的所有像素、逐个像素行地设定曝光的开始和结束。

因此，与采用其中同时对所有像素执行曝光的全域快门方案的CCD图像传感器不同，采用滚动快门方案的CMOS图像传感器中的像素在像素属于不同像素行的情况下具有彼此移位的(不同的)曝光时隙。此外，因为指派给像素行的曝光时隙彼此不同，所以当用CMOS图像传感器捕捉运动对象时，捕捉到的图像失真。

在相关技术中，为了实现全域快门功能，其中将电荷存储电容器与将电荷转换为信号电压的浮动扩散单元并联连接的配置在像素中被采用，以使得电荷存储电容器存储电荷(例如参见日本未审专利申请公开No.11-177076)。

此外，为了实现全域快门功能并且放大像素中的信号电压，采用了这样的配置，其中为每一像素设置两个电荷存储电容器并且这两个电容器的值之间的比值被用于信号放大(例如参见日本未审专利申请公开No.2005-65074)。

发明内容

在日本未审专利申请公开No.11-177076中描述的相关技术示例中，为了增大电荷保持时间并改善抗噪性，将电荷存储电容器的电容值设定为较大是必要的。然而，如果将电荷存储电容器的电容值设定为较大，则浮动扩散部件的电容变大，这导致电荷-电压转换效率降低。换言之，在电荷存储电容器的电荷保持时间和浮动扩散部件的电荷-电压转换效率之间存在折衷的关系。

此外，在上述专利申请公开中描述的电荷存储电容器必须保存从光电转换部件传送的全部电荷量。因此，电荷存储电容器的面积变得几乎与光电转换部件的一样大，结果是在日本未审专利申请公开No.11-177076中公开的相关技术不适合像素的小型化。此外，因为在上述专利申请公开所描述的相关技术中使用的像素配置中采用了对数信号压缩技术和使用电流镜电路的信号放大技术，所以放大晶体管的尺寸必须变大以抑制放大晶体管的阈值电压Vth的变动并增大放大晶体管的增益，结果是此相关技术不适合像素的小型化。此外，在此相关技术中，因为在像素的复位状态中生成的kTC噪声未被消除，所以像素特有的固定图形噪声未得到抑制。

另一方面，在日本未审专利申请公开No.2005-65074中公开的另一相关技术中，因为两个晶体管被用于复位上述的两个电荷存储电容器，因而要集成在像素中的元件数目变大，所以CMOS图像传感器的高密度集成变得困难。此外，因为用于复位像素的复位信号的两个系统是必要的，所以用于驱动像素的外围电路的配置变得复杂。

本发明是在考虑到上述问题的情况下实现的，并且提供了一种以高密度集成而不降低电荷-电压变换效率的固体成像设备、其驱动方法以及包括该固体成像设备的电子装置。

根据本发明一个实施例的固体成像设备包括多个像素，其中，每个像素包括：传送晶体管，将电荷从光电转换部件传送到FD(浮动扩散)部件；复位晶体管，复位浮动扩散部件；放大晶体管，输出基于由浮动扩散部件保存的电荷的信号；选择晶体管，被布置在放大晶体管的输出侧并且选择像素；以及电荷存储电容器，被布置在放大晶体管和选择晶体管之间，并且通过经过电流源的电荷的充放电行为来存储基于由FD部件保存的电荷量的电荷量。

在上述固体成像设备的配置中，因为用于实现全域快门功能的电荷存储电容器被设置在放大晶体管和选择晶体管之间，并且电荷存储电容器未与FD部件的电容器并联连接，所以提供电荷存储电容器不会使得FD部件的电容值大幅增大。因此，可能彼此间具有折衷关系的电荷存储电容器的电荷保持时间和FD部件的电荷-电压转换效率能够同时得到满足。具体地说，通过将电荷存储电容器的电容值设定得较大，电荷存储电容器的电荷保持时间可被增大并且抗噪性可得到改善，而不会降低FD部件的电荷-电压转换效率。结果，向每个像素仅添加一个电荷存储电容器就可以实现全域快门功能。

根据本发明的实施例，因为可能彼此间具有折衷关系的电荷存储电容器的电荷保持时间和FD部件的电荷-电压转换效率能够同时得到满足，并且同时可以以较少数量的元件实现全域快门功能，所以可以以高密度集成固体成像设备而不会降低FD部件的电荷-电压转换效率。

附图说明

图1是示出根据本发明一个实施例的CMOS图像传感器的示意性配置的系统图；

图2是示出根据本发明第一实施例的像素的电路配置的电路图；

图3A和3B是示出电流源的电路配置的具体示例的电路图；

图4是用于说明根据本发明第一实施例的像素的电路行为的定时图；

图5A、5B和5C是用于说明根据本发明第一实施例的像素的电路行为的说明性示图；

图6是示出用于减小垂直信号线的布线电容的电容值的方法示例的电路图；

图7是示出根据本发明第二实施例的具有共用组件的像素的电路配置的电路图；

图8是示出背面照射(back-illuminated)型像素结构的示例的断面图；

图9是示出四个像素的像素布局的示意性平面图，其中这四个像素中的每个像素都包括用作电荷存储电容器的叠层电容器；

图10是示出沿着图9中的线X-X得到的四个像素中的一个像素的断面构造的断面图；以及

图11是示出根据本发明一个实施例的成像装置的示意性配置的示例的框图。

具体实施方式

下文中将参考附图详细描述根据本发明的实施例。将按如下顺序给出关于这些主题的描述。

1.根据本发明一个实施例的固体成像设备(CMOS图像传感器的示例)

2.本发明的第一实施例(无共用组件的像素的示例)

3.本发明的第二实施例(有共用组件的像素的示例)

4.电荷存储电容器(叠层电容器的示例)

5.修改

6.根据本发明一个实施例的电子装置(成像装置的示例)

<1.根据本发明一个实施例的固体成像设备>

(系统配置)

图1是示出根据本发明一个实施例的作为一种X-Y地址型固体成像设备的例如CMOS图像传感器的示意性配置的系统图。CMOS图像传感器是给予利用CMOS工艺技术制造的或者其一部分是利用CMOS工艺技术制造的图像传感器的一般名称。

如图1所示，CMOS图像传感器10包括形成在半导体基板(芯片)18上的像素阵列部件11，以及集成在同一半导体基板18上的其他外围电路。外围电路例如有垂直驱动部件12、列处理部件13、水平驱动部件14和系统控制部件15。

在像素阵列部件中，多个像素(未示出)被布置在二维阵列中，其中每个像素包括基于可见入射光量将可见入射光转换为电荷量的光电转换部件(例如，光电二极管)。下文中有时可以将一个像素仅仅称作像素。每个像素包括所谓的微透镜，即用于聚焦入射光的透镜，并且在像素适合彩色成像的情况下还包括彩色滤光片(微透镜和彩色滤光片未示出)。像素的具体配置将在随后描述。

在像素阵列部件11中，像素被布置在矩阵中并且针对像素阵列的每个像素行的像素沿行方向水平地形成像素驱动线16，并且针对像素阵列的每个像素列的像素沿列方向垂直地形成垂直信号线17。

在图1中，虽然每条像素驱动线16用一条实线表示，但是它不一定是一条信号线，而通常是由随后描述的多条信号线构成的。每条像素驱动线16的一端连接到垂直驱动部件12的对应于像素阵列部件的各行的输出端子。

垂直驱动部件12由移位寄存器、地址解码器等构成。垂直驱动部件12包括读出扫描系统和扫出(sweep)扫描系统(垂直驱动部件12的具体配置未示出)。读出扫描系统执行用于逐行地依次选择属于像素阵列的每一行的所有像素的选择性扫描。

另一方面，扫出扫描系统将不必要的电荷扫出属于将要由读出扫描系统选择的行的像素的光电转换元件(进行复位)。在这种情况下，扫出扫描比读出扫描早了CMOS图像传感器的快门速度时间。扫出扫描系统通过扫出不必要的电荷(进行复位)来开始所谓的电子快门操作。在电子快门操作中，光电转换元件的光电电荷被扫出并且新的曝光开始(光电电荷被重新存储)。

由读出扫描系统读出的信号对应于在紧接在前的读出操作或者紧接在前的电子快门操作之后进入的入射光的量。从紧接在前的读出操作的读出定时或者紧接在前的电子快门操作的扫出定时到最近的读出操作的读出定时的时间段是光电电荷的存储时间(曝光时间)。

从属于所选像素行的每个像素输出的并且被垂直驱动部件12读出的像素信号通过对应于像素的垂直信号线17被馈送到列处理部件13。列处理部件13对从属于所选行的每个像素20输出的模拟像素信号执行预定的信号处理，其中预定的信号处理是逐个像素列地(基于像素阵列部件11的像素列)执行的。

由列处理部件13执行的信号处理的示例有CDS(相关双采样)处理。在得到从属于所选像素行的每个像素输出的复位电平和信号电平后，CDS处理计算这两个电平间的差以得到对应于所选像素行的像素信号并且还消除像素特有的固定图形噪声。对于CDS电路，可以采用模拟型电路或者数字型电路。

存在列处理部件13包括A/D转换功能的情况。对于A/D转换电路，可以采用逐次逼近型电路、嵌入型电路、流水线型电路以及delta-sigma型电路中的任一种。

水平驱动部件14由移位寄存器、地址解码器等构成，并且按对应于像素列的列处理部件13的电路的顺序来执行选择性扫描。通过由水平驱动部件14执行的选择性扫描，经过列处理部件13的信号处理的像素信号按照逐个像素列的顺序被输出。

系统控制部件15接收从半导体基板18的外部给予的时钟、指示操作模式的数据等，并且发送包括关于CMOS图像传感器的内部信息等的数据。此外，系统控制部件15包括生成各种定时信号的定时生成器，并且通过使用各种定时信号来控制垂直驱动部件12、列处理部件13、水平驱动部件14等。

在同一定时曝光CMOS图像传感器10的所有像素20的全域快门功能可以通过向每个像素20添加临时存储电荷的电荷存储电容器来实现。这里，在同一定时曝光所有像素意味着同时开始对所有像素的曝光并且同时结束对所有像素的曝光。下文中从向像素20添加电荷存储电容器以实现全域快门功能的视角来描述像素20的具体实施例。

<2.本发明的第一实施例>

[电路配置]

图2是示出根据本发明第一实施例的像素20的电路配置的电路图。如图2所示，根据第一实施例的像素20例如包括四个晶体管22到25，一个电容器26，一个电流源27，以及作为光电转换部件的光电二极管21，其中电容器26用作用来实现全域快门功能的电荷存储电容器。

这里，将假设四个晶体管22到25是N沟道MOS晶体管。然而，晶体管22到25的此导电型组合仅是说明性示例，并且不用说像素20的该部分并不限于此组合。

在该像素20中，像素驱动线16例如由传送线161、复位线162和选择线163构成，并且这三条线被共同连接到属于同一像素行的所有像素。对应于某一像素行的传送线161、复位线162和选择线163的端部被个别地连接到垂直驱动部件12的、对应于该某一像素行的传送线161、复位线162和选择线163的输出端子。

下文中，晶体管22将被称作传送晶体管，晶体管23将被称作复位晶体管，晶体管24将被称作放大晶体管，并且晶体管25将被称作选择晶体管。

其正电极接地的光电二极管21基于接收到的光的量将接收到的光转换为光电电荷(光电子)的量，并且存储光电电荷。光电二极管21的负电极连接到作为传送门电路工作的传送晶体管22的主电极(漏极或源极)。

传送晶体管22的另一个主电极(源极或漏极)连接到放大晶体管24的栅极。传送晶体管22的另一个主电极和放大晶体管24的栅极二者都连接到的节点28，节点28被称作FD(浮动扩散)部件。换言之，传送晶体管22位于光电二极管21的负电极和FD部件28之间。

具有高电平的传送信号TG被施加到传送晶体管22的栅极，其中高电平(例如Vdd电平)是传送信号TG的有效电平(Vdd是正的电源电压)。下文中，将具有作为信号的有效电平的高电平的信号称作高有效信号。结果，传送晶体管22被导通，光电转换在光电二极管21中被执行，并且由光电二极管21产生的光电电荷被传送到FD部件28。

复位晶体管23的漏极连接到正的电源电压Vdd，并且复位晶体管的源电极连接到FD部件28。高有效复位信号FRST在需要的情况下通过复位线162被施加到复位晶体管23的栅极。复位晶体管23被高有效复位信号FRST导通，这使得存储在FD部件28中的电荷将被吸入正的电源电压Vdd以使得FD部件28被复位。

放大晶体管24的栅极连接到FD部件28，并且放大晶体管24的漏极连接到正的电源电压Vdd。例如，选择晶体管25的漏极连接到电荷存储电容器26的端子中的连接到放大晶体管24的源极的那个端子，并且选择晶体管25的源极连接到垂直信号线17。

当高有效选择信号SEL通过选择线163被施加到选择晶体管25的栅极时，选择晶体管25导通，这进而使得放大晶体管24被导通。换言之，选择晶体管25使得像素20被选择，并且将从放大晶体管24输出的信号中继到垂直信号线17。

电荷存储电容器(GC)26被设置用来实现全域快门功能，并且被置于放大晶体管24的源极和基准电压节点(例如，地)之间。电荷存储电容器26存储基于由FD部件保存的电荷的电荷。

电荷存储电容器26具有比用于输出信号的垂直信号线17的布线电容(寄生电容等)的电容值更大的电容值是必要的。随后将详细描述电荷存储电容器26。

电流源(IGC)27以与电荷存储电容器26相同的方式被置于放大晶体管24的源极和地之间。换言之，电流源27被并联连接到电荷存储电容器26。在以上描述中，出于说明的目的，电流源27被示出为像素20的组件之一，然而并非必须针对每一像素安装一个电流源27来构建像素20。换言之，可以采用针对属于一个像素行的所有像素设置一个电流源27作为共用组件的配置，或者针对像素阵列部件11的所有像素设置一个电流源27作为共用组件的另一配置。

与针对每一像素设置一个电流源地设置电流源27的配置相比，针对属于一个像素行的所有像素或者针对像素阵列部件的所有像素设置一个电流源作为共用组件的配置可以减少每一像素中的组件的数量，这在像素的小型化方面是相当有益的。此外，在针对每一像素设置一个电流源的配置中，必须针对每一像素行设置一条驱动线以控制电流源27。然而，在针对属于一个像素行的所有像素或者针对像素阵列部件的所有像素设置一个电流源27作为共用组件的配置中，驱动线的数量可被大幅减少。

如图3A所示的包括源极接地的MOSFET(场效应晶体管)电路的电流源27A，或者如图3B所示的包括电流镜电路的电流源27B，可以用作电流源27。在图3A中，“bias”表示用于驱动除源极接地的MOSFET之外的MOSFET的栅极偏置电压。在图3B中，“Iref”表示用于驱动电流镜电路的电流源，并且“Vdd”表示正的电源电压。电流源27A和27B二者响应于如图3A和图3B所示的脉冲信号而被导通。

[电路行为]

包括上述被二维地布置在矩阵中的像素20的CMOS图像传感器10具有由垂直驱动部件12驱动的电子快门功能，并且更具体地具有全域快门功能。

全域快门功能通过在像素阵列部件11的所有像素的FD部件28同时被复位晶体管23复位之后从所有像素的光电二极管21同时读出电荷来执行。这里，读出电荷意味着从光电二极管21读出电荷并将读出的电荷保存在FD部件28或电荷存储电容器26中。

将参考图4中的定时图以及图5A、图5B和图5C中的说明性示图来描述如上所述配置的像素20的电路行为。图4是示出用于像素阵列部件的第n行的传送信号TG(n)、复位信号RST(n)和选择信号SEL(n)以及用于第(n+1)行的选择信号SEL(n+1)间的关系的定时图。

在对电路行为的以下描述中，比MOSFET的阈值电压Vth更高的高电平，即使得MOSFET导通的电压电平，被称作高电平(简称为“H”电平)，并且比MOSFET的阈值电压Vth更低的低电平，即使得MOSFET关断的电压电平，被称作低电平(简称为“L”电平)。“H”电平例如是正的电源电压Vdd，并且“L”电平例如是0V。

在曝光结束的时刻t11，复位信号RST(n)从“L”电平变换到“H”电平，这使得复位晶体管23被导通，因此FD部件28被复位。换言之，因为存储在FD部件中的电荷通过复位晶体管23被吸入到正的电源电压Vdd中，所以FD部件28被复位。FD部件28的电势因FD部件28的复位而改变，这使得放大晶体管24的栅极的电压(栅极电压)因为栅极连接到FD部件28而被改变。

在放大晶体管24的栅极电压改变之后，存储在电荷存储电容器26中的电荷通过电流源(IGC)27流出。在初始状态中，电荷存储电容器26被填满了电荷，并且通过电流源27流出的电荷的量由放大晶体管24的栅极电压决定。换言之，如图5A所示，在FD部件28复位之后存储在电荷存储电容器26中的电荷的量由在FD部件28复位之后的FD部件28的电势决定。

当复位信号RST(n)在时刻t12从“H”电平变换到“L”电平时，FD部件28的复位行为结束。换言之，FD部件28的复位时间段是其间复位信号RST(n)保持“H”电平的时间段T1。在此复位时间段期间，因为在FD部件28处生成kTC噪声，所以FD部件28的电势随机地波动。这里，kTC噪声是由于对FD部件28有影响的复位晶体管23的切换行为而生成的复位噪声。

为了补偿FD部件的电势的随机波动，电流源27通过检测复位信号RST(n)的下降沿(在时刻t12处)来变为活动的(导通)。在从t12到电流源27导通的t13的时间段期间，FD部件的电势的波动被补偿。

在FD部件28复位之后，FD部件28的电势对电荷存储电容器26有影响，并且电荷存储电容器26存储基于FD部件28的电势的电荷。因为在FD部件28复位时存储在电荷存储电容器26中的电荷保持不变，直到基于存储在电荷存储电容器26中的电荷量的、电荷存储电容器26的端子间的电压作为复位电压被读出为止，所以不必紧接在从光电二极管21传送电荷之前复位FD部件28。因此，在过度曝光时出现的来自光电二极管21的溢出电荷可以被存储在FD部件28中，这扩展了入射光的动态范围。

接下来，当在时刻t13传送信号TG(n)从“L”电平变换到“H”电平时，传送晶体管22导通并且开始将存储在光电二极管21中的光电电荷传送到FD部件28。当在时刻t14传送信号TG(n)从“H”电平变换到“L”电平时，从光电二极管到FD部件28的电荷传送结束。

换言之，从光电二极管21到FD部件28的电荷传送时间段是其间传送信号TG(n)保持“H”电平的时间段T2。在该电荷传送时间段T2之后，放大晶体管24的栅极电压随着FD部件28的电势的波动而波动。因为当电荷传送结束时电流源27是关断的，所以电流源27并不向电荷存储电容器26馈送电荷。

因此，即使放大晶体管24的栅极电压波动，电荷存储电容器26的端子间的电压也不波动。换言之，在从光电二极管21到FD部件28的电荷传送之后，电荷存储电容器26保存与它在FD部件28复位后所具有的电荷量相同的电荷量，如图5B所示。

接着，当在时刻t15选择信号SEL(n)从“L”电平变换到“H”电平时，选择晶体管25导通并且将电荷存储电容器26的端子间的电压输出到垂直信号线17作为复位信号。换言之，其间选择信号SEL(n)保持“H”电平的时间段T3是复位电压读出时间段。然后，在选择信号SEL(n)从“H”电平变换到“L”电平并且读出时间段T3结束的时刻t16，电流源27再次导通。

此时，放大晶体管24的栅极电压已经被固定为紧接在从光电二极管21到FD部件28的电荷传送结束之后的FD部件28的电势。因此，由于电流源27导通，所以存储在电荷存储电容器26中的电荷由紧接在从光电二极管21到FD部件28的电荷传送结束之后的FD部件28的电势决定，如图5C所示。

然后，当在时刻t17选择信号SEL(n)从“L”电平变换到“H”电平时，选择晶体管25再次导通并且将电荷存储电容器26的端子间的电压输出到垂直信号线17作为信号电压。换言之，其间选择信号SEL(n)再次保持“H”电平的时间段T4是信号电压读出时间段。此时的信号电压对应于从光电二极管21到FD部件28传送(读出)的光电电荷的量。此外，已经存储在电荷存储电容器26中的电荷被完全放电，因为电荷通过选择晶体管25被扫出到垂直信号线17。

如上所述，用于针对第n个像素行的每个像素20读出复位电压和信号电压的一系列行为完成。然后，在包括时刻t18、t19和t20的时间段期间，用于针对第n+1个像素行的每个像素20读出复位电压和信号电压的一系列行为也像在包括时刻t15、t16和t17的时间段期间所执行的那样来被执行。

简言之，基于在FD部件28复位时存储在FD部件28中的电荷量QFD的电荷量被保存在电荷存储电容器26中，并且通过曝光在光电二极管21中生成的电荷被保存在FD部件28中。然后，在复位电荷被保存在电荷存储电容器26中并且信号电荷被保存在FD部件28中的情形下，如图4所示的在时刻t15之后针对每个像素20读出复位电压和信号电压的一系列处理通过针对每个像素行或者针对每个像素列移位开始时间来被执行。

在时间段T3期间读出的复位电压和在时间段T4期间读出的信号电压通过垂直信号线17被依次馈送到图1所示的列处理部件13。在列处理部件13处对信号电压执行相关双采样(CDS)处理以消除每个像素特有的固定图形噪声以及由于每个晶体管的Vth的变动所致的反作用。在噪声消除之后，信号电压例如被嵌入在列处理部件13中的A/D转换器转换为数字信号并且该数字信号被输出。

如果用CFD表示FD部件28的电容值，用QFD表示存储在FD部件28中的电荷量，用VFD表示FD部件28的电势，则CFD、QFD和VFD间的关系是

QFD＝CFD×VFD。

以类似的方式，如果用CGC表示电荷存储电容器26的电容值，用QGC表示存储在电荷存储电容器26中的电荷量，并且用VGC表示电荷存储电容器26的电势，则CGC、QGC和VGC间的关系是

QGC＝CGC×VGC。

如果用Vtha表示放大晶体管的阈值电压，则

VGC＝VFD-Vtha。

结果，存储在电荷存储电容器26中的电荷量QGC被给出为

QGC＝CGC{(QFD/CFD)-Vtha}。

该式表明存储在电荷存储电容器26中的电荷量QGC是通过与存储在FD部件28中的电荷量QFD线性成比例(具有比例常数CGC/CFD)的第一项减去第二项CGC·Vtha而给出的。

如上所述，存储在电荷存储电容器26中的电荷量QGC是通过利用增益为CGC/CFD的晶体管24放大存储在FD部件中的电荷量QFD而给出的。通过将晶体管24的增益CGC/CFD设定得较大，由于外部因素所致的电荷存储电容器26的电压VGC的波动可被减小。这里的术语“外部因素”是热波动、泄漏电流等。

还希望电荷存储电容器26的电容值CGC大于垂直信号线17的布线电容的电容值。理由是：如果电荷存储电容器26的电容值CGC小于垂直信号线17的布线电容的电容值，则担心从电荷存储电容器26读出到垂直信号线17的信号被存在于垂直信号线17上的噪声隐没。

换言之，通过将电荷存储电容器26的电容值CGC设定得比垂直信号线17的布线电容的电容值更大，可以改善垂直信号线17上的S/N比。从像素阵列部件的配置的观点看，如果难以将电荷存储电容器26的电容值CGC设定得比垂直信号线17的布线电容的电容值更大，则必须采用用于有效减小垂直信号线17的布线电容的电容值的方法中的一种方法。

简言之，这些方法的一个示例以这样的方式来实现：如图6所示，针对每一像素列安装用于有效减小垂直信号线17的布线电容的电容值的MOS晶体管19，并且向MOS晶体管19的栅极恒定地施加偏置电压VG。通过上述方法，垂直信号线17的布线电容的电容值可被有效减小到低于电荷存储电容器26的电容值CGC。以这种方式，如果垂直信号线17的布线电容的电容值大于电荷存储电容器26的电容值CGC，则可以通过有效减小布线电容的电容值来使得电荷存储电容器26的电容值CGC大于垂直信号线17的布线电容的电容值。

[第一实施例的优点]

如上所述，在诸如CMOS图像传感器10之类的X-Y地址型固体成像设备中，同时对所有像素20给予曝光的全域快门功能可以通过向每个像素20添加临时存储电荷的电荷存储电容器26来实现。在如图4所示的全域快门功能的行为的示例中，在时刻t15以前对所有的像素执行了该功能。

其中电荷存储电容器26被设置在放大晶体管24和选择晶体管25之间以实现全域快门功能的配置带来了如下的优点。因为电荷存储电容器26不与FD部件28并联连接，所以电荷存储电容器26的电容值不影响FD部件28的电容值。

因此，可能彼此具有折衷关系的电荷存储电容器26的电荷保持时间和FD部件28的电荷-电压转换效率可同时都得到满足。具体地说，通过将电荷存储电容器26的电容值设定得较大，电荷存储电容器26的电荷保持时间可被增大并且抗噪性可以得到改善，而不会降低FD部件28的电荷-电压转换效率。

此外，在添加最小数量的元件的情况中，向每个像素20添加仅一个电荷存储电容器26可以实现全域快门功能。因此，可以提供以高密度集成而不降低FD部件28的电荷-电压转换效率的固体成像设备。此外，在针对一个像素行或者针对一个像素阵列部件设置一个电流源27作为共用组件的配置中，不需要添加用于驱动像素20的信号，因此不需要改变垂直驱动部件12的电路配置。

<3.本发明的第二实施例>

在本发明的第一实施例中，每个像素20包括其自己的电荷存储电容器26等。另一方面，在本发明的第二实施例中，像素20的某些组件被多个像素共享，并且至少电荷存储电容器26被多个像素共享。在该实施例中，某些组件在属于同一像素列的相邻像素间被共享的情况作为示例被给出。

[电路配置]

图7是示出根据本发明第二实施例的具有共用组件的像素20的电路配置的电路图。图7中所示的与图2所示的那些组件相同的组件具有与图2所示的那些组件相同的标号。

在图7中，假设由两个像素20A-1和20A-2共享的组件是复位晶体管23、放大晶体管24、选择晶体管25、电荷存储电容器26、电流源27和FD部件28。换言之，复位晶体管23、放大晶体管24、选择晶体管25、电荷存储电容器26、电流源27和FD部件28是在两个像素20A-1和20A-2间共享的共用电路部件20B的组件。

在该实施例中，虽然电流源27在两个像素20A-1和20A-2间被共享，但是电流源27可以以与第一实施例类似的方式被属于同一像素列的所有像素的所有共用电路部件20B共享或者被属于像素阵列部件的所有共用电路部件20B共享。

此外，虽然复位晶体管23、放大晶体管24、选择晶体管25、电荷存储电容器26、电流源27和FD部件28作为共用组件在相邻像素20A-1和20A-2间被共享，但是相邻像素20A-1和20A-2可以不是共享所有这些共用组件，而是共享这些共用组件中的一部分被。此外，这些共用组件不仅可被两个像素共享，而且也可以被多于两个的像素共享。

像素20A-1包括光电二极管21-1和传送晶体管22-1。光电二极管21-1的正电极接地，并且光电二极管21-1的负电极连接到传送晶体管22-1的主电极中的一个。传送晶体管22-1的主电极中的另一个连接到FD部件28。传送晶体管22-1的栅极被通过传送线161-1给予高有效传送信号TG1。

像素20A-2包括光电二极管21-2和传送晶体管22-2。光电二极管21-2的正电极接地，并且光电二极管21-2的负电极连接到传送晶体管22-2的主电极中的一个。传送晶体管22-2的主电极中的另一个连接到FD部件28。传送晶体管22-2的栅极被通过传送线161-2给予高有效传送信号TG2。

根据该实施例的共用电路20B包括复位晶体管23、放大晶体管24、选择晶体管25、电荷存储电容器26、电流源27和FD部件28。

复位晶体管23的漏极连接到正的电源电压Vdd，并且复位晶体管23的源极连接到FD部件28。复位晶体管23在其栅极被通过复位线162给予高有效复位信号FRST时导通，这使得存储在FD部件28中的电荷被吸入到正的电源电压Vdd，从而FD部件28被复位。

放大晶体管24的栅极连接到FD部件28，并且放大晶体管24的漏极连接到正的电源电压Vdd。例如，选择晶体管25的漏极连接到电荷存储电容器26的端子中的还连接到放大晶体管24的源极的那个端子，并且选择晶体管25的源极连接到垂直信号线17。

当高有效选择信号SEL被通过选择线163施加到选择晶体管25的栅极时，选择晶体管25导通，这进而使得放大晶体管24导通。换言之，选择晶体管25使得像素20被选择，并且将从放大晶体管24输出的信号中继到垂直信号线17。

电荷存储电容器(GC)26被设置用来实现全域快门功能，并且被置于放大晶体管24的源极和地之间。电荷存储电容器26具有比垂直信号线17的布线电容(寄生电容等)的电容值更大的电容值是必要的。随后将详细描述电荷存储电容器26。

电流源(IGC)27以与电荷存储电容器26相同的方式被置于放大晶体管24的源极和地之间。换言之，电流源27被并联连接到电荷存储电容器26。作为该电流源，可以使用具有与第一实施例的电流源相同的配置的电流源。

[电路行为]

在根据第二实施例的共享共用电路部件的像素的配置中，除了光电二极管21和传送晶体管22之外的几乎所有的组件被例如像素20A-1和20A-2共享。因此，除了分别基于传送信号TG1和TG2从光电二极管21-1和21-2传送电荷之外，像素的电路行为与根据第一实施例的像素的电路行为基本相同。

[第二实施例的优点]

即使在其中像素20的某些组件被多个像素共享的电路配置中，如果针对每个像素设置电荷存储电容器26，则也可以实现全域快门功能。以与第一实施例类似的方式，其中电荷存储电容器26被设置在放大晶体管24和选择晶体管25之间以实现全域快门功能的配置，使得可能彼此具有折衷关系的电荷存储电容器26的电荷保持时间和FD部件28的电荷-电压转换效率能够同时得到满足。

此外，根据第二实施例的其中像素20的几乎所有组件被多个像素共享的电路配置可以以每个像素具有少量组件来实现全域快门功能，这使得固体成像设备以比根据第一实施例的固体成像设备更高的密度被集成。

<4.电荷存储电容器>

接着，将详细描述在上述实施例的像素电路中使用的电荷存储电容器26。

对于针对每个像素20设置的电荷存储电容器26，原则上对其类型没有任何限制，然而从设备的高密度集成的视角出发，叠层电容器、深槽电容器或者结电容器是令人满意的。尤其是叠层电容器具有能够确保每单位面积具有大电容值的优点。

此外，因为根据本发明实施例的CMOS图像传感器10具有背面照射型像素结构，所以它可以确保比具有正面入射型像素结构的CMOS图像传感器更大的用于形成电荷存储电容器26的面积。如果可以确保用于形成电荷存储电容器26的更大面积，则电荷存储电容器26的电容值可以被设定得更大，因此电荷存储电容器26的电荷保持时间可以被增大并且电荷存储电容器26的抗噪性可以得到改善。背面照射型像素结构是这样的像素结构：其中，假设像素的正面位于互连层一侧，入射光进入位于互连层的相对一侧的背面。

[背面照射型像素结构]

图8是示出背面照射型像素结构的示例的断面图。

图8示出光电二极管42和像素晶体管43被形成在硅部件(硅基板)41中。换言之，硅部件41是用于形成半导体元件的部件。这里，在图8中示出的光电二极管42被用作图2中的光电二极管21以及图7中的光电二极管21-1和21-2。像素晶体管43被用作在图2和图7中示出的传送晶体管22、22-1、22-2，复位晶体管23，放大晶体管24，和选择晶体管25。

在硅部件41的一侧，形成了彩色滤光片45，彩色滤光片45和硅部件41之间具有层间膜44。因此，进入硅部件41的该侧的入射光通过彩色滤光片45到达光电二极管42的光接收面。在硅部件41的另一侧，存在层间绝缘膜46，在层间绝缘膜46中形成了包括像素晶体管43的栅极和多层结构中的金属布线的互连层47。至于互连层47的与硅部件41相对的面，通过使用胶黏剂48将支持基板49粘在该面上。

在上述像素结构中，将其中形成了光电二极管42和像素晶体管43的硅部件41的接近互连层47的那一侧称作正面侧，并且将硅部件41的与互连层47相对的那侧称作背面侧。因此，根据本发明实施例的像素结构是其中入射光可以从硅部件41的背面侧进入的背面照射的像素结构。

由于该背面照射的像素结构，入射光可以从背面进入，并且开口率可以被设定为100％。此外，互连层47不位于光圈那侧，入射光可以到达互连层47的光接收面，而不使用片上透镜(on-chip lens)。

[叠层电容器]

以下将描述被用于背面照射的像素结构并且通过使用叠层电容器构成的电荷存储电容器26的结构示例。

图9是示出其中叠层电容器被用作电荷存储电容器的像素布局的示意性平面图，其中图9所示的与图2所示的那些组件相同的组件具有与图2所示的那些组件相同的标号。图9示出包括在2×2的阵列中彼此相邻的四个像素的像素布局。此外，图10是示出沿图9中的线X-X得到的四个像素中的一个像素的断面构造的断面图。

从图9可见，因为背面照射的像素结构对入射光几乎没有限制，所以由叠层电容器构成的电荷存储电容器26可以被置于层间绝缘膜54上，以使得电荷存储电容器26覆盖光电二极管(PD)21的宽范围。因为电荷存储电容器26可以以这种方式被置于光电二极管21上，所以每像素光电二极管(PD)的填充率可以被增大。此外，将叠层电容器用作电荷存储电容器26使得电荷存储电容器26的电容值可以被设定得较大。

图10所示的与图8所示的那些组件相同的组件具有与图8所示的那些组件相同的标号。如图10所示，电荷存储电容器26(为叠层电容器)通过其中电介质材料53被夹在下部电极51和上部电极52之间的结构来实现。

希望用于下部电极51或上部电极52的材料是具有高熔点并且在硅中具有小扩散系数的材料，比如钨、氮化钽等。还希望用于电介质材料53的材料是具有高介电常数并且具有良好泄露电流特性的材料，比如二氧化硅、氮化硅、二氧化铪、二氧化锆、五氧化钽等。

下部电极51通过在层间绝缘层54(其对应于图8中的层间绝缘膜46)中形成的接触通孔55电连接到扩散层56，该扩散层56形成图2和图7中所示的放大晶体管24的源极区域。上部电极52接地。元件分离区域57被形成在扩散层56和光电二极管42(对应于图2中的光电二极管21以及图7中的光电二极管21-1和21-2)之间。

<5.修改>

虽然在上述实施例中，在假设在列处理部件13中执行噪声消除处理和A/D转换处理的情况下给出了描述，但是这些处理可以在列处理部件13之后的级中进行或者在半导体基板(芯片)18的外部进行。

此外，虽然上述实施例被描述为应用于CMOS图像传感器的说明性示例，但是本发明在其应用方面并不局限于CMOS图像传感器。换言之，应理解，本发明可以应用于一般的X-Y地址型固体成像设备，其中像素被布置在矩阵中，并且在检测到基于可见入射光的量的电荷量之后输出电信号。

此外，固体成像设备可以被形成为单片设备，或者可以被形成为其中成像部件、信号处理部件和光学系统被封装为单体(all-in-one)设备的模块化成像设备。

<6.根据本发明一个实施例的电子装置>

本发明不仅可以应用于固体成像设备，而且可以应用于包括成像装置的电子装置等。这里，电子装置用于指代诸如数字静止相机和摄像机之类的成像装置(相机系统)、诸如蜂窝电话和PDA(个人数字助理)那样的有成像功能的移动设备等。此外，存在这样的情况：将上述的模块化成像设备(即安装在电子装置上的相机模块)称作成像装置。

[成像装置]

图11是示出根据本发明实施例的作为电子装置的示例的成像装置的示意性配置的示例的框图。如图11所示，根据本发明实施例的成像装置100包括光学系统，该光学系统包括透镜组101、成像元件102、作为相机信号处理部件的DSP电路103、帧存储器104、显示单元105、记录单元106、操作系统107、电源系统108等。DSP电路103、帧存储器104、显示单元105、记录单元106、操作系统107和电源系统108通过总线109互连。

透镜组101引入来自对象的入射光，并且在成像元件102的成像区域上建立对象的图像。成像元件102基于由透镜组101在成像区域上建立的图像来逐个像素地将入射光的量转换为电信号，并且此电信号被作为像素信号输出。根据第一或第二实施例的可以实现全域快门功能而不降低FD部件的电荷-电压转换效率的CMOS图像传感器被用作该成像元件102。

显示单元105是诸如液晶显示器或电致发光显示器之类的平板显示器，并且它显示由成像元件102捕捉到的运动图像或静止图像。记录单元106将由成像元件102捕捉到的运动图像或静止图像记录在诸如录像带或DVD(数字多功能盘)之类的记录介质上。

操作系统107根据用户的操作发出关于由该成像装置处理的各种功能的操作指令。电源系统108为DSP电路103、帧存储器104、显示单元105、记录单元106和操作系统107供应各种必要的电力源。

上述的成像装置100可以应用于视频相机、数字静止相机或者用于诸如蜂窝电话之类的移动设备的相机模块。因为通过将根据第一或第二实施例的CMOS图像传感器用作成像元件102，全域快门功能可以被实现而不降低FD部件的电荷-电压变换效率，所以该成像装置可以捕捉到高品质的无失真捕捉图像。

本申请包含与2009年3月18日递交到日本专利局的日本优先权专利申请JP 2009-065391中公开的主题有关的主题，该日本优先权专利申请的全部内容通过引用被结合于此。

本领域中的那些技术人员应理解，根据设计需求以及其他因素可以想到各种修改、组合、子组合和变更，只要它们落入随附的权利要求或其等同物的范围之内即可。

Claims (13)

1.一种固体成像设备，包括：多个像素；

其中，每个像素包括：

传送晶体管，将电荷从光电转换部件传送到浮动扩散部件，

复位晶体管，复位所述浮动扩散部件，

放大晶体管，输出基于由所述浮动扩散部件保存的电荷的信号，

选择晶体管，被布置在所述放大晶体管的输出侧并且选择像素，以及

电荷存储电容器，被布置在所述放大晶体管和所述选择晶体管之间，并且根据从电流源供应的电荷的充放电行为来存储基于由所述浮动扩散部件保存的电荷的量的电荷量。

2.根据权利要求1所述的固体成像设备，其中，所述电荷存储电容器存储基于由所述浮动扩散部件保存的电荷的量的电荷量。

3.根据权利要求2所述的固体成像设备，其中，所述电荷存储电容器被布置在所述放大晶体管的源极和基准电势节点之间。

4.根据权利要求2所述的固体成像设备，其中，所述电荷存储电容器具有比用于通过所述选择晶体管输出信号的信号线的布线电容的电容值更大的电容值。

5.根据权利要求4所述的固体成像设备，还包括减小所述信号线的布线电容的电容值的单元。

6.根据权利要求2所述的固体成像设备，其中，在所述浮动扩散部件被所述复位晶体管复位之后，所述电荷存储电容器继续保存在所述浮动扩散部件复位时由所述浮动扩散部件保存的电荷量，直到所述电荷存储电容器的端子间的基于所述电荷量的电压被读出为止。

7.根据权利要求1所述的固体成像设备，其中，在所述浮动扩散部件被所述复位晶体管复位之后，所述电流源变为活动的。

8.根据权利要求7所述的固体成像设备，其中，所述电流源被安装作为由每个像素行的所有像素共享的元件，或者作为由像素阵列部件的所有像素共享的元件。

9.根据权利要求1所述的固体成像设备，其中，所述固体成像设备包括多个像素的组，并且同时包括由属于每个组的多个像素共享的至少一个电荷存储电容器。

10.根据权利要求1所述的固体成像设备，其中

所述像素具有背面照射型结构，在该背面照射型结构中，入射光进入位于与所述光电转换部件的互连层相对的背面；并且

所述电荷存储电容器被形成在每个像素的互连层侧。

11.根据权利要求10所述的固体成像设备，其中所述电荷存储电容器是叠层电容器。

12.一种用于驱动包括多个像素的固体成像设备的方法，每个像素被装配有

放大晶体管，输出基于由光电转换部件传送的并且由浮动扩散部件保存的电荷的信号；和

电荷存储电容器，被布置在所述放大晶体管和选择晶体管之间，所述选择晶体管被布置在所述放大晶体管的输出侧并且选择像素，所述方法包括以下的连续步骤：

复位所述浮动扩散部件；

在所述电荷存储电容器继续保存基于在所述浮动扩散部件复位时由所述浮动扩散部件保存的电荷量的第一电荷量的条件下，将电荷从所述光电转换部件传送到所述浮动扩散部件；

通过所述选择晶体管基于由所述电荷存储电容器保存的所述第一电荷量导出所述电荷存储电容器的端子间的第一电压作为复位电压；

使得所述电荷存储电容器存储基于从所述光电转换部件传送到所述浮动扩散部件的电荷量的第二电荷量；以及

导出所述电荷存储电容器的端子间的第二电压作为信号电压。

13.一种包括含有多个像素的固体成像设备的电子装置，每个像素包括：

传送晶体管，将电荷从光电转换部件传送到浮动扩散部件，

复位晶体管，复位所述浮动扩散部件，

放大晶体管，输出基于由所述浮动扩散部件保存的电荷的信号，

选择晶体管，被布置在所述放大晶体管的输出侧并且选择像素，以及

电荷存储电容器，被布置在所述放大晶体管和所述选择晶体管之间，并且根据从电流源供应的电荷的充放电行为来存储基于由所述浮动扩散部件保存的电荷的量的电荷量。

Images