JP6690650B2 - 撮像素子、撮像装置、及び電子機器 - Google Patents

Description

本発明は、撮像素子、撮像装置、及び電子機器に関する。

画素回路には電流源となる負荷トランジスタが設けられている（特許文献１）。一般に、電流源へバイアス電圧を供給するコンデンサと電流源とにより構成される電流源回路が設けられ、電流源回路のコンデンサには外部の基準電流源より基準電流が入力される。そして、コンデンサのバイアス電圧を保持するために、外部の基準電流源より基準電流の供給を必要としていた。また、画素回路の数が多くなると、これに合わせて電流源回路の数も多く必要となり、外部の基準電流源より供給する基準電流も多くなり、消費電力が多くなるという問題があった。

日本国特開２００６−４９３６１号公報

第１の態様によると、撮像素子は、光を電荷に変換する光電変換部と、前記光電変換部で変換された電荷により生成される信号を信号線に読み出す読出回路と、を有する画素回路と、前記画素回路とは異なる第１電源回路からの電流に基づく第１電圧信号をデジタル信号に変換するアナログ／デジタル変換部と、前記アナログ／デジタル変換部によりデジタル信号に変換された前記第１電圧信号を記憶する第１記憶部と、を有する記憶回路と、前記第１記憶部に記憶された前記第１電圧信号により生成される電流を前記信号線に供給する第１電流源と、を備える。
第２の態様によると、電子機器は、複数の電子部品を有する電子回路と、前記電子回路とは異なる第１電源回路からの電流に基づく第１電圧信号をデジタル信号に変換するアナログ／デジタル変換部と、前記アナログ／デジタル変換部によりデジタル信号に変換された前記第１電圧信号を記憶する第１記憶部と、を有する記憶回路と、前記第１記憶部に記憶された前記第１電圧信号により生成される電流を前記電子回路に供給する第１電流源と、を備える。

（Ａ）（Ｂ）第１の実施形態に係る電流源回路、及びタイムシーケンス図である。 画素回路の回路構成図である。 （Ａ）（Ｂ）（Ｃ）第１の実施形態の変形例に係る電流源回路である。 第２の実施形態を示す電流源回路である。 第３の実施形態に係る電流源回路である。 第３の実施形態に係る電流源回路のタイムシーケンス図である。 第４の実施形態に係る画素チップである。 第４の実施形態に係る第２電流源回路である。 第４の実施形態に係る画素チップのタイムシーケンス図である。

＜第１の実施形態＞
図１（Ａ）は、第１の実施形態を示す電流源回路の構成図である。
記憶回路１１１は、コンデンサＣｂ、Ａ/Ｄ変換器１３、メモリ１４、Ｄ/Ａ変換器１５より構成される記憶部と、スイッチＳＷ１０〜１４より構成される制御部を有する。記憶回路１１１は、基準電流源から出力される基準電流Ｉｃに基づく電圧を記憶部に記憶し、ＭＯＳトランジスタＴｒ１より構成される電流源１１２のゲート端子に接続され、記憶した電圧を電流源１１２に供給する。

電流源１１２は、記憶部に記憶された電圧に基づく電流を回路１２に供給する。記憶部は、例えば、一方の電極がＭＯＳトランジスタＴｒ１のゲート端子に接続され、他方の電極がソース端子と同電位のノードに接続されたコンデンサなどの容量素子を少なくとも有する。

電流源回路１１は、端子Ｐ1より基準電流Ｉｃが入力される。基準電流Ｉｃは、スイッチＳＷ１０をＯＦＦし、スイッチＳＷ１１、ＳＷ１２がＯＮされるとＭＯＳトランジスタＴｒ１のドレインに入力される。コンデンサＣｂの一端は、ＭＯＳトランジスタＴｒ１のゲート側に接続され、コンデンサＣｂの他端は、ＭＯＳトランジスタＴｒ１のソース端子と同電位の所定電圧端子に接続されている。ＭＯＳトランジスタＴｒ１のドレイン側はスイッチＳＷ１０を介して回路１２へ接続される。また、ＭＯＳトランジスタＴｒ１のドレイン側はＳＷ１２を介してゲート端子とコンデンサＣｂの一端に接続され、いわゆるダイオード接続を構成し、バイアス電圧Ｖｂを発生する。スイッチＳＷ１１、ＳＷ１２がＯＦＦされ、スイッチＳＷ１０がＯＮされると、電流源１１２であるＭＯＳトランジスタＴｒ１は、バイアス電圧Ｖｂに基づく定電流Ｉｃを生成し、回路１２へ定電流Ｉｃを供給する。回路１２の一例は後述する画素回路である。

バイアス電圧Ｖｂは、スイッチＳＷ１３を介してＡ/Ｄ変換器１３に接続される。Ａ/Ｄ変換器１３は、アナログ値であるバイアス電圧Ｖｂをデジタル値に変換する。変換されたデジタル値はメモリ１４に記憶され、初期設定が行なわれる。コンデンサＣｂにバイアス電圧Ｖｂを再設定する場合は、メモリ１４に記憶されたデジタル値を読み出し、読み出したデジタル値に対応するバイアス電圧ＶｂをＤ/Ａ変換器１５によりアナログ値に戻して、スイッチＳＷ１４を介してコンデンサＣｂへ印加する。したがって、端子Ｐ1より基準電流Ｉｃを再度入力する必要は無く、バイアス電圧Ｖｂの再設定が可能になる。以下、バイアス電圧Ｖｂの再設定をリフレッシュと称する。なお、図中、スイッチＳＷ１０〜１４は、判り易くするためにスイッチで図示したが、これらはスイッチングトランジスタによって構成され、外部のスイッチング制御回路からの信号によって開閉タイミングが制御される。

図１（Ｂ）は、図１（Ａ）に示す電流源回路１１のスイッチＳＷ１０〜１４の動作を示すタイムシーケンス図である。図１（Ｂ）では、各スイッチＳＷ１０〜１４のＯＮ/ＯＦＦ状態と共に、横軸に時刻ｔ１〜ｔ５を示す。このタイムシーケンス図は一例であり、これに限定されるものではない。

まず、時刻ｔ１〜ｔ２において、スイッチＳＷ１０をＯＦＦし、スイッチＳＷ１１及びＳＷ１２をＯＮする。基準電流Ｉｃは、スイッチＳＷ１１、ＳＷ１２が閉じられるとコンデンサＣｂにバイアス電圧Ｖｂを保持する。なお、スイッチＳＷ１２はスイッチＳＷ１１のＯＦＦの直前にＯＦＦしている。これはスイッチＳＷ１２、ＳＷ１１を時刻ｔ２で同時にＯＮした場合には、コンデンサＣｂのバイアス電圧Ｖｂが低下するが、これを防止するためである。

そして、時刻ｔ２〜ｔ３において、スイッチＳＷ１３をＯＮする。すなわち、バイアス電圧ＶｂをＡ/Ｄ変換器１３でデジタル値に変換し、変換されたデジタル値をメモリ１４に記憶する。すなわち、時刻ｔ１〜ｔ３では、バイアス電圧Ｖｂをメモリ１４に記憶するための初期設定を行った。

次に、時刻ｔ２以降、適宜、スイッチＳＷ１０をＯＮにして回路１２へ定電流Ｉｃを供給する。すなわち、電流源１１２であるＭＯＳトランジスタＴｒ１は、バイアス電圧Ｖｂに基づく定電流Ｉｃを生成し、回路１２へ定電流Ｉｃを供給する。なお、コンデンサＣｂのバイアス電圧Ｖｂは時間経過により若干低下する。

時刻ｔ４〜ｔ５において、スイッチＳＷ１４をＯＮにして、メモリ１４に記憶されているバイアス電圧Ｖｂのデジタル値を読み出し、Ｄ/Ａ変換器１５によりアナログ値に戻してコンデンサＣｂへ印加する。これにより、バイアス電圧Ｖｂがリフレッシュされる。

時刻ｔ３以降においては、時刻ｔ１〜ｔ３で行った初期設定は不要であり、上述した時刻ｔ４〜ｔ５で説明したと同様のリフレッシュを適宜行うことにより、バイアス電圧ＶｂがコンデンサＣｂに保持され、ＭＯＳトランジスタＴｒ１が電流源１１２として機能する。

図２は、回路１２の一例として示す画素回路１２ａである。なお、回路１２は、画素回路１２ａに限らず、電流源１１２から電流の供給を受ける回路であれば良く、特に限定するものではない。

画素回路１２ａは、光電変換部１２１および読出回路１１３を有する。光電変換部１２１は、入射した光を電荷に変換する光電変換機能を有する。光電変換部１２１は、光電変換された電荷を蓄積する。光電変換部１２１は、例えば、フォトダイオードにより構成される。読出回路１１３は、光電変換部１２１で光電変換された電荷により生成される画素信号を信号線１２５に読み出す。画素信号は、例えば、画像データを構成する。読出回路１１３は、転送部１２２と、排出部１２４と、フローティングディフュージョンＦＤと、出力部１２３と、を有する。

転送部１２２は、光電変換部１２１で光電変換された電荷をフローティングディフュージョンＦＤに転送する。すなわち、転送部１２２は、光電変換部１２１およびフローティングディフュージョンＦＤの間に電荷転送路を形成する。出力部１２３は、転送部１２２により光電変換部１２１からフローティングディフュージョンＦＤに転送された電荷により生成された画素信号を信号線１２５に出力する。出力部１２３は、ドレイン端子、ゲート端子およびソース端子がそれぞれ、電源ＶＤＤ、フローティングディフュージョンＦＤおよび信号線１２５に接続されるトランジスタである。排出部１２４は、フローティングディフュージョンＦＤの電荷を排出する。フローティングディフュージョンＦＤは、排出部１２４により電荷が排出されることで基準電位にリセットされる。

電流源１１２を構成するＭＯＳトランジスタＴｒ１（図１参照）は、信号線１２５により読出回路１１３に接続される。電流源１１２は、読出回路１１３により光電変換部１２１で光電変換された電荷により生成された画素信号を読み出すための電流を供給する。電流源１１２は、読出回路１１３の出力部１２３に電流を供給する。すなわち、出力部１２３は、電流源１１２を負荷電流源としてソースフォロワ回路などの電子回路を構成する。

画素回路１２ａは、光電変換素子として例えばフォトダイオード１２１を有し、この１個のフォトダイオード１２１に対して、転送トランジスタ１２２、増幅トランジスタ１２３、リセットトランジスタ１２４の３つのトランジスタを能動素子として有する。

フォトダイオード１２１は、入射光をその光量に応じた量の電荷に光電変換する。転送トランジスタ１２２は、フォトダイオード１２１とフローティングディフュージョンＦＤとの間に接続される。転送トランジスタ１２２は、転送制御線ＴＸよりそのゲートに駆動信号が与えられると、フォトダイオード１２１で光電変換された電荷をフローティングディフュージョンＦＤに転送する。フローティングディフュージョンＦＤは、増幅トランジスタ１２３のゲートに接続される。増幅トランジスタ１２３はソースフォロアーとして作用し、フローティングディフュージョンＦＤの電位に応じた電圧を出力する。

なお、図１では図示を省略したが、回路１２が画素回路１２ａである場合には、増幅トランジスタ１２３から読み出した光電変換信号をデジタル変換するＡ/Ｄ変換器を備えていることがある。なお、後述するように、光電変換信号をデジタル変換するＡ/Ｄ変換器はＡ/Ｄ変換器１３と兼用することもできる。

第１の実施形態によれば、外部の基準電流源より毎回基準電流を導入する必要がなく、電流源回路１１内部においてバイアス電圧Ｖｂをリフレッシュするので、回路１２が動作状態のままリフレッシュが可能となり、また、リフレッシュに関わる消費電力を抑えることができる。

＜第１の実施形態の変形例１＞
図３（Ａ）は、電流源回路１１を行列方向に複数配置した場合の回路例を示すもので、図１に示す電流源回路１１の変形例である。図３（Ａ）は、一列分の電流源回路１１に対して、記憶回路１１１の一部を構成する１個のＤ/Ａ変換器１５を備えた構成である。なお、図１と同一箇所には同一の符号を附してその説明を省略する。

以下、図３（Ａ）を参照して説明する。電流源回路１１の各メモリ１４の出力はスイッチＳＷ１６を介してラインＬ１に接続する。ラインＬ１はＤ/Ａ変換器１５に接続され、Ｄ/Ａ変換器１５はスイッチＳＷ１７を介してラインＬ２へ接続する。ラインＬ２は、電流源回路１１の各スイッチＳＷ１８に接続され、各スイッチＳＷ１８を介して各コンデンサＣｂへ接続する。ラインＬ１、ラインＬ２は、１列分の電流源回路１１毎に設ける。また、基準電流源１７から基準電流Ｉｃが各電流源回路１１の端子Ｐ1へ入力される。

上記構成において、スイッチＳＷ１０をＯＦＦし、スイッチＳＷ１１及びＳＷ１２をＯＮすると、基準電流ＩｃがＭＯＳトランジスタＴｒ１のドレインに供給される。そして、ＭＯＳトランジスタＴｒ１に定電流Ｉｃを流すバイアス電圧ＶｂがコンデンサＣｂに保持される。次に、バイアス電圧ＶｂをＡ/Ｄ変換器１３でデジタル値に変換し、変換されたデジタル値をメモリ１４に記憶する。以上が初期設定の動作である。

そして、スイッチＳＷ１１及びＳＷ１２をＯＦＦにし、スイッチＳＷ１０をＯＮにして回路１２へ電流を供給する。すなわち、電流源１１２であるＭＯＳトランジスタＴｒ１は、バイアス電圧Ｖｂに基づく定電流Ｉｃを生成し、回路１２へ定電流Ｉｃを供給する。

次に、スイッチＳＷ１６をＯＮにして、メモリ１４に記憶されているバイアス電圧Ｖｂのデジタル値を読み出し、ラインＬ１へ出力する。そして、Ｄ/Ａ変換器１５によりアナログ値に戻し、スイッチＳＷ１７、ＳＷ１８をＯＮしてコンデンサＣｂへ印加してバイアス電圧Ｖｂを再設定する。すなわち、バイアス電圧Ｖｂのリフレッシュを行う。このリフレッシュは、行列方向に複数配置された電流源回路１１に対して、行単位に一括して行う。

ここで、ＭＯＳトランジスタＴｒ１は電流源１１２を、回路１２は、ソースフォロワ回路などの電子回路を構成する。更に、コンデンサＣｂ、スイッチＳＷ１０〜１２、ＳＷ１６〜１８、Ａ/Ｄ変換器１３、メモリ１４、Ｄ/Ａ変換器１５は記憶回路１１１を構成する。電流源１１２と記憶回路１１１で電流源回路１１を構成する。
この例によれば、Ｄ/Ａ変換器１５を各電流源回路１１に持つ必要がないため、電流源回路１１の回路構成を簡略化できる。

＜第１の実施形態の変形例２＞
図３（Ｂ）は、電流源回路１１を行列方向に複数配置した場合の回路例を示すもので、図１に示す電流源回路１１の変形例である。図３（Ｂ）は、一列分の電流源回路１１に対して、１個のＤ/Ａ変換器１５と、一列分のメモリ１４ａ、１４ｂ、・・を備えた構成である。なお、図１と同一箇所には同一の符号を附してその説明を省略する。

以下、図３（Ｂ）を参照して説明する。Ａ/Ｄ変換器１３の出力はスイッチＳＷ２０を介してラインＬ１に接続する。ラインＬ１はスイッチＳＷ２１ａ、ＳＷ２１ｂ・・を介してメモリ１４ａ、１４ｂ、・・へ接続する。ラインＬ２は、メモリ１４ａ、１４ｂ、・・がスイッチＳＷ２２ａ、ＳＷ２２ｂ・・を介して接続する。そして、スイッチＳＷ２２ａ、ＳＷ２２ｂ・・が接続されたラインＬ２はＤ/Ａ変換器１５に共通に接続する。Ｄ/Ａ変換器１５の出力はスイッチＳＷ２３、ＳＷ２４を介して、電流源回路１１の各コンデンサＣｂへ接続する。ラインＬ１、ラインＬ２は、１列分の電流源回路１１毎に設けられる。また、基準電流源１７から基準電流Ｉｃが各電流源回路１１の端子Ｐ1へ入力する。

上記構成において、スイッチＳＷ１０をＯＦＦし、スイッチＳＷ１１及びＳＷ１２をＯＮすると、基準電流ＩｃがＭＯＳトランジスタＴｒ１のドレインに供給される。そして、ＭＯＳトランジスタＴｒ１に定電流Ｉｃを流すバイアス電圧ＶｂがコンデンサＣｂに保持される。次に、バイアス電圧ＶｂをＡ/Ｄ変換器１３でデジタル値に変換し、変換されたデジタル値をメモリ１４ａに記憶する。この動作を各電流源回路１１の行ごと一括して行うことにより、バイアス電圧Ｖｂがメモリ１４ａ、１４ｂ、・・に記憶される。以上が初期設定の動作である。

そして、スイッチＳＷ１１及びＳＷ１２をＯＦＦにし、スイッチＳＷ１０をＯＮにして回路１２へ電流を供給する。すなわち、電流源１１２であるＭＯＳトランジスタＴｒ１は、バイアス電圧Ｖｂに基づく定電流Ｉｃを生成し、回路１２へ定電流Ｉｃを供給する。

次に、スイッチＳＷ２２ａ、ＳＷ２２ｂ・・を行毎に順次ＯＮにして、メモリ１４ａ、１４ｂ、・・に記憶されているバイアス電圧Ｖｂのデジタル値を読み出し、ラインＬ２へ出力する。そして、Ｄ/Ａ変換器１５によりアナログ値に戻し、スイッチＳＷ２３、ＳＷ２４をＯＮしてコンデンサＣｂへ印加してバイアス電圧Ｖｂを再設定する。すなわち、バイアス電圧Ｖｂのリフレッシュを行う。このリフレッシュは、行列方向に複数配置された電流源回路１１に対して、行単位に一括して行う。

ここで、ＭＯＳトランジスタＴｒ１は電流源１１２を、回路１２は、ソースフォロワ回路などの電子回路を構成する。更に、コンデンサＣｂ、スイッチＳＷ１０〜１２、ＳＷ２０〜２４、Ａ/Ｄ変換器１３、メモリ１４、Ｄ/Ａ変換器１５は記憶回路１１１を構成する。電流源１１２と記憶回路１１１とで電流源回路１１を構成する。
この例によれば、Ｄ/Ａ変換器１５及びメモリ１４を各電流源回路１１に持つ必要がないため、電流源回路１１を簡略化できる。

＜第１の実施形態の変形例３＞
図３（Ｃ）は、電流源回路１１を行列方向に複数配置した場合の回路例を示すもので、図１に示す電流源回路１１の変形例である。図３（Ｃ）は、一列分の電流源回路１１に対して、１個のＡ/Ｄ変換器１３と、一列分のメモリ１４ａ、１４ｂ、・・、１個のＤ/Ａ変換器１５と、を備えた構成である。なお、図１と同一箇所には同一の符号を附してその説明を省略する。

以下、図３（Ｃ）を参照して説明する。電流源回路１１の各コンデンサＣｂの出力はスイッチＳＷ２５を介してラインＬ３に接続する。ラインＬ３はスイッチＳＷ２６を介してＡ/Ｄ変換器１３へ接続する。Ａ/Ｄ変換器１３の出力はラインＬ１接続され、ラインＬ１はスイッチＳＷ２１ａ、ＳＷ２１ｂ・・を介してメモリ１４ａ、１４ｂ、・・へ接続する。ラインＬ２は、メモリ１４ａ、１４ｂ、・・がスイッチＳＷ２２ａ、ＳＷ２２ｂ・・を介して接続する。そして、スイッチＳＷ２２ａ、ＳＷ２２ｂ・・が接続されたラインＬ２はＤ/Ａ変換器１５に共通に接続する。Ｄ/Ａ変換器１５の出力はスイッチＳＷ２７、ＳＷ２５を介して、電流源回路１１の各コンデンサＣｂへ接続する。ラインＬ１〜Ｌ３は、１列分の電流源回路１１毎に設けられる。また、基準電流源１７から基準電流Ｉｃが各電流源回路１１の端子Ｐ1へ入力される。

上記構成において、スイッチＳＷ１０をＯＦＦし、スイッチＳＷ１１及びＳＷ１２をＯＮすると、基準電流ＩｃがＭＯＳトランジスタＴｒ１のドレインに供給される。そして、ＭＯＳトランジスタＴｒ１に定電流Ｉｃを流すバイアス電圧ＶｂがコンデンサＣｂに保持される。次に、バイアス電圧ＶｂをＡ/Ｄ変換器１３でデジタル値に変換し、変換されたデジタル値をメモリ１４ａに記憶する。この動作を各電流源回路１１の行ごと一括して行うことにより、バイアス電圧Ｖｂがメモリ１４ａ、１４ｂ、・・に記憶される。以上が初期設定の動作である。

そして、スイッチＳＷ１１及びＳＷ１２をＯＦＦにし、スイッチＳＷ１０をＯＮにして回路１２へ電流を供給する。すなわち、電流源１１２であるＭＯＳトランジスタＴｒ１は、バイアス電圧Ｖｂに基づく定電流Ｉｃを生成し、回路１２へ定電流Ｉｃを供給する。

次に、スイッチＳＷ２２ａ、ＳＷ２２ｂ・・を行毎に順次ＯＮにして、メモリ１４ａ、１４ｂ、・・に記憶されているバイアス電圧Ｖｂのデジタル値を読み出し、ラインＬ２へ出力する。そして、Ｄ/Ａ変換器１５によりアナログ値に戻し、スイッチＳＷ２７、ＳＷ２５をＯＮしてコンデンサＣｂへ印加してバイアス電圧Ｖｂを再設定する。すなわち、バイアス電圧Ｖｂのリフレッシュを行う。このリフレッシュは、行列方向に複数配置された電流源回路１１に対して、行単位に一括して行う。

ここで、ＭＯＳトランジスタＴｒ１は電流源１１２を、回路１２は、ソースフォロワ回路などの電子回路を構成する。更に、コンデンサＣｂ、スイッチＳＷ１０〜１２、ＳＷ２０〜２７、Ａ/Ｄ変換器１３、メモリ１４、Ｄ/Ａ変換器１５は記憶回路１１１を構成する。電流源１１２と記憶回路１１１で電流源回路１１を構成する。
この例によれば、Ａ/Ｄ変換器１３、Ｄ/Ａ変換器１５及びメモリ１４を各電流源回路１１に持つ必要がないため、電流源回路１１の構成を簡略化できる。

＜第２の実施形態＞
図４は、第２の実施形態を示す回路構成図である。図１に示す第１の実施形態の電流源回路１１と同一箇所には同一の符号を附してその説明を省略する。第２の実施形態ではメモリ１４に記憶するデジタル値のビット数を必要最小限にするものである。

バイアス電圧Ｖｂをメモリ１４に初期設定する場合を説明する。ＭＯＳトランジスタＴｒ１のバイアス電圧Ｖｂは、スイッチＳＷ１３を介してＡ/Ｄ変換器１３に接続される。Ａ/Ｄ変換器１３は、アナログ値であるバイアス電圧Ｖｂをデジタル値に変換する。変換されたデジタル値は減算器１８の一方へ入力される。減算器１８の他方には予め定められたオフセット電圧のデジタル値Ｖｂ0が入力されており、変換されたデジタル値がオフセット電圧のデジタル値Ｖｂ0と減算器１８で減算されて、この減算結果は少ないビット数になり、メモリ１４に記憶される。

コンデンサＣｂにバイアス電圧Ｖｂを再設定する場合、すなわちリフレッシュする場合は、メモリ１４に記憶されたデジタル値を読み出し、このデジタル値は加算器１９の一方へ入力される。加算器１９の他方には予め定められたオフセット電圧のデジタル値Ｖｂ0が入力されており、読み出されたデジタル値がオフセット電圧のデジタル値Ｖｂ0と加算器１９で加算され、この加算結果によりデジタル値は元のビット数になる。そして、加算結果のデジタル値はＤ/Ａ変換器１５に入力され、デジタル値に対応するバイアス電圧Ｖｂをアナログ値に戻してコンデンサＣｂへ入力する。

なお、ＭＯＳトランジスタＴｒ１は電流源１１２を、回路１２は、ソースフォロワ回路などの電子回路を構成する。更に、コンデンサＣｂ、スイッチＳＷ１０〜１４、Ａ/Ｄ変換器１３、メモリ１４、Ｄ/Ａ変換器１５、減算器１８、加算器１９は記憶回路１１１を構成する。電流源１１２と記憶回路１１１で電流源回路１１を構成する。

第２の実施形態によればメモリ１４に記憶するデジタル値のビット数を必要最小限にすることができ、電流源回路１１の回路構成を小型化することが可能になる。

＜第３の実施形態＞
図５は、第３の実施形態を示す電流源回路の構成図である。
電流源回路１１には、端子Ｐ1より基準電流Ｉｃ１が入力される。基準電流Ｉｃ１は、スイッチＳＷ＿Ｐ１を介してＭＯＳトランジスタＴｒ１のドレインに入力される。コンデンサＣｂ１の一端は、ＭＯＳトランジスタＴｒ１のゲート側に接続され、コンデンサＣｂ１の他端は、ＭＯＳトランジスタＴｒ１のソース端子と同電位の所定電圧端子に接続されている。ＭＯＳトランジスタＴｒ１のドレイン側はスイッチＳＷ＿Ｐ０を介して画素回路１２ａへ接続される。また、ＭＯＳトランジスタＴｒ１のドレイン側はスイッチＳＷ＿Ｐ２を介してゲート端子とコンデンサＣｂ１の一端に接続される。画素回路１２ａより読み出される光電変換信号はスイッチＳＷ＿Ｓを介してコンデンサＣａへ接続される。また、ＭＯＳトランジスタＴｒ１のドレイン側はスイッチＳＷ＿Ｐ３を介してコンデンサＣａへ接続される。画素回路１２ａは図２を用いて説明したとおりであり、図５では増幅トランジスタ１２３以外の構成は図示を省略した。ＭＯＳトランジスタＴｒ１は、画素回路１２ａの電流源として機能し、コンデンサＣｂ１は、電流源にバイアス電圧Ｖｂ１を供給し、本実施形態ではこのバイアス電圧Ｖｂ１をリフレッシュする。

また、電流源回路１１には、端子Ｐ２より基準電流Ｉｃ２が入力される。基準電流Ｉｃ２は、スイッチＳＷ＿Ａ１、ＳＷ＿Ａ２を介してＭＯＳトランジスタＴｒ２のドレインに入力される。図５の例ではＴｒ２はＰＭＯＳなので図示したＩｃ２の矢印の向きとは逆方向に電流が流れる。コンデンサＣｂ２の一端は、ＭＯＳトランジスタＴｒ２のゲート側に接続され、コンデンサＣｂ２の他端は、所定電圧端子に接続されている。ＭＯＳトランジスタＴｒ２のドレイン側はスイッチＳＷ＿Ａ０を介してコンパレータ３０に定電流を供給する。ＭＯＳトランジスタＴｒ２のドレイン側とゲート側の間にはスイッチＳＷ＿Ａ２が設けられている。ＭＯＳトランジスタＴｒ２は、コンパレータ３０の電流源として機能し、コンデンサＣｂ２は、電流源にバイアス電圧Ｖｂ２を供給し、本実施形態ではこのバイアス電圧Ｖｂ２もリフレッシュする。

ＭＯＳトランジスタＴｒ３は、スイッチＳＷ＿Ａ５を介して、コンパレータ３０に接続される。ＭＯＳトランジスタＴｒ３は、バイアス電圧Ｖｂ２の初期設定で使用する時の電流源である。

Ａ/Ｄ変換用のコンパレータ３０には、その反転入力端子にコンデンサＣａが入力され、ランプ電圧Ｒａｍｐに接続されたコンデンサＣｒが入力され、コンパレータ３０の出力がスイッチＳＷ＿ＡＺを介して入力される。スイッチＳＷ＿ＡＺがＯＮ時にはオートゼロ動作をする。ランプ電圧Ｒａｍｐは直線状に徐々に立ち上がる電圧である。コンパレータ３０の非反転入力端子には基準電圧Ｖｒｅｆが入力される。コンパレータ３０の出力はラッチ回路３１へ入力される。ラッチ回路３１にはカウント信号Ｃｏｕｎｔが入力されており、コンパレータ３０が反転するまでカウント信号Ｃｏｕｎｔを計数する。

コンパレータ３０とラッチ回路３１で構成されるＡ/Ｄ変換器４０は、画素回路１２ａからの光電変換信号をデジタル値に変換して端子Ｐ４へ出力する。また、Ａ/Ｄ変換器４０は、コンデンサＣｂ２のバイアス電圧Ｖｂ２をデジタル値に変換する。このデジタル値は、スイッチＳＷ＿Ｍ１を介してメモリ３２へ記憶する。更に、Ａ/Ｄ変換器４０は、コンデンサＣｂ１のバイアス電圧Ｖｂ１をデジタル値に変換する。このデジタル値は、スイッチＳＷ＿Ｍ３を介してメモリ３３へ記憶する。

メモリ３２にデジタル値として記憶された電圧値Ｖｂ２は、スイッチＳＷ＿Ｍ２を介して、また、メモリ３３にデジタル値として記憶された電圧値Ｖｂ１は、スイッチＳＷ＿Ｍ４を介してデコーダ３４へ入力する。デコーダ３４は、デジタル値で表された電圧値Ｖｂ１、Ｖｂ２をデコードし、デコードに対応したスイッチＳＷ＿Ｄ０〜ＳＷ＿Ｄ７のいずれかのスイッチをＯＮする。各スイッチＳＷ＿Ｄ０〜ＳＷ＿Ｄ７の一端は共通接続され、スイッチＳＷ＿Ｐ４を介してコンデンサＣｂ１へ、また、スイッチＳＷ＿Ａ４を介してコンデンサＣｂ２へ接続される。各スイッチＳＷ＿Ｄ０〜ＳＷ＿Ｄ７の他端は、電圧値Ｖｂ１、Ｖｂ２に応じた電圧値が供給されるバイアス電圧源３５に夫々接続されている。なお、デコーダ３４とスイッチＳＷ＿Ｄ０〜ＳＷ＿Ｄ７とバイアス電圧源３５とより成る回路はＤ/Ａ変換器を構成している。また、バイアス電圧源３５には、初期電圧Ｖｂ＿ｍａｘ＿Ａ、及び初期電圧Ｖｂ＿ｍａｘ＿Ｐが、それぞれスイッチＳＷ＿Ｄ８、ＳＷ＿Ｄ９を介して接続される。

ここで、ＭＯＳトランジスタＴｒ１は画素回路１２ａの電流源を、画素回路１２ａは、ソースフォロワ回路などの電子回路を構成する。更に、コンデンサＣｂ１、スイッチＳＷ＿Ｐ０〜ＳＷ＿Ｐ４、Ａ/Ｄ変換器４０、メモリ３２、デコーダ３４、スイッチＳＷ＿Ｄ０〜ＳＷ＿Ｄ７は電流源のリフレッシュのための記憶回路を構成する。

また、ＭＯＳトランジスタＴｒ２はコンパレータ３０の電流源を、コンパレータ３０は、電子回路を構成する。更に、コンデンサＣｂ２、スイッチＳＷ＿Ａ０〜ＳＷ＿Ａ５、Ａ/Ｄ変換器４０、メモリ３３、デコーダ３４、スイッチＳＷ＿Ｄ０〜ＳＷ＿Ｄ７は電流源のリフレッシュのための記憶回路を構成する。

上記のように構成される電流源回路１１の動作を図６に示すタイムシーケンス図を参照して説明する。図６では、各スイッチＳＷのＯＮ/ＯＦＦ状態と共に、横軸に、（イ）Ａ/Ｄ変換器４０の電流源の初期設定、（ロ）画素回路１２ａの電流源の初期設定、（ハ）画素回路１２ａからの光電変換信号読み出し、（ニ）Ａ/Ｄ変換器４０の電流源のリフレッシュ、（ホ）画素回路１２ａの電流源のリフレッシュを示す。

（イ）Ａ/Ｄ変換器４０の電流源の初期設定について
図６に示すように、Ａ/Ｄ変換器４０用のコンパレータ３０の電流源の初期設定の期間の前半において、スイッチＳＷ＿Ａ１をＯＮして、端子Ｐ２より基準電流Ｉｃ２をトランジスタＴｒ２のドレインに供給し、ＳＷ＿Ａ２をＯＮして、バイアス電圧Ｖｂ２をコンデンサＣｂ２に保持する。また、この期間は、スイッチＳＷ＿Ａ０をＯＦＦに、スイッチＳＷ＿Ａ５をＯＮして、ＭＯＳトランジスタＴｒ３からの電流源をコンパレータ３０へ供給する。

Ａ/Ｄ変換器４０用のコンパレータ３０の電流源の初期設定の期間において、スイッチＳＷ＿Ｄ８、ＳＷ＿Ｄ０をＯＮする。すなわち、バイアス電圧源３５に初期電圧Ｖｂ＿ｍａｘ＿Ａを印加し、スイッチＳＷ＿Ｄ０を介して、電圧Ｖｂ＿ｍａｘを供給できる状態にする。そして、Ａ/Ｄ変換器４０用の電流源の初期設定の期間の後半において、まず、スイッチＳＷ＿Ｄ１０をＯＮして、電圧Ｖｂ＿ｍａｘをコンデンサＣａに入力する。スイッチＳＷ＿ＡＺをスイッチＳＷ＿Ｄ１０と同様の期間にＯＮにしてオートゼロ動作を行う。次にスイッチＳＷ＿ＡＺをＯＦＦにして、スイッチＳＷ＿Ａ３をＯＮにするとコンデンサＣｂ２のバイアス電圧Ｖｂ２がコンデンサＣａに入力される。すなわち、コンデンサＣａへの印加は、電圧Ｖｂ＿ｍａｘからバイアス電圧Ｖｂ２に変化する。このため、コンパレータ３０の反転入力端子の電圧は、基準電圧Ｖｒｅｆから電圧Ｖｒｅｆ’＝Ｖｒｅｆ−（Ｖｂ＿ｍａｘ−Ｖｂ２）に変化する。すなわち、電圧Ｖｂ＿ｍａｘとバイアス電圧Ｖｂ２の差分に基づく電圧がコンパレータ３０の反転入力端子に印加されている。そして、ランプ電圧Ｒａｍｐに重畳された電圧Ｖｒｅｆ’と基準電圧Ｖｒｅｆがコンパレータ３０で比較され、電圧Ｖｒｅｆ’が基準電圧Ｖｒｅｆと等しくなるまで、計数値がラッチ回路３１に記憶される。この計数値はスイッチＳＷ＿Ｍ１がＯＮされているタイミングでメモリ３２へ記憶される。以上がＡ/Ｄ変換器の電流源の初期設定である。

（ロ）画素回路１２ａの電流源の初期設定について
図６に示すように、画素回路１２ａの電流源の初期設定の期間の前半において、スイッチＳＷ＿Ｐ１をＯＮして、端子Ｐ１より基準電流Ｉｃ１をトランジスタＴｒ１のドレインに供給し、ＳＷ＿Ｐ２をＯＮして、バイアス電圧Ｖｂ１をコンデンサＣｂ１に保持する。

画素回路１２ａの電流源の初期設定の期間において、スイッチＳＷ＿Ｄ９、ＳＷ＿Ｄ０をＯＮする。すなわち、バイアス電圧源３５に初期電圧Ｖｂ＿ｍａｘ＿Ｐを印加し、スイッチＳＷ＿Ｄ０を介して、電圧Ｖｂ＿ｍａｘを供給できる状態にする。そして、画素回路１２ａの電流源の初期設定の期間の後半において、まず、スイッチＳＷ＿Ｄ１０をＯＮして、電圧Ｖｂ＿ｍａｘをコンデンサＣａに入力する。スイッチＳＷ＿ＡＺをスイッチＳＷ＿Ｄ１０と同様の期間にＯＮにしてオートゼロ動作を行う。次にスイッチＳＷ＿ＡＺをＯＦＦにして、スイッチＳＷ＿Ｐ３をＯＮしてコンデンサＣｂ１のバイアス電圧Ｖｂ１をコンデンサＣａに入力する。すなわち、コンデンサＣａに入力される電圧は、電圧Ｖｂ＿ｍａｘからバイアス電圧Ｖｂ１に変化する。このため、コンパレータ３０の反転入力端子の電圧は、基準電圧Ｖｒｅｆから電圧Ｖｒｅｆ’＝Ｖｒｅｆ−（Ｖｂ＿ｍａｘ−Ｖｂ１）に変化する。すなわち、電圧Ｖｂ＿ｍａｘとバイアス電圧Ｖｂ１の差分に基づく電圧がコンパレータ３０の反転入力端子に印加されている。そして、ランプ電圧Ｒａｍｐに重畳された電圧Ｖｒｅｆ’と基準電圧Ｖｒｅｆがコンパレータ３０で比較され、電圧Ｖｒｅｆ’が基準電圧Ｖｒｅｆと等しくなるまで、ラッチ回路３１に計数値が記憶される。この計数値はスイッチＳＷ＿Ｍ３がＯＮされているタイミングでメモリ３３へ記憶される。以上が画素回路１２ａの電流源の初期設定である。

（ハ）画素回路１２ａからの光電変換信号読み出し
画素回路１２ａから光電変換信号を読み出す場合は、スイッチＳＷ＿ＳをＯＮにする。画素回路１２ａから読み出した光電変換信号は、コンパレータ３０とラッチ回路３１で構成されるＡ/Ｄ変換器４０によりデジタル値に変換し、デジタル値は端子Ｐ４より出力される。

（ニ）Ａ/Ｄ変換器４０の電流源のリフレッシュについて
スイッチＳＷ＿Ｄ８、ＳＷ＿Ｍ２、ＳＷ＿Ａ４をＯＮし、メモリ３２に記憶されている電圧値Ｖｂ２を読み出す。これをデコーダ３４でデコードする。デコーダ３４の出力に応じてスイッチＳＷ＿Ｄ０〜ＳＷ＿Ｄ７のいずれかをＯＮする。スイッチＳＷ＿Ｄ０〜ＳＷ＿Ｄ７の他端には、初期電圧Ｖｂ＿ｍａｘ＿Ａからの差分の電圧が夫々印加されている。その結果、差分に応じた電圧がスイッチＳＷ＿Ａ４を介してコンデンサＣｂ２に印加され、バイアス電圧Ｖｂ２がリフレッシュされる。

（ホ）画素回路１２ａの電流源のリフレッシュについて
スイッチＳＷ＿Ｄ９、ＳＷ＿Ｍ４、ＳＷ＿Ｐ４をＯＮし、メモリ３３に記憶されている電圧値Ｖｂ１を読み出す。これをデコーダ３４でデコードする。デコーダ３４の出力に応じてスイッチＳＷ＿Ｄ０〜ＳＷ＿Ｄ７のいずれかをＯＮする。スイッチＳＷ＿Ｄ０〜ＳＷ＿Ｄ７の他端には、初期電圧Ｖｂ＿ｍａｘ＿Ｐからの差分の電圧が夫々印加されている。その結果、差分に応じた電圧がスイッチＳＷ＿Ｐ４を介してコンデンサＣｂ１に印加され、バイアス電圧Ｖｂ１がリフレッシュされる。

以後、上述した（ハ）画素回路１２ａからの光電変換信号読み出し、（ニ）Ａ/Ｄ変換器４０の電流源のリフレッシュ、（ホ）画素回路１２ａの電流源のリフレッシュの各処理を繰り返すことにより、上述した（イ）Ａ/Ｄ変換器４０の電流源の初期設定、（ロ）画素回路１２ａの電流源の初期設定の各処理は不要である。

図中、スイッチＳＷ＿Ａ０〜ＳＷ＿Ａ５、ＳＷ＿Ｍ１〜ＳＷ＿Ｍ４、ＳＷ＿Ｐ０〜ＳＷ＿Ｐ４、ＳＷ＿Ｄ０〜ＳＷ＿Ｄ１０等は、判り易くするためにスイッチで図示したが、これらはスイッチングトランジスタによって構成され、外部のスイッチング制御回路からの信号によって開閉タイミングが制御される。

なお、第３の実施形態では、（イ）Ａ/Ｄ変換器４０の電流源の初期設定、（ニ）Ａ/Ｄ変換器４０の電流源のリフレッシュ、を行う例で説明したが、上記（イ）（ニ）を省略して、端子Ｐ２からの基準電流Ｉｃ２を基に、これをＡ/Ｄ変換器４０の電流源として常時用いてもよい。

第３の実施形態によれば、光電変換信号のＡ/Ｄ変換器とバイアス電圧ＶｂのＡ/Ｄ変換器を兼用しているので、回路構成を小型化することができ、外部の基準電流源回路から電力を供給する必要がなく、低消費電力の回路構成を提供することができる。

＜第４の実施形態＞
図７は、画素チップ１００の構成を示す図である。画素チップ１００は半導体素子により１チップで構成される。
画素チップ１００には、第１電流源回路５０が、行方向に４個、列方向に４個配列された例で説明するが、配列個数は限定されない。各第１電流源回路５０は、図１に図示した電流源回路１１を用いて説明する。なお、各第１電流源回路５０は、第１〜第４の実施形態で示した電流源回路１１のいずれかであってもよい。第２電流源回路６０は、行方向に４個配列される。この配列個数は、第１電流源回路５０の列方向の配列個数と同数である。第２電流源回路６０の詳細は後述する。

画素チップ１００には、各第１電流源回路５０が画素回路１２ａを含む場合に画素チップとして機能する。この場合、各画素回路１２ａを走査する水平走査回路８０、垂直走査回路８１が設けられる。また、第１電流源回路５０及び第２電流源回路６０内のスイッチをＯＮ/ＯＦＦ制御するスイッチング制御回路８２が設けられている。なお、スイッチング制御回路８２は、画素チップ１００の外部に設けてもよい。
更に、画素チップ１００には、基準電流源１７が設けられ、基準電流Ｉｃが各第２電流源回路６０の端子Ｐ２１へ入力される。

図８は、第２電流源回路６０の詳細を示す図である。端子Ｐ２１に入力された基準電流Ｉｃは、スイッチＳＷ６１、ＳＷ６２がＯＮされるとトランジスタＴｒ６に供給され、コンデンサＣｂ６にはバイアス電圧Ｖｂ６が保持される。

図９は、画素チップ１００の初期設定及びリフレッシュのタイムシーケンスを示す図である。図７に示す画素チップ１００の動作について、図９を参照して説明する。
まず、第２電流源回路６０の一つを初期設定する。すなわち、基準電流源１７より、基準電流Ｉｃが第２電流源回路６０の端子Ｐ２１へ入力され、第２電流源回路６０のスイッチＳＷ６１、ＳＷ６２がＯＮされているので、コンデンサＣｂ６にバイアス電圧Ｖｂ６が保持される。この初期設定を、行方向に４個配列されている第２電流源回路６０毎に行う。４回の初期設定により、第２電流源回路６０の初期設定が終了する。

次に、各第２電流源回路６０のスイッチＳＷ６１、ＳＷ６２をＯＦＦして、スイッチＳＷ６０をＯＮにして、ＭＯＳトランジスタＴｒ６を電流源として、定電流Ｉｃを端子Ｐ２２へ出力する。第１電流源回路５０の一例は、図１に示した電流源回路１１であるが、電流源回路１１のスイッチＳＷ１０をＯＦＦし、スイッチＳＷ１１、ＳＷ１２をＯＮすることにより、コンデンサＣｂにバイアス電圧Ｖｂが保持される。電流源回路１１のコンデンサＣｂにバイアス電圧Ｖｂを保持する動作は、第１電流源回路５０の１行目である４個の第１電流源回路５０（電流源回路１１）について１行分同時に行う。この後、バイアス電圧Ｖｂの電圧値をＡ／Ｄ変換器１３でデジタル値に変換して、メモリ１４に記憶する。以下、２行目〜４行目についてバイアス電圧Ｖｂの記憶動作を行う。以上で、第２電流源回路６０及び第１電流源回路５０への初期設定を終了する。

次に、第１電流源回路５０（電流源回路１１）のリフレッシュを行う。このリフレッシュについては、図１を参照して既に説明したとおりである。すなわち、メモリ１４よりデジタル値を読み出し、これをＤ/Ａ変換してコンデンサＣｂに印加し、コンデンサＣｂのバイアス電圧Ｖｂをリフレッシュする。このリフレッシュは、各第１電流源回路５０（電流源回路１１）において、一括して同時に行う。

図９に示すように、以降、光電変換信号の読み出し動作、リフレッシュ動作を繰り返す。なお、光電変換信号の読み出し動作は一例であり、電流源を必要とするその他の電子回路の動作を行ってもよい。

本実施形態によれば、第１電流源回路５０（電流源回路１１）のリフレッシュを一括して行うことができるため、リフレッシュに要する時間を大幅に短縮することができる。
また、本実施形態では、第１電流源回路５０（電流源回路１１）に、バイアス電圧ＶｂをＡ/Ｄ変換して記憶し、この記憶した値をＤ/Ａ変換してバイアス電圧Ｖｂをリフレッシュする回路（以下、リフレッシュ回路と称する）を設けた。

上述した実施形態によれば、次の作用効果が得られる。
（１）電流源回路１１は、電子回路１２の電流源１１２と、電流源１１２により電子回路１２に供給される電流を生成するための信号を出力する出力回路１１１と、を備え、電流を生成するための信号は、デジタル信号により生成される。これにより、電子回路１２に供給される電流を生成することができる。

（２）電子回路１２の電流源１１２に接続される記憶回路１１１は、電子回路１２に電流を供給させるために用いるデジタル信号を記憶する記憶部１４と、記憶部１４に記憶されたデジタル信号により生成された信号を電流源１１２に出力する出力部と、を備える。これにより、電子回路１２に供給される電流を生成することができる。

本発明は、上記の実施形態に限定されるものではなく、本発明の特徴を損なわない限り、本発明の技術思想の範囲内で考えられるその他の形態についても、本発明の範囲内に含まれる。また、上述した実施形態と複数の変形例を組み合わせた構成としてもよい。

上述した実施の形態および変形例は、以下のような撮像素子および撮像装置も含む。
（１）光電変換された電荷により生成された信号を信号線に読み出す読出回路と、第１電源回路からの電流に基づく第１電圧信号をデジタル信号に変換するアナログ／デジタル変換部と、上記アナログ／デジタル変換部によりデジタル信号に変換された上記第１電圧信号を記憶する第１記憶部と、を有する記憶回路と、上記第１記憶部に記憶された上記第１電圧信号により生成される電流を上記信号線に供給する第１電流源と、を備える撮像素子。
（２）（１）のような撮像素子において、上記第１電流源は、上記信号線に接続されるドレイン部と、上記第１記憶部及び上記ドレイン部に接続されるゲート部と、を有する第１トランジスタを含む。
（３）（１）又は（２）のような撮像素子において、上記記憶回路は、上記第１記憶部に記憶された上記第１電圧信号をアナログ信号に変換するデジタル／アナログ変換部を有し、
上記第１電流源は、上記デジタル／アナログ変換部によりアナログ信号に変換された上記第１電圧信号により生成される電流を上記信号線に供給する。
（４）（３）のような撮像素子において、上記アナログ／デジタル変換部は、上記読出回路により読み出された上記信号をデジタル信号に変換する。
（５）（３）又は（４）のような撮像素子において、上記アナログ／デジタル変換部は、上記第１電源回路とは異なる第２電源回路からの電流に基づく第２電圧信号をデジタル信号に変換し、上記記憶回路は、上記アナログ／デジタル変換部によりデジタル信号に変換された上記第２電圧信号を記憶する第２記憶部を有する。
（６）（５）のような撮像素子において、上記記憶回路は、上記第２記憶部に記憶された上記第２電圧信号により生成される電流を上記アナログ／デジタル変換部に供給する第２電流源を備える。
（７）（６）のような撮像素子において、上記デジタル／アナログ変換部は、上記第２記憶部に記憶された上記第２電圧信号をアナログ信号に変換し、上記第２電流源は、上記デジタル／アナログ変換部によりアナログ信号に変換された上記第２電圧信号により生成される電流を上記アナログ／デジタル変換部に供給する。
（８）（１）から（７）のような撮像素子を備えた撮像装置。
（９）複数の電子部品を有する電子回路と、第１電源回路からの電流に基づく第１電圧信号をデジタル信号に変換するアナログ／デジタル変換部と、上記アナログ／デジタル変換部によりデジタル信号に変換された上記第１電圧信号を記憶する第１記憶部と、を有する記憶回路と、上記第１記憶部に記憶された上記第１電圧信号により生成される電流を上記電子回路に供給する第１電流源と、を備える電子機器。
（１０）（９）のような電子機器において、上記第１電流源は、上記電子回路に接続されるドレイン部と、上記第１記憶部及び上記ドレイン部に接続されるゲート部と、を有する第１トランジスタを含む。
（１１）（９）又は（１０）のような電子機器において、上記記憶回路は、上記第１記憶部に記憶された上記第１電圧信号をアナログ信号に変換するデジタル／アナログ変換部を有し、上記第１電流源は、上記デジタル／アナログ変換部によりアナログ信号に変換された上記第１電圧信号により生成される電流を上記電子回路に供給する。
（１２）（１１）のような電子機器において、上記アナログ／デジタル変換部は、上記第１電源回路とは異なる第２電源回路からの電流に基づく第２電圧信号をデジタル信号に変換し、上記記憶回路は、上記アナログ／デジタル変換部によりデジタル信号に変換された上記第２電圧信号を記憶する第２記憶部を有する。
（１３）（１２）のような電子機器において、上記記憶回路は、上記第２記憶部に記憶された上記第２電圧信号により生成される電流を上記アナログ／デジタル変換部に供給する第２電流源を備える。
（１４）（１３）のような電子機器において、上記デジタル／アナログ変換部は、上記第２記憶部に記憶された上記第２電圧信号をアナログ信号に変換し、上記第２電流源は、上記デジタル／アナログ変換部によりアナログ信号に変換された上記第２電圧信号により生成される電流を上記アナログ／デジタル変換部に供給する。
（１５）（９）から（１４）のような電子機器において、上記電子回路は、光電変換された電荷により生成される信号を読み出す読出回路である。

また、上述した実施の形態および変形例は、以下のような撮像素子および撮像装置も含む。
（１）電子回路の電流源と、上記電流源により上記電子回路に供給される電流を生成するための信号を出力する出力回路（記憶回路）と、を備え、上記信号は、デジタル信号により生成される電流源回路。
（２）（１）のような電流源回路において、上記出力回路は、基準電流源からの電流により生成されたアナログ信号をデジタル信号に変換するアナログ／デジタル変換回路を備え、 上記信号は、上記アナログ／デジタル変換回路で変換されたデジタル信号により生成される。
（３）（２）のような電流源回路において、上記アナログ／デジタル変換回路は、上記基準電流源からの電流により生成されたアナログ信号を入力する第１入力部と、上記第１入力部に入力されたアナログ信号と比較するために用いる基準信号を入力する第２入力部と、上記アナログ信号及び上記基準信号の比較結果を出力する出力部と、を含む比較回路を少なくとも有する。
（４）（２）又は（３）のような電流源回路において、上記出力回路は、上記アナログ／デジタル変換回路により変換された上記デジタル信号を記憶する記憶回路を備え、上記信号は、上記記憶回路に記憶された上記デジタル信号により生成される。
（５）（４）のような電流源回路において、上記出力回路は、上記記憶回路に記憶された上記デジタル信号をアナログ信号に変換するデジタル／アナログ変換回路を備え、上記信号は、上記デジタル／アナログ変換回路により変換されたアナログ信号により生成される。
（６）（２）から（５）のような電流源回路において、上記電子回路は、光を電荷に変換する光電変換部と、上記光電変換部により光電変換された電荷により生成された光電変換信号を信号線に読み出す読出回路と、を有し、上記アナログ／デジタル変換回路は、上記読出回路により上記信号線に読み出された上記光電変換信号をデジタル信号に変換する。
（７）（１）のような電流源回路において、上記出力回路は、デジタル信号をアナログ信号に変換するデジタル／アナログ変換回路を備え、上記信号は、上記デジタル／アナログ変換回路により変換されたアナログ信号により生成される。
（８）（７）のような電流源回路において、上記電子回路は、光を電荷に変換する光電変換部と、上記光電変換部により光電変換された電荷により生成された光電変換信号を信号線に読み出す読出回路と、を有する。
（９）（７）又は（８）のような電流源回路において、上記電子回路は、アナログ信号をデジタル信号に変換するアナログ／デジタル変換回路を構成する比較回路である。
（１０）（１）のような電流源回路において、上記出力回路は、基準電流源からの電流により生成された信号を記憶する記憶回路を備え、上記信号は、上記記憶回路に記憶された上記基準電流源からの電流により生成された信号により生成される。
（１１）（１０）のような電流源回路において、上記出力回路は、上記記憶回路に記憶された上記基準電流源からの電流により生成された信号をアナログ信号に変換するデジタル／アナログ変換回路を備え、上記信号は、上記デジタル／アナログ変換回路により変換されたアナログ信号により生成される。
（１２）（１０）又は（１１）のような電流源回路において、上記電子回路は、光を電荷に変換する光電変換部と、上記光電変換部により光電変換された電荷により生成された光電変換信号を信号線に読み出す読出回路と、を有する。
（１３）（１０）から（１２）のような電流源回路において、上記電子回路は、アナログ信号をデジタル信号に変換するアナログ／デジタル変換回路を構成する比較回路である。
（１４）（１）から（１３）のような電流源回路において、上記電子回路は、行列に複数配置されたアレイを構成し、上記電流源は、複数の上記電子回路それぞれに備えられる。
（１５）電子回路の電流源に接続される記憶回路であって、上記電子回路に電流を供給させるために用いるデジタル信号を記憶する記憶部と、上記記憶部に記憶された上記デジタル信号により生成された信号を上記電流源に出力する出力部と、を備える記憶回路。
（１６）（１５）のような記憶回路において、基準電流源からの電流により生成された信号をデジタル信号に変換するアナログ／デジタル変換部を備え、上記記憶部は、上記アナログ／デジタル変換部により変換された上記デジタル信号を記憶する。
（１７）（１６）のような記憶回路において、上記アナログ／デジタル変換部は、上記基準電流源からの電流により生成された信号を入力する第１入力部と、上記第１入力部に入力された上記基準電流源からの電流により生成された信号と比較するために用いる基準信号を入力する第２入力部と、上記基準電流源からの電流により生成された信号と、上記基準信号と、の比較結果を出力する出力部と、を含む比較回路を有する。
（１８）（１６）又は（１７）のような記憶回路において、上記記憶部に記憶された上記デジタル信号をアナログ信号に変換するデジタル／アナログ変換部を備え、上記出力部は、上記デジタル／アナログ変換部により変換されたアナログ信号により生成された信号を上記電流源に出力する。
（１９）（１６）から（１８）のような記憶回路において、上記電子回路は、光を電荷に変換する光電変換部と、上記光電変換部により光電変換された電荷により生成された光電変換信号を信号線に読み出す読出回路と、を有し、上記アナログ／デジタル変換部は、上記読出回路により上記信号線に読み出された上記光電変換信号をデジタル信号に変換する。
（２０）（１５）のような記憶回路において、上記記憶部に記憶された上記デジタル信号をアナログ信号に変換するデジタル／アナログ変換部を備え、上記出力部は、上記デジタル／アナログ変換部により変換された上記アナログ信号により生成された信号を上記電流源に出力する。
（２１）（２０）のような記憶回路において、上記電子回路は、光を電荷に変換する光電変換部と、上記光電変換部により光電変換された電荷により生成された画素信号を信号線に読み出す読出回路と、を有し、上記電流源は、上記信号線に電流を供給する。

次の優先権基礎出願の開示内容は引用文としてここに組み込まれる。
日本国特許出願２０１５年第１９５２８２号（２０１５年９月３０日出願）

１１ 電流源回路
Ｉｃ0 基準電流
Ｃｂ コンデンサ
Ｖｂ バイアス電圧
Ｔｒ１ ＭＯＳトランジスタ
１２ 回路（電子回路）
１３、４０ Ａ/Ｄ変換器
１４、３２、３３ メモリ
１５ Ｄ/Ａ変換器１８ 減算器
１９ 加算器
１２ａ 画素回路
２０ コンパレータ
２１ ラッチ回路
２３、３４ デコーダ
２４、３５ バイアス電圧源
５０ 第１電流源回路
６０ 第２電流源回路
７０ 第３電流源回路
１１１ 出力回路
１１２ 電流源
１１３ 読出回路
１００、２００ 画素チップ
３００ 回路チップ

Claims (15)

1. 光を電荷に変換する光電変換部と、前記光電変換部で変換された電荷により生成される信号を信号線に読み出す読出回路と、を有する画素回路と、
   前記画素回路とは異なる第１電源回路からの電流に基づく第１電圧信号をデジタル信号に変換するアナログ／デジタル変換部と、前記アナログ／デジタル変換部によりデジタル信号に変換された前記第１電圧信号を記憶する第１記憶部と、を有する記憶回路と、
   前記第１記憶部に記憶された前記第１電圧信号により生成される電流を前記信号線に供給する第１電流源と、
   を備える撮像素子。
2. 前記第１電流源は、前記信号線に接続されるドレイン部と、前記第１記憶部及び前記ドレイン部に接続されるゲート部と、を有する第１トランジスタを含む請求項１に記載の撮像素子。
3. 前記記憶回路は、前記第１記憶部に記憶された前記第１電圧信号をアナログ信号に変換するデジタル／アナログ変換部を有し、
   前記第１電流源は、前記デジタル／アナログ変換部によりアナログ信号に変換された前記第１電圧信号により生成される電流を前記信号線に供給する請求項１又は請求項２に記載の撮像素子。
4. 前記アナログ／デジタル変換部は、前記読出回路により読み出された前記信号をデジタル信号に変換する請求項３に記載の撮像素子。
5. 前記アナログ／デジタル変換部は、前記第１電源回路とは異なる第２電源回路からの電流に基づく第２電圧信号をデジタル信号に変換し、
   前記記憶回路は、前記アナログ／デジタル変換部によりデジタル信号に変換された前記第２電圧信号を記憶する第２記憶部を有する請求項３又は請求項４に記載の撮像素子。
6. 前記記憶回路は、前記第２記憶部に記憶された前記第２電圧信号により生成される電流を前記アナログ／デジタル変換部に供給する第２電流源を備える請求項５に記載の撮像素子。
7. 前記デジタル／アナログ変換部は、前記第２記憶部に記憶された前記第２電圧信号をアナログ信号に変換し、
   前記第２電流源は、前記デジタル／アナログ変換部によりアナログ信号に変換された前記第２電圧信号により生成される電流を前記アナログ／デジタル変換部に供給する請求項６に記載の撮像素子。
8. 請求項１から請求項７のいずれか一項に記載の撮像素子を備えた撮像装置。
9. 複数の電子部品を有する電子回路と、
   前記電子回路とは異なる第１電源回路からの電流に基づく第１電圧信号をデジタル信号に変換するアナログ／デジタル変換部と、前記アナログ／デジタル変換部によりデジタル信号に変換された前記第１電圧信号を記憶する第１記憶部と、を有する記憶回路と、
   前記第１記憶部に記憶された前記第１電圧信号により生成される電流を前記電子回路に供給する第１電流源と、
   を備える電子機器。
10. 前記第１電流源は、前記電子回路に接続されるドレイン部と、前記第１記憶部及び前記ドレイン部に接続されるゲート部と、を有する第１トランジスタを含む請求項９に記載の電子機器。
11. 前記記憶回路は、前記第１記憶部に記憶された前記第１電圧信号をアナログ信号に変換するデジタル／アナログ変換部を有し、
    前記第１電流源は、前記デジタル／アナログ変換部によりアナログ信号に変換された前記第１電圧信号により生成される電流を前記電子回路に供給する請求項９又は請求項１０に記載の電子機器。
12. 前記アナログ／デジタル変換部は、前記第１電源回路とは異なる第２電源回路からの電流に基づく第２電圧信号をデジタル信号に変換し、
    前記記憶回路は、前記アナログ／デジタル変換部によりデジタル信号に変換された前記第２電圧信号を記憶する第２記憶部を有する請求項１１に記載の電子機器。
13. 前記記憶回路は、前記第２記憶部に記憶された前記第２電圧信号により生成される電流を前記アナログ／デジタル変換部に供給する第２電流源を備える請求項１２に記載の電子機器。
14. 前記デジタル／アナログ変換部は、前記第２記憶部に記憶された前記第２電圧信号をアナログ信号に変換し、
    前記第２電流源は、前記デジタル／アナログ変換部によりアナログ信号に変換された前記第２電圧信号により生成される電流を前記アナログ／デジタル変換部に供給する請求項１３に記載の電子機器。
15. 前記電子回路は、光電変換された電荷により生成される信号を読み出す読出回路である請求項９から請求項１４のいずれか一項に記載の電子機器。
    

Images