TW201728160A - 攝影元件、攝影裝置、及電子機器 - Google Patents

攝影元件、攝影裝置、及電子機器 Download PDF

Info

Publication number
TW201728160A
TW201728160A TW105131634A TW105131634A TW201728160A TW 201728160 A TW201728160 A TW 201728160A TW 105131634 A TW105131634 A TW 105131634A TW 105131634 A TW105131634 A TW 105131634A TW 201728160 A TW201728160 A TW 201728160A
Authority
TW
Taiwan
Prior art keywords
circuit
signal
current source
analog
digital
Prior art date
Application number
TW105131634A
Other languages
English (en)
Other versions
TWI688273B (zh
Inventor
駒井敦
船水航
壽圓正博
Original Assignee
尼康股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 尼康股份有限公司 filed Critical 尼康股份有限公司
Publication of TW201728160A publication Critical patent/TW201728160A/zh
Application granted granted Critical
Publication of TWI688273B publication Critical patent/TWI688273B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一種攝影元件，其具備：讀出電路，其將由光電轉換後之電荷所產生之信號讀出至信號線；記憶電路，其具有將基於來自第1電源電路之電流的第1電壓信號轉換為數位信號之類比/數位轉換部、及記憶藉由上述類比/數位轉換部轉換為數位信號之上述第1電壓信號之第1記憶部；以及第1電流源，其將由記憶於上述第1記憶部之上述第1電壓信號所產生之電流供給至上述信號線。

Description

攝影元件、攝影裝置、及電子機器
本發明係關於一種攝影元件、攝影裝置、及電子機器。
於像素電路設置有成為電流源之負載電晶體(專利文獻1)。一般而言，設置有由對電流源供給偏壓之電容器及電流源所構成之電流源電路，且對電流源電路之電容器係自外部之基準電流源輸入基準電流。而且，為保持電容器之偏壓，必須自外部之基準電流源供給基準電流。又，若像素電路之數量變多，則與此相應地電流源電路之數量亦必須變多，且自外部之基準電流源供給之基準電流亦變多，從而有消耗電力變多之問題。
先前技術文獻
專利文獻
專利文獻1：日本專利特開2006-49361號公報
根據第1態樣，攝影元件具備：讀出電路，其將由光電轉換後之電荷所產生之信號讀出至信號線；記憶電路，其具有將基於來自第1 電源電路之電流的第1電壓信號轉換為數位信號之類比/數位轉換部、及記憶藉由上述類比/數位轉換部轉換為數位信號之上述第1電壓信號之第1記憶部；以及第1電流源，其將由記憶於上述第1記憶部之上述第1電壓信號所產生之電流供給至上述信號線。
根據第2態樣，電子機器具備：電子電路，其具有複數個電子零件；記憶電路，其具有將基於來自第1電源電路之電流的第1電壓信號轉換為數位信號之類比/數位轉換部、及記憶藉由上述類比/數位轉換部轉換為數位信號之上述第1電壓信號之第1記憶部；以及第1電流源，其將由記憶於上述第1記憶部之上述第1電壓信號所產生之電流供給至上述電子電路。
11‧‧‧電流源電路
Ic0‧‧‧基準電流
Cb‧‧‧電容器
Vb‧‧‧偏壓
Tr1‧‧‧MOS電晶體
12‧‧‧電路(電子電路)
13、40‧‧‧A/D轉換器
14、32、33‧‧‧記憶體
15‧‧‧D/A轉換器
18‧‧‧減法器
19‧‧‧加法器
12a‧‧‧像素電路
20‧‧‧比較器
21‧‧‧閂鎖電路
23、34‧‧‧解碼器
24、35‧‧‧偏壓源
50‧‧‧第1電流源電路
60‧‧‧第2電流源電路
70‧‧‧第3電流源電路
111‧‧‧輸出電路
112‧‧‧電流源
113‧‧‧讀出電路
100、200‧‧‧像素晶片
300‧‧‧電路晶片
圖1之(A)(B)係第1實施形態之電流源電路及時序圖。
圖2係像素電路之電路構成圖。
圖3之(A)(B)(C)係第1實施形態之變形例之電流源電路。
圖4係表示第2實施形態之電流源電路。
圖5係第3實施形態之電流源電路。
圖6係第3實施形態之電流源電路之時序圖。
圖7係第4實施形態之像素晶片。
圖8係第4實施形態之第2電流源電路。
圖9係第4實施形態之像素晶片之時序圖。
<第1實施形態>
圖1(A)係表示第1實施形態之電流源電路之構成圖。
記憶電路111具有由電容器Cb、A/D轉換器13、記憶體14、及D/A轉換器15所構成之記憶部、及由開關SW10~14所構成之控制部。記憶電路111將基於自基準電流源輸出之基準電流Ic之電壓記憶於記憶部，並連接於由MOS電晶體Tr1所構成之電流源112之閘極端子，而將所記憶之電壓供給至電流源112。
電流源112將基於記憶於記憶部之電壓之電流供給至電路12。記憶部例如至少具有電容器等電容元件，上述電容器之一電極連接於MOS電晶體Tr1之閘極端子，且另一電極連接於電位與源極端子相同之節點。
電流源電路11自端子P1輸入基準電流Ic。基準電流Ic於開關SW10斷開且開關SW11、W12接通後被輸入至MOS電晶體Tr1之汲極。電容器Cb之一端連接於MOS電晶體Tr1之閘極側，電容器Cb之另一端連接於電位與MOS電晶體Tr1之源極端子相同之規定電壓端子。MOS電晶體Tr1之汲極側經由開關SW10而連接至電路12。又，MOS電晶體Tr1之汲極側經由SW12而連接於閘極端子與電容器Cb之一端，構成所謂二極體連接，產生偏壓Vb。若使開關SW11、SW12斷開，且使開關SW10接通，則作為電流源112之MOS電晶體Tr1產生基於偏壓Vb之定電流Ic，並對電路12供給定電流Ic。電路12之一例係下述之像素電路。
偏壓Vb經由開關SW13而連接於A/D轉換器13。A/D轉換器13將作為類比值之偏壓Vb轉換為數位值。轉換後之數位值記憶於記憶 體14，並被施以初始設定。於對電容器Cb再設定偏壓Vb之情形時，讀出記憶於記憶體14之數位值，藉由D/A轉換器15將與所讀出之數位值對應之偏壓Vb恢復為類比值，並經由開關SW14施加至電容器Cb。因此，無需自端子P1再次輸入基準電流Ic，便可進行偏壓Vb之再設定。以下，將偏壓Vb之再設定稱為更新。再者，雖然為易於理解，圖中之開關SW10~14係以開關圖示，但該等係由開關電晶體所構成，且藉由來自外部之開關控制電路之信號而控制開閉時序。
圖1(B)係表示圖1(A)所示之電流源電路11之開關SW10~14之動作之時序圖。於圖1(B)中，與各開關SW10~14之接通/斷開狀態一併地，於橫軸上表示出時刻t1~t5。該時序圖僅為一例，而並非限定於此。
首先，於時刻t1~t2，將開關SW10斷開，並將開關SW11及SW12接通。基準電流Ic於開關SW11、SW12關閉後將偏壓Vb保持於電容器Cb。再者，開關SW12係於開關SW11即將斷開之前斷開。其目的在於，防止在將開關SW12、SW11於時刻t2同時接通之情形時電容器Cb之偏壓Vb降低。
繼而，於時刻t2~t3，將開關SW13接通。即，利用A/D轉換器13將偏壓Vb轉換為數位值，並將轉換後之數位值記憶於記憶體14。即，於時刻t1~t3，進行用以將偏壓Vb記於記憶體14之初始設定。
其次，於時刻t2以後，適當地將開關SW10接通而對電路12供給定電流Ic。即，作為電流源112之MOS電晶體Tr1產生基於偏壓Vb之定電流Ic，並對電路12供給定電流Ic。再者，電容器Cb之偏壓Vb 會因時間經過而略微降低。
於時刻t4~t5，將開關SW14接通，讀出記憶於記憶體14之偏壓Vb之數位值，藉由D/A轉換器15將其恢復為類比值並施加至電容器Cb。藉此，偏壓Vb得以更新。
於時刻t3以後，無需實施於時刻t1~t3所進行之初始設定，而適當地進行與於上述時刻t4~t5所說明之內容相同之更新，藉此偏壓Vb保持於電容器Cb，且MOS電晶體Tr1作為電流源112而發揮功能。
圖2係作為電路12之一例所示之像素電路12a。再者，電路12並不限於像素電路12a，只要為自電流源112接受電流之供給之電路即可，並不特別限定。
像素電路12a具有光電轉換部121及讀出電路113。光電轉換部121具有將所入射之光轉換為電荷之光電轉換功能。光電轉換部121儲存光電轉換後之電荷。光電轉換部121例如係由光電二極體所構成。讀出電路113將由利用光電轉換部121進行光電轉換後之電荷所產生之像素信號讀出至信號線125。像素信號例如構成圖像資料。讀出電路113具有傳輸部122、排出部124、浮動擴散FD、及輸出部123。
傳輸部122將藉由光電轉換部121進行光電轉換後之電荷傳輸至浮動擴散FD。即，傳輸部122於光電轉換部121與浮動擴散FD之間形成電荷傳輸路徑。輸出部123將由利用傳輸部122自光電轉換部121傳輸至浮動擴散FD之電荷所產生之像素信號輸出至信號線125。輸出部123係汲極端子、閘極端子及源極端子分別連接於電源VDD、浮動擴散FD及信號線125之電晶體。排出部124將浮動擴散FD之電荷排出。浮動擴散FD 係藉由利用排出部124將電荷排出而重設為基準電位。
構成電流源112之MOS電晶體Tr1(參照圖1)藉由信號線125而連接於讀出電路113。電流源112供給用以利用讀出電路113讀出像素信號之電流，該像素信號係由利用光電轉換部121進行光電轉換後之電荷所產生。電流源112將電流供給至讀出電路113之輸出部12。即，輸出部123將電流源112作為負載電流源而構成源極隨耦器電路等電子電路。
像素電路12a具有例如光電二極體121作為光電轉換元件，相對於該1個光電二極體121，具有傳輸電晶體122、放大電晶體123、重設電晶體124此3個電晶體作為主動元件。
光電二極體121將入射光光電轉換為與其光量相應之量之電荷。傳輸電晶體122連接於光電二極體121與浮動擴散FD之間。傳輸電晶體122於其閘極被自傳輸控制線TX賦予驅動信號後，將藉由光電二極體121進行光電轉換後之電荷傳輸至浮動擴散FD。浮動擴散FD連接於放大電晶體123之閘極。放大電晶體123係作為源極隨耦器而發揮作用，輸出與浮動擴散FD之電位相應之電壓。
再者，圖1中雖省略了圖示，但存在如下情況，即，於電路12為像素電路12a之情形時，具備對自放大電晶體123讀出之光電轉換信號進行數位轉換之A/D轉換器。再者，如下所述，對光電轉換信號進行數位轉換之A/D轉換器亦可與A/D轉換器13兼併使用。
根據第1實施形態，無需每次均自外部之基準電流源導入基準電流，而是於電流源電路11內部更新偏壓Vb，故電路12能夠維持動作狀態而進行更新，又，可抑制與更新有關之消耗電力。
<第1實施形態之變形例1>
圖3(A)係表示於行列方向上配置有複數個電流源電路11之情形時之電路例，且係圖1所示之電流源電路11之變形例。圖3(A)係相對於一行電流源電路11具備構成記憶電路111之一部分之1個D/A轉換器15之構成。再者，對與圖1相同之部位標註相同之符號並省略其說明。
以下，參照圖3(A)進行說明。電流源電路11之各記憶體14之輸出經由開關SW16而連接於線L1。線L1連接於D/A轉換器15，D/A轉換器15經由開關SW17而連接至線L2。線L2連接於電流源電路11之各開關SW18，且經由各開關SW18而連接至各電容器Cb。線L1、線L2係相對於1行電流源電路11逐行地設置。又，自基準電流源17向各電流源電路11之端子P1輸入基準電流Ic。
於上述構成中，若將開關SW10斷開，並將開關SW11及SW12接通，則基準電流Ic供給至MOS電晶體Tr1之汲極。繼而，使定電流Ic流向MOS電晶體Tr1之偏壓Vb保持於電容器Cb。其次，利用A/D轉換器13將偏壓Vb轉換為數位值，並將轉換後之數位值記憶於記憶體14。以上係初始設定之動作。
繼而，將開關SW11及SW12斷開，並將開關SW10接通而對電路12供給電流。即，作為電流源112之MOS電晶體Tr1產生基於偏壓Vb之定電流Ic，並對電路12供給定電流Ic。
其次，將開關SW16接通，讀出記憶於記憶體14之偏壓Vb之數位值，並將其輸出至線L1。繼而，藉由D/A轉換器15將該數位值恢復為類比值，將開關SW17、SW18接通而將該類比值施加至電容器Cb，從而 再設定偏壓Vb。即，進行偏壓Vb之更新。該更新係相對於在行列方向上配置有複數個之電流源電路11以列為單位而統括地進行。
此處，MOS電晶體Tr1構成電流源112，且電路12構成源極隨耦器電路等電子電路。進而，電容器Cb、開關SW10~12、SW16~18、A/D轉換器13、記憶體14、及D/A轉換器15構成記憶電路111。電流源112及記憶電路111構成電流源電路11。
根據該例，無需使各電流源電路11具有D/A轉換器15，故可使電流源電路11之電路構成簡化。
<第1實施形態之變形例2>
圖3(B)係表示於行列方向上配置有複數個電流源電路11之情形時之電路例，且係圖1所示之電流源電路11之變形例。圖3(B)係相對於一行電流源電路11具備1個D/A轉換器15及一行記憶體14a、14b、……之構成。再者，對與圖1相同之部位標註相同之符號並省略其說明。
以下，參照圖3(B)進行說明。A/D轉換器13之輸出經由開關SW20而連接於線L1。線L1經由開關SW21a、SW21b…..而連接至記憶體14a、14b、……。線L2經由開關SW22a、SW22b……而連接至記憶體14a、14b……。而且，連接有開關SW22a、SW22b……之線L2與D/A轉換器15共通連接。D/A轉換器15之輸出經由開關SW23、SW24而連接至電流源電路11之各電容器Cb。線L1、線L2係相對於1行電流源電路11逐行地設置。又，自基準電流源17向各電流源電路11之端子P1輸入基準電流Ic。
於上述構成中，若將開關SW10斷開，並將開關SW11及 SW12接通，則基準電流Ic供給至MOS電晶體Tr1之汲極。繼而，使定電流Ic流向MOS電晶體Tr1之偏壓Vb保持於電容器Cb。其次，利用A/D轉換器13將偏壓Vb轉換為數位值，並將轉換後之數位值記憶於記憶體14a。藉由相對於各電流源電路11逐列而統括地進行該動作，偏壓Vb被記憶於記憶體14a、14b、……。以上係初始設定之動作。
繼而，將開關SW11及SW12斷開，並將開關SW10接通而對電路12供給電流。即，作為電流源112之MOS電晶體Tr1產生基於偏壓Vb之定電流Ic，並對電路12供給定電流Ic。
其次，將開關SW22a、SW22b……逐列而依序接通，讀出記憶於記憶體14a、14b、……之偏壓Vb之數位值，並將其輸出至線L2。繼而，藉由D/A轉換器15將該數位值恢復為類比值，將開關SW23、SW24接通而將該類比值施加至電容器Cb，從而再設定偏壓Vb。即，進行偏壓Vb之更新。該更新係相對於在行列方向上配置有複數個之電流源電路11以列為單位而統括地進行。
此處，MOS電晶體Tr1構成電流源112，且電路12構成源極隨耦器電路等電子電路。進而，電容器Cb、開關SW10~12、SW20~24、A/D轉換器13、記憶體14、及D/A轉換器15構成記憶電路111。電流源112及記憶電路111構成電流源電路11。
根據該例，無需使各電流源電路11具有D/A轉換器15及記憶體14，故可使電流源電路11簡化。
<第1實施形態之變形例3>
圖3(C)係表示於行列方向上配置有複數個電流源電路11之情形時之 電路例，且係圖1所示之電流源電路11之變形例。圖3(C)係相對於一行電流源電路11具備1個A/D轉換器13、一行記憶體14a、14b、…...、及1個D/A轉換器15之構成。再者，對與圖1相同之部位標註相同之符號並省略其說明。
以下，參照圖3(C)進行說明。電流源電路11之各電容器Cb之輸出經由開關SW25而連接於線L3。線L3經由開關SW26而連接至A/D轉換器13。A/D轉換器13之輸出連接於線L1，線L1經由開關SW21a、SW21b……而連接至記憶體14a、14b、……。線L2經由開關SW22a、SW22b……而連接至記憶體14a、14b、......。而且，連接有開關SW22a、SW22b......之線L2與D/A轉換器15共通連接。D/A轉換器15之輸出經由開關SW27、SW25而連接至電流源電路11之各電容器Cb。線L1~L3係相對於1行電流源電路11逐行地設置。又，自基準電流源17向各電流源電路11之端子P1輸入基準電流Ic。
於上述構成中，若將開關SW10斷開，並將開關SW11及SW12接通，則基準電流Ic供給至MOS電晶體Tr1之汲極。繼而，使定電流Ic流向MOS電晶體Tr1之偏壓Vb保持於電容器Cb。其次，利用A/D轉換器13將偏壓Vb轉換為數位值，並將轉換後之數位值記憶於記憶體14a。藉由相對於各電流源電路11逐列而統括地進行該動作，偏壓Vb被記憶於記憶體14a、14b、......。以上係初始設定之動作。
繼而，將開關SW11及SW12斷開，並將開關SW10接通而對電路12供給電流。即，作為電流源112之MOS電晶體Tr1產生基於偏壓Vb之定電流Ic，並對電路12供給定電流Ic。
其次，將開關SW22a、SW22b......逐列而依序接通，讀出記憶於記憶體14a、14b、......之偏壓Vb之數位值，並將其輸出至線L2。繼而，藉由D/A轉換器15將該數位值恢復為類比值，將開關SW27、SW25接通而將該類比值施加至電容器Cb，從而再設定偏壓Vb。即，進行偏壓Vb之更新。該更新係相對於在行列方向上配置有複數個之電流源電路11以列為單位而統括地進行。
此處，MOS電晶體Tr1構成電流源112，且電路12構成源極隨耦器電路等電子電路。進而，電容器Cb、開關SW10~12、SW20~27、A/D轉換器13、記憶體14、及D/A轉換器15構成記憶電路111。電流源112及記憶電路111構成電流源電路11。
根據該例，無需使各電流源電路11具有A/D轉換器13、D/A轉換器15及記憶體14，故可使電流源電路11之構成簡化。
<第2實施形態>
圖4係表示第2實施形態之電路構成圖。對與圖1所示之第1實施形態之電流源電路11相同之部位標註相同之符號並省略其說明。於第2實施形態中，將記憶於記憶體14之數位值之位元數設定為必要之最小限度。
對將偏壓Vb初始設定於記憶體14中之情形進行說明。MOS電晶體Tr1之偏壓Vb經由開關SW13而連接於A/D轉換器13。A/D轉換器13將作為類比值之偏壓Vb轉換為數位值。將轉換後之數位值輸入至減法器18之一者。於減法器18之另一者輸入預先設定之偏移電壓之數位值Vb0，從而轉換後之數位值與偏移電壓之數位值Vb0於減法器18中進行減法運算，該減法運算結果成為較少之位元數，且記憶於記憶體14。
於對電容器Cb再設定偏壓Vb之情形時，即於進行更新之情形時，讀出記憶於記憶體14之數位值，並將該數位值輸入至加法器19之一者。於加法器19之另一者輸入預先設定之偏移電壓之數位值Vb0，從而所讀出之數位值與偏移電壓之數位值Vb0於加法器19中進行加法運算，根據該加法運算結果，數位值成為原本之位元數。繼而，將加法運算結果之數位值輸入至D/A轉換器15，而將與數位值對應之偏壓Vb恢復為類比值並輸入至電容器Cb。
再者，MOS電晶體Tr1構成電流源112，且電路12構成源極隨耦器電路等電子電路。進而，電容器Cb、開關SW10~14、A/D轉換器13、記憶體14、D/A轉換器15、減法器18、及加法器19構成記憶電路111。電流源112及記憶電路111構成電流源電路11。
根據第2實施形態，可將記憶於記憶體14之數位值之位元數設定為必要之最小限度，且能夠使電流源電路11之電路構成小型化。
<第3實施形態>
圖5係表示第3實施形態之電流源電路之構成圖。
自端子P1向電流源電路11輸入基準電流Ic1。基準電流Ic1經由開關SW_P1而輸入至MOS電晶體Tr1之汲極。電容器Cb1之一端連接於MOS電晶體Tr1之閘極側，電容器Cb1之另一端連接於電位與MOS電晶體Tr1之源極端子相同之規定電壓端子。MOS電晶體Tr1之汲極側經由開關SW_P0而連接至像素電路12a。又，MOS電晶體Tr1之汲極側經由開關SW_P2而連接於閘極端子及電容器Cb1之一端。自像素電路12a讀出之光電轉換信號經由開關SW_S而連接至電容器Ca。又，MOS電晶體Tr1之汲極側經由 開關SW_P3而連接至電容器Ca。像素電路12a如使用圖2所說明般，於圖5中放大電晶體123以外之構成省略圖示。MOS電晶體Tr1係作為像素電路12a之電流源而發揮功能，電容器Cb1將偏壓Vb1供給至電流源，於本實施形態中對該偏壓Vb1進行更新。
又，自端子P2向電流源電路11輸入基準電流Ic2。基準電流Ic2經由開關SW_A1、SW_A2而輸入至MOS電晶體Tr2之汲極。於圖5之例中Tr2為PMOS，故電流流向與圖示之Ic2之箭頭方向相反之方向。電容器Cb2之一端連接於MOS電晶體Tr2之閘極側，電容器Cb2之另一端連接於規定電壓端子。MOS電晶體Tr2之汲極側經由開關SW_A0而將定電流供給至比較器30。在MOS電晶體Tr2之汲極側與閘極側之間設置有開關SW_A2。MOS電晶體Tr2係作為比較器30之電流源而發揮功能，電容器Cb2將偏壓Vb2供給至電流源，於本實施形態中對該偏壓Vb2亦進行更新。
MOS電晶體Tr3經由開關SW_A5而連接於比較器30。MOS電晶體Tr3係用於偏壓Vb2之初始設定時之電流源。
關於A/D轉換用之比較器30，於其反轉輸入端子輸入電容器Ca，並輸入連接於斜坡電壓Ramp之電容器Cr，且比較器30之輸出係經由開關SW_AZ而輸入。於開關SW_AZ接通時執行自動歸零動作。斜坡電壓Ramp係呈直線狀逐漸上升之電壓。於比較器30之非反轉輸入端子輸入基準電壓Vref。比較器30之輸出被輸入至閂鎖電路31。於閂鎖電路31輸入計數信號Count，對計數信號Count進行計數直至比較器30反轉為止。
由比較器30及閂鎖電路31所構成之A/D轉換器40將來自像素電路12a之光電轉換信號轉換為數位值而輸出至端子P4。又，A/D轉 換器40將電容器Cb2之偏壓Vb2轉換為數位值。該數位值經由開關SW_M1而記憶至記憶體32。進而，A/D轉換器40將電容器Cb1之偏壓Vb1轉換為數位值。該數位值經由開關SW_M3而記憶至記憶體33。
作為數位值而記憶於記憶體32之電壓值Vb2經由開關SW_M2而輸入至解碼器34，又，作為數位值而記憶於記憶體33之電壓值Vb1經由開關SW_M4而輸入至解碼器34。解碼器34對以數位值表示之電壓值Vb1、Vb2進行解碼，並將與解碼對應之開關SW_D0~SW_D7中之任一開關接通。各開關SW_D0~SW_D7之一端共通連接，且經由開關SWP4而連接至電容器Cb1，又經由開關SW_A4而連接至電容器Cb2。各開關SW_D0~SW_D7之另一端分別連接於被供給與電壓值Vb1、Vb2相應之電壓值之偏壓源35。再者，由解碼器34、開關SW_D0~SW_D7及偏壓源35所構成之電路構成D/A轉換器。又，於偏壓源35，分別經由開關SW_D8、SW_D9而連接有初始電壓Vb_max_A、及初始電壓Vb_max_P。
此處，MOS電晶體Tr1構成像素電路12a之電流源，且像素電路12a構成源極隨耦器電路等電子電路。進而，電容器Cb1、開關SW_P0~SW_P4、A/D轉換器40、記憶體32、解碼器34、及開關SW_D0~SW_D7構成用以進行電流源之更新之記憶電路。
又，MOS電晶體Tr2構成比較器30之電流源，且比較器30構成電子電路。進而，電容器Cb2、開關SW_A0~SW_A5、A/D轉換器40、記憶體33、解碼器34、及開關SW_D0~SW_D7構成用以進行電流源之更新之記憶電路。
參照圖6所示之時序圖對以上述方式構成之電流源電路11 之動作進行說明。於圖6中，與各開關SW之接通/斷開狀態一併地，於橫軸上表示出(a)A/D轉換器40之電流源之初始設定、(b)像素電路12a之電流源之初始設定、(c)自像素電路12a之光電轉換信號讀出、(d)A/D轉換器40之電流源之更新、(e)像素電路12a之電流源之更新。
(a)關於A/D轉換器40之電流源之初始設定
如圖6所示，於A/D轉換器40用之比較器30之電流源之初始設定之期間的前半，將開關SW_A1接通，而將基準電流Ic2自端子P2供給至電晶體Tr2之汲極，將SW_A2接通，而將偏壓Vb2保持於電容器Cb2。又，於該期間，將開關SW_A0斷開，並將開關SW_A5接通，而將來自MOS電晶體Tr3之電流源供給至比較器30。
於A/D轉換器40用之比較器30之電流源之初始設定之期間，將開關SW_D8、SW_D0接通。即，對偏壓源35施加初始電壓Vb_max_A，而形成可經由開關SW_D0供給電壓Vb_max之狀態。繼而，於A/D轉換器40用之電流源之初始設定之期間的後半，首先，將開關SW_D10接通，而將電壓Vb_max輸入至電容器Ca。將開關SW_AZ在與開關SW_D10相同之期間接通而執行自動歸零動作。其次，若將開關SW_AZ斷開並將開關SW_A3接通，則電容器Cb2之偏壓Vb2輸入至電容器Ca。即，對電容器Ca之施加由電壓Vb_max變化為偏壓Vb2。因此，比較器30之反轉輸入端子之電壓由基準電壓Vref變化為電壓Vref'=Vref-(Vb_max-Vb2)。即，基於電壓Vb_max與偏壓Vb2之差分之電壓施加至比較器30之反轉輸入端子。繼而，藉由比較器30將重疊於斜坡電壓Ramp之電壓Vref'與基準電壓Vref加以比較，直至電壓Vref'與基準電壓Vref相等，計數值才被記憶於閂 鎖電路31。該計數值於開關SW_M1接通之時序被記憶至記憶體32。以上係A/D轉換器之電流源之初始設定。
(b)關於像素電路12a之電流源之初始設定
如圖6所示，於像素電路12a之電流源之初始設定之期間的前半，將開關SW_P1接通，而將基準電流Ic1自端子P1供給至電晶體Tr1之汲極，將SW_P2接通，而將偏壓Vb1保持於電容器Cb1。
於像素電路12a之電流源之初始設定之期間，將開關SW_D9、SW_D0接通。即，對偏壓源35施加初始電壓Vb_max_P，而形成可經由開關SW_D0供給電壓Vb_max之狀態。繼而，於像素電路12a之電流源之初始設定之期間的後半，首先，將開關SW_D10接通，而將電壓Vb_max輸入至電容器Ca。將開關SW_AZ在與開關SW_D10相同之期間接通而執行自動歸零動作。其次，將開關SW_AZ斷開並將開關SW_P3接通，而將電容器Cb1之偏壓Vb1輸入至電容器Ca。即，輸入至電容器Ca之電壓由電壓Vb_max變化為偏壓Vb1。因此，比較器30之反轉輸入端子之電壓由基準電壓Vref變化為電壓Vref'=Vref-(Vb_max-Vb1)。即，基於電壓Vb_max與偏壓Vb1之差分之電壓施加至比較器30之反轉輸入端子。繼而，藉由比較器30將重疊於斜坡電壓Ramp之電壓Vref'與基準電壓Vref加以比較，直至電壓Vref'與基準電壓Vref相等，計數值才被記憶於閂鎖電路31。該計數值於開關SW_M3接通之時序被記憶至記憶體33。以上係像素電路12a之電流源之初始設定。
(c)自像素電路12a之光電轉換信號讀出
於自像素電路12a讀出光電轉換信號之情形時，將開關SW_S接通。自 像素電路12a讀出之光電轉換信號藉由以比較器30及閂鎖電路31所構成之A/D轉換器40而轉換為數位值，數位值自端子P4輸出。
(d)關於A/D轉換器40之電流源之更新
將開關SW_D8、SW_M2、SW_A4接通，讀出記憶於記憶體32之電壓值Vb2。利用解碼器34對該電壓值Vb2進行解碼。根據解碼器34之輸出將開關SW_D0~SW_D7中之任一者接通。於開關SW_D0~SW_D7之另一端，分別施加有與初始電壓Vb_max_A之差分之電壓。其結果，與差分相應之電壓經由開關SW_A4施加至電容器Cb2，從而偏壓Vb2得以更新。
(e)關於像素電路12a之電流源之更新
將開關SW_D9、SW_M4、SW_P4接通，讀出記憶於記憶體33之電壓值Vb1。利用解碼器34對該電壓值Vb1進行解碼。根據解碼器34之輸出將開關SW_D0~SW_D7中之任一者接通。於開關SW_D0~SW_D7之另一端，分別施加有與初始電壓Vb_max_P之差分之電壓。其結果，與差分相應之電壓經由開關SW_P4施加至電容器Cb1，從而偏壓Vb1得以更新。
以後，藉由返複進行上述(c)自像素電路12a之光電轉換信號讀出、(d)A/D轉換器40之電流源之更新、及(e)像素電路12a之電流源之更新之各處理，便無需進行上述(a)A/D轉換器40之電流源之初始設定、及(b)像素電路12a之電流源之初始設定之各處理。
雖然為易於理解，圖中之開關SW_A0~SW_A5、SW_M1~SW_M4、SW_P0~SW_P4、SW_D0~SW_D10等係以開關圖示，但該等係由開關電晶體所構成，且藉由來自外部之開關控制電路之信號而控制開閉時序。
再者，於第3實施形態中，雖然藉由進行(a)A/D轉換器40之電流源之初始設定、及(d)A/D轉換器40之電流源之更新之例進行了說明，但亦可省略上述(a)、(d)，而基於來自端子P2之基準電流Ic2，始終將其用作A/D轉換器40之電流源。
根據第3實施形態，將光電轉換信號之A/D轉換器與偏壓Vb之A/D轉換器兼併使用，故可使電路構成小型化，無需自外部之基準電流源電路供給電力，從而可提供低消耗電力之電路構成。
<第4實施形態>
圖7係表示像素晶片100之構成之圖。像素晶片100係藉由半導體元件以單晶片而構成。
對於像素晶片100，藉由第1電流源電路50於列方向上排列有4個且於行方向上排列有4個之例進行說明，但排列個數並不限定。各第1電流源電路50係使用圖1中所圖示之電流源電路11而進行說明。再者，各第1電流源電路50亦可為第1~第4實施形態中所示之電流源電路11中之任一者。第2電流源電路60於列方向上排列有4個。該排列個數與第1電流源電路50之行方向上之排列個數相同。第2電流源電路60之詳情將於下文敍述。
關於像素晶片100，於各第1電流源電路50包含像素電路12a之情形時係作為像素晶片而發揮功能。於該情形時，設置有對各像素電路12a進行掃描之水平掃描電路80、及垂直掃描電路81。又，設置有對第1電流源電路50及第2電流源電路60內之開關進行接通/斷開控制之開關控制電路82。再者，開關控制電路82亦可設置於像素晶片100之外部。
進而，於像素晶片100設置有基準電流源17，基準電流Ic輸入至各第2電流源電路60之端子P21。
圖8係表示第2電流源電路60之詳情之圖。輸入至端子P21之基準電流Ic於開關SW61、SW62接通後被供給至電晶體Tr6，且偏壓Vb6保持於電容器Cb6。
圖9係表示像素晶片100之初始設定及更新之時序之圖。參照圖9對圖7所示之像素晶片100之動作進行說明。
首先，對一個第2電流源電路60進行初始設定。即，自基準電流源17向第2電流源電路60之端子P21輸入基準電流Ic，並將第2電流源電路60之開關SW61、SW62接通，故而偏壓Vb6保持於電容器Cb6。相對於在列方向上排列有4個之第2電流源電路60逐一進行將該初始設定。藉由4次初始設定而完成第2電流源電路60之初始設定。
其次，將各第2電流源電路60之開關SW61、SW62斷開，並將開關SW60接通，將MOS電晶體Tr6作為電流源而對端子P22輸出定電流Ic。第1電流源電路50之一例係圖1所示之電流源電路11，將電流源電路11之開關SW10斷開並將開關SW11、SW12接通，藉此偏壓Vb保持於電容器Cb。將偏壓Vb保持於電流源電路11之電容器Cb之動作係針對作為第1電流源電路50之第1列之4個第1電流源電路50(電流源電路11)1列同時進行。此後，利用A/D轉換器13將偏壓Vb之電壓值轉換為數位值，並將其記憶於記憶體14。以下，對第2列~第4列執行偏壓Vb之記憶動作。至此，完成對第2電流源電路60及第1電流源電路50之初始設定。
其次，進行第1電流源電路50(電流源電路11)之更新。 關於該更新，如已參照圖1所說明般。即，自記憶體14讀出數位值，對其進行D/A轉換並將其施加至電容器Cb，而對電容器Cb之偏壓Vb進行更新。該更新係於各第1電流源電路50(電流源電路11)中統括地同時進行。
如圖9所示，以後，反覆執行光電轉換信號之讀出動作、更新動作。再者，光電轉換信號之讀出動作僅為一例，亦可執行需要電流源之其他電子電路之動作。
根據本實施形態，可統括地進行第1電流源電路50(電流源電路11)之更新，故可大幅縮短更新所需之時間。
又，於本實施形態中，於第1電流源電路50(電流源電路11)設置有如下電路(以下，稱為更新電路)，該電路對偏壓Vb進行A/D轉換並加以記憶，對該記憶之值進行D/A轉換而對偏壓Vb進行更新。
根據上述實施形態，可取得以下作用效果。
(1)電流源電路11具備電子電路12之電流源112、及輸出電路111，該輸出電路111輸出用以產生藉由電流源112供給至電子電路12之電流之信號，用以產生電流之信號係由數位信號所產生。藉此，可產生供給至電子電路12之電流。
(2)連接於電子電路12之電流源112之記憶電路111具備：記憶部14，其記憶用以使電流供給至電子電路12之數位信號；及輸出部，其將由記憶於記憶部14之數位信號所產生之信號輸出至電流源112。藉此，可產生供給至電子電路12之電流。
本發明並不限定於上述實施形態，只要不損及本發明之特徵，則於本發明之技術思想之範圍內考慮之其他形態亦包含於本發明之範 圍內。又，亦可設定為將上述實施形態與複數個變形例組合而成之構成。
上述實施形態及變形例亦包含如下之攝影元件及攝影裝置。
(1)一種攝影元件，其具備：讀出電路，其將由光電轉換後之電荷所產生之信號讀出至信號線；記憶電路，其具有將基於來自第1電源電路之電流的第1電壓信號轉換為數位信號之類比/數位轉換部、及記憶藉由上述類比/數位轉換部轉換為數位信號之上述第1電壓信號之第1記憶部；以及第1電流源，其將由記憶於上述第1記憶部之上述第1電壓信號所產生之電流供給至上述信號線。
(2)如(1)之攝影元件，其中上述第1電流源包含第1電晶體，該第1電晶體具有連接於上述信號線之汲極部、以及連接於上述第1記憶部及上述汲極部之閘極部。
(3)如(1)或(2)之攝影元件，其中上述記憶電路具有將記憶於上述第1記憶部之上述第1電壓信號轉換為類比信號之數位/類比轉換部，且上述第1電流源將由利用上述數位/類比轉換部轉換為類比信號之上述第1電壓信號所產生之電流供給至上述信號線。
(4)如(3)之攝影元件，其中上述類比/數位轉換部將藉由上述讀出電路讀出之上述信號轉換為數位信號。
(5)如(3)或(4)之攝影元件，其中上述類比/數位轉換部將基於來自與上述第1電源電路不同之第2電源電路之電流的第2電壓信號轉換為數位信號，且上述記憶電路具有記憶藉由上述類比/數位轉換部轉換為數位信號之上述第2電壓信號之第2記憶部。
(6)如(5)之攝影元件，其中上述記憶電路具備第2電流源，該第2 電流源將由記憶於上述第2記憶部之上述第2電壓信號所產生之電流供給至上述類比/數位轉換部。
(7)如(6)之攝影元件，其中上述數位/類比轉換部將記憶於上述第2記憶部之上述第2電壓信號轉換為類比信號，且上述第2電流源將由利用上述數位/類比轉換部轉換為類比信號之上述第2電壓信號所產生之電流供給至上述類比/數位轉換部。
(8)一種攝影裝置，其具備如(1)至(7)之攝影元件。
(9)一種電子機器，其具備：電子電路，其具有複數個電子零件；記憶電路，其具有將基於來自第1電源電路之電流的第1電壓信號轉換為數位信號之類比/數位轉換部、及記憶藉由上述類比/數位轉換部轉換為數位信號之上述第1電壓信號之第1記憶部；以及第1電流源，其將由記憶於上述第1記憶部之上述第1電壓信號所產生之電流供給至上述電子電路。
(10)如(9)之電子機器，其中上述第1電流源包含第1電晶體，該第1電晶體具有連接於上述電子電路之汲極部、以及連接於上述第1記憶部及上述汲極部之閘極部。
(11)如(9)或(10)之電子機器，其中上述記憶電路具有將記憶於上述第1記憶部之上述第1電壓信號轉換為類比信號之數位/類比轉換部，且上述第1電流源將由利用上述數位/類比轉換部轉換為類比信號之上述第1電壓信號所產生之電流供給至上述電子電路。
(12)如(11)之電子機器，其中上述類比/數位轉換部將基於來自與上述第1電源電路不同之第2電源電路之電流的第2電壓信號轉換為數位信號，且上述記憶電路具有記憶藉由上述類比/數位轉換部轉換為數位信號 之上述第2電壓信號之第2記憶部。
(13)如(12)之電子機器，其中上述記憶電路具備第2電流源，該第2電流源將由記憶於上述第2記憶部之上述第2電壓信號所產生之電流供給至上述類比/數位轉換部。
(14)如(13)之電子機器，其中上述數位/類比轉換部將記憶於上述第2記憶部之上述第2電壓信號轉換為類比信號，且上述第2電流源將由利用上述數位/類比轉換部轉換為類比信號之上述第2電壓信號所產生之電流供給至上述類比/數位轉換部。
(15)如(9)至(14)之電子機器，其中上述電子電路係讀出由光電轉換後之電荷所產生之信號之讀出電路。
又，上述實施形態及變形例亦包含如下之攝影元件及攝影裝置。
(1)一種電流源電路，其具備電子電路之電流源、及輸出電路(記憶電路)，該輸出電路(記憶電路)輸出用以產生藉由上述電流源供給至上述電子電路之電流之信號；且上述信號係由數位信號所產生。
(2)如(1)之電流源電路，其中上述輸出電路具備將由來自基準電流源之電流所產生之類比信號轉換為數位信號之類比/數位轉換電路，且上述信號係由利用上述類比/數位轉換電路進行轉換後之數位信號所產生。
(3)如(2)之電流源電路，其中上述類比/數位轉換電路至少具有比較電路，該比較電路包含：第1輸入部，其輸入由來自上述基準電流源之電流所產生之類比信號；第2輸入部，其輸入用以與輸入至上述第1輸入部之類比信號加以比較之基準信號；及輸出部，其輸出上述類比信號與上 述基準信號之比較結果。
(4)如(2)或(3)之電流源電路，其中上述輸出電路具備記憶藉由上述類比/數位轉換電路進行轉換後之上述數位信號之記憶電路，且上述信號係由記憶於上述記憶電路之上述數位信號所產生。
(5)如(4)之電流源電路，其中上述輸出電路具備將記憶於上述記憶電路之上述數位信號轉換為類比信號之數位/類比轉換電路，且上述信號係由利用上述數位/類比轉換電路進行轉換後之類比信號所產生。
(6)如(2)至(5)之電流源電路，其中上述電子電路具有：光電轉換部，其將光轉換為電荷；及讀出電路，其將由利用上述光電轉換部進行光電轉換後之電荷所產生之光電轉換信號讀出至信號線；且上述類比/數位轉換電路將藉由上述讀出電路讀出至上述信號線之上述光電轉換信號轉換為數位信號。
(7)如(1)之電流源電路，其中上述輸出電路具備將數位信號轉換為類比信號之數位/類比轉換電路，且上述信號係由利用上述數位/類比轉換電路進行轉換後之類比信號所產生。
(8)如(7)之電流源電路，其中上述電子電路具有：光電轉換部，其將光轉換為電荷；及讀出電路，其將由利用上述光電轉換部進行光電轉換後之電荷所產生之光電轉換信號讀出至信號線。
(9)如(7)或(8)之電流源電路，其中上述電子電路係構成將類比信號轉換為數位信號之類比/數位轉換電路之比較電路。
(10)如(1)之電流源電路，其中上述輸出電路具備記憶由來自基準電流源之電流所產生之信號之記憶電路，且上述信號係由記憶於上述記憶 電路且由來自上述基準電流源之電流所產生之信號而產生。
(11)如(10)之電流源電路，其中上述輸出電路具備將記憶於上述記憶電路且由來自上述基準電流源之電流所產生之信號轉換為類比信號之數位/類比轉換電路，且上述信號係由利用上述數位/類比轉換電路進行轉換後之類比信號所產生。
(12)如(10)或(11)之電流源電路，其中上述電子電路具有：光電轉換部，其將光轉換為電荷；及讀出電路，其將由利用上述光電轉換部進行光電轉換後之電荷所產生之光電轉換信號讀出至信號線。
(13)如(10)至(12)之電流源電路，其中上述電子電路係構成將類比信號轉換為數位信號之類比/數位轉換電路之比較電路。
(14)如(1)至(13)之電流源電路，其中上述電子電路構成於行列上配置有複數個之陣列，且上述電流源包含於複數個上述電子電路之各者。
(15)一種記憶電路，其係連接於電子電路之電流源者，且具備：記憶部，其記憶用以使電流供給至上述電子電路之數位信號；及輸出部，其將由記憶於上述記憶部之上述數位信號所產生之信號輸出至上述電流源。
(16)如(15)之記憶電路，其具備將由來自基準電流源之電流所產生之信號轉換為數位信號之類比/數位轉換部，且上述記憶部記憶藉由上述類比/數位轉換部進行轉換後之上述數位信號。
(17)如(16)之記憶電路，其中上述類比/數位轉換部具有比較電路，該比較電路包含：第1輸入部，其輸入由來自上述基準電流源之電流所產生之信號；第2輸入部，其輸入用以與輸入至上述第1輸入部且由來自上述基準電流源之電流所產生之信號加以比較之基準信號；及輸出部，其輸 出由來自上述基準電流源之電流所產生之信號與上述基準信號之比較結果。
(18)如(16)或(17)之記憶電路，其具備將記憶於上述記憶部之上述數位信號轉換為類比信號之數位/類比轉換部，且上述輸出部將由利用上述數位/類比轉換部進行轉換後之類比信號所產生之信號輸出至上述電流源。
(19)如(16)至(18)之記憶電路，其中上述電子電路具有：光電轉換部，其將光轉換為電荷；及讀出電路，其將由利用上述光電轉換部進行光電轉換後之電荷所產生之光電轉換信號讀出至信號線；且上述類比/數位轉換部將藉由上述讀出電路讀出至上述信號線之上述光電轉換信號轉換為數位信號。
(20)如(15)之記憶電路，其具備將記憶於上述記憶部之上述數位信號轉換為類比信號之數位/類比轉換部，且上述輸出部將由利用上述數位/類比轉換部進行轉換後之上述類比信號所產生之信號輸出至上述電流源。
(21)如(20)之記憶電路，其中上述電子電路具有：光電轉換部，其將光轉換為電荷；及讀出電路，其將由利用上述光電轉換部進行光電轉換後之電荷所產生之像素信號讀出至信號線；且上述電流源將電流供給至上述信號線。
以下優先權基礎申請案之揭示內容作為引用文而併入至此。
日本專利出願2015年第195282號(2015年9月30日提出申請)
11‧‧‧電流源電路
12‧‧‧電路(電子電路)
13‧‧‧A/D轉換器
14‧‧‧記憶體
15‧‧‧D/A轉換器
111‧‧‧輸出電路(記憶電路)
112‧‧‧電流源
Cb‧‧‧電容器
Ic‧‧‧基準電流
P1‧‧‧端子
SW10~14‧‧‧開關
Tr1‧‧‧MOS電晶體
Vb‧‧‧偏壓

Claims (15)

  1. 一種攝影元件，其具備：讀出電路，其將由光電轉換後之電荷所產生之信號讀出至信號線；記憶電路，其具有將基於來自第1電源電路之電流的第1電壓信號轉換為數位信號之類比/數位轉換部、及記憶藉由上述類比/數位轉換部轉換為數位信號之上述第1電壓信號之第1記憶部；以及第1電流源，其將由記憶於上述第1記憶部之上述第1電壓信號所產生之電流供給至上述信號線。
  2. 如申請專利範圍第1項之攝影元件，其中上述第1電流源包含第1電晶體，該第1電晶體具有連接於上述信號線之汲極部、以及連接於上述第1記憶部及上述汲極部之閘極部。
  3. 如申請專利範圍第1或2項之攝影元件，其中上述記憶電路具有將記憶於上述第1記憶部之上述第1電壓信號轉換為類比信號之數位/類比轉換部，且上述第1電流源將由利用上述數位/類比轉換部轉換為類比信號之上述第1電壓信號所產生之電流供給至上述信號線。
  4. 如申請專利範圍第3項之攝影元件，其中上述類比/數位轉換部將藉由上述讀出電路讀出之上述信號轉換為數位信號。
  5. 如申請專利範圍第3或4項之攝影元件，其中上述類比/數位轉換部將基於來自與上述第1電源電路不同之第2電源電路之電流的第2電壓信號轉換為數位信號，且上述記憶電路具有記憶藉由上述類比/數位轉換部轉換為數位信號 之上述第2電壓信號之第2記憶部。
  6. 如申請專利範圍第5項之攝影元件，其中上述記憶電路具備第2電流源，該第2電流源將由記憶於上述第2記憶部之上述第2電壓信號所產生之電流供給至上述類比/數位轉換部。
  7. 如申請專利範圍第6項之攝影元件，其中上述數位/類比轉換部將記憶於上述第2記憶部之上述第2電壓信號轉換為類比信號，且上述第2電流源將由利用上述數位/類比轉換部轉換為類比信號之上述第2電壓信號所產生之電流供給至上述類比/數位轉換部。
  8. 一種攝影裝置，其具備如申請專利範圍第1至7項中任一項之攝影元件。
  9. 一種電子機器，其具備：電子電路，其具有複數個電子零件；記憶電路，其具有將基於來自第1電源電路之電流的第1電壓信號轉換為數位信號之類比/數位轉換部、及記憶藉由上述類比/數位轉換部轉換為數位信號之上述第1電壓信號之第1記憶部；以及第1電流源，其將由記憶於上述第1記憶部之上述第1電壓信號所產生之電流供給至上述電子電路。
  10. 如申請專利範圍第9項之電子機器，其中上述第1電流源包含第1電晶體，該第1電晶體具有連接於上述電子電路之汲極部、以及連接於上述第1記憶部及上述汲極部之閘極部。
  11. 如申請專利範圍第9或10項之電子機器，其中上述記憶電路具有將記憶於上述第1記憶部之上述第1電壓信號轉換為類比信號之數位/類比 轉換部，且上述第1電流源將由利用上述數位/類比轉換部轉換為類比信號之上述第1電壓信號所產生之電流供給至上述電子電路。
  12. 如申請專利範圍第11項之電子機器，其中上述類比/數位轉換部將基於來自與上述第1電源電路不同之第2電源電路之電流的第2電壓信號轉換為數位信號，且上述記憶電路具有記憶藉由上述類比/數位轉換部轉換為數位信號之上述第2電壓信號之第2記憶部。
  13. 如申請專利範圍第12項之電子機器，其中上述記憶電路具備第2電流源，該第2電流源將由記憶於上述第2記憶部之上述第2電壓信號所產生之電流供給至上述類比/數位轉換部。
  14. 如申請專利範圍第13項之電子機器，其中上述數位/類比轉換部將記憶於上述第2記憶部之上述第2電壓信號轉換為類比信號，且上述第2電流源將由利用上述數位/類比轉換部轉換為類比信號之上述第2電壓信號所產生之電流供給至上述類比/數位轉換部。
  15. 如申請專利範圍第9至14項中任一項之電子機器，其中上述電子電路係讀出由光電轉換後之電荷所產生之信號之讀出電路。
TW105131634A 2015-09-30 2016-09-30 攝影元件及攝影裝置 TWI688273B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015195282 2015-09-30
JPJP2015-195282 2015-09-30
PCT/JP2016/078496 WO2017057381A1 (ja) 2015-09-30 2016-09-27 撮像素子、撮像装置、及び電子機器
WOPCT/JP2016/078496 2016-09-27

Publications (2)

Publication Number Publication Date
TW201728160A true TW201728160A (zh) 2017-08-01
TWI688273B TWI688273B (zh) 2020-03-11

Family

ID=58423856

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105131634A TWI688273B (zh) 2015-09-30 2016-09-30 攝影元件及攝影裝置

Country Status (6)

Country Link
US (1) US10742920B2 (zh)
EP (1) EP3358830B1 (zh)
JP (1) JP6690650B2 (zh)
CN (1) CN108141554B (zh)
TW (1) TWI688273B (zh)
WO (1) WO2017057381A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112218015B (zh) 2015-09-30 2024-02-23 株式会社尼康 摄像元件、摄像装置及电子设备
JP6877203B2 (ja) * 2017-03-24 2021-05-26 キヤノン株式会社 撮像装置および移動体

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW522453B (en) * 1999-09-17 2003-03-01 Semiconductor Energy Lab Display device
JP4349232B2 (ja) 2004-07-30 2009-10-21 ソニー株式会社 半導体モジュール及びｍｏｓ型固体撮像装置
EP1655840B1 (en) * 2004-11-08 2009-03-25 Sony Corporation Analog-to-digital conversion method, analog-to-digital converter, semiconductor device for detecting distribution of physical quantity, and electronic apparatus
JP5190185B2 (ja) * 2006-07-05 2013-04-24 パナソニック株式会社 固体撮像装置および撮像装置
JP4110193B1 (ja) * 2007-05-02 2008-07-02 キヤノン株式会社 固体撮像装置および撮像システム
US8063350B2 (en) * 2007-08-03 2011-11-22 Cognex Corporation Circuits and methods allowing for pixel array exposure pattern control
JP4951440B2 (ja) * 2007-08-10 2012-06-13 富士フイルム株式会社 撮像装置及び固体撮像素子の駆動方法
JP2012010008A (ja) * 2010-06-23 2012-01-12 Sony Corp 撮像素子及び撮像装置
JP5524028B2 (ja) * 2010-11-22 2014-06-18 株式会社東芝 固体撮像装置
JP5791338B2 (ja) * 2011-04-07 2015-10-07 キヤノン株式会社 固体撮像装置及びその駆動方法
JP5784377B2 (ja) * 2011-06-14 2015-09-24 オリンパス株式会社 Ａｄ変換回路および撮像装置
JP6083611B2 (ja) 2011-08-30 2017-02-22 パナソニックＩｐマネジメント株式会社 固体撮像装置及び撮像装置
TWI583195B (zh) * 2012-07-06 2017-05-11 新力股份有限公司 A solid-state imaging device and a solid-state imaging device, and an electronic device
JP2014120860A (ja) * 2012-12-14 2014-06-30 Sony Corp Ｄａ変換器、固体撮像素子およびその駆動方法、並びに電子機器
JP6384795B2 (ja) 2013-02-21 2018-09-05 パナソニックＩｐマネジメント株式会社 固体撮像装置
JP2015162705A (ja) * 2014-02-26 2015-09-07 ソニー株式会社 カレントミラー回路、制御方法、及び、イメージセンサ
TWI672952B (zh) * 2014-03-06 2019-09-21 日商新力股份有限公司 影像擷取器件、控制方法及影像擷取裝置
JP2015185855A (ja) * 2014-03-20 2015-10-22 株式会社東芝 固体撮像装置
JP6580069B2 (ja) * 2014-12-26 2019-09-25 キヤノン株式会社 撮像装置の駆動方法、撮像装置、撮像システム
KR102470223B1 (ko) * 2016-04-27 2022-11-23 주식회사 디비하이텍 이미지 센서 및 이미지 센서의 센싱 방법
JP2019050522A (ja) * 2017-09-11 2019-03-28 キヤノン株式会社 撮像装置

Also Published As

Publication number Publication date
EP3358830A1 (en) 2018-08-08
JP6690650B2 (ja) 2020-04-28
TWI688273B (zh) 2020-03-11
EP3358830A4 (en) 2019-09-04
US10742920B2 (en) 2020-08-11
WO2017057381A1 (ja) 2017-04-06
EP3358830B1 (en) 2020-11-25
CN108141554B (zh) 2021-02-09
CN108141554A (zh) 2018-06-08
JPWO2017057381A1 (ja) 2018-07-19
US20180288347A1 (en) 2018-10-04

Similar Documents

Publication Publication Date Title
JP5418073B2 (ja) Ｄａ変換器及び固体撮像装置
US7567280B2 (en) Solid-state imaging device, analogue-digital converting method in solid-state imaging device and imaging apparatus
JP3904111B2 (ja) 固体撮像装置及びその信号処理方法
JP5375277B2 (ja) 固体撮像装置、撮像装置、電子機器、ａｄ変換装置、ａｄ変換方法
US8072522B2 (en) Solid-state imaging device, imaging apparatus, and electronic apparatus
US8334492B2 (en) Solid-state imaging device, Imaging device, and semiconductor device
US9124834B2 (en) Solid-state image sensing device having signal holding circuits for holding image digital signals converted by analog-digital converters
JP6561315B2 (ja) 固体撮像装置
CN113259606B (zh) 用于使用双转换增益实现高动态范围图像的图像传感器
JP6053398B2 (ja) 撮像装置の駆動方法、撮像システムの駆動方法、撮像装置、撮像システム
US20190260955A1 (en) Pixel output level control device and cmos image sensor using the same
WO2010079808A1 (ja) 光電変換装置
TWI688273B (zh) 攝影元件及攝影裝置
JP2011114785A (ja) 固体撮像装置
JP7214622B2 (ja) 固体撮像装置、およびそれを用いるカメラシステム
TW201725900A (zh) 影像感測器及使用其的影像擷取裝置
WO2015186533A1 (ja) イメージセンサ、電子機器、ａｄ変換装置、及び、駆動方法
CN110418084B (zh) 比较装置和包括该比较装置的cmos图像传感器
JP5687556B2 (ja) 固体撮像装置
US9148603B2 (en) Offset injection in an analog-to-digital converter
US10797716B1 (en) Imaging systems having successive approximation register (SAR) analog-to-digital converters with reduced non-linearity
WO2011048725A1 (ja) 固体撮像装置、ａｄ変換方法及びａｄ変換器
JP2017050577A (ja) 固体撮像装置