JPWO2017057381A1 - 撮像素子、撮像装置、及び電子機器 - Google Patents
撮像素子、撮像装置、及び電子機器 Download PDFInfo
- Publication number
- JPWO2017057381A1 JPWO2017057381A1 JP2017543439A JP2017543439A JPWO2017057381A1 JP WO2017057381 A1 JPWO2017057381 A1 JP WO2017057381A1 JP 2017543439 A JP2017543439 A JP 2017543439A JP 2017543439 A JP2017543439 A JP 2017543439A JP WO2017057381 A1 JPWO2017057381 A1 JP WO2017057381A1
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- analog
- signal
- digital
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 21
- 238000006243 chemical reaction Methods 0.000 claims abstract description 89
- 230000015654 memory Effects 0.000 claims description 64
- 239000003990 capacitor Substances 0.000 description 67
- 238000010586 diagram Methods 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 11
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 7
- 230000003321 amplification Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 238000007599 discharging Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/56—Input signal compared with linear ramp
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/709—Circuitry for control of the power supply
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
第2の態様によると、電子機器は、複数の電子部品を有する電子回路と、第1電源回路からの電流に基づく第1電圧信号をデジタル信号に変換するアナログ/デジタル変換部と、前記アナログ/デジタル変換部によりデジタル信号に変換された前記第1電圧信号を記憶する第1記憶部と、を有する記憶回路と、前記第1記憶部に記憶された前記第1電圧信号により生成される電流を前記電子回路に供給する第1電流源と、を備える。
図1(A)は、第1の実施形態を示す電流源回路の構成図である。
記憶回路111は、コンデンサCb、A/D変換器13、メモリ14、D/A変換器15より構成される記憶部と、スイッチSW10〜14より構成される制御部を有する。記憶回路111は、基準電流源から出力される基準電流Icに基づく電圧を記憶部に記憶し、MOSトランジスタTr1より構成される電流源112のゲート端子に接続され、記憶した電圧を電流源112に供給する。
図3(A)は、電流源回路11を行列方向に複数配置した場合の回路例を示すもので、図1に示す電流源回路11の変形例である。図3(A)は、一列分の電流源回路11に対して、記憶回路111の一部を構成する1個のD/A変換器15を備えた構成である。なお、図1と同一箇所には同一の符号を附してその説明を省略する。
この例によれば、D/A変換器15を各電流源回路11に持つ必要がないため、電流源回路11の回路構成を簡略化できる。
図3(B)は、電流源回路11を行列方向に複数配置した場合の回路例を示すもので、図1に示す電流源回路11の変形例である。図3(B)は、一列分の電流源回路11に対して、1個のD/A変換器15と、一列分のメモリ14a、14b、・・を備えた構成である。なお、図1と同一箇所には同一の符号を附してその説明を省略する。
この例によれば、D/A変換器15及びメモリ14を各電流源回路11に持つ必要がないため、電流源回路11を簡略化できる。
図3(C)は、電流源回路11を行列方向に複数配置した場合の回路例を示すもので、図1に示す電流源回路11の変形例である。図3(C)は、一列分の電流源回路11に対して、1個のA/D変換器13と、一列分のメモリ14a、14b、・・、1個のD/A変換器15と、を備えた構成である。なお、図1と同一箇所には同一の符号を附してその説明を省略する。
この例によれば、A/D変換器13、D/A変換器15及びメモリ14を各電流源回路11に持つ必要がないため、電流源回路11の構成を簡略化できる。
図4は、第2の実施形態を示す回路構成図である。図1に示す第1の実施形態の電流源回路11と同一箇所には同一の符号を附してその説明を省略する。第2の実施形態ではメモリ14に記憶するデジタル値のビット数を必要最小限にするものである。
図5は、第3の実施形態を示す電流源回路の構成図である。
電流源回路11には、端子P1より基準電流Ic1が入力される。基準電流Ic1は、スイッチSW_P1を介してMOSトランジスタTr1のドレインに入力される。コンデンサCb1の一端は、MOSトランジスタTr1のゲート側に接続され、コンデンサCb1の他端は、MOSトランジスタTr1のソース端子と同電位の所定電圧端子に接続されている。MOSトランジスタTr1のドレイン側はスイッチSW_P0を介して画素回路12aへ接続される。また、MOSトランジスタTr1のドレイン側はスイッチSW_P2を介してゲート端子とコンデンサCb1の一端に接続される。画素回路12aより読み出される光電変換信号はスイッチSW_Sを介してコンデンサCaへ接続される。また、MOSトランジスタTr1のドレイン側はスイッチSW_P3を介してコンデンサCaへ接続される。画素回路12aは図2を用いて説明したとおりであり、図5では増幅トランジスタ123以外の構成は図示を省略した。MOSトランジスタTr1は、画素回路12aの電流源として機能し、コンデンサCb1は、電流源にバイアス電圧Vb1を供給し、本実施形態ではこのバイアス電圧Vb1をリフレッシュする。
図6に示すように、A/D変換器40用のコンパレータ30の電流源の初期設定の期間の前半において、スイッチSW_A1をONして、端子P2より基準電流Ic2をトランジスタTr2のドレインに供給し、SW_A2をONして、バイアス電圧Vb2をコンデンサCb2に保持する。また、この期間は、スイッチSW_A0をOFFに、スイッチSW_A5をONして、MOSトランジスタTr3からの電流源をコンパレータ30へ供給する。
図6に示すように、画素回路12aの電流源の初期設定の期間の前半において、スイッチSW_P1をONして、端子P1より基準電流Ic1をトランジスタTr1のドレインに供給し、SW_P2をONして、バイアス電圧Vb1をコンデンサCb1に保持する。
画素回路12aから光電変換信号を読み出す場合は、スイッチSW_SをONにする。画素回路12aから読み出した光電変換信号は、コンパレータ30とラッチ回路31で構成されるA/D変換器40によりデジタル値に変換し、デジタル値は端子P4より出力される。
スイッチSW_D8、SW_M2、SW_A4をONし、メモリ32に記憶されている電圧値Vb2を読み出す。これをデコーダ34でデコードする。デコーダ34の出力に応じてスイッチSW_D0〜SW_D7のいずれかをONする。スイッチSW_D0〜SW_D7の他端には、初期電圧Vb_max_Aからの差分の電圧が夫々印加されている。その結果、差分に応じた電圧がスイッチSW_A4を介してコンデンサCb2に印加され、バイアス電圧Vb2がリフレッシュされる。
スイッチSW_D9、SW_M4、SW_P4をONし、メモリ33に記憶されている電圧値Vb1を読み出す。これをデコーダ34でデコードする。デコーダ34の出力に応じてスイッチSW_D0〜SW_D7のいずれかをONする。スイッチSW_D0〜SW_D7の他端には、初期電圧Vb_max_Pからの差分の電圧が夫々印加されている。その結果、差分に応じた電圧がスイッチSW_P4を介してコンデンサCb1に印加され、バイアス電圧Vb1がリフレッシュされる。
図7は、画素チップ100の構成を示す図である。画素チップ100は半導体素子により1チップで構成される。
画素チップ100には、第1電流源回路50が、行方向に4個、列方向に4個配列された例で説明するが、配列個数は限定されない。各第1電流源回路50は、図1に図示した電流源回路11を用いて説明する。なお、各第1電流源回路50は、第1〜第4の実施形態で示した電流源回路11のいずれかであってもよい。第2電流源回路60は、行方向に4個配列される。この配列個数は、第1電流源回路50の列方向の配列個数と同数である。第2電流源回路60の詳細は後述する。
更に、画素チップ100には、基準電流源17が設けられ、基準電流Icが各第2電流源回路60の端子P21へ入力される。
まず、第2電流源回路60の一つを初期設定する。すなわち、基準電流源17より、基準電流Icが第2電流源回路60の端子P21へ入力され、第2電流源回路60のスイッチSW61、SW62がONされているので、コンデンサCb6にバイアス電圧Vb6が保持される。この初期設定を、行方向に4個配列されている第2電流源回路60毎に行う。4回の初期設定により、第2電流源回路60の初期設定が終了する。
また、本実施形態では、第1電流源回路50(電流源回路11)に、バイアス電圧VbをA/D変換して記憶し、この記憶した値をD/A変換してバイアス電圧Vbをリフレッシュする回路(以下、リフレッシュ回路と称する)を設けた。
(1)電流源回路11は、電子回路12の電流源112と、電流源112により電子回路12に供給される電流を生成するための信号を出力する出力回路111と、を備え、電流を生成するための信号は、デジタル信号により生成される。これにより、電子回路12に供給される電流を生成することができる。
(1)光電変換された電荷により生成された信号を信号線に読み出す読出回路と、第1電源回路からの電流に基づく第1電圧信号をデジタル信号に変換するアナログ/デジタル変換部と、上記アナログ/デジタル変換部によりデジタル信号に変換された上記第1電圧信号を記憶する第1記憶部と、を有する記憶回路と、上記第1記憶部に記憶された上記第1電圧信号により生成される電流を上記信号線に供給する第1電流源と、を備える撮像素子。
(2)(1)のような撮像素子において、上記第1電流源は、上記信号線に接続されるドレイン部と、上記第1記憶部及び上記ドレイン部に接続されるゲート部と、を有する第1トランジスタを含む。
(3)(1)又は(2)のような撮像素子において、上記記憶回路は、上記第1記憶部に記憶された上記第1電圧信号をアナログ信号に変換するデジタル/アナログ変換部を有し、
上記第1電流源は、上記デジタル/アナログ変換部によりアナログ信号に変換された上記第1電圧信号により生成される電流を上記信号線に供給する。
(4)(3)のような撮像素子において、上記アナログ/デジタル変換部は、上記読出回路により読み出された上記信号をデジタル信号に変換する。
(5)(3)又は(4)のような撮像素子において、上記アナログ/デジタル変換部は、上記第1電源回路とは異なる第2電源回路からの電流に基づく第2電圧信号をデジタル信号に変換し、上記記憶回路は、上記アナログ/デジタル変換部によりデジタル信号に変換された上記第2電圧信号を記憶する第2記憶部を有する。
(6)(5)のような撮像素子において、上記記憶回路は、上記第2記憶部に記憶された上記第2電圧信号により生成される電流を上記アナログ/デジタル変換部に供給する第2電流源を備える。
(7)(6)のような撮像素子において、上記デジタル/アナログ変換部は、上記第2記憶部に記憶された上記第2電圧信号をアナログ信号に変換し、上記第2電流源は、上記デジタル/アナログ変換部によりアナログ信号に変換された上記第2電圧信号により生成される電流を上記アナログ/デジタル変換部に供給する。
(8)(1)から(7)のような撮像素子を備えた撮像装置。
(9)複数の電子部品を有する電子回路と、第1電源回路からの電流に基づく第1電圧信号をデジタル信号に変換するアナログ/デジタル変換部と、上記アナログ/デジタル変換部によりデジタル信号に変換された上記第1電圧信号を記憶する第1記憶部と、を有する記憶回路と、上記第1記憶部に記憶された上記第1電圧信号により生成される電流を上記電子回路に供給する第1電流源と、を備える電子機器。
(10)(9)のような電子機器において、上記第1電流源は、上記電子回路に接続されるドレイン部と、上記第1記憶部及び上記ドレイン部に接続されるゲート部と、を有する第1トランジスタを含む。
(11)(9)又は(10)のような電子機器において、上記記憶回路は、上記第1記憶部に記憶された上記第1電圧信号をアナログ信号に変換するデジタル/アナログ変換部を有し、上記第1電流源は、上記デジタル/アナログ変換部によりアナログ信号に変換された上記第1電圧信号により生成される電流を上記電子回路に供給する。
(12)(11)のような電子機器において、上記アナログ/デジタル変換部は、上記第1電源回路とは異なる第2電源回路からの電流に基づく第2電圧信号をデジタル信号に変換し、上記記憶回路は、上記アナログ/デジタル変換部によりデジタル信号に変換された上記第2電圧信号を記憶する第2記憶部を有する。
(13)(12)のような電子機器において、上記記憶回路は、上記第2記憶部に記憶された上記第2電圧信号により生成される電流を上記アナログ/デジタル変換部に供給する第2電流源を備える。
(14)(13)のような電子機器において、上記デジタル/アナログ変換部は、上記第2記憶部に記憶された上記第2電圧信号をアナログ信号に変換し、上記第2電流源は、上記デジタル/アナログ変換部によりアナログ信号に変換された上記第2電圧信号により生成される電流を上記アナログ/デジタル変換部に供給する。
(15)(9)から(14)のような電子機器において、上記電子回路は、光電変換された電荷により生成される信号を読み出す読出回路である。
(1)電子回路の電流源と、上記電流源により上記電子回路に供給される電流を生成するための信号を出力する出力回路(記憶回路)と、を備え、上記信号は、デジタル信号により生成される電流源回路。
(2)(1)のような電流源回路において、上記出力回路は、基準電流源からの電流により生成されたアナログ信号をデジタル信号に変換するアナログ/デジタル変換回路を備え、 上記信号は、上記アナログ/デジタル変換回路で変換されたデジタル信号により生成される。
(3)(2)のような電流源回路において、上記アナログ/デジタル変換回路は、上記基準電流源からの電流により生成されたアナログ信号を入力する第1入力部と、上記第1入力部に入力されたアナログ信号と比較するために用いる基準信号を入力する第2入力部と、上記アナログ信号及び上記基準信号の比較結果を出力する出力部と、を含む比較回路を少なくとも有する。
(4)(2)又は(3)のような電流源回路において、上記出力回路は、上記アナログ/デジタル変換回路により変換された上記デジタル信号を記憶する記憶回路を備え、上記信号は、上記記憶回路に記憶された上記デジタル信号により生成される。
(5)(4)のような電流源回路において、上記出力回路は、上記記憶回路に記憶された上記デジタル信号をアナログ信号に変換するデジタル/アナログ変換回路を備え、上記信号は、上記デジタル/アナログ変換回路により変換されたアナログ信号により生成される。
(6)(2)から(5)のような電流源回路において、上記電子回路は、光を電荷に変換する光電変換部と、上記光電変換部により光電変換された電荷により生成された光電変換信号を信号線に読み出す読出回路と、を有し、上記アナログ/デジタル変換回路は、上記読出回路により上記信号線に読み出された上記光電変換信号をデジタル信号に変換する。
(7)(1)のような電流源回路において、上記出力回路は、デジタル信号をアナログ信号に変換するデジタル/アナログ変換回路を備え、上記信号は、上記デジタル/アナログ変換回路により変換されたアナログ信号により生成される。
(8)(7)のような電流源回路において、上記電子回路は、光を電荷に変換する光電変換部と、上記光電変換部により光電変換された電荷により生成された光電変換信号を信号線に読み出す読出回路と、を有する。
(9)(7)又は(8)のような電流源回路において、上記電子回路は、アナログ信号をデジタル信号に変換するアナログ/デジタル変換回路を構成する比較回路である。
(10)(1)のような電流源回路において、上記出力回路は、基準電流源からの電流により生成された信号を記憶する記憶回路を備え、上記信号は、上記記憶回路に記憶された上記基準電流源からの電流により生成された信号により生成される。
(11)(10)のような電流源回路において、上記出力回路は、上記記憶回路に記憶された上記基準電流源からの電流により生成された信号をアナログ信号に変換するデジタル/アナログ変換回路を備え、上記信号は、上記デジタル/アナログ変換回路により変換されたアナログ信号により生成される。
(12)(10)又は(11)のような電流源回路において、上記電子回路は、光を電荷に変換する光電変換部と、上記光電変換部により光電変換された電荷により生成された光電変換信号を信号線に読み出す読出回路と、を有する。
(13)(10)から(12)のような電流源回路において、上記電子回路は、アナログ信号をデジタル信号に変換するアナログ/デジタル変換回路を構成する比較回路である。
(14)(1)から(13)のような電流源回路において、上記電子回路は、行列に複数配置されたアレイを構成し、上記電流源は、複数の上記電子回路それぞれに備えられる。
(15)電子回路の電流源に接続される記憶回路であって、上記電子回路に電流を供給させるために用いるデジタル信号を記憶する記憶部と、上記記憶部に記憶された上記デジタル信号により生成された信号を上記電流源に出力する出力部と、を備える記憶回路。
(16)(15)のような記憶回路において、基準電流源からの電流により生成された信号をデジタル信号に変換するアナログ/デジタル変換部を備え、上記記憶部は、上記アナログ/デジタル変換部により変換された上記デジタル信号を記憶する。
(17)(16)のような記憶回路において、上記アナログ/デジタル変換部は、上記基準電流源からの電流により生成された信号を入力する第1入力部と、上記第1入力部に入力された上記基準電流源からの電流により生成された信号と比較するために用いる基準信号を入力する第2入力部と、上記基準電流源からの電流により生成された信号と、上記基準信号と、の比較結果を出力する出力部と、を含む比較回路を有する。
(18)(16)又は(17)のような記憶回路において、上記記憶部に記憶された上記デジタル信号をアナログ信号に変換するデジタル/アナログ変換部を備え、上記出力部は、上記デジタル/アナログ変換部により変換されたアナログ信号により生成された信号を上記電流源に出力する。
(19)(16)から(18)のような記憶回路において、上記電子回路は、光を電荷に変換する光電変換部と、上記光電変換部により光電変換された電荷により生成された光電変換信号を信号線に読み出す読出回路と、を有し、上記アナログ/デジタル変換部は、上記読出回路により上記信号線に読み出された上記光電変換信号をデジタル信号に変換する。
(20)(15)のような記憶回路において、上記記憶部に記憶された上記デジタル信号をアナログ信号に変換するデジタル/アナログ変換部を備え、上記出力部は、上記デジタル/アナログ変換部により変換された上記アナログ信号により生成された信号を上記電流源に出力する。
(21)(20)のような記憶回路において、上記電子回路は、光を電荷に変換する光電変換部と、上記光電変換部により光電変換された電荷により生成された画素信号を信号線に読み出す読出回路と、を有し、上記電流源は、上記信号線に電流を供給する。
日本国特許出願2015年第195282号(2015年9月30日出願)
Ic0 基準電流
Cb コンデンサ
Vb バイアス電圧
Tr1 MOSトランジスタ
12 回路(電子回路)
13、40 A/D変換器
14、32、33 メモリ
15 D/A変換器18 減算器
19 加算器
12a 画素回路
20 コンパレータ
21 ラッチ回路
23、34 デコーダ
24、35 バイアス電圧源
50 第1電流源回路
60 第2電流源回路
70 第3電流源回路
111 出力回路
112 電流源
113 読出回路
100、200 画素チップ
300 回路チップ
Claims (15)
- 光電変換された電荷により生成された信号を信号線に読み出す読出回路と、
第1電源回路からの電流に基づく第1電圧信号をデジタル信号に変換するアナログ/デジタル変換部と、前記アナログ/デジタル変換部によりデジタル信号に変換された前記第1電圧信号を記憶する第1記憶部と、を有する記憶回路と、
前記第1記憶部に記憶された前記第1電圧信号により生成される電流を前記信号線に供給する第1電流源と、
を備える撮像素子。 - 前記第1電流源は、前記信号線に接続されるドレイン部と、前記第1記憶部及び前記ドレイン部に接続されるゲート部と、を有する第1トランジスタを含む請求項1に記載の撮像素子。
- 前記記憶回路は、前記第1記憶部に記憶された前記第1電圧信号をアナログ信号に変換するデジタル/アナログ変換部を有し、
前記第1電流源は、前記デジタル/アナログ変換部によりアナログ信号に変換された前記第1電圧信号により生成される電流を前記信号線に供給する請求項1又は請求項2に記載の撮像素子。 - 前記アナログ/デジタル変換部は、前記読出回路により読み出された前記信号をデジタル信号に変換する請求項3に記載の撮像素子。
- 前記アナログ/デジタル変換部は、前記第1電源回路とは異なる第2電源回路からの電流に基づく第2電圧信号をデジタル信号に変換し、
前記記憶回路は、前記アナログ/デジタル変換部によりデジタル信号に変換された前記第2電圧信号を記憶する第2記憶部を有する請求項3又は請求項4に記載の撮像素子。 - 前記記憶回路は、前記第2記憶部に記憶された前記第2電圧信号により生成される電流を前記アナログ/デジタル変換部に供給する第2電流源を備える請求項5に記載の撮像素子。
- 前記デジタル/アナログ変換部は、前記第2記憶部に記憶された前記第2電圧信号をアナログ信号に変換し、
前記第2電流源は、前記デジタル/アナログ変換部によりアナログ信号に変換された前記第2電圧信号により生成される電流を前記アナログ/デジタル変換部に供給する請求項6に記載の撮像素子。 - 請求項1から請求項7のいずれか一項に記載の撮像素子を備えた撮像装置。
- 複数の電子部品を有する電子回路と、
第1電源回路からの電流に基づく第1電圧信号をデジタル信号に変換するアナログ/デジタル変換部と、前記アナログ/デジタル変換部によりデジタル信号に変換された前記第1電圧信号を記憶する第1記憶部と、を有する記憶回路と、
前記第1記憶部に記憶された前記第1電圧信号により生成される電流を前記電子回路に供給する第1電流源と、
を備える電子機器。 - 前記第1電流源は、前記電子回路に接続されるドレイン部と、前記第1記憶部及び前記ドレイン部に接続されるゲート部と、を有する第1トランジスタを含む請求項9に記載の電子機器。
- 前記記憶回路は、前記第1記憶部に記憶された前記第1電圧信号をアナログ信号に変換するデジタル/アナログ変換部を有し、
前記第1電流源は、前記デジタル/アナログ変換部によりアナログ信号に変換された前記第1電圧信号により生成される電流を前記電子回路に供給する請求項9又は請求項10に記載の電子機器。 - 前記アナログ/デジタル変換部は、前記第1電源回路とは異なる第2電源回路からの電流に基づく第2電圧信号をデジタル信号に変換し、
前記記憶回路は、前記アナログ/デジタル変換部によりデジタル信号に変換された前記第2電圧信号を記憶する第2記憶部を有する請求項11に記載の電子機器。 - 前記記憶回路は、前記第2記憶部に記憶された前記第2電圧信号により生成される電流を前記アナログ/デジタル変換部に供給する第2電流源を備える請求項12に記載の電子機器。
- 前記デジタル/アナログ変換部は、前記第2記憶部に記憶された前記第2電圧信号をアナログ信号に変換し、
前記第2電流源は、前記デジタル/アナログ変換部によりアナログ信号に変換された前記第2電圧信号により生成される電流を前記アナログ/デジタル変換部に供給する請求項13に記載の電子機器。 - 前記電子回路は、光電変換された電荷により生成される信号を読み出す読出回路である請求項9から請求項14のいずれか一項に記載の電子機器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015195282 | 2015-09-30 | ||
JP2015195282 | 2015-09-30 | ||
PCT/JP2016/078496 WO2017057381A1 (ja) | 2015-09-30 | 2016-09-27 | 撮像素子、撮像装置、及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2017057381A1 true JPWO2017057381A1 (ja) | 2018-07-19 |
JP6690650B2 JP6690650B2 (ja) | 2020-04-28 |
Family
ID=58423856
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017543439A Active JP6690650B2 (ja) | 2015-09-30 | 2016-09-27 | 撮像素子、撮像装置、及び電子機器 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10742920B2 (ja) |
EP (1) | EP3358830B1 (ja) |
JP (1) | JP6690650B2 (ja) |
CN (1) | CN108141554B (ja) |
TW (1) | TWI688273B (ja) |
WO (1) | WO2017057381A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108141553B (zh) | 2015-09-30 | 2020-10-30 | 株式会社尼康 | 摄像元件、摄像装置及电子设备 |
JP6877203B2 (ja) * | 2017-03-24 | 2021-05-26 | キヤノン株式会社 | 撮像装置および移動体 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006049361A (ja) * | 2004-07-30 | 2006-02-16 | Sony Corp | 半導体モジュール及びmos型固体撮像装置 |
JP2008278379A (ja) * | 2007-05-02 | 2008-11-13 | Canon Inc | 固体撮像装置および撮像システム |
JP2012010008A (ja) * | 2010-06-23 | 2012-01-12 | Sony Corp | 撮像素子及び撮像装置 |
JP2012222563A (ja) * | 2011-04-07 | 2012-11-12 | Canon Inc | 固体撮像装置及びその駆動方法 |
WO2014129118A1 (ja) * | 2013-02-21 | 2014-08-28 | パナソニック株式会社 | 固体撮像装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW522453B (en) * | 1999-09-17 | 2003-03-01 | Semiconductor Energy Lab | Display device |
US7315273B2 (en) * | 2004-11-08 | 2008-01-01 | Sony Corporation | Analog-to-digital conversion method, analog-to-digital converter, semiconductor device for detecting distribution of physical quantity, and electronic apparatus |
JP5190185B2 (ja) * | 2006-07-05 | 2013-04-24 | パナソニック株式会社 | 固体撮像装置および撮像装置 |
US8063350B2 (en) * | 2007-08-03 | 2011-11-22 | Cognex Corporation | Circuits and methods allowing for pixel array exposure pattern control |
JP4951440B2 (ja) * | 2007-08-10 | 2012-06-13 | 富士フイルム株式会社 | 撮像装置及び固体撮像素子の駆動方法 |
JP5524028B2 (ja) * | 2010-11-22 | 2014-06-18 | 株式会社東芝 | 固体撮像装置 |
JP5784377B2 (ja) * | 2011-06-14 | 2015-09-24 | オリンパス株式会社 | Ad変換回路および撮像装置 |
WO2013031097A1 (ja) | 2011-08-30 | 2013-03-07 | パナソニック株式会社 | 固体撮像装置及び撮像装置 |
TWI583195B (zh) * | 2012-07-06 | 2017-05-11 | 新力股份有限公司 | A solid-state imaging device and a solid-state imaging device, and an electronic device |
JP2014120860A (ja) * | 2012-12-14 | 2014-06-30 | Sony Corp | Da変換器、固体撮像素子およびその駆動方法、並びに電子機器 |
JP2015162705A (ja) * | 2014-02-26 | 2015-09-07 | ソニー株式会社 | カレントミラー回路、制御方法、及び、イメージセンサ |
TWI672952B (zh) * | 2014-03-06 | 2019-09-21 | 日商新力股份有限公司 | 影像擷取器件、控制方法及影像擷取裝置 |
JP2015185855A (ja) * | 2014-03-20 | 2015-10-22 | 株式会社東芝 | 固体撮像装置 |
WO2016103478A1 (ja) * | 2014-12-26 | 2016-06-30 | キヤノン株式会社 | 撮像装置の駆動方法、撮像装置、撮像システム |
KR102470223B1 (ko) * | 2016-04-27 | 2022-11-23 | 주식회사 디비하이텍 | 이미지 센서 및 이미지 센서의 센싱 방법 |
JP2019050522A (ja) * | 2017-09-11 | 2019-03-28 | キヤノン株式会社 | 撮像装置 |
-
2016
- 2016-09-27 WO PCT/JP2016/078496 patent/WO2017057381A1/ja active Application Filing
- 2016-09-27 EP EP16851552.6A patent/EP3358830B1/en active Active
- 2016-09-27 CN CN201680057103.9A patent/CN108141554B/zh active Active
- 2016-09-27 JP JP2017543439A patent/JP6690650B2/ja active Active
- 2016-09-27 US US15/764,003 patent/US10742920B2/en active Active
- 2016-09-30 TW TW105131634A patent/TWI688273B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006049361A (ja) * | 2004-07-30 | 2006-02-16 | Sony Corp | 半導体モジュール及びmos型固体撮像装置 |
JP2008278379A (ja) * | 2007-05-02 | 2008-11-13 | Canon Inc | 固体撮像装置および撮像システム |
JP2012010008A (ja) * | 2010-06-23 | 2012-01-12 | Sony Corp | 撮像素子及び撮像装置 |
JP2012222563A (ja) * | 2011-04-07 | 2012-11-12 | Canon Inc | 固体撮像装置及びその駆動方法 |
WO2014129118A1 (ja) * | 2013-02-21 | 2014-08-28 | パナソニック株式会社 | 固体撮像装置 |
Also Published As
Publication number | Publication date |
---|---|
US20180288347A1 (en) | 2018-10-04 |
CN108141554B (zh) | 2021-02-09 |
TWI688273B (zh) | 2020-03-11 |
EP3358830A4 (en) | 2019-09-04 |
TW201728160A (zh) | 2017-08-01 |
WO2017057381A1 (ja) | 2017-04-06 |
EP3358830B1 (en) | 2020-11-25 |
EP3358830A1 (en) | 2018-08-08 |
US10742920B2 (en) | 2020-08-11 |
CN108141554A (zh) | 2018-06-08 |
JP6690650B2 (ja) | 2020-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7567280B2 (en) | Solid-state imaging device, analogue-digital converting method in solid-state imaging device and imaging apparatus | |
US7973695B2 (en) | Electronic apparatus, AD converter, and AD conversion method | |
JP5418073B2 (ja) | Da変換器及び固体撮像装置 | |
EP2579461B1 (en) | Ramp signal output circuit, analog-to-digital conversion circuit, imaging device, method for driving ramp signal output circuit, method for driving analog-to-digital conversion circuit, and method for driving imaging device | |
JP6478467B2 (ja) | 撮像装置、撮像装置の駆動方法、撮像システム | |
US8334492B2 (en) | Solid-state imaging device, Imaging device, and semiconductor device | |
US10224355B2 (en) | Comparator for low-banding noise and CMOS image sensor including the same | |
JP6561315B2 (ja) | 固体撮像装置 | |
CN113259606B (zh) | 用于使用双转换增益实现高动态范围图像的图像传感器 | |
US10574917B2 (en) | Pixel output level control device and CMOS image sensor using the same | |
JP6053398B2 (ja) | 撮像装置の駆動方法、撮像システムの駆動方法、撮像装置、撮像システム | |
JP6690650B2 (ja) | 撮像素子、撮像装置、及び電子機器 | |
CN107534748B (zh) | 固态成像装置和固态成像装置的驱动方法 | |
JP7214622B2 (ja) | 固体撮像装置、およびそれを用いるカメラシステム | |
US10757356B2 (en) | Comparison device and CMOS image sensor including the same | |
JP6053333B2 (ja) | 撮像装置、撮像システム、撮像装置の駆動方法 | |
JP2006197426A (ja) | 固体撮像装置および半導体装置 | |
JP2015053708A (ja) | 電子機器、ad変換装置、ad変換方法 | |
WO2011048725A1 (ja) | 固体撮像装置、ad変換方法及びad変換器 | |
JP2017055370A (ja) | 固体撮像装置 | |
JP2023002407A (ja) | 固体撮像装置 | |
CN117412192A (zh) | 比较器、包括比较器的图像传感器及其操作方法 | |
JP2017050577A (ja) | 固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190604 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190802 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191002 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200310 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200323 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6690650 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |