JP7467401B2 - 光電変換装置 - Google Patents

光電変換装置 Download PDF

Info

Publication number
JP7467401B2
JP7467401B2 JP2021154432A JP2021154432A JP7467401B2 JP 7467401 B2 JP7467401 B2 JP 7467401B2 JP 2021154432 A JP2021154432 A JP 2021154432A JP 2021154432 A JP2021154432 A JP 2021154432A JP 7467401 B2 JP7467401 B2 JP 7467401B2
Authority
JP
Japan
Prior art keywords
semiconductor region
photoelectric conversion
conversion device
wiring
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021154432A
Other languages
English (en)
Other versions
JP2023045838A (ja
Inventor
和浩 森本
旬史 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2021154432A priority Critical patent/JP7467401B2/ja
Priority to KR1020220115539A priority patent/KR20230042641A/ko
Priority to TW111134925A priority patent/TW202315105A/zh
Priority to US17/932,952 priority patent/US20230097091A1/en
Priority to GB2213740.0A priority patent/GB2613061A/en
Priority to DE102022124035.5A priority patent/DE102022124035A1/de
Priority to CN202211156768.9A priority patent/CN115911068A/zh
Publication of JP2023045838A publication Critical patent/JP2023045838A/ja
Priority to JP2024060382A priority patent/JP2024083450A/ja
Application granted granted Critical
Publication of JP7467401B2 publication Critical patent/JP7467401B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02027—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier for devices working in avalanche mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H04N25/773—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters comprising photon counting circuits, e.g. single photon detection [SPD] or single photon avalanche diodes [SPAD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、光電変換装置及び光電変換システムに関するものである。
配線層に反射板を設け、半導体基板を透過した入射光を反射させることにより、光電変換素子内における入射光の光路長を長くして量子変換効率を向上させる光電変換装置がある。特許文献１には、アノード配線を反射板として用いる単一光子アバランシェダイオード（ＳＰＡＤ）について記載されている。同様に、特許文献２には、延伸したアノード配線を有する単一光子アバランシェダイオード（ＳＰＡＤ）について記載されている。
米国特許出願公開第２０２０／０２８６９４６号明細書 米国特許出願公開第２０１９／０１８１１７７号明細書
特許文献１に記載の構造において、ガードリング領域の直上にカソード配線があるため、カソード領域付近にホットキャリアがトラップされることにより、強電界領域周辺のポテンシャルが変化し、降伏電圧が経時的に変化するという課題があった。また、特許文献２に記載の構造において、ガードリング領域直上のアノード配線によりカソード領域端部に電界が集中し、ＤＣＲ（Ｄａｒｋ Ｃｏｕｎｔ Ｒａｔｅ）が大きくなる懸念があった。
本発明は上記課題を鑑みてなされたものであり、ＤＣＲを抑制しながらホットキャリアの半導体基板界面への注入による降伏電圧の経時変化を低減することを目的とするものである。
本発明の一つの側面は、第１の面と、前記第１の面に対向する第２の面と、を有する半導体層に配されたアバランシェダイオードを有する光電変換装置であって、前記アバランシェダイオードは、第１の深さに配された第１の導電型の第１の半導体領域と、前記第１の深さよりも前記第２の面に対して深い第２の深さに配された第２の導電型の第２の半導体領域と、前記第２の面からの平面視において、前記第１の半導体領域の端部に接して設けられた第３の半導体領域と、前記第１の半導体領域に接続された第１の配線部と、前記第２の半導体領域に接続された第２の配線部と、を有し、前記第２の面からの平面視において、前記第２の配線部のうち、前記第１の配線部に対向する絶縁膜との境界部の少なくとも一部が、前記第３の半導体領域に重なり、前記第１の半導体領域に重ならないことを特徴とする光電変換装置。
本発明の別の側面は第１の面と、前記第１の面に対向する第２の面と、を有する半導体層に配された複数のアバランシェダイオードを有する光電変換装置であって、前記アバランシェダイオードは、第１の深さに配された第１の導電型の第１の半導体領域と、前記第１の深さよりも前記第２の面に対して深い第２の深さに配された第２の導電型の第２の半導体領域と、前記第２の面からの平面視において、前記第１の半導体領域の端部に接して設けられた第３の半導体領域と、前記第１の半導体領域に接続された第１の配線部と、前記第２の半導体領域に接続された第２の配線部と、を有し、前記第２の面からの平面視において、前記第１の配線部と前記第２の配線部との対向する絶縁膜との境界部の間を等距離に内分する線の少なくとも一部が、前記第３の半導体領域に重なり、前記第１の半導体領域に重ならないことを特徴とする光電変換装置。
本発明のさらに別の側面は第１の面と、前記第１の面に対向する第２の面と、を有する半導体層に配されたアバランシェダイオードを有する光電変換装置であって、前記アバランシェダイオードは、第１の深さに配された第１の導電型の第１の半導体領域と、前記第１の半導体領域と、前記第１の深さよりも前記第２の面に対して深い第２の深さに配された第２の導電型の第２の半導体領域との間に形成されるアバランシェ増倍領域と、前記第２の面からの平面視で前記アバランシェ増倍領域を囲む電界緩和領域と、前記第１の半導体領域に接続された第１の配線部と、前記第２の半導体領域に接続された第２の配線部と、を有し、前記第２の面からの平面視において、前記第２の配線部のうち前記第１の配線部に対向する絶縁膜との境界部の少なくとも一部が、前記電界緩和領域に重なることを特徴とする光電変換装置。
本発明のさらに別の側面は第１の面と、前記第１の面に対向する第２の面と、を有する半導体層に配されたアバランシェダイオードを有する光電変換装置であって、前記アバランシェダイオードは、第１の深さに配された第１の導電型の第１の半導体領域と、前記第１の半導体領域と、前記第１の深さよりも前記第２の面に対して深い第２の深さに配された第２の導電型の第２の半導体領域との間に形成されるアバランシェ増倍領域と、前記第２の面からの平面視で前記アバランシェ増倍領域を囲む電界緩和領域と、前記第１の半導体領域に接続された第１の配線部と、前記第２の半導体領域に接続された第２の配線部と、を有し、前記第２の面からの平面視において、前記第１の配線部と前記第２の配線部との対向する絶縁膜との境界部の間を等距離に内分する線の少なくとも一部が、前記電界緩和領域に重なることを特徴とする光電変換装置。
本発明によれば、ＤＣＲを抑制しながらホットキャリアの半導体基板界面への注入による降伏電圧の経時変化を低減することができる。
実施形態にかかる光電変換装置の概略図である。 実施形態にかかる光電変換装置のＰＤ基板の概略図である。 実施形態にかかる光電変換装置の回路基板の概略図である。 実施形態にかかる光電変換装置の画素回路の構成例である。 実施形態にかかる光電変換装置の画素回路の駆動を示す模式図である。 第１の実施形態にかかる光電変換素子の断面図である。 第１の実施形態にかかる光電変換素子の平面図である。 第１の実施形態にかかる光電変換素子のポテンシャル図である。 第１の実施形態にかかる光電変換素子の比較例である。 第１の実施形態にかかる光電変換素子のポテンシャル図である。 第２の実施形態にかかる光電変換素子の断面図である。 第２の実施形態にかかる光電変換素子の平面図である。 第２の実施形態の変形例にかかる光電変換素子の断面図である。 第３の実施形態にかかる光電変換素子の断面図である。 第３の実施形態にかかる光電変換装置の平面図である。 第４の実施形態にかかる光電変換素子の断面図である。 第４の実施形態にかかる光電変換素子の平面図である。 第５の実施形態にかかる光電変換素子の断面図である。 第５の実施形態にかかる光電変換素子の平面図である。 第６の実施形態にかかる光電変換システムの機能ブロック図である。 第７の実施形態にかかる光電変換システムの機能ブロック図である。 第８の実施形態にかかる光電変換システムの機能ブロック図である。 第９の実施形態にかかる光電変換システムの機能ブロック図である。 第１０の実施形態にかかる光電変換システムの機能ブロック図である。
以下に示す形態は、本発明の技術思想を具体化するためのものであって、本発明を限定するものではない。各図面が示す部材の大きさや位置関係は、説明を明確にするために誇張していることがある。以下の説明において、同一の構成については同一の番号を付して説明を省略することがある。
以下、図面に基づいて本発明の実施の形態を詳細に説明する。なお、以下の説明では、必要に応じて特定の方向や位置を示す用語（例えば、「上」、「下」、「右」、「左」及び、それらの用語を含む別の用語）を用いる。それらの用語の使用は図面を参照した実施形態の理解を容易にするためであって、それらの用語の意味によって本発明の技術的範囲が限定されるものではない。
本明細書において、平面視とは、半導体層の光入射面に対して垂直な方向から視ることである。また、断面視とは、半導体層の光入射面と垂直な方向における面をいう。なお、微視的に見て半導体層の光入射面が粗面である場合は、巨視的に見たときの半導体層の光入射面を基準として平面視を定義する。
以下の説明において、アバランシェフォトダイオード（ＡＰＤ）のアノードを固定電位とし、カソード側から信号を取り出している。したがって、信号電荷と同じ極性の電荷を多数キャリアとする第１導電型の半導体領域とはＮ型半導体領域であり、信号電荷と異なる極性の電荷を多数キャリアとする第２導電型の半導体領域とはＰ型半導体領域である。なお、ＡＰＤのカソードを固定電位とし、アノード側から信号を取り出す場合でも本発明は成立する。この場合は、信号電荷と同じ極性の電荷を多数キャリアとする第１導電型の半導体領域はＰ型半導体領域であり、信号電荷と異なる極性の電荷を多数キャリアとする第２導電型の半導体領域とはＮ型半導体領域である。以下では、ＡＰＤの一方のノードを固定電位とする場合について説明するが、両方のノードの電位が変動してもよい。
本明細書において、単に「不純物濃度」という用語が使われた場合、逆導電型の不純物によって補償された分を差し引いた正味の不純物濃度を意味している。つまり、「不純物濃度」とは、ＮＥＴドーピング濃度を指す。Ｐ型の添加不純物濃度がＮ型の添加不純物濃度より高い領域はＰ型半導体領域である。反対に、Ｎ型の添加不純物濃度がＰ型の添加不純物濃度より高い領域はＮ型半導体領域である。
本発明に係る光電変換装置及びその駆動方法の各実施形態に共通する構成について、図１から図５を用いて説明する。
図１は、本発明の実施形態に係る積層型の光電変換装置１００の構成を示す図である。光電変換装置１００は、センサ基板１１と、回路基板２１の２つの基板が積層され、且つ電気的に接続されることにより構成される。センサ基板１１は、後述する光電変換素子１０２を有する第１半導体層と、第１配線構造と、を有する。回路基板２１は、後述する信号処理部１０３等の回路を有する第２半導体層と、第２配線構造と、を有する。光電変換装置１００は、第２半導体層、第２配線構造、第１配線構造、第１半導体層の順に積層して構成される。各実施形態に記載の光電変換装置は、第１の面から光が入射し、第２の面に回路基板が配される、裏面照射型の光電変換装置である。
以下では、センサ基板１１と回路基板２１とは、ダイシングされたチップで説明するが、チップに限定されない。例えば、各基板はウエハであってもよい。また、各基板はウエハ状態で積層した後にダイシングされていてもよいし、チップ化した後にチップを積層して接合してもよい。
センサ基板１１には、画素領域１２が配され、回路基板２１には、画素領域１２で検出された信号を処理する回路領域２２が配される。
図２は、センサ基板１１の配置例を示す図である。アバランシェフォトダイオード（以下、ＡＰＤ）を含む光電変換素子１０２を有する画素１０１が平面視で二次元アレイ状に配列され、画素領域１２を形成する。
画素１０１は、典型的には、画像を形成するための画素であるが、ＴＯＦ（Ｔｉｍｅ ｏｆ Ｆｌｉｇｈｔ）に用いる場合には、必ずしも画像を形成しなくてもよい。すなわち、画素１０１は、光が到達した時刻と光量を測定するための画素であってもよい。
図３は、回路基板２１の構成図である。図２の光電変換素子１０２で光電変換された電荷を処理する信号処理部１０３、読み出し回路１１２、制御パルス生成部１１５、水平走査回路部１１１、信号線１１３、垂直走査回路部１１０を有している。
図２の光電変換素子１０２と、図３の信号処理部１０３は、画素毎に設けられた接続配線を介して電気的に接続される。
垂直走査回路部１１０は、制御パルス生成部１１５から供給された制御パルスを受け、各画素に制御パルスを供給する。垂直走査回路部１１０にはシフトレジスタやアドレスデコーダといった論理回路が用いられる。
画素の光電変換素子１０２から出力された信号は、信号処理部１０３で処理される。信号処理部１０３は、カウンタやメモリなどが設けられており、メモリにはデジタル値が保持される。
水平走査回路部１１１は、デジタル信号が保持された各画素のメモリから信号を読み出すために、各列を順次選択する制御パルスを信号処理部１０３に入力する。
信号線１１３には、選択されている列について、垂直走査回路部１１０により選択された画素の信号処理部１０３から信号が出力される。
信号線１１３に出力された信号は、出力回路１１４を介して、光電変換装置１００の外部の記録部または信号処理部に出力する。
図２において、画素領域における光電変換素子の配列は１次元状に配されていてもよい。また、画素が１つでもあっても本発明の効果を得ることは可能であり、画素が１つの場合も本発明に含まれる。信号処理部の機能は、必ずしも全ての光電変換素子に１つずつ設けられる必要はなく、例えば、複数の光電変換素子によって１つの信号処理部が共有され、順次信号処理が行われてもよい。
図２および図３に示すように、平面視で画素領域１２に重なる領域に、複数の信号処理部１０３が配される。そして、平面視で、センサ基板１１の端と画素領域１２の端との間に重なるように、垂直走査回路部１１０、水平走査回路部１１１、列回路１１２、出力回路１１４、制御パルス生成部１１５が配される。言い換えると、センサ基板１１は、画素領域１２と画素領域１２の周りに配された非画素領域とを有し、平面視で非画素領域に重なる領域に、垂直走査回路部１１０、水平走査回路部１１１、列回路１１２、出力回路１１４、制御パルス生成部１１５が配される。
図４は、図２及び図３の等価回路を含むブロック図の一例である。
図２において、ＡＰＤ２０１を有する光電変換素子１０２は、センサ基板１１に設けられており、その他の部材は、回路基板２１に設けられている。
ＡＰＤ２０１は、光電変換により入射光に応じた電荷対を生成する。ＡＰＤ２０１のアノードには、電圧ＶＬ（第１電圧）が供給される。また、ＡＰＤ２０１のカソードには、アノードに供給される電圧ＶＬよりも高い電圧ＶＨ（第２電圧）が供給される。アノードとカソードには、ＡＰＤ２０１がアバランシェ増倍動作をするような逆バイアス電圧が供給される。このような電圧を供給した状態とすることで、入射光によって生じた電荷がアバランシェ増倍を起こし、アバランシェ電流が発生する。
尚、逆バイアスの電圧が供給される場合において、アノードおよびカソードの電位差が降伏電圧より大きいな電位差で動作させるガイガーモードと、アノードおよびカソードの電位差が降伏電圧近傍、もしくはそれ以下の電圧差で動作させるリニアモードがある。
ガイガーモードで動作させるＡＰＤをＳＰＡＤと呼ぶ。例えば、電圧ＶＬ（第１電圧）は、－３０Ｖ、電圧ＶＨ（第２電圧）は、１Ｖである。ＡＰＤ２０１は、リニアモードで動作させてもよいし、ガイガーモードで動作させてもよい。ＳＰＡＤの場合はリニアモードのＡＰＤに比べて電位差が大きくなり耐圧の効果が顕著となるため、ＳＰＡＤであることが好ましい。
クエンチ素子２０２は、電圧ＶＨを供給する電源とＡＰＤ２０１に接続される。クエンチ素子２０２は、アバランシェ増倍による信号増倍時に負荷回路（クエンチ回路）として機能し、ＡＰＤ２０１に供給する電圧を抑制して、アバランシェ増倍を抑制する働きを持つ（クエンチ動作）。また、クエンチ素子２０２は、クエンチ動作で電圧降下した分の電流を流すことにより、ＡＰＤ２０１に供給する電圧を電圧ＶＨへと戻す働きを持つ（リチャージ動作）。
信号処理部１０３は、波形整形部２１０、カウンタ回路２１１、選択回路２１２を有する。本明細書において、信号処理部１０３は、波形整形部２１０、カウンタ回路２１１、選択回路２１２のいずれかを有していればよい。
波形整形部２１０は、光子検出時に得られるＡＰＤ２０１のカソードの電位変化を整形して、パルス信号を出力する。波形整形部２１０としては、例えば、インバータ回路が用いられる。図４では、波形整形部２１０としてインバータを一つ用いた例を示したが、複数のインバータを直列接続した回路を用いてもよいし、波形整形効果があるその他の回路を用いてもよい。
カウンタ回路２１１は、波形整形部２１０から出力されたパルス信号をカウントし、カウント値を保持する。また、駆動線２１３を介して制御パルスｐＲＥＳが供給されたとき、カウンタ回路２１１に保持された信号がリセットされる。
選択回路２１２には、図３の垂直走査回路部１１０から、図４の駆動線２１４（図３では不図示）を介して制御パルスｐＳＥＬが供給され、カウンタ回路２１１と信号線１１３との電気的な接続、非接続を切り替える。選択回路２１２には、例えば、信号を出力するためのバッファ回路などを含む。
クエンチ素子２０２とＡＰＤ２０１との間や、光電変換素子１０２と信号処理部１０３との間にトランジスタ等のスイッチを配して、電気的な接続を切り替えてもよい。同様に、光電変換素子１０２に供給される電圧ＶＨまたは電圧ＶＬの供給をトランジスタ等のスイッチを用いて電気的に切り替えてもよい。
本実施形態では、カウンタ回路２１１を用いる構成を示した。しかし、カウンタ回路２１１の代わりに、時間・デジタル変換回路（Ｔｉｍｅ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ：以下、ＴＤＣ）、メモリを用いて、パルス検出タイミングを取得する光電変換装置１００としてもよい。このとき、波形整形部２１０から出力されたパルス信号の発生タイミングは、ＴＤＣによってデジタル信号に変換される。ＴＤＣには、パルス信号のタイミングの測定に、図１の垂直走査回路部１１０から駆動線を介して、制御パルスｐＲＥＦ（参照信号）が供給される。ＴＤＣは、制御パルスｐＲＥＦを基準として、波形整形部２１０を介して各画素から出力された信号の入力タイミングを相対的な時間としたときの信号をデジタル信号として取得する。
図５は、ＡＰＤの動作と出力信号との関係を模式的に示した図である。
図５（ａ）は、図４のＡＰＤ２０１、クエンチ素子２０２、波形整形部２１０を抜粋した図である。ここで、波形整形部２１０の入力側をｎｏｄｅＡ、出力側をｎｏｄｅＢとする。図５（ｂ）は、図５（ａ）のｎｏｄｅＡの波形変化を、図５（ｃ）は、図５（ａ）のｎｏｄｅＢの波形変化をそれぞれ示す。
時刻ｔ０から時刻ｔ１の間において、図５（ａ）のＡＰＤ２０１には、ＶＨ－ＶＬの電位差が印加されている。時刻ｔ１において光子がＡＰＤ２０１に入射すると、ＡＰＤ２０１でアバランシェ増倍が生じ、クエンチ素子２０２にアバランシェ増倍電流が流れ、ｎｏｄｅＡの電圧は降下する。電圧降下量がさらに大きくなり、ＡＰＤ２０１に印加される電位差が小さくなると、時刻ｔ２のようにＡＰＤ２０１のアバランシェ増倍が停止し、ｎｏｄｅＡの電圧レベルはある一定値以上降下しなくなる。その後、時刻ｔ２から時刻ｔ３の間において、ｎｏｄｅＡには電圧ＶＬから電圧降下分を補う電流が流れ、時刻ｔ３においてｎｏｄｅＡは元の電位レベルに静定する。このとき、ｎｏｄｅＡにおいて出力波形がある閾値を越えた部分は、波形整形部２１０で波形整形され、ｎｏｄｅＢで信号として出力される。
なお、信号線１１３の配置、列回路１１２、出力回路１１４の配置は図３に限定されない。例えば、信号線１１３はが行方向に延びて配されており、列回路１１２が信号線１１３の延びる先に配されていてもよい。
以下では、各実施形態の光電変換装置について説明する。
（第１の実施形態）
第１の実施形態に係る光電変換装置について図６から図１０までを用いて説明する。
図６は、第１の実施形態にかかる光電変換装置の光電変換素子１０２二画素分の、基板の面方向に垂直な方向の断面図であり、図７（ａ）のＡ－Ａ’断面に対応している。
光電変換素子１０２の構造と機能について説明する。光電変換素子１０２はＮ型の第１半導体領域３１１、第３半導体領域３１３、第５半導体領域３１５、第６半導体領域３１６を有する。更にＰ型の第２半導体領域３１２、第４半導体領域３１４、第７半導体領域３１７、第９半導体領域３１９を含む。
本実施形態では、図６に示す断面において、光入射面に対向する面の近傍にＮ型の第１半導体領域３１１が形成され、その周辺にＮ型の第３半導体領域３１３が形成される。第１半導体領域および第２半導体領域に平面視で重なる位置にＰ型の第２半導体領域３１２が形成される。第２半導体領域３１２に平面視で重なる位置には更にＮ型の第５半導体領域３１５が配置され、その周辺にＮ型の第６半導体領域３１６が形成される。
第１半導体領域３１１は、第３半導体領域３１３及び第５半導体領域３１５よりもＮ型の不純物濃度が高い。Ｐ型の第２半導体領域３１２とＮ型の第１半導体領域３１１との間にはＰＮ接合が形成される。第２半導体領域３１２の不純物濃度を第１半導体領域３１１の不純物濃度よりも低くすることで、第２半導体領域３１２のうち平面視で第１半導体領域の中心に重なるすべての領域が空乏層領域となる。このとき、第１半導体領域３１１と第２半導体領域３１２とのポテンシャル差は第２半導体領域３１２と第５半導体領域３１５とのポテンシャル差よりも大きくなる。さらに、この空乏層領域が第１半導体領域３１１の一部の領域まで延在し、延在した空乏層領域に強電界が誘起される。この強電界により、第１半導体領域３１１の一部の領域まで延びた空乏層領域においてアバランシェ増倍が生じ、増幅された電荷に基づく電流が信号電荷として出力される。光電変換装置１０２に入射した光が光電変換され、この空乏層領域（アバランシェ増倍領域）でアバランシェ増倍が起こると、生成された第１導電型の電荷は第１半導体領域３１１に収集される。
なお、図６においては第３半導体領域３１３と第５半導体領域３１５とは同程度の大きさで形成されているが、各半導体領域の大きさはこれに限られない。例えば第５半導体領域３１５を第３半導体領域３１３よりも大きく形成し、より広範囲から電荷を第１半導体領域３１１に収集してもよい。
また、第３半導体領域３１３は、Ｎ型ではなく、Ｐ型の半導体領域であってもよい。この場合、第３半導体領域３１３の不純物濃度は、第２半導体領域３１２の不純物濃度よりも低く設定する。第３半導体領域３１３の不純物濃度が高すぎると、第３半導体領域３１３と第１半導体領域３１１との間でアバランシェ増倍領域となり、ＤＣＲ（Ｄａｒｋ Ｃｏｕｎｔ Ｒａｔｅ）が増加してしまうからである。
半導体層の光入射面側の表面にはトレンチによる凹凸構造３２５が形成される。凹凸構造３２５はＰ型の第４半導体領域３１４によって囲まれ、光電変換素子１０２に入射した光を散乱させる。入射光は光電変換素子内を斜めに進むため、半導体層３０１の厚み以上の光路長を確保することができ、凹凸構造３２５を有さない場合と比べて、より長波長の光を光電変換することが可能である。また、凹凸構造３２５によって、基板内での入射光の反射が防止されるため、入射光の光電変換効率を向上させる効果が得られる。さらに、本願発明の特徴である延伸された形状のアノード配線と組み合わせることで、凹凸構造３２５によって斜め方向に回折された光をアノード配線が効率よく反射し、近赤外感度をさらに向上させることができる。
第５半導体領域３１５と凹凸構造３２５とは平面視において重複するように形成される。第５半導体領域３１５と凹凸構造３２５とが平面視で重なる面積は、第５半導体領域３１５のうち凹凸構造３２５と重ならない部分の面積よりも大きい。第１半導体領域３１１と第５半導体領域３１５との間に形成されるアバランシェ増倍領域から遠い位置で発生した電荷は、前記アバランシェ増倍領域から近い位置で発生した電荷と比較してアバランシェ増倍領域に到達するまでの移動時間が長くなる。そのため、タイミングジッターが増加する可能性がある。第５半導体領域３１５と凹凸構造３２５とを平面視で重なる位置に配することで、フォトダイオード深部の電界を高めることができ、アバランシェ増倍領域から遠い位置で発生した電荷の収集時間を短縮できるため、タイミングジッターの低減が可能である。
また、第４半導体領域３１４が凹凸構造を３次元的に覆うことで、凹凸構造の界面部における熱励起電荷の発生が抑制できる。これにより、光電変換素子のＤＣＲが抑制される。
画素と画素との間はトレンチ構造の画素分離部３２４によって分離され、その周辺に形成されたＰ型の第７半導体領域３１７が、隣り合う光電変換素子同士をポテンシャル障壁によって分離する。光電変換素子間は第７半導体領域３１７のポテンシャルによっても分離されているため、画素分離部として画素分離部３２４のようなトレンチ構造は必須ではなく、トレンチ構造の画素分離部３２４を設ける際もその深さや位置は図６の構成に限定されない。画素分離部３２４は半導体層を貫通するＤＴＩ（ｄｅｅｐ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）であってもよいし、半導体層を貫通しないＤＴＩでもよい。ＤＴＩ内に金属を埋め込み、遮光性能の向上を図ってもよい。画素分離部３２４はＳｉＯ、固定電荷膜、金属部材、Ｐｏｌｙ－Ｓｉ、ないしそれらの複数の組み合わせから成っていてもよい。画素分離部３２４が平面視で光電変換素子の全周を囲うように構成してもよいし、例えば光電変換素子の対辺部のみに構成してもよい。埋め込んだ部材に電圧を印加してトレンチ界面に電荷を誘起し、ＤＣＲの抑制を図ってもよい。
画素分離部から、隣接する画素あるいは最近接位置に設けられた画素の画素分離部までの距離を１つの光電変換素子１０２の大きさとみなすこともできる。１つの光電変換素子１０２の大きさをＬとしたとき、光入射面からアバランシェ増倍領域までの距離ｄは、Ｌ√２／４＜ｄ＜Ｌ×√２を満たす。光電変換素子の大きさと深さがこの関係式を満たす場合、第１の半導体領域３１１近傍における深さ方向の電界の強さと平面方向の電界の強さが同程度になる。電荷収集にかかる時間のばらつきを抑えられるため、タイミングジッターを改善できる。
半導体層の光入射面側には、さらにピニング膜３２１、平坦化膜３２２、マイクロレンズ３２３が形成される。光入射面側にはさらに不図示のフィルタ層などが配置されていてもよい。フィルタ層には、カラーフィルタ、赤外光カットフィルタ、モノクロフィルタ等種々の光学フィルタを用いることができる。カラーフィルタには、ＲＧＢカラーフィルタ、ＲＧＢＷカラーフィルタ等を用いることができる。
半導体層の光入射面に対向する面には、導電体と絶縁膜を含む配線構造が設けられている。図６に示す光電変換素子１０２は半導体層に近い側から酸化膜３４１と保護膜３４２とを有し、さらに導電体からなる配線層が積層されている。配線と半導体層との間及び配線層同士の間には絶縁膜である層間膜３４３が設けられている。保護膜３４２はアバランシェダイオードをエッチング時のプラズマダメージや金属汚染から守るための膜である。窒化膜であるＳｉＮを用いることが一般的だが、ＳｉＯＮやＳｉＣ、ＳｉＣＮ等を用いてもよい。
カソード配線３３１Ａは第１半導体領域３１１に接続され、アノード配線３３１Ｂはアノードコンタクトである第９半導体領域３１９を介して第７半導体領域３１７に電圧を供給する。本実施形態において、カソード配線３３１Ａとアノード配線３３１Ｂとは同一の配線層に形成されている。配線は例えばＣｕやＡｌなどの金属を含む導電体で構成されている。この断面において、カソード配線外周部を３３２Ａとし、３３２Ａに対向するアノード配線内周部を３３２Ｂとする。点線３３２Ｃはカソード配線外周部３３２Ａとアノード配線内周部３３２Ｂとの間を等距離で内分する仮想線である。
図７は第１の実施形態にかかる光電変換装置の二画素分の画素平面図である。図７（ａ）は光入射面に対抗する面からの平面視による平面図であり、図７（ｂ）は光入射面側からの平面視による平面図である。
図７（ａ）において、第１半導体領域３１１及び第３半導体領域３１３、第５半導体領域３１５は円形であり、同心円状に配置されている。このような構造にすることで、第１半導体領域３１１と第２半導体領域３１２の間の強電界領域の端部における局所的な電界集中を抑制し、ＤＣＲを低減する効果が得られる。各半導体領域の形状は円形に限られず、例えば重心位置を揃えた多角形でもよい。
第１半導体領域３１１及び第３半導体領域３１３の上に点線で示されているのは、平面視においてカソード配線３３１Ａとアノード配線３３１Ｂとのそれぞれが設けられる範囲である。カソード配線３３１Ａは平面視で円形であり、その外周部である３３２Ａが第１半導体領域３１１に平面視で重なる。アノード配線３３１Ｂは内周部が円形の穴を有する面であり、３３２Ｂは、平面視でそのすべてが第３半導体領域に重なる。言い換えれば、カソード配線３３１Ａに対向する絶縁膜とアノード配線３３１Ｂとの境界部が第３半導体領域に重なる。このとき、カソード配線外周部３３２Ａとアノード配線内周部３３２Ｂとの間を等分する仮想線３３２Ｃは第３半導体領域３１３に重なり、第１半導体領域３１１に重ならない。
第１半導体領域３１１と第２半導体領域３１２の間には深さ方向にアバランシェ増倍領域が形成され、このアバランシェ増倍領域を囲むように電界緩和領域が設けられる。ここで電界緩和領域はアバランシェ増倍領域の全周を覆うことを要さず、アバランシェ増倍領域の周囲の一部を覆っていればよい。カソード配線３３１Ａに対向する絶縁膜とアノード配線３３１Ｂとの境界部は、平面視においてこの電界緩和領域に重なる。あるいは、カソード配線外周部３３２Ａとアノード配線内周部３３２Ｂとの間を等分する仮想線３３２Ｃが電界緩和領域に重なるということもできる。
また、第９半導体領域３１９は図７（ａ）のＡ－Ａ´方向の断面（画素の対角方向）にのみ形成され、Ｂ－Ｂ´方向の断面（画素の対辺方向）には形成されない。Ｂ－Ｂ´方向の断面は、第９半導体領域３１９が形成されない代わりに第７半導体領域３１７が光入射面側に対向する面まで延在する。
図７（ｂ）において、凹凸構造３２５は平面視で格子状に形成されている。凹凸構造３２５は第１半導体領域３１１及び第５半導体領域３１５に重複して形成され、凹凸構造３２５の重心位置は平面視においてアバランシェ増倍領域に内包される。図７（ｂ）に示すような格子状のトレンチ構造では、トレンチが交差する部分におけるトレンチ深さはトレンチが単独で延びる部分のトレンチ深さよりも深くなる。ただし、トレンチが交差する部分におけるトレンチの底部は、半導体層の厚みの半分よりも光入射面側に近い位置にある。ここでトレンチ深さとは前記第２の面から前記底部までの深さであり、凹凸構造３２５の凹部の深さということもできる。
図８は図６に示す光電変換素子１０２のポテンシャル図である。
図８の点線７０は、図６の線分ＦＦ’のポテンシャル分布を示し、図８の実線７１は、図６の線分ＥＥ’のポテンシャル分布を示す。図８では、Ｎ型半導体領域の主たるキャリア電荷である電子からみたポテンシャルを示す。主たるキャリア電荷が正孔である場合には、ポテンシャルの高低の関係が逆になる。また図８における深さＡは、図６の高さＡに相当する。以下同様に、深さＢは高さＢ、深さＣは高さＣ、深さＤは高さＤにそれぞれ相当する。
図８において、深さＡにおける実線７１のポテンシャル高さをＡ１、点線７０のポテンシャル高さをＡ２、深さＢにおける実線７１のポテンシャル高さをＢ１、点線７０のポテンシャル高さをＢ２とする。また、深さＣにおける実線７１のポテンシャル高さをＣ１、点線７０のポテンシャル高さをＣ２、深さＤにおける実線７１のポテンシャル高さをＤ１、点線７０のポテンシャル高さをＤ２とする。
図６および図８より、第１半導体領域３１１のポテンシャル高さはＡ１に相当し、第２半導体領域３１２中央部付近のポテンシャル高さはＢ１に相当する。また、第５半導体領域３１５のポテンシャル高さはＡ２に相当し、第２半導体領域３１２外縁部のポテンシャル高さはＢ２に相当する。
図８の点線７０に関して、深さＤから深さＣに向けて徐々にポテンシャルが下がる。そして、深さＣから深さＢに向けて徐々にポテンシャルが上がり、深さＢではポテンシャルはＢ２レベルとなる。さらに、深さＢから深さＡに向けてポテンシャルが下がり、深さＡにおいてＡ２レベルとなる。
一方、実線７１に関して、深さＤから深さＣ、及び深さＣから深さＢに向けて徐々にポテンシャルが下がり、深さＢではＢ１レベルとなる。そして、深さＢから深さＡに向けてポテンシャルは急峻に下がり、深さＡにおいてポテンシャルはＡ１レベルとなる。深さＤにおいて、点線７０と実線７１のポテンシャルはほぼ同じ高さとなっており、線分ＥＥ’および線分ＦＦ’で示す領域において、半導体層３０１の第２の面の側に向かって緩やかに低くなるポテンシャル勾配をもつ。そのため光検出装置において生じた電荷は、緩やかなポテンシャル勾配によって第２の面の側に移動する。
ここで、本実施形態のアバランシェダイオードは、Ｎ型の第１半導体領域３１１よりもＰ型の第２半導体領域３１２の方が不純物濃度が低く、且つ第１半導体領域３１１と第２半導体領域３１２には互いに逆バイアスとなるような電位が供給される。これにより、空乏層領域が第２半導体領域３１２の側へ形成される。このような構造により、第４半導体領域３１４で光電変換された電荷にとって第２半導体領域３１２がポテンシャル障壁となることで、電荷が第１半導体領域３１１に収集されやすい構造となる。
なお、図６において第２半導体領域３１２は光電変換素子の全面に形成されているが、例えば平面視で第１半導体領域３１１に重なる部分にはＰ型半導体領域である第２半導体領域３１２を設けずに、Ｎ型半導体領域としてもよい。このＮ型半導体領域の不純物濃度は、第１半導体領域３１１の不純物濃度よりも低く設定する。Ｎ型の半導体層を用いる場合、平面視で第１半導体領域３１１に重なる部分に第２半導体領域３１２を設けない構成とすればよい。この場合、スリットを有する第４半導体領域３１４が形成されていると認識することも可能である。その場合、第２半導体領域３１２とスリット部のポテンシャル差により、図６の深さＣにおいて、線分ＦＦ’から線分ＥＥ’の方向にかけてポテンシャルが低くなる。これにより、第４半導体領域３１４で光電変換された電荷の移動する過程において、第１半導体領域３１１の方向へ電荷が移動しやすくなる。一方、図６のように全面に第２半導体領域３１２を形成する場合、スリットを形成する場合と比べアバランシェ増倍に必要な強電界を得るための印加電圧を低くすることができ、局所的な強電界領域の形成によるノイズを抑制することができる。
第２半導体領域３１２付近に移動した電荷は、図８の実線７１の深さＢから深さＡにかけての急峻なポテンシャル勾配、すなわち強電界によって加速されることで、アバランシェ増倍される。
これに対し、図６の第５半導体領域３１５とＰ型の第２半導体領域３１２の間、すなわち図８の点線７０の深さＢから深さＡにかけては、アバランシェ増倍が起こらないポテンシャル分布となっている。そのため、フォトダイオードのサイズに対して強電界領域（アバランシェ増倍領域）の面積を大きくすることなく、第４半導体領域３１４で発生した電荷を信号電荷としてカウントすることができる。なお、ここまで第５半導体領域３１５の導電型はＮ型であるとして説明してきたが、上述のポテンシャル関係を満たす濃度であればＰ型の半導体領域であってもよい。
また、第２半導体領域３１２で光電変換された電荷は、図８の点線７０の深さＢから深さＣにかけてのポテンシャル勾配により、第４半導体領域３１４に流れ込む。第４半導体領域３１４内の電荷は、前述の理由により、第２半導体領域３１２に移動しやすい構造となっている。このため、第２半導体領域３１２で光電変換された電荷は、第１半導体領域３１１に移動し、アバランシェ増倍によって信号電荷として検出される。従って、第２半導体領域３１２で光電変換された電荷に対する感度を有する。
また、図８の点線７０は、図３の線分ＦＦ’の断面ポテンシャルを示す。点線７０において、図６の高さＡと線分ＦＦ’が交わる箇所をＡ２、高さＢと線分ＦＦ’が交わる箇所をＢ２、高さＣと線分ＦＦ’が交わる箇所をＣ２、高さＤと線分ＦＦ’が交わる箇所をＤ２とする。図６の第４半導体領域３１４で光電変換された電子は、図８のポテンシャルＤ２からＣ２に沿って移動するが、Ｃ２からＢ２にかけては、電子にとってポテンシャル障壁となるため、乗り越えることができない。そのため、電子は、図６の第４半導体領域３１４のうち線分ＥＥ’で示す中央付近に移動する。移動した電子は、図８のポテンシャル勾配Ｃ１からＢ１に沿って移動し、Ｂ１からＡ１にかけての急峻なポテンシャル勾配でアバランシェ増倍され、第１半導体領域３１１を通過した後、信号電荷として検出される。
また、図６の第３半導体領域３１３と第６半導体領域３１６の境界付近で発生した電荷は、図８のポテンシャルＢ２からＣ２へのポテンシャル勾配に沿って移動する。その後、前述の通り、図６の第４半導体領域３１４の線分ＥＥ’で示す中央付近に移動する。そして、Ｂ１からＡ１にかけての急峻なポテンシャル勾配でアバランシェ増倍される。アバランシェ増倍された電荷は、第１半導体領域３１１を通過した後、信号電荷として検出される。
ここで、第１半導体領域周辺には強電界が印加されているため、センサ基板とキャリアの熱状態に不均衡が生じ、ホットキャリアが生じる。配線層に近いカソード領域周辺でトラップサイトにホットキャリアがトラップされる。トラップされるホットキャリアは経時的に増加するため、カソード領域近傍のポテンシャル及び強電界領域の電界強度も経時的に変化し、降伏電圧が経時変化する懸念がある。
図９に示す光電変換素子１０２の断面比較図と、図１０に示す図９の断面比較図それぞれの配線層近傍のポテンシャル分布及び電界強度分布を用いて本実施形態の課題と効果を説明する。図９の断面は図７のＢ－Ｂ´断面に対応し、図９（Ｉ）はアノード配線の延伸が不十分な場合、図９（ＩＩ）はアノード配線の延伸が好適な場合、図９（ＩＩＩ）はアノード配線の延伸が過剰な場合を示す。
図９（Ｉ）に示すように、カソード配線外周部３３２Ａとアノード配線内周部３３２Ｂとの間を等分する仮想線３３２Ｃが第３半導体領域に重ならない場合、アノード配線の延伸が不十分であり、降伏電圧の経時変化抑制の効果は得られない。一方、図９（ＩＩＩ）に示すように仮想線３３２Ｃが第１半導体領域３１１に重なるほどアノード配線が延伸している場合は延伸が過剰であり、第１半導体領域３１１端部に電界が集中してＤＣＲが大きくなる。図９（ＩＩ）は仮想線３３２Ｃが第３半導体領域に重なり、第１半導体領域３１１に重ならない好適に延伸されたアノード配線を有する構成を示す。
図１０（ａ）は図９の各断面図の場合におけるＺ－Ｚ´断面間のポテンシャル分布の模式図であり、図１０（ｂ）は図９の各断面図の場合におけるＸ－Ｘ´断面間の電界強度分布の模式図である。
降伏電圧の経時変化を抑制するには、第３半導体領域３１３中のＺ－Ｚ’断面において、高さＡにおけるポテンシャルが高さＡから高さＺまでの箇所のポテンシャルよりも高くなることが望ましい。つまり、Ｚ－Ｚ´間において高さＡにポテンシャル障壁が形成されることが望ましい。図１０（ａ）Ｉ～ＩＩＩに示すようにアノード配線３３１Ｂの端部３３２Ｂが画素中央、すなわちＺ－Ｚ‘断面付近に近づくほど、このようなポテンシャル配置は満たされやすい。
一方、図１０（ｂ）ＩＩＩに示すように、アノード配線３３１Ｂの端部３３２Ｂと第１半導体領域３１１とが平面視で重なるほどにアノード配線３３１Ｂを延伸すると、第１半導体領域３１１端部への電界集中が誘起される。第１半導体領域３１１端部に電界が集中し、暗電流が増加することにより、ＤＣＲが大きくなる。したがって、図９（ＩＩ）に示すように適切な延伸量で設計することが望ましい。
このように、アノード配線を好適に延伸させることで、ＤＣＲを抑制しながら降伏電圧の経時変化を低減させることができる。さらに降伏電圧の経時変化の抑制効果を高めるためには、半導体層とアノード配線３３１Ｂとの深さ方向の距離が近くなることが望ましい。具体的には、アノード配線３３１Ｂが設けられる配線層を複数の配線層のうち半導体層になるべく近い層、望ましくは最も近い層とする。ここで、複数の配線層とは、アノード配線３３１Ａと第１半導体領域とを接続するコンタクトプラグの上面よりも上側に配されている配線層である。すなわち、半導体層の第２の面の面内方向と垂直な方向において、複数の配線層を構成する配線層と第２の面との間の距離は、コンタクトプラグのうち第２の面から最も遠い部分（コンタクトプラグ上面）と半導体層の第２の面との間の距離よりも遠く構成されている。
（第２の実施形態）
第２の実施形態に係る光電変換装置について図１１を用いて説明する。
第１の実施形態と説明が共通する部分は省略し、主に第１の実施形態と異なる部分について説明する。本実施形態では、カソード配線３３１Ａとアノード配線３３１Ｂとを半導体層に対して異なる高さに形成している。
図１１は第２の実施形態にかかる光電変換装置の光電変換素子１０２二画素分の、基板の面方向に垂直な方向の断面図であり、図９のＡ－Ａ’断面に対応している。
第１の実施形態のおいてはカソード配線３３１Ａとアノード配線３３１Ｂとは同一の配線層内に形成されていた。本実施形態においては、カソード配線３３１Ａとアノード配線３３１Ｂを半導体層に対して深さ方向で異なる位置に形成している。これにより、カソード配線３３１Ａとアノード配線３３１Ｂとの間の距離を確保しやすくなり、配線レイアウトの自由度を高めることができる。
図１２は第２の実施形態にかかる光電変換装置の二画素分の画素平面図である。図１２（ａ）は光入射面に対抗する面からの平面視による平面図であり、図１２（ｂ）は光入射面側からの平面視による平面図である。
第１半導体領域３１１及び第３半導体領域３１３の上に点線で示されているのは、平面視においてカソード配線３３１Ａとアノード配線３３１Ｂとのそれぞれが設けられる範囲である。カソード配線３３１Ａは平面視で多角形であり、アノード配線は内周部が多角形の穴を有する面である。図１２（ｂ）においてカソード配線３３１Ａの平面形状とアノード配線３３１Ｂの有する穴の内周部とは相似形であるが、カソード配線３３１Ａ及びアノード配線３３１Ｂの形状はこれに限られない。本実施形態において、カソード配線３３１Ａの外周部３３２Ａはそのすべてが第３半導体領域３３１に平面視で重なるが、例えば一部あるいは全部が第１半導体領域３１１に重なってもよい。また、アノード配線３３１Ｂの内周部３３２Ｂはその一部のみが平面視で第３の半導体領域３１３に重なるが、仮想線３３２Ｃのすべてが第３半導体領域３１３に平面視で重なる配置であれば３３２Ｂの形状および配置はこれに限られない。
（第２の実施形態の変形例）
第２の実施形態の変形例について図１３を用いて説明する。
本変形例ではアノード配線３３１ＢをＰｏｌｙ‐Ｓｉ配線で形成している。カソード配線外周部３３２Ａとアノード配線内周部３３２Ｂとの間を等分する仮想線３３２Ｃが第３半導体領域３１３に重なり、第１半導体領域３１１に重ならない点は第１及び第２の実施形態と共通である。
アノード配線３３１ＢをＰｏｌｙ‐Ｓｉ配線で形成することにより、半導体層とアノード配線３３１Ｂとの深さ方向の距離が近くなるため、降伏電圧の経時変化の抑制効果を高めることができる。
（第３の実施形態）
第３の実施形態に係る光電変換装置について図１４、図１５を用いて説明する。
第１及び第２の実施形態と説明が共通する部分は省略し、主に第１の実施形態と異なる部分について説明する。本実施形態では、アノード配線３３１Ｂの端部と第３の半導体領域３１３とが平面視で重ならなくても、降伏電圧の経時変化の抑制効果が得られる構成について説明する。
図１４は本変形例にかかる光電変換装置の光電変換素子１０２二画素分の、基板の面方向に垂直な方向の断面図であり、図１５のＡ－Ａ’断面に対応している。光電変換素子１０２は第３半導体領域３１３と第９半導体領域３１９との間に第１０半導体領域３２０を有し、アノード配線３３１Ｂの内周部３３２Ｂは第１０半導体領域３２０に平面視で重なる。
第１の実施形態について説明した通り、第３半導体領域の高さＡ地点のポテンシャルはアノード配線３３１Ｂのポテンシャルの影響を受ける。近似的に、カソード配線３３１Ａとアノード配線３３１Ｂのそれぞれに対して等距離の仮想線３３２ＣまではＳｉ界面部にアノード配線３３１Ｂのポテンシャルの影響が到達すると考えられる。したがって、アノード配線３３１Ｂと第３半導体領域３１３とが平面視で重なっていなくとも、仮想線３３２Ｃの少なくとも一部と第３半導体領域とが平面視で重なっていれば降伏電圧の経時変化の抑制効果を得ることができる。
図１５は第３の実施形態にかかる光電変換装置の二画素分の画素平面図である。図１５（ａ）は光入射面に対抗する面からの平面視による平面図であり、図１５（ｂ）は光入射面側からの平面視による平面図である。
図１５（ａ）において、アノード配線３３１Ｂの内周部３３２Ｂは第３半導体領域３１３と平面視で重ならず、仮想線３３２Ｃは、平面視においてその全てが第３半導体領域３１３に重なる。
本実施形態に係る画素は、Ａ－Ａ´方向の断面（画素の対角方向）においては、第７半導体領域３１７及び第９半導体領域３１９が光入射面側から光入射面に対向する面まで延在している。一方、Ｂ－Ｂ´方向の断面（画素の対辺方向）では、光入射面側に対向する面まで延在する第７半導体領域３１７を有さず、第７半導体領域３１７と第１０半導体領域３２０とは分離された構造となる。第１０半導体領域３２０が形成されることによって、画素の角部で発生した暗電荷は横方向の電界によって第１半導体領域３１１に収集され、アバランシェ増倍を誘起する強電界領域を通過せずに排出されやすくなる。これによりＤＣＲが抑制される。
（第４の実施形態）
第４の実施形態に係る光電変換装置について図１６、図１７を用いて説明する。
第１の実施形態から第３の実施形態までと説明が重複する部分は省略し、主に第１の実施形態と異なる部分について説明する。第１の実施形態においてはアノード配線を左右対称に延伸させていたが、本実施形ではアノード配線を特定の方向にのみ延伸させる。
図１６は第２の実施形態にかかる光電変換装置の光電変換素子１０２二画素分の、基板の面方向に垂直な方向の断面図であり、図１７のＡ－Ａ’断面に対応している。アノード配線３３１Ｂはある方向においては仮想線３３２Ｃと第三半導体領域３１３とが平面視で重なる関係を満たし、別の方向においては関係を満たさない。
図１７は第４の実施形態にかかる光電変換装置１０２の二画素分の画素平面図である。図１７（ａ）は光入射面に対抗する面からの平面視による平面図であり、図１７（ｂ）は光入射面側からの平面視による平面図である。左側の光電変換装置１０２のカソード配線３３１Ａは光電変換装置の中央から右に張り出した形状であり、右側の光電変換素子１０２のカソード配線３３２Ａは光電変換装置の中央から左に張り出した形状である。各光電変換装置１０２のアノード配線３３１Ｂは左右の光電装置１０２で共通であり、内周部３３２Ｂの少なくとも一部が左右の光電変換装置の第３半導体領域３１３それぞれと重なる穴を有している。仮想線３３２Ｃは、平面視においてその一部が第３半導体領域３１３に重なる。
このような構成によって隣り合う画素のカソード配線３３１Ａ間距離を短縮することができ、画素の微細化が容易となる。
（第５の実施形態）
第５の実施形態に係る光電変換装置について図１８、図１９を用いて説明する。
第１の実施形態から第４の実施形態までと説明が共通する部分は省略し、主に第１の実施形態と異なる部分について説明する。
図１８は、第５の実施形態に係る光電変換装置の光電変換素子１０２の半導体層の面方向に垂直な方向の断面図であり、図１９のＡ－Ａ’断面に対応している。本実施形態に係る光電変換装置では、第１の実施形態に係る光電変換装置と比較してＮ型の第１半導体領域３１１が画素の受光面に占める割合が大きく、画素の受光面に対するＰ型の第２半導体領域３１２の面積が小さい。
入射した光は第１半導体領域３１１と第２半導体領域３１２との間に形成されるアバランシェ増倍領域でアバランシェ増倍される。そのため、第１半導体領域３１１と第２半導体領域３１２とが露光されるように画素の開口部を設計した場合、本実施形態に係る光電変換装置の開口率は第１～第４の実施形態に係る光電変換装置の開口率と比べ小さくなる。開口率が小さくなることで、信号検出可能な光電変換領域の体積を抑制できるため、クロストークの低減が可能である。
また、凹凸構造３２５は、その断面が光入射面を底面とした三角形になるような、四角錘型の形状を有する。このような凹凸構造３２５は結晶面に沿ったエッチングによって形成することができるため、製造安定性が高い。
本実施形態にかかる光電変換装置において、第１半導体領域３１１の表面には高濃度のＮが注入されている。そのため、第１半導体領域３１１表面にホットキャリアが注入されることによるポテンシャル変化の影響を遮蔽しやすくなり、降伏電圧の経時変化を抑制しやすい。
図１９は第５の実施形態にかかる光電変換装置の二画素分の画素平面図である。図１９（ａ）は光入射面に対抗する面からの平面視による平面図であり、図１９（ｂ）は光入射面側からの平面視による平面図である。
図１９に示す光電変換装置においては第１半導体領域３１１の第２半導体領域３１２と平面視で重ならない領域が電界緩和領域としてアバランシェ増倍領域を囲んでいる。カソード配線３３１Ａに対向する絶縁膜との境界部の少なくとも一部は平面視で電界緩和領域に重なる。また、仮想線３３２Ｂはその全てが第１半導体領域３１１に平面視で重なり、少なくとも一部はこの電荷緩和領域に平面視で重なる。
（第６の実施形態）
本実施形態による光電変換システムについて、図２０を用いて説明する。図２０は、本実施形態による光電変換システムの概略構成を示すブロック図である。
上記第１～第６実施形態で述べた光電変換装置は、種々の光電変換システムに適用可能である。適用可能な光電変換システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、光電変換システムに含まれる。図２０には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。
図２０に例示した光電変換システムは、光電変換装置の一例である撮像装置１００４、被写体の光学像を撮像装置１００４に結像させるレンズ１００２を備える。さらに、レンズ１００２を通過する光量を可変にするための絞り１００３、レンズ１００２の保護のためのバリア１００１を有する。レンズ１００２及び絞り１００３は、撮像装置１００４に光を集光する光学系である。撮像装置１００４は、上記のいずれかの実施形態の光電変換装置であって、レンズ１００２により結像された光学像を電気信号に変換する。
光電変換システムは、また、撮像装置１００４より出力される出力信号の処理を行うことで画像を生成する画像生成部である信号処理部１００７を有する。信号処理部１００７は、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。信号処理部１００７は、撮像装置１００４が設けられた半導体基板に形成されていてもよいし、撮像装置１００４とは別の半導体基板に形成されていてもよい。
光電変換システムは、更に、画像データを一時的に記憶するためのメモリ部１０１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）１０１３を有する。更に光電変換システムは、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体１０１２、記録媒体１０１２に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）１０１１を有する。なお、記録媒体１０１２は、光電変換システムに内蔵されていてもよく、着脱可能であってもよい。
更に光電変換システムは、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部１００９、撮像装置１００４と信号処理部１００７に各種タイミング信号を出力するタイミング発生部１００８を有する。ここで、タイミング信号などは外部から入力されてもよく、光電変換システムは少なくとも撮像装置１００４と、撮像装置１００４から出力された出力信号を処理する信号処理部１００７とを有すればよい。
撮像装置１００４は、撮像信号を信号処理部１００７に出力する。信号処理部１００７は、撮像装置１００４から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部１００７は、撮像信号を用いて、画像を生成する。
このように、本実施形態によれば、上記のいずれかの実施形態の光電変換装置（撮像装置）を適用した光電変換システムを実現することができる。
（第７の実施形態）
本実施形態の光電変換システム及び移動体について、図２１を用いて説明する。図２１は、本実施形態の光電変換システム及び移動体の構成を示す図である。
図２１（ａ）は、車載カメラに関する光電変換システムの一例を示したものである。光電変換システム１３００は、撮像装置１３１０を有する。撮像装置１３１０は、上記のいずれかの実施形態に記載の光電変換装置である。光電変換システム１３００は撮像装置１３１０により取得された複数の画像データに対し画像処理を行う画像処理部１３１２と、光電変換システム１３００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部１３１４を有する。また、光電変換システム１３００は、算出された視差に基づいて対象物までの距離を算出する距離取得部１３１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部１３１８と、を有する。ここで、視差取得部１３１４や距離取得部１３１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部１３１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等によって実現されてもよいし、これらの組合せによって実現されてもよい。
光電変換システム１３００は車両情報取得装置１３２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、光電変換システム１３００は、衝突判定部１３１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御部である制御ＥＣＵ１３３０が接続されている。また、光電変換システム１３００は、衝突判定部１３１８での判定結果に基づいて、ドライバーへ警報を発する警報装置１３４０とも接続されている。例えば、衝突判定部１３１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ１３３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置１３４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザーに警告を行う。
本実施形態では、車両の周囲、例えば前方又は後方を光電変換システム１３００で撮像する。図２１（ｂ）に、車両前方（撮像範囲１３５０）を撮像する場合の光電変換システムを示した。車両情報取得装置１３２０が、光電変換システム１３００ないしは撮像装置１３１０に指示を送る。このような構成により、測距の精度をより向上させることができる。
上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、光電変換システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
（第８の実施形態）
本実施形態の光電変換システムについて、図２２を用いて説明する。図２２は、本実施形態の光電変換システムである距離画像センサの構成例を示すブロック図である。
図２２に示すように、距離画像センサ４０１は、光学系４０７、光電変換装置４０８、画像処理回路４０４、モニタ４０５、およびメモリ４０６を備えて構成される。そして、距離画像センサ４０１は、光源装置４０９から被写体に向かって投光され、被写体の表面で反射された光（変調光やパルス光）を受光することにより、被写体までの距離に応じた距離画像を取得することができる。
光学系４０７は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を光電変換装置４０８に導き、光電変換装置４０８の受光面（センサ部）に結像させる。
光電変換装置４０８としては、上述した各実施形態の光電変換装置が適用され、光電変換装置４０８から出力される受光信号から求められる距離を示す距離信号が画像処理回路４０４に供給される。
画像処理回路４０４は、光電変換装置４０８から供給された距離信号に基づいて距離画像を構築する画像処理を行う。そして、その画像処理により得られた距離画像（画像データ）は、モニタ４０５に供給されて表示されたり、メモリ４０６に供給されて記憶（記録）されたりする。
このように構成されている距離画像センサ４０１では、上述した光電変換装置を適用することで、画素の特性向上に伴って、例えば、より正確な距離画像を取得することができる。
（第９の実施形態）
本実施形態の光電変換システムについて、図２３を用いて説明する。図２３は、本実施形態の光電変換システムである内視鏡手術システムの概略的な構成の一例を示す図である。
図２３では、術者（医師）１１３１が、内視鏡手術システム１１５０を用いて、患者ベッド１１３３上の患者１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１５０は、内視鏡１１００と、術具１１１０と、内視鏡下手術のための各種の装置が搭載されたカート１１３４と、から構成される。
内視鏡１１００は、先端から所定の長さの領域が患者１１３２の体腔内に挿入される鏡筒１１０１と、鏡筒１１０１の基端に接続されるカメラヘッド１１０２と、から構成される。図示する例では、硬性の鏡筒１１０１を有するいわゆる硬性鏡として構成される内視鏡１１００を図示しているが、内視鏡１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
鏡筒１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１００には光源装置１２０３が接続されており、光源装置１２０３によって生成された光が、鏡筒１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
カメラヘッド１１０２の内部には光学系及び光電変換装置が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該光電変換装置に集光される。当該光電変換装置によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該光電変換装置としては、前述の各実施形態に記載の光電変換装置を用いることができる。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ：Ｃａｍｅｒａ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）１１３５に送信される。
ＣＣＵ１１３５は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等によって構成され、内視鏡１１００及び表示装置１１３６の動作を統括的に制御する。さらに、ＣＣＵ１１３５は、カメラヘッド１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
表示装置１１３６は、ＣＣＵ１１３５からの制御により、当該ＣＣＵ１１３５によって画像処理が施された画像信号に基づく画像を表示する。
光源装置１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１００に供給する。
入力装置１１３７は、内視鏡手術システム１１５０に対する入力インターフェースである。ユーザーは、入力装置１１３７を介して、内視鏡手術システム１１５０に対して各種の情報の入力や指示入力を行うことができる。
処置具制御装置１１３８は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１２の駆動を制御する。
内視鏡１１００に術部を撮影する際の照射光を供給する光源装置１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
また、光源装置１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
また、光源装置１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用する。具体的には、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
（第１０の実施形態）
本実施形態の光電変換システムについて、図２４（ａ）、（ｂ）を用いて説明する。図２４（ａ）は、本実施形態の光電変換システムである眼鏡１６００（スマートグラス）を説明する。眼鏡１６００には、光電変換装置１６０２を有する。光電変換装置１６０２は、上記の各実施形態に記載の光電変換装置である。また、レンズ１６０１の裏面側には、ＯＬＥＤやＬＥＤ等の発光装置を含む表示装置が設けられていてもよい。光電変換装置１６０２は１つでもよいし、複数でもよい。また、複数種類の光電変換装置を組み合わせて用いてもよい。光電変換装置１６０２の配置位置は図２４（ａ）に限定されない。
眼鏡１６００は、制御装置１６０３をさらに備える。制御装置１６０３は、光電変換装置１６０２と上記の表示装置に電力を供給する電源として機能する。また、制御装置１６０３は、光電変換装置１６０２と表示装置の動作を制御する。レンズ１６０１には、光電変換装置１６０２に光を集光するための光学系が形成されている。
図２４（ｂ）は、１つの適用例に係る眼鏡１６１０（スマートグラス）を説明する。眼鏡１６１０は、制御装置１６１２を有しており、制御装置１６１２に、光電変換装置１６０２に相当する光電変換装置と、表示装置が搭載される。レンズ１６１１には、制御装置１６１２内の光電変換装置と、表示装置からの発光を投影するための光学系が形成されており、レンズ１６１１には画像が投影される。制御装置１６１２は、光電変換装置および表示装置に電力を供給する電源として機能するとともに、光電変換装置および表示装置の動作を制御する。制御装置は、装着者の視線を検知する視線検知部を有してもよい。視線の検知は赤外線を用いてよい。赤外発光部は、表示画像を注視しているユーザーの眼球に対して、赤外光を発する。発せられた赤外光の眼球からの反射光を、受光素子を有する撮像部が検出することで眼球の撮像画像が得られる。平面視における赤外発光部から表示部への光を低減する低減手段を有することで、画像品位の低下を低減する。
赤外光の撮像により得られた眼球の撮像画像から表示画像に対するユーザーの視線を検出する。眼球の撮像画像を用いた視線検出には任意の公知の手法が適用できる。一例として、角膜での照射光の反射によるプルキニエ像に基づく視線検出方法を用いることができる。
より具体的には、瞳孔角膜反射法に基づく視線検出処理が行われる。瞳孔角膜反射法を用いて、眼球の撮像画像に含まれる瞳孔の像とプルキニエ像とに基づいて、眼球の向き（回転角度）を表す視線ベクトルが算出されることにより、ユーザーの視線が検出される。
本実施形態の表示装置は、受光素子を有する光電変換装置を有し、光電変換装置からのユーザーの視線情報に基づいて表示装置の表示画像を制御してよい。
具体的には、表示装置は、視線情報に基づいて、ユーザーが注視する第１の視界領域と、第１の視界領域以外の第２の視界領域とを決定される。第１の視界領域、第２の視界領域は、表示装置の制御装置が決定してもよいし、外部の制御装置が決定したものを受信してもよい。表示装置の表示領域において、第１の視界領域の表示解像度を第２の視界領域の表示解像度よりも高く制御してよい。つまり、第２の視界領域の解像度を第１の視界領域よりも低くしてよい。
また、表示領域は、第１の表示領域、第１の表示領域とは異なる第２の表示領域とを有し、視線情報に基づいて、第１の表示領域および第２の表示領域から優先度が高い領域を決定されてよい。第１の視界領域、第２の視界領域は、表示装置の制御装置が決定してもよいし、外部の制御装置が決定したものを受信してもよい。優先度の高い領域の解像度を、優先度が高い領域以外の領域の解像度よりも高く制御してよい。つまり優先度が相対的に低い領域の解像度を低くしてよい。
なお、第１の視界領域や優先度が高い領域の決定には、ＡＩを用いてもよい。ＡＩは、眼球の画像と当該画像の眼球が実際に視ていた方向とを教師データとして、眼球の画像から視線の角度、視線の先の目的物までの距離を推定するよう構成されたモデルであってよい。ＡＩプログラムは、表示装置が有しても、光電変換装置が有しても、外部装置が有してもよい。外部装置が有する場合は、通信を介して、表示装置に伝えられる。
視認検知に基づいて表示制御する場合、外部を撮像する光電変換装置を更に有するスマートグラスに好ましく適用できる。スマートグラスは、撮像した外部情報をリアルタイムで表示することができる。
［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態に含まれる。
また、上記第６の実施形態、第７の実施形態に示した光電変換システムは、光電変換装置を適用しうる光電変換システム例を示したものであって、本発明の光電変換装置を適用可能な光電変換システムは図２０乃至図２１に示した構成に限定されるものではない。第８の実施形態に示したＴｏＦシステム、第９の実施形態に示した内視鏡、第１０の実施形態に示したスマートグラスについても同様である。
なお、上記実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
１００ 光電変換装置
１０２ アバランシェダイオード
３１１ 第１の半導体領域
３１２ 第２の半導体領域
３１３ 第３の半導体領域
３３１Ａ 第１の配線部
３３１Ｂ 第２の配線部

Claims (19)

  1. 第１の面と、前記第１の面に対向する第２の面と、を有する半導体層に配されたアバランシェダイオードを有する光電変換装置であって、
    前記アバランシェダイオードは、
    第１の深さに配された第１の導電型の第１の半導体領域と、
    前記第１の深さよりも前記第２の面に対して深い第２の深さに配され、前記第１の半導体領域との間にアバランシェ増倍領域を形成する第２の導電型の第２の半導体領域と、
    前記第２の面からの平面視において、前記第１の半導体領域の端部に接して設けられた第３の半導体領域と、
    前記第１の半導体領域に接続された第１の配線部と、
    前記第２の半導体領域に接続された第２の配線部と、
    を有し、
    前記第２の面からの平面視において、前記第１の配線部に対向する絶縁膜と前記第２の配線部との境界部の少なくとも一部が、前記第３の半導体領域に重なり、前記第１の半導体領域に重ならないことを特徴とする光電変換装置。
  2. 前記第２の面からの平面視において、前記第１の半導体領域の面積は前記第３の半導体領域の面積よりも小さいことを特徴とする請求項１に記載の光電変換装置。
  3. 前記第３の半導体領域における不純物濃度は前記第１の半導体領域における不純物濃度よりも低いことを特徴とする請求項１または請求項２に記載の光電変換装置。
  4. 前記第１の配線部及び前記第２の配線部は、前記第２の面側に積層された複数の配線層のいずれかに形成され、
    前記第２の配線部は、前記第１の半導体領域と前記第１の配線部とを接続するコンタクトよりも前記第２の面から遠い配線層であって、前記複数の配線層のうち前記第２の面に最も近い配線層に形成されることを特徴とする請求項１乃至請求項３のいずれか一項に記載の光電変換装置。
  5. 前記第１の配線部と前記第２の配線部とは、前記第２の面側に積層された同一の配線層に形成されることを特徴とする請求項１乃至請求項４のいずれか一項に記載の光電変換装置。
  6. 前記第２の面に垂直な方向における前記第２の面から前記第２の配線部までの距離は、
    前記第２の面に水平な方向における前記第１の配線部から前記第２の配線部までの距離よりも短いことを特徴とする請求項１乃至請求項５のいずれか一項に記載の光電変換装置。
  7. 前記第１の面は光入射面であることを特徴とする請求項１乃至請求項６のいずれか一項に記載の光電変換装置。
  8. 前記第２の面からの平面視において、
    前記第２の配線部は、前記第１の配線部の周囲を囲むことを特徴とする請求項１乃至請求項７のいずれか一項に記載の光電変換装置。
  9. 前記第２の面からの平面視において、前記第１の半導体領域は前記第２の半導体領域に内包されることを特徴とする請求項１乃至請求項８のいずれか一項に記載の光電変換装置。
  10. 前記第２の深さよりも第２の面に対して深い第３の深さに配された、前記第２の導電型の第４の半導体領域を有することを特徴とする請求項１乃至請求項９のいずれか一項に記載の光電変換装置。
  11. 前記第２の半導体領域と前記第４の半導体領域との間に前記第１の導電型の第５の半導体領域が設けられ、
    前記第５の半導体領域における前記第１の導電型の不純物濃度は前記第１の半導体領域における前記第１の導電型の不純物濃度よりも低いことを特徴とする請求項１０に記載の光電変換装置。
  12. 前記第１の半導体領域と前記第２の半導体領域とのポテンシャル差は前記第２の半導体領域と前記第５の半導体領域とのポテンシャル差よりも大きいことを特徴とする請求項１１に記載の光電変換装置。
  13. 前記光電変換装置は複数の前記アバランシェダイオードを有し、
    前記複数のアバランシェダイオードは、第１のアバランシェダイオードと、前記第１のアバランシェダイオードに隣り合う第２のアバランシェダイオードとを含み、
    前記第１のアバランシェダイオードと前記第２のアバランシェダイオードとの間に画素分離部を有することを特徴とする、請求項１乃至請求項１２のいずれか一項に記載の光電変換装置。
  14. 前記複数のアバランシェダイオードは前記第２のアバランシェダイオードに隣り合う第３のアバランシェダイオードを含み、
    前記第１のアバランシェダイオードと前記第２のアバランシェダイオードとの間に第１の画素分離部を有し、
    前記第２のアバランシェダイオードと前記第３のアバランシェダイオードとの間に第２の画素分離部を有し、
    前記第２のアバランシェダイオードにおける前記第２の半導体領域は、前記第１の面に垂直な断面において前記第１の画素分離部から前記第２の画素分離部まで延在することを特徴とする請求項１３に記載の光電変換装置。
  15. 前記半導体層は、前記第２の面に積層された酸化膜と窒化膜とを有することを特徴とする請求項１乃至請求項１４のいずれか一項に記載の光電変換装置。
  16. 前記半導体層は、前記第１の面に設けられた複数の凹凸構造を備えることを特徴とする請求項１乃至請求項１５のいずれか一項に記載の光電変換装置。
  17. 前記第２の配線部のうち、前記第１の配線部に対向する境界部の少なくとも一部が、前記第２の面からの平面視において前記複数の凹凸構造の形成された領域に内包されることを特徴とする請求項１６に記載の光電変換装置。
  18. 請求項１乃至請求項１７のいずれか一項に記載の光電変換装置と、
    前記光電変換装置が出力する信号を用いて画像を生成する信号処理部と、を有することを特徴とする光電変換システム。
  19. 請求項１乃至１７のいずれか１項に記載の光電変換装置を備える移動体であって、
    前記光電変換装置が出力する信号を用いて前記移動体の移動を制御する制御部を有することを特徴とする移動体。
JP2021154432A 2021-09-22 2021-09-22 光電変換装置 Active JP7467401B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2021154432A JP7467401B2 (ja) 2021-09-22 2021-09-22 光電変換装置
KR1020220115539A KR20230042641A (ko) 2021-09-22 2022-09-14 광전 변환장치
TW111134925A TW202315105A (zh) 2021-09-22 2022-09-15 光電轉換裝置
US17/932,952 US20230097091A1 (en) 2021-09-22 2022-09-16 Photoelectric conversion apparatus
GB2213740.0A GB2613061A (en) 2021-09-22 2022-09-20 Photoelectric conversion apparatus
DE102022124035.5A DE102022124035A1 (de) 2021-09-22 2022-09-20 Fotoelektrisches Umwandlungsgerät
CN202211156768.9A CN115911068A (zh) 2021-09-22 2022-09-21 光电转换装置、光电转换系统和可移动体
JP2024060382A JP2024083450A (ja) 2021-09-22 2024-04-03 光電変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021154432A JP7467401B2 (ja) 2021-09-22 2021-09-22 光電変換装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024060382A Division JP2024083450A (ja) 2021-09-22 2024-04-03 光電変換装置

Publications (2)

Publication Number Publication Date
JP2023045838A JP2023045838A (ja) 2023-04-03
JP7467401B2 true JP7467401B2 (ja) 2024-04-15

Family

ID=84817854

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021154432A Active JP7467401B2 (ja) 2021-09-22 2021-09-22 光電変換装置
JP2024060382A Pending JP2024083450A (ja) 2021-09-22 2024-04-03 光電変換装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024060382A Pending JP2024083450A (ja) 2021-09-22 2024-04-03 光電変換装置

Country Status (7)

Country Link
US (1) US20230097091A1 (ja)
JP (2) JP7467401B2 (ja)
KR (1) KR20230042641A (ja)
CN (1) CN115911068A (ja)
DE (1) DE102022124035A1 (ja)
GB (1) GB2613061A (ja)
TW (1) TW202315105A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117690986B (zh) * 2024-02-01 2024-05-03 云南大学 高温工作单光子探测器、单光子焦平面探测器及制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018174090A1 (ja) 2017-03-22 2018-09-27 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び信号処理装置
JP2019033136A (ja) 2017-08-04 2019-02-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
US20200020734A1 (en) 2018-07-16 2020-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor with sidewall protection and method of making same
WO2020189082A1 (ja) 2019-03-19 2020-09-24 ソニーセミコンダクタソリューションズ株式会社 センサチップ、電子機器、及び測距装置
JP2020161716A (ja) 2019-03-27 2020-10-01 キヤノン株式会社 光電変換装置、光電変換システム、および移動体
JP2022113371A (ja) 2021-01-25 2022-08-04 ソニーセミコンダクタソリューションズ株式会社 光検出装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10438987B2 (en) * 2016-09-23 2019-10-08 Apple Inc. Stacked backside illuminated SPAD array
JP7480120B2 (ja) * 2019-03-29 2024-05-09 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
TW202125795A (zh) * 2019-11-19 2021-07-01 日商索尼半導體解決方案公司 固態攝像裝置及電子機器
JP2022096830A (ja) * 2020-12-18 2022-06-30 ソニーセミコンダクタソリューションズ株式会社 光検出器および電子機器
JP2023002152A (ja) * 2021-06-22 2023-01-10 キヤノン株式会社 光電変換装置、光電変換装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018174090A1 (ja) 2017-03-22 2018-09-27 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び信号処理装置
JP2019033136A (ja) 2017-08-04 2019-02-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
US20200020734A1 (en) 2018-07-16 2020-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor with sidewall protection and method of making same
WO2020189082A1 (ja) 2019-03-19 2020-09-24 ソニーセミコンダクタソリューションズ株式会社 センサチップ、電子機器、及び測距装置
JP2020161716A (ja) 2019-03-27 2020-10-01 キヤノン株式会社 光電変換装置、光電変換システム、および移動体
JP2022113371A (ja) 2021-01-25 2022-08-04 ソニーセミコンダクタソリューションズ株式会社 光検出装置

Also Published As

Publication number Publication date
KR20230042641A (ko) 2023-03-29
JP2023045838A (ja) 2023-04-03
DE102022124035A1 (de) 2023-03-23
US20230097091A1 (en) 2023-03-30
GB202213740D0 (en) 2022-11-02
JP2024083450A (ja) 2024-06-21
GB2613061A (en) 2023-05-24
TW202315105A (zh) 2023-04-01
CN115911068A (zh) 2023-04-04

Similar Documents

Publication Publication Date Title
US20220302183A1 (en) Photoelectric conversion apparatus, photoelectric conversion system, and moving object
JP2024083450A (ja) 光電変換装置
US20220406835A1 (en) Photoelectric conversion device, photoelectric conversion system, moving body, and manufacturing method of photoelectric conversion device
US20220130877A1 (en) Photoelectric conversion apparatus and photoelectric conversion system
US20230395620A1 (en) Photoelectric conversion apparatus and photoelectric conversion system
US20230215884A1 (en) Photoelectric conversion device, photoelectric conversion system, and equipment
JP2023077741A (ja) 光電変換装置
JP7512241B2 (ja) 光電変換装置
JP7551589B2 (ja) 光電変換装置、光電変換システム
WO2023132004A1 (ja) 光電変換装置
JP7532451B2 (ja) 光電変換装置
WO2024181092A1 (ja) 光電変換装置
US20230215959A1 (en) Photoelectric conversion apparatus, photoelectric conversion system, and moving body
WO2023132003A1 (ja) 光電変換装置
US20230299221A1 (en) Photoelectric conversion apparatus having filler member and airgap arranged in interior of trench portion, photoelectric conversion system, and moving body
WO2024004516A1 (ja) 光電変換装置、光電変換システム
US20230069887A1 (en) Photoelectric conversion apparatus having avalanche diodes, system and movable body
WO2023132005A1 (ja) 光電変換装置
US20240006456A1 (en) Device, system, and moving body
US20240178265A1 (en) Semiconductor device manufacturing method
JP2023038038A (ja) 光電変換装置
JP2024121777A (ja) 光電変換装置
JP2024078412A (ja) 光電変換装置
JP2024078505A (ja) 光電変換装置
JP2024078413A (ja) 半導体デバイスの製法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230309

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230309

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231207

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20231213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240403

R150 Certificate of patent or registration of utility model

Ref document number: 7467401

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150