CN108573989B - 硅基雪崩光电探测器阵列及其制作方法 - Google Patents

Abstract

本发明提供了一种硅基雪崩光电探测器阵列及其制作方法，硅基雪崩光电探测器阵列的器件主体结构为在SiO₂/Si复合衬底上形成有外延Si层的晶片结构，该晶片结构是通过键合技术而形成的外延Si/SiO₂/Si材料结构，基于该晶片结构的硅基雪崩光电探测器阵列包括：SiO₂/Si复合衬底；雪崩光电探测器(APD)单元，其在SiO₂/Si复合衬底上呈阵列状排布；沟槽结构，其围绕APD单元形成；其中，沟槽结构的侧壁面和底部均淀积高反介质膜。由此，通过沟槽结构的高反介质膜阻挡邻近APD单元间的侧向光串扰，通过基于SiO₂/Si复合衬底的SiO₂键合界面阻挡二次光子经由衬底进入邻近APD，从而有效截断了APD单元间的串扰路径，不仅APD阵列的整体性能提升，而且有利于大面阵的APD阵列的紧凑集成而提高量产性。

Description

硅基雪崩光电探测器阵列及其制作方法

技术领域

本发明涉及硅基雪崩光电探测器技术领域，尤其涉及一种基于键合技术而将外延Si层转移到SiO₂/Si复合衬底上的、消除了光电串扰的雪崩光电探测器阵列及其制作方法。

背景技术

雪崩光电探测器(Avalanche Photodiode，APD)因其具有灵敏度高、体积小、增益大等一系列优点，而实现了对微弱信号的高效探测，由此，已经广泛应用于光纤通信、激光测距、激光引信、光谱测量、遥感测量、医学影象诊断、环境监测和军事侦察等方面，是激光强度定向测距(Laser Intensity Direction and Ranging，LIDAR，即激光雷达)系统、3D激光扫描系统、核医学成像系统、高能物理系统等高新技术实践中的核心器件。相对于此，红外焦平面技术的发展比较成熟，大面阵的红外焦平面探测器也已经在激光雷达、激光测距等需要高清晰度成像的领域大量应用。然而，近年来伴随成像性能的提高而对核心成像器件的要求也随之而升，例如，对成像光电器件的响应度、带宽、增益等要素也提出了新的要求，这样一来，APD阵列会以大增益小体积的优势引导激光成像的未来发展趋势，无论是在线性工作还是盖革模式工作，会有着比红外焦平面探测器更广泛的应用前景。

另一方面，在APD阵列中APD单元呈阵列状排列，而邻近的APD单元之间的间隔不足以抑制这些邻近单元间的光电串扰，这样的光电串扰会使APD阵列系统的性能降低从而影响整个成像系统的响应度、线性度等特性。因而，为了消除上述的光电串扰的影响，本领域技术人员进行了各种实践，这些实践的结果体现在美国专利US7576371B1、US9395182B1以及欧洲专利申请EP3002794A1等现有技术的文献中，例如在APD结构中设置绝缘沟槽、反射镜等阻挡结构以防止光子(二次光子)经由特定光学效应而行进至邻近的APD单元，这些手段尽管在一定程度上减小了邻近单元间的光电串扰，但因为二次光子的形成主要是APD工作时，入射光子被吸收层吸收后，在倍增层发生离化碰撞从而实现光生载流子的倍增、且各载流子在PN结反向偏压下，均会以某概率发出二次光子，此二次光子会各向同性地从任何可能的通道进入邻近APD单元，而这些阻挡结构不能完全防止二次光子进入邻近单元，故如何有效彻底地防止APD阵列中邻近APD单元间的光电串扰仍然是本技术领域目前面临的一个课题。

发明内容

(一)要解决的技术问题

本发明提供了一种硅基雪崩光电探测器阵列及其制作方法，以至少部分解决以上所提出的技术问题。

(二)技术方案

根据本发明的一个方面，提供了一种硅基雪崩光电探测器阵列，包括：SiO₂/Si复合衬底；APD单元，其在SiO₂/Si复合衬底上呈阵列状排布；沟槽结构，其围绕APD单元形成；其中，沟槽结构的侧壁面和底部均淀积高反介质膜。

在本发明的某实施例中，沟槽结构的底部与SiO₂/Si复合衬底接触，沟槽结构在由高反介质膜构成的沟槽空间填充绝缘介质。

在本发明的某实施例中，APD单元自下而上依次包括外延层、倍增层、N⁺型Si层、减反射膜层；外延层是π外延Si层，倍增层是P型Si层，电极接触层是N⁺型Si层。

在本发明的某实施例中，在俯视观察的情况下，N⁺型Si层的面积大于P型Si层的倍增层面积，由此在N⁺型Si层的外围附近和P型Si层的外围附近形成有N型Si环的保护环。

在本发明的某实施例中，在APD单元以与保护环具有间距的方式围绕保护环形成有P⁺截止环；在P⁺截止环上形成有P电极，在N⁺型Si层上以围着减反射膜层而向上延伸的方式形成有N电极。

根据本发明的另一个方面，提供了一种硅基雪崩光电探测器阵列的制作方法，该硅基雪崩光电探测器阵列包括APD单元和围绕APD单元形成的沟槽结构，APD单元呈阵列状排列，其中，包括以下步骤：

准备SiO₂/Si复合衬底的步骤A，该步骤A具有：子步骤A1，将至少单面抛光的第一硅衬底和第二硅衬底分别进行试剂清洗；子步骤A2，在第一硅衬底生长外延Si层；子步骤A3，对第二硅衬底、和在第一硅衬底生长的外延Si层同时进行热氧化，而分别在第二硅衬底形成SiO₂层、在外延Si层形成SiO₂层；子步骤A4，将基于第二硅衬底的SiO₂层与在第一硅衬底的外延Si层所形成的SiO₂层分别向内进行贴合，而后将贴合后的两衬底置于真空键合机内进行热处理，以完成SiO₂层/SiO₂层的键合；子步骤A5，对键合后的与所述外延Si层接触的所述第一硅衬底进行减薄而后进行腐蚀，以去掉所述第一硅衬底，由此得到在SiO₂/Si复合衬底上形成有外延Si层的晶片结构；

形成APD单元的步骤B，在外延Si层位于APD单元内的中央区域依次形成基于离子注入的P型倍增层、基于扩散的N⁺型Si层、基于蒸镀的减反射膜层，在外延Si层的表面以与N⁺型Si层具有间距的方式通过离子注入而形成P⁺截止环，在P⁺截止环上形成P电极，在N⁺Si层上以围着减反射膜层而向上延伸的方式形成N电极；

形成沟槽结构的步骤C，以围绕APD单元的方式对外延Si层进行刻蚀而形成沟槽结构，在沟槽结构的侧壁和底部淀积高反介质膜后填充绝缘介质。

在本发明的某实施例中，第一硅衬底为P⁺型Si衬底；外延Si层的厚度为10-30μm，外延Si层的电阻率为500～1000Ω·cm；P型倍增层为P型Si层，其掺杂浓度为3×10¹⁵～8×10¹⁶cm^-3；N⁺型电极接触层为N⁺型Si层，其掺杂浓度大于5×10¹⁹cm^-3；P⁺截止环的掺杂浓度为大于1×10¹⁹cm^-3；沟槽结构的宽度为5～10μm；绝缘介质为二氧化硅或氮化硅；减反射膜层为SiO₂层，该SiO₂层的厚度为100～180nm。

在本发明的某实施例中，可以使P型倍增层在1100～1300℃的温度进行3～6小时的退火处理。

在本发明的某实施例中，对于深沟槽的刻蚀，首先通过采用传统深沟槽隔离工艺，即ICP干法刻蚀在刻蚀气体SF₆/C₄H₈的合理配比下解决侧向钻蚀问题等，而实现深硅刻蚀；然后通过采用SF6各向同性刻蚀，而使沟槽开口处宽度略大于底部，以有利于后述的介质膜的淀积。对各向同性刻蚀后的深沟槽内淀积高反介质膜，因深沟槽开口处宽度大于其底部则易以在深沟槽侧壁及其底部淀积介质膜，由此，在高反介质膜的淀积厚度达到1.3～1.9μm时开始对由高反介质膜构成的沟槽空间填充绝缘SiO₂或氮化硅材料，从而实现深沟槽的无空洞填充直至填满。填满后，进行化学机械抛光而使其平坦化。

(三)有益效果

从上述技术方案可以看出，本发明硅基雪崩光电探测器阵列及其制作方法，至少具有以下有益效果其中之一或其中的一部分：

(1)通过键合技术而形成的外延Si/SiO₂/Si材料结构(即在SiO₂/Si复合衬底上形成有外延Si层的晶片结构)，从根本上消除了通过衬底耦合带来的探测器阵列之间的串扰，使硅基雪崩光电探测器性能提升，由此，基于SiO₂/Si复合衬底的硅基雪崩光电探测器阵列会对于大面阵的APD阵列具有强的实用性。

(2)沟槽结构及其填充物(高反射率薄膜和绝缘介质)，将APD单元内产生的二次光子进行反射，使二次光子在其寿命时间范围内停留在其产生的APD单元(被吸收)而不会进入邻近APD单元，由此，有效防止了侧向光电串扰。

这样，通过基于键合的外延Si/SiO₂/Si材料结构中的SiO₂/Si复合衬底与沟槽结构(其填充物为高反射率薄膜和绝缘介质的组合)，能够获得低串扰的硅基雪崩光电二极管阵列器件。

(3)本发明硅基雪崩光电二极管阵列的制作方法，结果表明其易于与CMOS工艺兼容，通过传统的半导体工艺线或CMOS工艺线，均能达到需要的工艺条件，相比价格相对昂贵的SOI衬底，能够降低成本，从而具有更强的实用性。

附图说明

图1为本发明实施例硅基雪崩光电探测器阵列的概要性示意图。

图2为本发明实施例第一硅衬底及其上形成的外延Si层和氧化硅层的三层结构的剖视图。

图3为本发明实施例第二硅衬底及其上形成的氧化硅层的二层结构的剖视图。

图4为本发明实施例将图2的基于第一硅衬底的三层结构和图3的基于第二硅衬底的二层结构各自的氧化硅层向内进行贴合而后进行键合的结构的剖视图。

图5为将图4的键合结构去掉第一硅衬底后的结构的示意图。

【附图中本发明实施例主要元件符号说明】

1-第一硅衬底； 2-第二硅衬底； 3-外延层；

4-氧化硅层； 5-P型倍增层； 6-N⁺型电极接触层；

7-减反射膜层； 8-P⁺截止环； 9-P电极；

10-N电极； 11-SiO₂钝化膜； 12-高反射率减反膜；

13-深沟槽； 14-绝缘介质； 20、30-APD单元。

具体实施方式

要解决前述的技术问题，关键有两点：一是APD单元间的深沟槽、在深沟槽的侧壁和底部设置的高反射率多层介质膜、在该多层介质膜所构成的沟槽空间填充的绝缘介质这样的高反绝缘深沟槽结构(也称“沟槽结构”)，以阻挡光电串扰侧向传输路径，来实现光电串扰的侧向传输的有效抑制；二是基于键合的外延Si/SiO₂/Si材料结构中的SiO₂/Si复合衬底的APD阵列结构，能够对光电串扰的进行有效抑制，从而实现低串扰高响应度的光电探测。

为实现高效率的光电探测器，本发明提供了一种包括围绕APD单元的高反绝缘深沟槽结构的APD阵列，该阵列是通过基于键合的外延Si/SiO₂/Si材料结构中的SiO₂/Si复合衬底而制作的APD阵列结构，以全方位遮挡光电串扰传播路径，从而有效提高APD阵列的光电特性。

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

图1为本发明实施例硅基雪崩光电探测器阵列的概要性示意图。图2～图4是关于APD阵列结构涉及的氧化硅层键合的相关内容的示意图，其中，图2为本发明实施例第一硅衬底及其上形成的外延Si层和氧化硅层的三层结构的剖视图；图3为本发明实施例第二硅衬底及其上形成的氧化硅层的二层结构的剖视图；图4为本发明实施例将基于第一硅衬底的三层结构和基于第二硅衬底的二层结构各自的氧化硅层向内进行贴合而后进行键合的结构的剖视图。

本发明硅基雪崩光电探测器阵列的具体实施方案的步骤包括：

步骤1：对至少单面抛光的第一硅衬底1和第二硅衬底2分别进行试剂清洗；

需要说明的是，试剂清洗是指先进行高温超声有机试剂煮洗，而后进行高温化学试剂清洗；另外，第一硅衬底1为高掺杂P⁺型Si衬底。

步骤2：在第一硅衬底1上生长外延层3；

需要说明的是，外延层3是π外延Si层，也即本征Si层(本申请中或称为非故意掺杂型Si层，这是因为在技术实质上第一硅衬底为P⁺型Si衬底，即为高掺杂衬底，故外延层3会显示微弱的P型特性)，该外延Si层(即，外延层3，在本发明中也称为外延Si层3)是高阻层，其电阻率500～1000Ω·cm，外延Si层的厚度为10-30μm。

步骤3：对第二硅衬底2、和在第一硅衬底1生长的外延Si层3同时进行热氧化，而分别在第二硅衬底2形成氧化硅层4、在外延Si层3形成氧化硅层4(参照图2、图3)；

需要说明的是，对于氧化硅层4的形成，可以通过干氧、湿氧或两者混合(即干湿氧)的方式进行氧化，所形成的氧化硅层4为致密的SiO₂层4。

步骤4：将基于第二硅衬底2的氧化硅层4与在第一硅衬底1的外延Si层所形成的氧化硅层4分别向内进行贴合而后进行键合；

需要说明的是，这样的两个氧化硅层4的键合是介质键合，即是在氧化硅层4向内进行贴合后置于真空键合机内键合，进行热处理以驱除键合界面的水气，从而实现第一硅衬底1与第二硅衬底2的键合；另外，真空键合的真空度为10^-4-10^-5Pa，键合界面为SiO₂，键合强度高，键合界面质量高，满足后续的所有工艺要求。其结果，形成了包括SiO₂/Si复合衬底及其上的外延Si层、和与外延Si层相接触的第一硅衬底的结构。

这样，经过上述步骤1至步骤4的键合工艺之后，SiO₂/Si复合衬底就可以进行离子注入、扩散掺杂等进一步硅基雪崩光电探测器阵列的制作工艺。需要说明的是，该硅基雪崩光电探测器阵列包括APD单元和围绕APD单元形成的沟槽结构，APD单元呈阵列状排列。

步骤5：对外延Si层3相接触的第一硅衬底1进行减薄而后进行腐蚀，以去掉第一硅衬底1。

步骤6：在外延Si层3，通过硼离子注入而形成P⁺截止环8；

需要说明的是，P⁺截止环8的形成位置是在APD单元的靠外侧的位置，P⁺截止环8在俯视观察时与APD单元的外周壁具有一定间距，故该P⁺截止环8位于深沟槽13结构之内；另外，硼离子掺杂浓度为大于1×10¹⁹cm^-3。

步骤7：在外延Si层3，通过高能硼离子注入而形成P型倍增层5，即P型Si层5；

需要说明的是，P型倍增层5位于外延Si层3的中央区域，在剖视观察时比P⁺截止环8更靠近SiO₂层4的键合界面，P型倍增层5与P⁺截止环8之间经由外延Si层而不接触；另外，用于形成P型倍增层5的硼离子掺杂浓度为3×10¹⁵～8×10¹⁶cm^-3。

步骤8：在外延层3中的P型倍增层5上，通过磷扩散而形成N⁺型电极接触层6，即N⁺型Si层6；

需要说明的是，如图1所示，在P型倍增层5上形成的N⁺型Si层的高掺杂层的面积在剖视观察时大于作为倍增层5的雪崩区的面积，由此，基于掺杂浓度的差异，N⁺Si高掺杂层向其侧方和下方的本征Si层扩散，从而在P型倍增层5外围形成N型保护环(未图示)，以防止APD的边缘击穿；另外，磷离子掺杂浓度为5×10¹⁹cm^-3以上，我们目前可选为5×10¹⁹cm^-3。

步骤9：以围绕APD单元的方式对外延Si层3进行刻蚀而形成深沟槽13；

需要说明的是，深沟槽12的高度与外延Si层3的厚度相同，也就是，通过以贯通外延Si层3的方式刻蚀外延Si层3来形成深沟槽13；另外，深沟槽13的宽度为5μm左右。

进一步详细说明，在深沟槽13的刻蚀上，首先考虑侧向钻蚀问题等而采用传统深沟槽隔离工艺，即，通过ICP干法刻蚀，在刻蚀气体SF₆/C₄H₈的合理配比下，实现深硅刻蚀；然后通过采用SF6各向同性刻蚀，而使沟槽12的开口处宽度略大于底部，以有利于后述的介质膜的淀积。

步骤10：在深沟槽13的侧壁和底部淀积高反射率薄膜12后填充绝缘介质14；

需要说明的是，高反射率薄膜12可以为多层介质膜，例如，可以是通过周期性层叠六对SiO₂/TiO₂而成的高反介质膜；绝缘介质14可以为SiO₂或氮化硅。

进一步详细说明，对各向同性刻蚀后的深沟槽13内淀积高反介质膜，因深沟槽13的开口处宽度大于其底部则易以在深沟槽侧壁及其底部淀积介质膜，由此，在高反介质膜的淀积厚度达到1.6μm左右时，开始对由高反介质膜构成的沟槽空间填充绝缘SiO₂或氮化硅材料，从而实现深沟槽的无空洞填充直至填满。填满后，进行化学机械抛光而使其平坦化。

步骤11：在N+型高掺杂电极接触层6开窗口，镀制减反射膜层7，沿窗边蒸镀电极以制作N电极10；

需要说明的是，减反射膜层的厚度根据设计者需求决定，对应不同波长其减反射膜厚度不同，例如对波长为980nm的光进行探测，减反射膜层7的厚度约为180nm左右。另外，减反射膜层为SiO₂层；在镀制作为减反射膜层的SiO₂层的工艺，除减反射膜层7外，如图1所示那样在外延Si层3的表面也淀积SiO₂层，其也可以作为绝缘钝化膜，即SiO₂钝化膜。

步骤12：在P⁺截止环8制作P电极9；完成器件工艺，装管测试。

本发明所述的硅基雪崩光电探测器阵列在光电探测中，探测光从减反射膜层7进入，穿过N⁺型Si层6和倍增层5，到达作为吸收区的π外延Si层被吸收，生成电子空穴对(光生载流子)，载流子在吸收区电场作用下漂移至倍增区，通过P型倍增层5(即P型Si层5)的高电场使载流子发生雪崩倍增而产生更多电子空穴对，以实现电流倍增。

至此，已经结合附图对本发明实施例进行了详细描述。需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外，上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换，例如：

(1)第一硅衬底为高掺P型Si，即P⁺Si衬底；第二硅衬底可以为P型Si层，也可以为N型Si层、或为本征高阻硅衬底；

(2)在对阵列器件的高填充因子没有要求的情况下，可以在N⁺型Si层6与P⁺截止环8之间还设置追加保护环，通过该追加保护环与基于自然扩散的N型保护环而构成双保护环结构，以进一步防止边缘击穿，从而提高硅基APD阵列的工作电压，即提高其倍增线性区的电压工作范围。

依据以上描述，本领域技术人员应当对本发明硅基雪崩光电探测器阵列及其制作方法有了清楚的认识。

综上所述，本发明提供一种可易于与CMOS工艺兼容的全方位抑制光电串扰从而有效提升光电探测性能的、基于键合的SiO₂/Si复合衬底的硅基APD阵列及其制作方法。即使APD单元内产生的二次光子无特定行进方向，本发明硅基APD阵列也能通过SiO₂/Si复合衬底与沟槽结构及其填充物的高反射率薄膜和绝缘介质之组合，实现二次光子的有效反射以阻挡其进入邻近的APD单元，由此降低了APD阵列的光电串扰，从而提高了APD阵列的整体性能，可以广泛应用于智能物联、环境监控、资源探测等诸多领域。

还需要说明的是，图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本发明实施例的内容。

除非有所知名为相反之意，本说明书及所附权利要求中的数值参数是近似值，能够根据通过本发明的内容所得的所需特性改变。具体而言，所有使用于说明书及权利要求中表示组成的含量、反应条件等等的数字，应理解为在所有情况中是受到「约」的用语所修饰。一般情况下，其表达的含义是指包含由特定数量在一些实施例中±10％的变化、在一些实施例中±5％的变化、在一些实施例中±1％的变化、在一些实施例中±0.5％的变化。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (12)

1.一种硅基雪崩光电探测器阵列，包括：

SiO₂/Si复合衬底，其基于外延Si/SiO₂/Si材料结构；

APD单元，其形成于所述外延Si/SiO₂/Si材料结构中的外延Si层，且在所述SiO₂/Si复合衬底上呈阵列状排布；

沟槽结构，其形成于所述外延Si层，且围绕着所述APD单元；

其中，所述沟槽结构的侧壁面和底部均淀积高反介质膜，所述外延Si/SiO₂/Si材料结构通过键合技术而形成。

2.根据权利要求1所述的硅基雪崩光电探测器阵列，其中，

所述沟槽结构的底部与所述SiO₂/Si复合衬底接触。

3.根据权利要求2所述的硅基雪崩光电探测器阵列，其中，

所述沟槽结构在由所述高反介质膜构成的沟槽空间填充有绝缘介质。

4.根据权利要求2所述的硅基雪崩光电探测器阵列，其中，

所述APD单元包括自下而上形成的吸收层、倍增层、高掺杂电极接触层、减反射膜层。

5.根据权利要求4所述的硅基雪崩光电探测器阵列，其中，

所述吸收层是本征π外延Si层，所述倍增层是P型Si层，所述高掺杂电极接触层是N⁺型Si层。

6.根据权利要求5所述的硅基雪崩光电探测器阵列，其中，

所述N⁺型Si层的面积在俯视观察时大于所述P型Si层的倍增层面积，由此在所述N⁺型Si层的外围附近和所述P型Si层的外围附近形成有N型Si的保护环。

7.根据权利要求6所述的硅基雪崩光电探测器阵列，其中，

在所述APD单元以与所述保护环具有间距的方式围绕所述保护环形成有P⁺截止环。

8.根据权利要求7所述的硅基雪崩光电探测器阵列，其中，

在所述P⁺截止环上形成有P电极，在所述N⁺型Si层上以围着所述减反射膜层而向上延伸的方式形成有N电极。

9.一种硅基雪崩光电探测器阵列的制作方法，该硅基雪崩光电探测器阵列包括APD单元和围绕APD单元形成的沟槽结构，所述APD单元呈阵列状排列，其中，包括以下步骤：

准备SiO₂/Si复合衬底的步骤A，该步骤A具有：子步骤A1，将至少单面抛光的第一硅衬底和第二硅衬底分别进行试剂清洗；子步骤A2，在所述第一硅衬底生长外延Si层；子步骤A3，对所述第二硅衬底、和在所述第一硅衬底生长的所述外延Si层同时进行热氧化，而分别在所述第二硅衬底形成SiO₂层、在所述外延Si层形成SiO₂层；子步骤A4，将基于所述第二硅衬底的SiO₂层与在所述第一硅衬底的所述外延Si层所形成的SiO₂层分别向内进行贴合，而后将贴合后的两衬底置于真空键合机内进行热处理，以完成SiO₂层/SiO₂层的键合；子步骤A5，对键合后的与所述外延Si层接触的所述第一硅衬底进行减薄而后进行腐蚀，以去掉所述第一硅衬底，由此得到的键合晶片即为在SiO₂/Si复合衬底上有外延Si层的晶片结构，即外延Si/SiO₂/Si材料结构；

形成APD单元的步骤B，在所述外延Si层位于所述APD单元内的中央区域依次形成基于离子注入的P型倍增层、基于扩散的N⁺型Si层、基于蒸镀的减反射膜层，在所述外延Si层的表面以与所述N⁺型Si层具有间距的方式通过离子注入而形成P⁺截止环，在所述P⁺截止环上形成P电极，在所述N⁺型Si层上以围着所述减反射膜层而向上延伸的方式形成N电极；

形成沟槽结构的步骤C，以围绕所述APD单元的方式对所述外延Si层进行刻蚀而形成所述沟槽结构，在所述沟槽结构的侧壁和底部淀积高反介质膜后填充绝缘介质。

10.根据权利要求9所述的硅基雪崩光电探测器阵列的制作方法，其中，

所述第一硅衬底为P⁺型Si衬底；

所述真空键合机在真空度为10^-4～10^-5Pa的状态下进行真空键合；

所述外延Si层的厚度为10-30μm，所述外延Si层的电阻率为500-1000Ω·cm；

所述P型倍增层为P型Si层，其掺杂浓度为3×10¹⁵～8×10¹⁶cm^-3；

N⁺型电极接触层为N⁺型Si层，其掺杂浓度大于5×10¹⁹cm^-3；

所述P⁺截止环的掺杂浓度大于1×10¹⁹cm^-3；

所述沟槽结构的宽度为5～10μm；

所述绝缘介质为二氧化硅或氮化硅；

所述减反射膜层为SiO₂层，该SiO₂层的厚度为100～180nm。

11.根据权利要求9所述的硅基雪崩光电探测器阵列的制作方法，其中，

将所述P型倍增层在1100～1300℃的温度进行3～6小时的退火处理。

12.根据权利要求9所述的硅基雪崩光电探测器阵列的制作方法，其中，

在形成沟槽结构的步骤C中，首先通过ICP干法刻蚀在刻蚀气体SF₆/C₄H₈的合理配比下实现深硅刻蚀，然后采用SF₆ 各向同性刻蚀而使所述沟槽结构的沟槽开口的宽度略大于其底部的宽度，由此，在所述沟槽结构的侧壁和底部淀积高反介质膜，在所述高反介质膜的淀积厚度达到1.3～1.9μm时，开始对由所述高反介质膜构成的沟槽空间填充绝缘SiO₂或氮化硅材料。

Images