KR20080041912A - 감도 제어가 가능한 씨모스 이미지 센서의 픽셀 회로 - Google Patents
감도 제어가 가능한 씨모스 이미지 센서의 픽셀 회로 Download PDFInfo
- Publication number
- KR20080041912A KR20080041912A KR1020060110119A KR20060110119A KR20080041912A KR 20080041912 A KR20080041912 A KR 20080041912A KR 1020060110119 A KR1020060110119 A KR 1020060110119A KR 20060110119 A KR20060110119 A KR 20060110119A KR 20080041912 A KR20080041912 A KR 20080041912A
- Authority
- KR
- South Korea
- Prior art keywords
- conductivity type
- capacitor electrode
- photodiode region
- type photodiode
- control signal
- Prior art date
Links
- 230000035945 sensitivity Effects 0.000 title claims description 31
- 239000003990 capacitor Substances 0.000 claims abstract description 82
- 238000000034 method Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000012546 transfer Methods 0.000 claims abstract description 9
- 238000009792 diffusion process Methods 0.000 claims abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 230000008569 process Effects 0.000 abstract description 7
- 230000004044 response Effects 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 230000003595 spectral effect Effects 0.000 description 6
- 230000007704 transition Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000003086 colorant Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 210000001525 retina Anatomy 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 1
- 101001002552 Homo sapiens Immunoglobulin superfamily member 11 Proteins 0.000 description 1
- 101000743485 Homo sapiens V-set and immunoglobulin domain-containing protein 1 Proteins 0.000 description 1
- 101000743490 Homo sapiens V-set and immunoglobulin domain-containing protein 2 Proteins 0.000 description 1
- 102100021032 Immunoglobulin superfamily member 11 Human genes 0.000 description 1
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 1
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 1
- 102100038293 V-set and immunoglobulin domain-containing protein 1 Human genes 0.000 description 1
- 102100038295 V-set and immunoglobulin domain-containing protein 2 Human genes 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
- H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
- H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
- H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
Abstract
씨모스 이미지 센서의 픽셀은, 제1 도전형 기판과, 상기 제1 도전형 기판 상에 형성된 제2 도전형 포토다이오드 영역와, 상기 제1 도전형 기판 상에 형성된 트랜스퍼 게이트와, 상기 제1 도전형 기판 상의 상기 제2 도전형 포토다이오드 영역 및 상기 트랜스퍼 게이트 사이에 형성된 부유확산층, 그리고 상기 제2 도전형 포토다이오드 영역 상에 적층된 유전막 및 커패시터 전극을 포함한다.
Description
도 1은 본 발명의 바람직한 실시예에 따른 픽셀 회로를 포함하는 씨모스 이미지 센서의 구성을 보여주는 블록도;
도 2는 도 1에 도시된 씨모스 이미지 센서가 칼라 고체 촬상 소자인 경우 컬러 필터 배열을 보여주는 도면;
도 3은 도 1에 도시된 APS 어레이에 배열되는 일반적인 하나의 픽셀 센서를 보여주는 도면;
도 4는 본 발명의 바람직한 실시예에 따른 픽셀 회로를 보여주는 도면;
도 5는 반도체 기판 상에 형성된 도 4에 도시된 광 감지부의 단면도;
도 6은 MOS 커패시터의 커패시턴스-전압 특성을 보여주는 도면;
도 7a 내지 도 7c는 도 4에 도시된 커패시터 전극의 상부면을 보여주는 도면들;
도 8은 도 4에 도시된 광 감지부의 다른 구조를 보여주는 도면;
도 9는 본 발명의 다른 실시예에 따른 씨모스 이미지 센서 내 픽셀 회로를 보여주는 도면; 그리고
도 10은 도 9에 도시된 픽셀 회로에서 사용되는 리셋 제어 신호 및 전달 제 어 신호의 타이밍도이다.
*도면의 주요부분에 대한 설명
100 : 씨모스 이미지 센서 110 : 액티브 픽셀 센서 어레이
120 : 로우 드라이버 130 : 아날로그-디지털 변환기
본 발명은 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서에 관한 것으로, 특히 CMOS 이미지 센서에 구비되는 픽셀 회로에 관한 것이다.
CMOS 이미지 센서는 휴대폰 카메라, 디지털 스틸 카메라 등에 장착되어, 시야에 전개되는 영상을 촬상하여 전기적 신호로 변환하여 디지털 신호 처리부로 전송한다. 디지털 신호 처리부는 고체 촬상 소자에서 출력되는 컬러 이미지 데이터를 신호 처리하여 LCD(liquid crystal display) 등과 같은 디스플레이 장치에 표시될 수 있도록 제어한다.
일반적으로 CMOS 이미지 센서는 매트릭스 형태로 배열된 픽셀 센서 어레이를 포함한다. 픽셀 센서 각각은 빛을 감지하여 전기적 신호로 변환하기 위한 광소자, 예를 들면 포토다이오드,를 포함한다. 최근에는 CMOS 이미지 센서를 응용한 실리콘 망막(silicon retina) 또는 고성능 이미지 센서(smart image sensor)가 개발되고 있다. 이와 같은 새로운 응용에서는 픽셀마다 감도(sensitivity) 또는 스펙트럼 응답(spectral response)을 용이하게 조절할 수 있어야 한다. 감도 또는 스펙 트럼 응답을 조절하기 위한 소자를 픽셀에 포함시킬 경우 포토다이오드 형성 면적이 줄어들어서 오히려 영상의 밝기를 낮추는 결과를 초래하게 된다.
따라서 본 발명의 목적은 감도 또는 스펙트럼 응답을 조절하기 위한 소자를 포함하는 씨모스 이미지 센서의 픽셀 회로의 구조를 제공하는데 있다.
본 발명의 다른 목적은 감도 또는 스펙트럼 응답을 조절할 수 있는 씨모스 이미지 센서의 픽셀 회로를 제공하는데 있다.
(구성)
상술한 바와 같은 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 씨모스 이미지 센서의 픽셀 구조는: 제1 도전형 기판과, 상기 제1 도전형 기판 상에 형성된 제2 도전형 포토다이오드 영역과, 상기 제1 도전형 기판 상에 형성된 트랜스퍼 게이트와, 상기 제2 도전형 포토다이오드 영역에 인접한 부유확산층, 그리고 상기 제2 도전형 포토다이오드 영역 상에 적층된 유전막 및 커패시터 전극을 포함한다.
이 실시예에 있어서, 상기 커패시터 전극은 상기 제2 도전형 포토다이오드 영역의 전면을 덮도록 형성된다.
이 실시예에 있어서, 상기 커패시터 전극은 상기 제2 도전형 포토다이오드 영역의 일부를 덮도록 형성된다.
이 실시예에 있어서, 상기 커패시터 전극은 상기 제2 도전형 포토다이오드 영역의 상기 일부를 덮도록 양방향으로 신장된 핑거 형상을 갖도록 형성된다.
이 실시예에 있어서, 상기 커패시터 전극은 상기 제2 도전형 포토다이오드 영역의 상기 일부를 덮도록 복수의 오프닝을 갖는다.
이 실시예에 있어서, 상기 커패시터 전극은 감도 제어 신호를 입력받는 폴리실리콘으로 형성된다.
이 실시예에 있어서, 상기 커패시터 전극은 감도 제어 신호를 입력받는 투명 도전막으로 형성된다.
본 발명의 다른 특징에 따른 씨모스 이미지 센서의 픽셀 회로는: 소스/드레인 전극들 중 일측이 제1 노드와 연결되고, 나머지 일측이 출력 노드에 접속되며, 게이트 전극이 행 선택신호를 입력받는 제1 트랜지스터와, 소스/드레인 전극들 중 일측이 제1 전압과 연결되고, 나머지 일측이 제2 노드에 접속되며, 게이트 전극이 리셋 제어 신호를 입력받는 제2 트랜지스터와, 소스/드레인 전극들 중 일측이 상기 제1 전원과 연결되고, 나머지 일측이 상기 제1노드에 접속되며, 게이트 전극이 상기 제2 노드와 연결된 제3 트랜지스터, 그리고 제2 전압과 상기 제2 노드 사이에 연결되어 광전 변환하는 포토다이오드를 포함한다. 상기 포토다이오드는, 제1 도전형 기판과, 상기 제1 도전형 기판 상에 형성된 제2 도전형 포토다이오드 영역와, 상기 제2 도전형 포토다이오드 영역 상에 적층된 유전막 및 커패시터 전극을 포함하는 구조를 갖는다. 상기 커패시터 전극은, 상기 제2 도전형 포토다이오드 영역와 상기 커패시터 전극 사이의 커패시턴스를 변화시키기 위한, 감도 제어 신호와 연결된다.
이하 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예가 설명된다.
도 1은 본 발명의 바람직한 실시예에 따른 픽셀 회로를 포함하는 씨모스 이미지 센서의 구성을 보여주는 블록도이다. 도 1을 참조하면, 씨모스 이미지 센서(100)는 액티브 픽셀 센서(active pixel sensor, APS) 어레이(110), 로우 드라이버(120) 그리고 아날로그-디지털 변환기(130)를 포함한다. APS 어레이(110)는 복수의 행들과 복수의 열들로 배열된 픽셀 회로들을 포함한다. 픽셀 회로의 구체적인 구성은 추후 상세히 설명된다. 씨모스 이미지 센서(110)는 픽셀 회로들의 선택 및 감지된 영상 신호의 출력을 위한 어드레싱 신호들을 생성하는 컨트롤러를 더 포함할 수 있다. 로우 드라이버(120)는 APS 어레이(110)의 행들을 순차적으로 선택한다. 아날로그-디지털 변환기(130)는 APS 어레이(110)에서 감지된 아날로그 영상 신호를 디지털 신호로 변환하여 신호 처리부로 제공한다.
씨모스 이미지 센서(100)가 칼라 고체 촬상 소자인 경우 도 2에 도시된 바와 같이, APS 어레이(110)를 이루는 각 픽셀 상부에는 특정 컬러의 빛만 받아들이도록 컬러 필터(color filter)가 설치되는데, 색 신호를 구성하기 위하여 적어도 3 가지 종류의 컬러 필터가 배치된다. 가장 일반적인 컬러 필터 어레이는 한 행에 R(red), G(green) 2 가지 컬러의 패턴 및 다른 행에 G(green), B(blue) 2 가지 컬러의 패턴이 반복적으로 배치되는 베이어(Bayer) 패턴을 갖는다. 이 때, 휘도 신호와 밀접한 관련이 있는 G 컬러 필터는 모든 행에 배치되고, R 및 B 컬러 패턴은 각 행마다 번갈아 배치되어 휘도 해상도를 높인다. 디지털 스틸 카메라 등에는 해상도를 높이기 위하여 100만 픽셀 이상의 많은 픽셀을 배열한 씨모스 이미지 센서 가 적용된다.
이와 같은 구조를 갖는 씨모스 이미지 센서(100)에서, APS 어레이(110)는 광소자인 포토 다이오드(photodiode)를 이용하여 빛을 감지하여 전기적 신호로 변환하여 영상 신호를 생성한다. APS 어레이(110)에서 출력되는 영상 신호들은 3가지 색상들(R, G, B)에 대응하는 아날로그 영상 신호들이다. 아날로그-디지털 변환기(130)는 APS 어레이(110)로부터 출력되는 아날로그 영상 신호를 디지털 신호로 변환한다.
도 3은 도 1에 도시된 APS 어레이(110)에 배열되는 일반적인 하나의 픽셀 센서(300)를 보여주고 있다. 도 3에 도시된 바와 같이, 하나의 픽셀 센서(300)는 3 개의 MOSFET(metal oxide semiconductor field effect transistor)들(M1-M3)과 하나의 포토다이오드(PD)로 구성된 픽셀 회로(310) 그리고 바이어스(bias) 회로(320)를 포함한다. 픽셀 회로(310)는 APS 어레이(110)의 복수의 행들 및 열들에 매트릭스 형태로 배열되며, 바이어스 회로(320)는 노드(N1)를 바이어스하기 위하여 픽셀 회로(310)의 상부 또는 하부 주변에 배열된다.
감지된 아날로그 영상 신호를 디지털 신호로 변환하기 위해서 픽셀 회로(310)는 두 단계로 동작한다. 즉, 행 선택 신호(SEL)가 논리 하이 상태로 액티브된 상태에서, 리셋 제어 신호(RX)가 논리 하이 상태로 액티브되면 트랜지스터(M2)가 턴 온됨에 따라서 노드(FD)의 전압이 소스 폴로워(source follower) 트랜지스터(M3)의 소스 단자로 출력된다. 논리 하이 레벨의 행 선택 신호(SEL)에 의해서 트랜지스터(M1)가 턴 온 상태이므로 소스 폴로워 트랜지스터(M3)의 소스 단자의 전압은 트랜지스터(M1)의 소스 즉, 노드(N1)를 통해 리셋 신호(VRES)로서 아날로그-디지털 변환기(130)로 제공된다.
한편, 행 선택 신호(SEL)가 논리 하이 상태로 액티브된 상태에서, 리셋 제어 신호(RX)가 논리 로우 상태로 천이하면, 포토다이오드(PD)로부터 광전 변환된 영상 신호가 노드(FD)에 인가되고, 트랜지스터들(M3, M1)을 통하여 아날로그 영상 신호(VSIG)로서 아날로그-디지털 변환기(130)로 제공된다. 이와 같은 픽셀 회로(310)의 동작에 의하여, 도 2에 도시된 행 선택 신호들(SEL1, SEL2, SEL3)이 순차적으로 액티브될 때마다 APS 어레이(110) 내 각 행 들과 연결된 픽셀 센서들에서 리셋 신호들(VRES1, VRES2, VRES3,…) 및 아날로그 영상 신호들(VSIG1, VSIG2, VSIG3)을 출력한다.
아날로그-디지털 변환기(130)는 리셋 신호(VRES)와 아날로그 영상 신호(VSIG)의 차에 대응하는 디지털 신호를 출력한다. 이와 같이 변환된 디지털 신호는 디지털 신호 처리부로 출력되어서 LCD와 같은 디스플레이 장치에 적합한 구동 신호들로 변환되어서 디스플레이 장치를 구동한다.
본 발명의 씨모스 이미지 센서는 각각의 픽셀마다 감도(sensitivity) 또는 스팩트럼 응답(sepctral response)의 조절이 용이하도록 픽셀 회로 내 커패시터를 더 포함한다.
도 4는 본 발명의 바람직한 실시예에 따른 픽셀 회로(410)를 보여주는 도면이다. 도 4를 참조하면, 픽셀 회로(410)는 MOS 트랜지스터들(M11-M13)을 포함한다. 트랜지스터(M12)의 드레인은 전원 전압(VDD)과 연결되고, 소스는 노드(FD)에 연결되며, 게이트는 리셋 제어 신호(RX)와 연결된다. 트랜지스터들(M13, M11)은 전원 전압(VDD)과 노드(N1) 사이에 직렬로 순차적으로 연결된다. 트랜지스터(M13)의 게이트는 노드(FD)와 연결되고, 트랜지스터(M11)의 게이트는 행 선택 신호(SEL)에 의해서 제어된다. 광 감지부(411)는 포토 다이오드(PD)와 MOS 커패시터(CSCG)를포함한다. MOS 커패시터(CSCG)의 일단은 감도 제어 신호(SCG)와 연결되고, 타단은 포토 다이오드(PD)와 연결된다. 포토 다이오드(PD)는 MOS 커패시터(CSCG)의 타단과 접지 전압 사이에 연결된다.
도 5는 반도체 기판 상에 형성된 도 4에 도시된 광 감지부(411)의 단면도를 보여주고 있다. 도 5를 참조하면, 포토 다이오드(PD)는 P형 반도체 기판(p-sub, 421)과 N형 불순물의 저도핑 웰(n-, 422) 사이에 P-N 접합 다이오드 형태로 형성된다. MOS 커패시터(CSCG)는 포토다이오드(PD)가 차지하는 영역의 일부에서 상부 수직 구조로 형성된다. 즉, MOS 커패시터(CSCG)가 형성되도록 하기 위하여, 저도핑 웰(422) 상부면에 절연막이 형성된 후, 그 위에 MOS 트랜지스터들(M11-M13)의 게이트 전극을 형성하기 위한 게이트 전극(427) 형성 공정시 MOS 커패시터(CSCG)의 감도 제어 신호(SCG)와 연결된 상부 전극(424) 형성 공정이 동시에 진행된다. MOS 커패시터(CSCG)의 하부 전극은 저도핑 웰(422)이 된다.
외부 빛이 MOS 커패시터(CSCG)의 감도 제어 신호(SCG)를 입력받는 상부 전 극(424)을 투과하여 포토다이오드 영역(422)에서 잘 흡수될 수 있도록 하기 위하여, 감도 제어 신호(SCG)를 입력받는 커패시터 전극(424)은 투명 도전막으로 형성되어야 한다. 커패시터 전극(424)은 적절한 도전율(conductivity)과 적절한 빛 투과 성질을 가지는 폴리실리콘(poly-Si)이 바람직하다.
이와 같이 형성되는 MOS 커패시터(CSCG)의 커패시턴스-전압(C-V) 특성이 도 6에 도시되어 있다. 도 6을 참조하면, 전압(VBG)은 노드(FD)와 커패시터 전극(424) 사이의 전압이고, Cmos는 MOS 커패시터(CSCG)의 커패시턴스이다. Cox는 저도핑 웰(422) 위에 형성된 절연막 상하부 각각에 이상적인 전극이 있는 경우 이론적인 커패시턴스이다. 도 6에서, 잘 알려진 바와 같이, 일반적인 P형 MOS 커패시터의 커패시턴스는 커패시터 양단의 전압이 높아짐에 따라 감소하다가 커패시터 양단의 전압이 소정 레벨에 도달하면 Cox에 근접하도록 변화하는 반전 모드(inversion mode)로 동작한다. 본 발명의 MOS 커패시터(CSCG)는 전압(VBG)이 증가함에 따라 전하 공핍(depletion) 모드로 동작하여 커패시턴스가 점점 감소하는 특징을 갖는다.
이와 같은 MOS 커패시터(CSCG)의 특성을 이용하여 커패시터 전극(424)에 인가되는 감도 제어 신호(SCS)에 따라서 노드(FD)와 커패시터 전극(424) 사이의 커패시턴스가 가변되고, 그 결과 픽셀마다의 감도 또는 스펙트럼 응답이 제어된다.
도 7a 내지 도 7c는 도 4에 도시된 커패시터 전극(424)의 상부면을 보여주는 도면들이다. 폴리실리콘으로 형성되는 커패시터 전극(424a)은 도 7a에 도시된 바 와 같이, 포토다오드 영역인 저도핑 웰(422)의 전면을 덮도록 형성될 수 있다. 다른 예로서, 도 7b와 같이, 커패시터 전극(424b)은 포토다이오드 영역인 저도핑 웰(422)의 일부를 덮도록 형성되되, 양방향으로 신장된 핑거 형상을 갖도록 형성될 수 있다. 또다른 예로서, 도 7c에 도시된 바와 같이, 커패시터 전극(424c)은 포토다이오드 영역인 저도핑 웰(422)의 상부에 형성되되, 복수의 오프닝들(430)을 갖는다.
도 7b 및 도 7c와 같이, 커패시터 전극들(424b, 424c)이 저도핑 웰(422)의 일부를 덮도록 형성됨으로써 커패시터 전극들(424b, 424c)의 외주면과 저도핑 웰(422) 사이의 기생 커패시턴스(parastic capacitance)의 증가로 인해 커패시터(CSCG)의 커패시턴스가 증가되는 효과를 얻을 수 있다. 그 결과, 광 감지부(411)의 빛 감지 범위인 다이내믹 레인지(dynamic range)가 증대된다.
도 4에 도시된 광 감지부(411)의 다른 구조가 도 8에 도시되어 있다. 도 8을 참조하면, MOS 커패시터(CSCG)의 상부 전극(824)에 별도의 불순물 도핑 영역(830)을 포함하는 구조는, 도 6에 도시된 공핍 모드 특성과 반전 모드 특성을 동시에 이용할 수 있는 구조이다. 구체적으로, MOS 커패시터(CSCG)는 감도 제어 신호(SCG)를 입력받는 전극(824)과 저도핑 웰(822) 영역을 포함하는 제1 MOS 커패시터 그리고 감도 제어 신호(SCG)를 입력받는 전극(824)과 불순물 도핑 영역(830)을 포함하는 제2 MOS 커패시터를 포함한다.
불순물 도핑 영역(830)을 N형 또는 P형 불순물로 도핑함에 따라 전극(824)과 불순물 도핑 영역(830)을 포함하는 제2 커패시터는 반전 모드 특성 또는 공핍 모드 특성을 나타낼 수 있다. 그러므로, 도 8에 도시된 MOS 커패시터(CSCG)는 도 6에 도시된 공핍 모드 특성의 커브와 일반적인 P형 MOS 커패시터 커브 사이의 특성을 가질 수 있고, 이와 같이 변형된 커패시턴스 특성을 각 픽셀의 감도 제어에 응용할 수 있다.
다시 도 4를 참조하여,픽셀 회로(410)의 동작이 설명된다. 행 선택 신호(SEL)가 논리 하이 상태로 액티브된 상태에서, 리셋 제어 신호(RX)가 논리 하이 상태로 액티브되면, 노드(FD)의 전압 레벨이 상승하게 되고, 노드(FD)의 전압 레벨은 트랜지스터들(M13, M11)을 통해 노드(N1)로 전달된다. 이 때 노드(N1)로 전달되는 전압은 리셋 전압(VRES)이며, 도 1에 도시된 아날로그-디지털 변환기(130)로 전달된다.
한편, 행 선택 신호(SEL)가 논리 하이 상태에서, 리셋 제어 신호(RX)가 논리 로우 상태로 천이하면, 광 감지부(411) 내 포토다이오드(PD)에서 광전 변환된 영상 신호가 트랜지스터들(M13, M11)을 통하여 노드(N1)로 전달된다. 이 때 노드(N1)로 전달되는 전압은 영상 신호 전압(VSIG)이다.
이 때, 감도 제어 신호(SCG)에 인가된 전압의 크기에 따라서 포토다이오드(PD)에 포함된 MOS 커패시터(CSCG)의 커패시턴스(Cmos)가 결정되고, 영상 신호 전압(VSIG)의 출력 이득이 결정된다. 예를 들어, 소스 폴로워 트랜지스터(M13)의 출력 전압을 Vout이라 하고, 소스 폴로워 트랜지스터(M13)의 이득을 ASF라 할 때, 출 력 전압(Vout)을 MOS 커패시터(CSCG)의 커패시턴스(Cmos)와 관련시켜 나타내면 수학식 1과 같다.
수학식 1에서 Cp는 포토다이오드(PD)의 커패시턴스이고, iph는 포토다이오드(PD)의 광전 변환 전류, T는 포토다이오드(PD)의 빛 축적 시간이다. iph×T는 다이오드(D1)에서 광전 변환에 의해 생성된 전자(electron)의 전하량에 해당한다. 그러므로, 수학식 1과 같이, 소스 폴로워 트랜지스터(M13)의 소스로 출력되는 출력 전압(Vout)은 감도 제어 신호(SCG)의 전압 레벨에 따라서 결정되는 MOS 커패시터(CSCG)의 커패시턴스에 따라서 달라짐을 알 수 있다.
한편, 노드(N1)의 리셋 전압(VRES)과 영상 신호 전압(VSIG)을 순차적으로 입력받는 아날로그-디지털 변환기는 리셋 전압(VRES)과 영상 신호 전압(VSIG)의 차에 대응하는 디지털 신호를 출력한다. 이와 같이 변환된 디지털 신호는 디지털 신호 처리부(미 도시됨)로 제공되어서 처리된다.
도 9는 본 발명의 다른 실시예에 따른 씨모스 이미지 센서 내 픽셀 회로를 보여주는 도면이다. 도 9에 도시된 픽셀 회로(910)는 MOS 트랜지스터들(M21-M24)과 광 감지부(911)를 포함한다. 도 9에 도시된 픽셀 회로(910)는 도 4에 도시된 픽셀 회로(410)와 유사한 구성을 갖되, MOS 트랜지스터(M24)를 더 포함한다.
도 9를 참조하면, 트랜지스터들(M22, M24)은 전원 전압(VDD)과 노드(N3) 사이에 직렬로 순차적으로 연결된다. 트랜지스터(M22)의 게이트는 리셋 제어 신호(RX)와 연결되고, 트랜지스터(M24)의 게이트는 전달 제어 신호(TX)와 연결된다. 노드(N3)와 연결된 광 감지부(911)는 MOS 커패시터(CSCG)와 포토 다이오드(PD2)를 포함한다. 광 감지부(911)는 도 4에 도시된 광 감지부(411)와 동일한 구성을 갖고 동일하게 동작하므로 구체적인 설명을 생략한다.
트랜지스터들(M23, M21)은 전원 전압(VDD)과 노드(N4) 사이에 직렬로 순차적으로 연결된다. 트랜지스터(M23)의 게이트는 트랜지스터들(M22, M24)의 연결 노드인 노드(FD)와 연결되고, 트랜지스터(M21)의 게이트는 행 선택 신호(SEL)와 연결된다.
도 10은 도 9에 도시된 픽셀 회로(910)에서 사용되는 리셋 제어 신호(RX) 및 전달 제어 신호(TX)의 타이밍도이다.
도 10을 참조하여 도 9에 도시된 픽셀 회로(910)의 동작이 설명된다. 행 선택 신호(SEL)가 액티브된 상태에서 리셋 제어 신호(RX)가 하이 레벨로 천이하면, 노드(N4)로 리셋 전압(VRES)이 출력된다. 리셋 제어 신호(RX)가 하이 레벨인 동안 전달 제어 신호(TX)가 하이 레벨이면 포토다이오드(PD2)는 리셋된다. 리셋 제어 신호(RX)가 하이 레벨이고, 전달 제어 신호(TX)가 로우 레벨인 동안 포토다이오드(PD2)는 빛을 축적하고, 리셋 제어 신호(RX)가 로우 레벨로 천이하고, 전달 제어 신호(TX)가 하이 레벨로 천이하면, 포토다이오드(PD2)에 축적된 빛에 대응하는 전 압이 노드(FD)로 전달된다. 노드(FD)의 전압은 트랜지스터들(M23, M21)을 통하여 노드(N4)에서 영상 신호 전압(VSIG)로 출력된다. 한편, 감도 제어 신호(SCG)의 레벨에 따라서 광 감지부(911)에 포함된 MOS 커패시터(CSCG)의 커패시턴스가 변화되며, 감도 제어 신호(SCG)의 전압 레벨을 픽셀마다 다르게 설정하는 것에 의해서 영상 신호 전압(VSIG)의 세츄레이션 크기(saturation voltage)가 조절될 수 있다.
이와 같이, 본 발명의 실시예에 따른 씨모스 영상 센서는 픽셀 회로에 광전 변환을 위한 포토다이오드와 감도 조절을 위한 커패시터를 포함하여, 감도 조절 신호의 레벨에 따라서 영상 전압 신호의 전압 레벨을 조절할 수 있다. 또한, MOS 커패시터(CSCG)의 상부 전극을 폴리-실리콘과 같은 투명 도전막으로 형성함으로써 포토다이오드의 광전 변환 작용의 왜곡을 최소화한다. 특히, 포토다이오드의 상부면에 형성되는 MOS 커패시터의 상부 전극을 폴리-실리콘과 같은 투명 도전막으로 형성하되, 상부 전극이 포토다이오드의 일부 영역을 덮도록 상부 전극의 형상을 변화시킴으로써 MOS 커패시터의 커패시턴스를 최대화할 수 있다.
예시적인 바람직한 실시예를 이용하여 본 발명을 설명하였지만, 본 발명의 범위는 개시된 실시예들에 한정되지 않는다는 것이 잘 이해될 것이다. 오히려, 본 발명의 범위에는 다양한 변형 예들 및 그 유사한 구성들이 모두 포함될 수 있다. 따라서, 청구범위는 그러한 변형 예들 및 그 유사한 구성들 모두를 포함하는 것으로 가능한 폭넓게 해석되어야 한다.
이와 같은 본 발명에 의하면, 광전 변환을 위한 포토다이오드의 상부면에 가변 커패시터의 상부 전극을 형성하고, 포토다이오드의 저도핑 웰이 가변 커패시터의 하부 전극 기능을 수행하도록 함으로써 가변 커패시터를 위한 반도체 기판 상의 별도의 영역이 요구되지 않는다. 또한, 가변 커패시터의 상부 전극은 트랜지스터의 게이트 전극 공정과 동시에 진행될 수 있으므로 추가 마스크나 별도의 공정이 필요하지 않다. 따라서, 실리콘 망막(silicon retina) 또는 고성능 이미지 센서 등과 같은 새로운 응용에서 픽셀마다 감도 또는 스펙트럼 응답의 조절에 효과적으로 사용될 수 있다. 더욱이, 가변 커패시터의 상부 전극이 포토다이오드의 일부를 덮도록 형성함으로써 가변 커패시터의 커패시턴스 변화 폭을 증대시킬 수 있다. 또한, 가변 커패시터의 상부 전극이 포토다이오드의 일부를 덮도록 형성됨으로써 포토 다이오드의 상부면의 일부가 빛에 직접 노출되므로 포토다이오드의 감도가 향상된다.
Claims (14)
- 제1 도전형 기판과;상기 제1 도전형 기판 상에 형성된 제2 도전형 포토다이오드 영역과;상기 제1 도전형 기판 상에 형성된 트랜스퍼 게이트와;상기 제2 도전형 포토다이오드 영역에 인접한 부유확산층; 그리고상기 제2 도전형 포토다이오드 영역 상에 적층된 유전막 및 커패시터 전극을 포함하는 것을 특징으로 하는 씨모스 이미지 센서의 픽셀 구조.
- 제 1 항에 있어서,상기 커패시터 전극은 상기 제2 도전형 포토다이오드 영역의 전면을 덮도록 형성되는 것을 특징으로 하는 씨모스 이미지 센서의 픽셀 구조.
- 제 1 항에 있어서,상기 커패시터 전극은 상기 제2 도전형 포토다이오드 영역의 일부를 덮도록 형성되는 것을 특징으로 하는 씨모스 이미지 센서의 픽셀 구조.
- 제 3 항에 있어서,상기 커패시터 전극은 상기 제2 도전형 포토다이오드 영역의 상기 일부를 덮도록 양방향으로 신장된 핑거 형상을 갖도록 형성되는 것을 특징으로 하는 씨모스 이미지 센서의 픽셀 구조.
- 제 3 항에 있어서,상기 커패시터 전극은 상기 제2 도전형 포토다이오드 영역의 상기 일부를 덮도록 복수의 오프닝을 갖는 것을 특징으로 하는 씨모스 이미지 센서의 픽셀 구조.
- 제1 항에 있어서,상기 커패시터 전극은 감도 제어 신호를 입력받는 폴리실리콘으로 형성되는 것을 특징으로 하는 씨모스 이미지 센서의 픽셀 구조.
- 제1 항에 있어서,상기 커패시터 전극은 감도 제어 신호를 입력받는 투명 도전막으로 형성되는 것을 특징으로 하는 씨모스 이미지 센서의 픽셀 구조.
- 소스/드레인 전극들 중 일측이 제1 노드와 연결되고, 나머지 일측이 출력 노드에 접속되며, 게이트 전극이 행 선택신호를 입력받는 제1 트랜지스터와;소스/드레인 전극들 중 일측이 제1 전압과 연결되고, 나머지 일측이 제2 노드에 접속되며, 게이트 전극이 리셋 제어 신호를 입력받는 제2 트랜지스터와;소스/드레인 전극들 중 일측이 상기 제1 전원과 연결되고, 나머지 일측이 상기 제1노드에 접속되며, 게이트 전극이 상기 제2 노드와 연결된 제3 트랜지스터; 그리고제2 전압과 상기 제2 노드 사이에 연결되어 광전 변환하는 포토다이오드를 포함하되;상기 포토다이오드는,제1 도전형 기판과;상기 제1 도전형 기판 상에 형성된 제2 도전형 포토다이오드 영역와;상기 제2 도전형 포토다이오드 영역 상에 적층된 유전막 및 커패시터 전극을 포함하는 구조를 가지며;상기 커패시터 전극은, 상기 제2 도전형 포토다이오드 영역와 상기 커패시터 전극 사이의 커패시턴스를 변화시키기 위한, 감도 제어 신호와 연결되는 것을 특징으로 하는 씨모스 이미지 센서의 픽셀 회로.
- 제 8 항에 있어서,상기 커패시터 전극은 감도 제어 신호를 입력받는 투명 도전막으로 형성되는 것을 특징으로 하는 씨모스 이미지 센서의 픽셀 회로.
- 제 8 항에 있어서,상기 커패시터 전극은 감도 제어 신호를 입력받는 폴리실리콘으로 형성되는 것을 특징으로 하는 씨모스 이미지 센서의 픽셀 회로.
- 제 10 항에 있어서,상기 커패시터 전극은 상기 제2 도전형 포토다이오드 영역의 전면을 덮도록 형성되는 것을 특징으로 하는 씨모스 이미지 센서의 픽셀 회로.
- 제 10 항에 있어서,상기 커패시터 전극은 상기 제2 도전형 포토다이오드 영역의 일부를 덮도록 형성되는 것을 특징으로 하는 씨모스 이미지 센서의 픽셀 회로.
- 제 12 항에 있어서,상기 커패시터 전극은 상기 제2 도전형 포토다이오드 영역의 상기 일부를 덮도록 양방향으로 신장된 핑거 형상을 갖도록 형성되는 것을 특징으로 하는 씨모스 이미지 센서의 픽셀 회로.
- 제 12 항에 있어서,상기 커패시터 전극은 상기 제2 도전형 포토다이오드 영역의 상기 일부를 덮도록 복수의 오프닝을 갖는 것을 특징으로 하는 씨모스 이미지 센서의 픽셀 회로.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060110119A KR20080041912A (ko) | 2006-11-08 | 2006-11-08 | 감도 제어가 가능한 씨모스 이미지 센서의 픽셀 회로 |
| US11/976,658 US20080105909A1 (en) | 2006-11-08 | 2007-10-26 | Pixel circuit included in CMOS image sensors and associated methods |
| JP2007288839A JP2008124463A (ja) | 2006-11-08 | 2007-11-06 | Ｃｍｏｓイメージセンサーのピクセル構造及び該回路 |
| CNA2007103057834A CN101221965A (zh) | 2006-11-08 | 2007-11-08 | 包含在cmos图像传感器中的像素电路及相关方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060110119A KR20080041912A (ko) | 2006-11-08 | 2006-11-08 | 감도 제어가 가능한 씨모스 이미지 센서의 픽셀 회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080041912A true KR20080041912A (ko) | 2008-05-14 |
Family
ID=39358999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060110119A KR20080041912A (ko) | 2006-11-08 | 2006-11-08 | 감도 제어가 가능한 씨모스 이미지 센서의 픽셀 회로 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20080105909A1 (ko) |
| JP (1) | JP2008124463A (ko) |
| KR (1) | KR20080041912A (ko) |
| CN (1) | CN101221965A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101146170B1 (ko) * | 2009-12-30 | 2012-05-24 | 에스케이하이닉스 주식회사 | 픽셀 및 이를 이용한 ｃｍｏｓ 이미지 센서 |
| KR101377063B1 (ko) * | 2013-09-26 | 2014-03-26 | (주)실리콘화일 | 기판 적층형 이미지 센서의 글로벌 셔터를 위한 픽셀회로 |
| US9099372B2 (en) | 2010-08-12 | 2015-08-04 | Industry-Academic Corporation Foundation, Yonsei University | Complementary metal oxide semiconductor image sensor and operating method thereof |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010199154A (ja) * | 2009-02-23 | 2010-09-09 | Canon Inc | 固体撮像素子 |
| KR101294445B1 (ko) * | 2011-04-13 | 2013-08-07 | 엘지이노텍 주식회사 | 픽셀, 픽셀 어레이, 픽셀 어레이를 포함하는 이미지센서 및 픽셀 어레이의 구동방법 |
| KR101294386B1 (ko) | 2011-04-13 | 2013-08-08 | 엘지이노텍 주식회사 | 픽셀, 픽셀 어레이 및 픽셀 어레이를 포함하는 이미지센서 |
| JP5547150B2 (ja) * | 2011-09-16 | 2014-07-09 | 株式会社東芝 | 固体撮像素子 |
| US9276031B2 (en) | 2013-03-04 | 2016-03-01 | Apple Inc. | Photodiode with different electric potential regions for image sensors |
| US9741754B2 (en) | 2013-03-06 | 2017-08-22 | Apple Inc. | Charge transfer circuit with storage nodes in image sensors |
| KR102080861B1 (ko) | 2013-08-06 | 2020-02-25 | 삼성디스플레이 주식회사 | 광 감지 회로, 이를 포함하는 광 감지 패널 및 이 광 감지 패널을 포함하는 표시 장치 |
| US9473706B2 (en) * | 2013-12-09 | 2016-10-18 | Apple Inc. | Image sensor flicker detection |
| US10285626B1 (en) | 2014-02-14 | 2019-05-14 | Apple Inc. | Activity identification using an optical heart rate monitor |
| US9686485B2 (en) | 2014-05-30 | 2017-06-20 | Apple Inc. | Pixel binning in an image sensor |
| US9762824B2 (en) * | 2015-12-30 | 2017-09-12 | Raytheon Company | Gain adaptable unit cell |
| CN109716525B (zh) | 2016-09-23 | 2020-06-09 | 苹果公司 | 堆叠式背面照明spad阵列 |
| CN110235024B (zh) | 2017-01-25 | 2022-10-28 | 苹果公司 | 具有调制灵敏度的spad检测器 |
| US10656251B1 (en) | 2017-01-25 | 2020-05-19 | Apple Inc. | Signal acquisition in a SPAD detector |
| US10962628B1 (en) | 2017-01-26 | 2021-03-30 | Apple Inc. | Spatial temporal weighting in a SPAD detector |
| US10622538B2 (en) | 2017-07-18 | 2020-04-14 | Apple Inc. | Techniques for providing a haptic output and sensing a haptic input using a piezoelectric body |
| US10440301B2 (en) | 2017-09-08 | 2019-10-08 | Apple Inc. | Image capture device, pixel, and method providing improved phase detection auto-focus performance |
| US10848693B2 (en) | 2018-07-18 | 2020-11-24 | Apple Inc. | Image flare detection using asymmetric pixels |
| US11019294B2 (en) | 2018-07-18 | 2021-05-25 | Apple Inc. | Seamless readout mode transitions in image sensors |
| US11563910B2 (en) | 2020-08-04 | 2023-01-24 | Apple Inc. | Image capture devices having phase detection auto-focus pixels |
| US11546532B1 (en) | 2021-03-16 | 2023-01-03 | Apple Inc. | Dynamic correlated double sampling for noise rejection in image sensors |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3993471B2 (ja) * | 2002-06-13 | 2007-10-17 | 沖電気工業株式会社 | 周波数変調補正回路 |
| CN102854229A (zh) * | 2004-04-02 | 2013-01-02 | 硅实验室公司 | 集成电子传感器 |
| JP4152352B2 (ja) * | 2004-06-17 | 2008-09-17 | 松下電器産業株式会社 | 光半導体装置およびその製造方法 |
| KR100630704B1 (ko) * | 2004-10-20 | 2006-10-02 | 삼성전자주식회사 | 비평면 구조의 트랜지스터를 구비한 ｃｍｏｓ 이미지 센서및 그 제조 방법 |
| US7804117B2 (en) * | 2005-08-24 | 2010-09-28 | Aptina Imaging Corporation | Capacitor over red pixel |
-
2006
- 2006-11-08 KR KR1020060110119A patent/KR20080041912A/ko not_active Application Discontinuation
-
2007
- 2007-10-26 US US11/976,658 patent/US20080105909A1/en not_active Abandoned
- 2007-11-06 JP JP2007288839A patent/JP2008124463A/ja active Pending
- 2007-11-08 CN CNA2007103057834A patent/CN101221965A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101146170B1 (ko) * | 2009-12-30 | 2012-05-24 | 에스케이하이닉스 주식회사 | 픽셀 및 이를 이용한 ｃｍｏｓ 이미지 센서 |
| US9099372B2 (en) | 2010-08-12 | 2015-08-04 | Industry-Academic Corporation Foundation, Yonsei University | Complementary metal oxide semiconductor image sensor and operating method thereof |
| KR101377063B1 (ko) * | 2013-09-26 | 2014-03-26 | (주)실리콘화일 | 기판 적층형 이미지 센서의 글로벌 셔터를 위한 픽셀회로 |
| US9324746B2 (en) | 2013-09-26 | 2016-04-26 | Siliconfile Technologies Inc. | Pixel circuit for global shutter of substrate stacked image sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101221965A (zh) | 2008-07-16 |
| JP2008124463A (ja) | 2008-05-29 |
| US20080105909A1 (en) | 2008-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20080041912A (ko) | 감도 제어가 가능한 씨모스 이미지 센서의 픽셀 회로 | |
| US9070611B2 (en) | Image sensor with controllable vertically integrated photodetectors | |
| US9490284B2 (en) | Solid state imaging device, method of producing solid state imaging device, and electronic apparatus | |
| US8048711B2 (en) | Method for forming deep isolation in imagers | |
| US8339494B1 (en) | Image sensor with controllable vertically integrated photodetectors | |
| US7510896B2 (en) | CMOS image sensor and method for manufacturing the same | |
| US8829637B2 (en) | Image sensor with controllable vertically integrated photodetectors using a buried layer | |
| KR100830583B1 (ko) | 듀얼 캡쳐가 가능한 씨모스 이미지 센서의 픽셀 회로 및그것의 구조 | |
| KR100694761B1 (ko) | 컬러 응답이 개선된 ｃｍｏｓ 이미저 | |
| US10616513B2 (en) | Image sensors including shielding structures | |
| KR100860141B1 (ko) | 이미지센서 및 그 제조방법 | |
| US8730362B2 (en) | Image sensor with controllable vertically integrated photodetectors | |
| US20230299113A1 (en) | Solid-state imaging device and electronic device | |
| JP2007027601A (ja) | 撮像装置 | |
| US8946612B2 (en) | Image sensor with controllable vertically integrated photodetectors | |
| US8736728B2 (en) | Image sensor with controllable vertically integrated photodetectors | |
| JP2018026434A (ja) | 固体撮像素子及び電子機器 | |
| KR20110077660A (ko) | Ｃｍｏｓ 이미지 센서 및 이의 픽셀 | |
| KR20060027971A (ko) | 감도 제어가 가능한 광소자를 이용하는 고체 촬상 소자의픽셀 회로 및 그 구동 방법 | |
| KR20060044088A (ko) | 트랜치 구조의 전달 게이트를 가지는 고체 촬상 소자의픽셀 회로 | |
| KR20070071053A (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| KR100698083B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100699847B1 (ko) | 이미지 센서에서 협폭 밴드갭 광소자를 가지는 픽셀 회로 | |
| US20100006964A1 (en) | Backside illuminated image sensor having biased conductive layer for increased quantum efficiency | |
| KR20060124888A (ko) | 화질 개선을 위한 고체 촬상 소자의 픽셀 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |