KR20060124888A - 화질 개선을 위한 고체 촬상 소자의 픽셀 회로 - Google Patents

화질 개선을 위한 고체 촬상 소자의 픽셀 회로 Download PDF

Info

Publication number
KR20060124888A
KR20060124888A KR1020050044487A KR20050044487A KR20060124888A KR 20060124888 A KR20060124888 A KR 20060124888A KR 1020050044487 A KR1020050044487 A KR 1020050044487A KR 20050044487 A KR20050044487 A KR 20050044487A KR 20060124888 A KR20060124888 A KR 20060124888A
Authority
KR
South Korea
Prior art keywords
transistor
signal
node
source follower
solid
Prior art date
Application number
KR1020050044487A
Other languages
English (en)
Inventor
고주현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050044487A priority Critical patent/KR20060124888A/ko
Publication of KR20060124888A publication Critical patent/KR20060124888A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Abstract

화질 개선을 위한 고체 촬상 소자의 픽셀 회로가 개시된다. 상기 고체 촬상 소자에서는, 소스 폴로워 트랜지스터/행 선택 트랜지스터의 채널이 트랜치를 따라 게이트 전극 측면과 아래에 형성되어, 레이아웃 면적은 유지하면서 유효 채널 길이를 길게 할 수 있다.

Description

화질 개선을 위한 고체 촬상 소자의 픽셀 회로{Pixel circuit for improving image quality in solid-state image-sensing device}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일실시예에 따른 고체 촬상 소자를 나타내는 블록도이다.
도 2는 도 1의 APS 어레이의 컬러 필터 패턴을 나타내는 일례이다.
도 3은 도 1의 APS 어레이의 단위 픽셀 구동 회로도이다.
도 4는 도 3의 단위 픽셀 구동 회로에 대한 평면도이다.
도 5a 내지 5e는 도 4의 A-B 부분에 대한 공정 과정 중의 단면을 나타내는 도면이다.
본 발명은 고체 촬상 소자(solid-state image sensing device)에 관한 것으로, 특히 CIS(CMOS Image Sensor) 형 고체 촬상 소자의 픽셀 회로에 관한 것이다.
CIS형 고체 촬상 소자는 휴대폰 카메라, 디지털 스틸 카메라(digital still camera) 등에 장착되어, 시야에 전개되는 영상을 촬상하여 전기적 신호로 변환하고 변환된 영상 신호를 디지털 신호로 바꾸어 전송한다. 고체 촬상 소자에서 출력되는 디지털 영상 신호는 삼색(Red, Green, Blue) 컬러 이미지 데이터이고, 상기 디지털 영상 신호는 신호 처리되어 LCD(liquid crystal display)와 같은 디스플레이 장치를 구동한다.
고체 촬상 소자의 픽셀(pixel) 회로는 광소자(photodiode)와 광소자에서 발생된 영상신호를 적절한 타이밍에 출력하기 위한 트랜지스터들로 구성된다. 광소자에서 광전 변환된 신호를 적절한 타이밍에 아날로그-디지털 변환 회로로 출력하기 위한 상기 트랜지스터들은 디스플레이 향상을 위하여 적절한 크기로 설계되어야 한다. 이와 같은 트랜지스터들 중 소스 폴로워(source follower) 트랜지스터의 노이즈(noise) 특성은 화질에 가장 큰 영향을 끼친다. 소스 폴로워 트랜지스터는 FD(Floating Diffusion) 노드의 전위 변화를 전류 변화로 바꾸어 아날로그-디지털 변환 회로로 출력한다.
소스 폴로워 트랜지스터의 특성은 주로 열 노이즈(thermal noise)와 플릭커(flicker) 노이즈에 의하여 영향을 받는다. 이와 같은 노이즈를 줄이기 위하여 MOSFET(Metal-Oxide-Semiconductor) 구조에서 게이트 절연막의 질을 높이거나, 게이트 절연막으로부터 채널이 멀리 떨어져 있도록 하는 구조가 시도되고 있다. 또한, 채널 길이(length)와 폭(width)을 증가시키는 방법도 시도되고 있으나, 이러한 증가가 광소자의 개구율(fill factor)을 감소시켜서 SNR(Signal-to-Noise Ratio)을 작게하므로 이러한 방법에는 한계가 있다.
따라서, 본 발명이 이루고자하는 기술적 과제는, SNR을 증가시키기 위하여, 트랜치 구조이고 면적을 유지하면서 유효 채널 길이가 증가된 소스 폴로워/행 선택 트랜지스터를 가지는 고체 촬상 소자의 픽셀 회로를 제공하는 데 있다.
상기의 기술적 과제를 달성하기 위한 본 발명에 따른 고체 촬상 소자의 픽셀 회로는 소스 폴로워 트랜지스터 및 행 선택 트랜지스터를 구비하는 것을 특징으로 한다. 상기 소스 폴로워 트랜지스터는 FD 노드에 전달된 신호에 따라 동작한다. 상기 행 선택 트랜지스터는 행 선택 신호에 따라 선택적으로 상기 소스 폴로워 트랜지스터 출력을 출력 노드로 전달하거나 전달하지 않는다. 여기서, 상기 행 선택신호가 액티브된 상태에서 상기 출력 노드를 통하여 리셋신호 및 광소자에서 광전 변환된 신호가 출력되고, 상기 소스 폴로워 트랜지스터는 트랜치 구조로 형성되는 것을 특징으로 한다. 상기 행 선택 트랜지스터도 트랜치 구조로 형성될 수 있다.
상기 소스 폴로워 트랜지스터/행 선택 트랜지스터는 공핍 모드형 트랜지스터이고, 게이트 전극 측면과 아래에 형성되는 채널을 이용하여 상기 광전 변환된 신호를 전달하며, 게이트 전극이 폴리 실리콘으로 형성된다.
상기의 기술적 과제를 달성하기 위한 본 발명의 다른 일면에 따른 고체 촬상 소자의 픽셀 회로는 제1 MOSFET, 제2 MOSFET, 제3 MOSFET, 제4 MOSFET, 및 광소자를 구비하는 것을 특징으로 한다.
상기 제1 MOSFET는 게이트 전극은 행 선택신호를 받고, 소스/드레인 전극들 중 일측은 제1 노드에 접속되고, 나머지 일측은 출력 노드에 접속된다. 상기 제2 MOSFET는 게이트 전극은 리셋 제어신호를 받고, 소스/드레인 전극들 중 일측은 제1 전원에 접속되고, 나머지 일측은 제2 노드에 접속된다. 상기 제3 MOSFET는 트랜치 구조로 형성된 게이트 전극은 상기 제2 노드에 접속되고, 소스/드레인 전극들 중 일측은 상기 제1 전원에 접속되고, 나머지 일측은 상기 제1 노드에 접속된다. 상기 제4 MOSFET는 게이트 전극은 전달 제어신호를 받고, 소스/드레인 전극들 중 일측은 상기 제2 노드에 접속되고, 나머지 일측은 제3 노드에 접속된다. 상기 광소자는 제2 전원과 상기 제3 노드 사이에서 광전 변환한다. 여기서, 상기 행 선택신호가 액티브된 상태에서 상기 리셋 제어신호에 응답하여, 바이어스 회로와 연결된 상기 출력 노드를 통하여 리셋신호를 출력하고, 상기 전달 제어신호에 응답하여 상기 출력 노드를 통하여 상기 광소자에서 광전 변환된 신호를 출력하는 것을 특징으로 한다. 상기 제4 MOSFET 게이트 전극은 트랜치되지 않은 영역 보다 높게 형성되고, 폴리 실리콘으로 형성되는 것을 특징으로 한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 일실시예에 따른 CIS형 고체 촬상 소자를 나타내는 블록도이다. 도 1을 참조하면, 상기 CIS형 고체 촬상 소자(100)는 APS(Active Pixel Sensor) 어레이(110), 로우(row) 드라이버(120), 및 아날로그-디지털 변환부(ADC: analog-digital converter)(130)를 구비한다.
상기 로우 드라이버(120)는 로우 디코더(미도시)에서 제어 신호를 받고, 아날로그-디지털 변환부(130)는 열(column) 디코더(미도시)에서 제어 신호를 받는다. 이외에 상기 고체 촬상 소자(100)는 전반적인 타이밍 제어 신호들과 각 픽셀의 선택 및 감지된 영상신호의 출력을 위한 어드레싱(addressing) 신호들을 생성하는 콘트롤부(미도시)를 구비한다. 통상적으로 칼라 고체 촬상 소자(100)인 경우에, 도 2와 같이, APS 어레이(110)를 이루는 각 픽셀 상부에 특정 컬러의 빛만 받아들이도록 컬러 필터(color filter)를 설치하는데, 색 신호를 구성하기 위하여 적어도 3 가지 종류의 컬러 필터를 배치한다. 가장 일반적인 컬러 필터 어레이는 한 행에 R(red), G(green) 2 가지 컬러의 패턴, 및 다른 행에 G(green), B(blue) 2 가지 컬러의 패턴이 반복적으로 배치되는 베이어(Bayer) 패턴을 가진다. 이때, 휘도 신호와 밀접한 관련이 있는 G(green) 컬러는 모든 행에 배치되고, R(red) 컬러, B(blue) 컬러는 각 행마다 엇갈리게 배치되어 휘도 해상도를 높인다. 디지털 스틸 카메라 등에는 해상도를 높이기 위하여 100만 픽셀 이상의 많은 픽셀을 배열한 CIS가 적용되어 있다.
이와 같은 픽셀 구조를 가지는 상기 CIS형 고체 촬상 소자(100)에서, 상기 APS 어레이(110)는 광소자(photodiode)를 이용하여 빛을 감지하여 전기적 신호로 변환하여 영상신호를 생성한다. 상기 APS 어레이(110)에서 출력되는 영상신호는 R(red), G(green), B(blue) 3색의 아날로그 신호이다. 상기 아날로그-디지털 변환 부(130)는 상기 픽셀 어레이(110)에서 출력되는 아날로그 영상신호를 받아 디지털 신호로 변환한다. 광소자에서 감지된 영상신호를 아날로그-디지털 변환부(130)에서 디지털 신호로 변환할 때, CDS(Correlated Double Sampling) 방식을 이용한다. 이와 같은 구동 방식에 대하여는 주지된 바와 같고, 미국 특허, "USP5,982,318", 또는 "USP6,067,113" 등에도 잘 나타나 있다. CDS 방식의 아날로그-디지털 변환에서는 기본적으로, 행 선택신호(SEL)에 의하여 선택된 행의 각 픽셀에서, 리셋 제어 신호(RX)가 액티브될 때 픽셀 회로로부터 리셋신호(VRES)를 받은 후, 전달 제어 신호(TX)가 액티브 될 때 광소자(PD)에서 감지된 영상신호(VSIG)를 받아 디지털 신호로 변환하는 두 단계로 구분된다. 행 선택신호(SEL), 리셋 제어 신호(RX), 및 전달 제어 신호(TX)는 상기 로우 드라이버(120)에서 생성된다.
이를 위한 도 1의 APS 어레이의 단위 픽셀 구동 회로(300)가 도 3에 도시되어 있다. 도 3을 참조하면, 상기 픽셀 구동 회로(300)는 4개의 MOSFET(metal-oxide-semiconductor field effect transistor)들(M1~M4)과 하나의 광소자(PD)로 구성된 픽셀 회로(310) 및 상기 픽셀 회로(310)의 출력(VRES/VSIG) 노드를 바이어싱(biasing)하기 위한 바이어스 회로(320)로 구성된다. 상기 픽셀 회로(310)는 상기 APS 어레이(110)의 각 픽셀에 구비되고, 상기 바이어스 회로(320)는 상기 APS 어레이(110)의 상부 또는 하부 주변에 구비된다.
상기 픽셀 회로(310)는 행 선택 트랜지스터(M1), 리셋 트랜지스터(M2), 소스 폴로워 트랜지스터(M3), 전달 트랜지스터(M4) 및 광소자(PD)를 구비한다. 상기 행 선택 트랜지스터(M1)에서, 게이트 전극은 행 선택신호(SEL)를 받고, 소스/드레인 전극들 중 일측은 제1 노드(ND1)에 접속되고, 나머지 일측은 출력(VRES/VSIG) 노드에 접속된다. 상기 리셋 트랜지스터(M2)에서, 게이트 전극은 리셋 제어신호(RX)를 받고, 소스/드레인 전극들 중 일측은 제1 전원(VDD)에 접속되고, 나머지 일측은 FD 노드에 접속된다. 상기 소스 폴로워 트랜지스터(M3)에서, 게이트 전극은 상기 FD 노드에 접속되고, 소스/드레인 전극들 중 일측은 상기 제1 전원(VDD)에 접속되고, 나머지 일측은 상기 제1 노드(ND1)에 접속된다. 상기 전달 트랜지스터(M4)에서, 게이트 전극은 전달 제어신호(TX)를 받고, 소스/드레인 전극들 중 일측은 상기 FD 노드에 접속되고, 나머지 일측은 제3 노드(ND3)에 접속된다. 상기 광소자(PD)는 제2 전원(VSS)과 상기 제3 노드(ND3) 사이에서 광전 변환한다.
도 3에서, 리셋 제어 신호(RX)가 논리 하이 상태로 액티브되면, 리셋 트랜지스터(M2)를 통하여 제1 전원(VDD)으로부터 전달된 FD 노드의 전압이 소스 폴로워 트랜지스터(M3)의 소스 단자를 통하여 출력된다. 소스 폴로워 트랜지스터(M3)의 소스 단자로 출력된 FD 노드의 전압은, 행 선택신호(SEL)가 논리 하이 상태로 액티브된 상태에서, 행 선택 트랜지스터(M1)의 소스 단자를 통하여 리셋신호(VRES)로서 아날로그-디지털 변환부(130)로 출력된다. 한편, 행 선택신호(SEL)가 논리 하이 상태로 액티브된 상태에서, 상기 리셋 제어 신호(RX)가 논리 로우 상태로 되고, 전달 제어신호(TX)가 논리 하이 상태로 액티브되면, 광소자(PD)로부터 광전 변환된 영상신호(VSIG)가 행 선택 트랜지스터(M1)의 소스 단자를 통하여 아날로그-디지털 변환부(130)로 출력된다. 이와 같은 픽셀 회로(310) 동작에 의하여, 도 2의 행 선택신호들(SEL1, SEL2, SEL3,...)이 차례로 액티브될 때마다, 각 행의 픽셀들에서는 해 당 리셋신호들(VRES) 및 영상신호들(VSIG)을 출력한다.
상기 아날로그-디지털 변환부(130)는 상기 출력 리셋신호(VRES)에 대한 상기 영상신호(VSIG)의 차이에 대응하는 아날로그 신호를 디지털 신호로 변환하여 출력한다. 이와 같이 변환된 디지털 신호는 디지털 신호 처리부로 출력되어 소정 보간(interpolation) 처리된다. 또한, 상기 디지털 신호 처리부는 LCD와 같은 디스플레이 장치의 해당 해상도에 적합한 구동 신호들을 생성하여, 디스플레이 장치를 구동한다.
본 발명에서는 도 3의 상기 행 선택 트랜지스터(M1) 및/또는 소스 폴로워 트랜지스터(M3)가 트랜치 구조로 형성된다. 트랜치 구조가 상기 행 선택 트랜지스터(M1) 및/또는 소스 폴로워 트랜지스터(M3)에 적용됨으로써, 이 트랜지스터들의 레이아웃(layout) 상의 면적은 작게 하면서 그 유효 채널 길이(effective channel length)를 상대적으로 길게 할 수 있다. 또한, 게이트 절연막으로부터 채널이 멀리 떨어져 있도록 할 수 있다. 따라서, 광소자(PD)의 개구율(fill factor)을 유지하면서, 열 노이즈 및 플릭커 노이즈에 강한 특성을 가지므로 SNR(Signal-to-Noise Ratio)을 향상시킬 수 있다.
도 4는 도 3의 단위 픽셀 구동 회로에 대한 평면도이다. 도 4를 참조하면, 도 3의 광소자(PD), 행 선택 트랜지스터(M1), 리셋 트랜지스터(M2), 소스 폴로워 트랜지스터(M3), 및 전달 트랜지스터(M4)에 대한 레이아웃 상의 평면도가 예시되어 있다.
도 5a 내지 5e는 도 4에서 A-B를 가로지르는 직선 아래에 놓이는 리셋 트랜 지스터(M2), 소스 폴로워 트랜지스터(M3) 및 행 선택 트랜지스터(M1)의 공정 과정 중의 단면을 나타내는 도면이다. 여기서는 소스 폴로워 트랜지스터(M3) 및 행 선택 트랜지스터(M1)가 모두 트랜치 구조로 형성되는 공정을 예시하였으나, 이에 한정되지 않고 이들 트랜지스터들 중 어느 하나 만이 선택적으로 트랜치 구조로 형성될 수 있다.
먼저 도 5a와 같이 배어 실리콘(bare Si) 기판(substrate)을 준비하고, 리셋 트랜지스터(M2)의 채널(CH1) 영역에 문턱 전압(threshold voltage) 조절을 위한 불순물 도핑(doping)과, 소스 폴로워 트랜지스터(M3) 및 행 선택 트랜지스터(M1)의 채널(CH2) 영역에 공핍(depletion) 모드형 채널을 위한 불순물 도핑 공정을 한다. 다음에, 소스 폴로워 트랜지스터(M3) 및 행 선택 트랜지스터(M1)의 채널 부분에 트랜치 형성을 위한 포토 레지스트(photo-resist) 마스크(MASK)를 만든다.
도 5a와 같이 마스킹된 후에는, 도 5b와 같이, 포토 레지스트가 존재하지 않는 영역에 소정 식각 공정을 이용하여 얕은(shallow) 트랜치를 만들고, 형성된 트랜치에 의하여 겉으로 드러난 실리콘 부분(CH3)에 공핍 모드형 채널을 위한 불순물 도핑 공정을 한다.
트랜치 부분에 불순물 도핑 공정을 한 후에는, 도 5c와 같이, 포토 레지스트를 제거하고, 표면을 클리닝(cleaning)한 다음, 그 위에 게이트 산화막(OXIDE)과 폴리 실리콘(N+ POLY)을 차례로 증착한다. 폴리 실리콘(N+ POLY)은 적절히 불순물을 포함하고 있고, 이에 따라 적당한 도전성을 갖는다.
폴리 실리콘(N+ POLY)이 증착된 후에는, 도 5d와 같이, 폴리 실리콘(N+ POLY) 층 위에 평탄화를 위한 소정 절연막을 형성한다. 평탄화를 위하여 형성된 소정 절연막은 CMP(Chemical and Mechanical Polishing) 공정에 의하여 식각되어 표면이 매끄럽게 된다.
CMP 공정 후에는, 도 5e와 같이, 폴리 실리콘(N+ POLY) 패턴 공정에 의하여, 리셋 트랜지스터(M2), 소스 폴로워 트랜지스터(M3) 및 행 선택 트랜지스터(M1) 각각의 게이트 전극을 위하여 필요한 부분만 폴리 실리콘(N+ POLY)이 남게 된다. 그 후 리셋 트랜지스터(M2), 소스 폴로워 트랜지스터(M3) 및 행 선택 트랜지스터(M1) 각각에 스페이서(spacer) 등을 활용하여 LDD(Lightly Doped Drain) 형 트랜지스터를 완성한다. 여기서, 소스 폴로워 트랜지스터(M3) 및 행 선택 트랜지스터(M1) 각각은 약간 들어간(recessed) 게이트 구조를 가짐을 알 수 있다.
이에 따라, 본 발명의 일실시예에 따른 고체 촬상 소자(100)에서는, 소스 폴로워 트랜지스터(M3)/행 선택 트랜지스터(M1)의 채널이 트랜치를 따라 게이트 전극 측면과 아래에 형성되어, 레이아웃 면적은 유지하면서 유효 채널 길이를 길게 할 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정 해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 고체 촬상 소자에서는, 트랜치 구조의 소스 폴로워/행 선택 트랜지스터를 가지므로, 면적을 유지하면서 상대적으로 유효 채널 길이가 증가되어 SNR을 증가시키고 LCD에 디스플레이되는 화질을 개선시킬 수 있다.

Claims (10)

  1. FD 노드에 전달된 신호에 따라 동작하는 소스 폴로워 트랜지스터; 및
    행 선택 신호에 따라 선택적으로 상기 소스 폴로워 트랜지스터 출력을 출력 노드로 전달하거나 전달하지 않는 행 선택 트랜지스터를 구비하고,
    상기 행 선택신호가 액티브된 상태에서 상기 출력 노드를 통하여 리셋신호 및 광소자에서 광전 변환된 신호가 출력되고,
    상기 소스 폴로워 트랜지스터는 트랜치 구조로 형성되는 것을 특징으로 하는 고체 촬상 소자의 픽셀 회로.
  2. 제 1항에 있어서, 상기 행 선택 트랜지스터도,
    트랜치 구조로 형성되는 것을 특징으로 하는 고체 촬상 소자의 픽셀 회로.
  3. 제 1항에 있어서, 상기 소스 폴로워 트랜지스터는,
    공핍 모드형 트랜지스터인 것을 특징으로 하는 고체 촬상 소자의 픽셀 회로.
  4. 제 1항에 있어서, 상기 소스 폴로워 트랜지스터는,
    게이트 전극 측면과 아래에 형성되는 채널을 이용하여 상기 광전 변환된 신호를 전달하는 것을 특징으로 하는 고체 촬상 소자의 픽셀 회로.
  5. 제 1항에 있어서, 상기 소스 폴로워 트랜지스터의 게이트 전극은,
    폴리 실리콘으로 형성되는 것을 특징으로 하는 고체 촬상 소자의 픽셀 회로.
  6. 제 2항에 있어서, 상기 행 선택 트랜지스터는,
    공핍 모드형 트랜지스터인 것을 특징으로 하는 고체 촬상 소자의 픽셀 회로.
  7. 제 1항에 있어서, 상기 행 선택 트랜지스터는,
    게이트 전극 측면과 아래에 형성되는 채널을 이용하여 상기 광전 변환된 신호를 전달하는 것을 특징으로 하는 고체 촬상 소자의 픽셀 회로.
  8. 제 1항에 있어서, 상기 행 선택 트랜지스터의 게이트 전극은,
    폴리 실리콘으로 형성되는 것을 특징으로 하는 고체 촬상 소자의 픽셀 회로.
  9. 게이트 전극은 행 선택신호를 받고, 소스/드레인 전극들 중 일측은 제1 노드에 접속되고, 나머지 일측은 출력 노드에 접속된 제1 MOSFET;
    게이트 전극은 리셋 제어신호를 받고, 소스/드레인 전극들 중 일측은 제1 전원에 접속되고, 나머지 일측은 제2 노드에 접속된 제2 MOSFET;
    트랜치 구조로 형성된 게이트 전극은 상기 제2 노드에 접속되고, 소스/드레인 전극들 중 일측은 상기 제1 전원에 접속되고, 나머지 일측은 상기 제1 노드에 접속된 제3 MOSFET;
    게이트 전극은 전달 제어신호를 받고, 소스/드레인 전극들 중 일측은 상기 제2 노드에 접속되고, 나머지 일측은 제3 노드에 접속된 제4 MOSFET; 및
    제2 전원과 상기 제3 노드 사이에서 광전 변환하는 광소자를 구비하고,
    상기 행 선택신호가 액티브된 상태에서 상기 리셋 제어신호에 응답하여, 바이어스 회로와 연결된 상기 출력 노드를 통하여 리셋신호를 출력하고, 상기 전달 제어신호에 응답하여 상기 출력 노드를 통하여 상기 광소자에서 광전 변환된 신호를 출력하는 것을 특징으로 하는 고체 촬상 소자의 픽셀 회로.
  10. 제 9항에 있어서, 상기 제1 MOSFET도,
    트랜치 구조로 형성되는 것을 특징으로 하는 고체 촬상 소자의 픽셀 회로.
KR1020050044487A 2005-05-26 2005-05-26 화질 개선을 위한 고체 촬상 소자의 픽셀 회로 KR20060124888A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050044487A KR20060124888A (ko) 2005-05-26 2005-05-26 화질 개선을 위한 고체 촬상 소자의 픽셀 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050044487A KR20060124888A (ko) 2005-05-26 2005-05-26 화질 개선을 위한 고체 촬상 소자의 픽셀 회로

Publications (1)

Publication Number Publication Date
KR20060124888A true KR20060124888A (ko) 2006-12-06

Family

ID=37729367

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050044487A KR20060124888A (ko) 2005-05-26 2005-05-26 화질 개선을 위한 고체 촬상 소자의 픽셀 회로

Country Status (1)

Country Link
KR (1) KR20060124888A (ko)

Similar Documents

Publication Publication Date Title
US11088187B2 (en) Solid-state imaging device and method for manufacturing solid-state imaging device, and electronic device
US8604408B2 (en) Solid-state imaging device, method of manufacturing the same, and electronic apparatus
JP4224036B2 (ja) フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法
KR100660866B1 (ko) 이미지 센서에서 저잡음 글로벌 셔터 동작을 실현한 픽셀회로 및 방법
US7675100B2 (en) CMOS image sensor and method for fabricating the same
US8390043B2 (en) Solid-state imaging device with stress-relieving silicide blocking layer and electronic apparatus comprising said solid-state device
US20190260948A1 (en) Image sensors including shielding structures
US7678602B2 (en) CMOS image sensor and method for manufacturing the same
WO2015170533A1 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
US8129765B2 (en) CMOS image sensor with photo-detector protecting layers
KR20060044088A (ko) 트랜치 구조의 전달 게이트를 가지는 고체 촬상 소자의픽셀 회로
US7405097B2 (en) CMOS image sensor and method for manufacturing the same
US20070096179A1 (en) CMOS image sensor and method for manufacturing the same
KR20060124888A (ko) 화질 개선을 위한 고체 촬상 소자의 픽셀 회로
US7344911B2 (en) CMOS image sensor and method for fabricating the same
KR100698083B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100699847B1 (ko) 이미지 센서에서 협폭 밴드갭 광소자를 가지는 픽셀 회로
JP2008263037A (ja) 固体撮像素子およびその製造方法並びに電子情報機器
KR20090111292A (ko) 고체 촬상 장치와 그 제조 방법, 및 전자 기기
KR20070017794A (ko) 이미지 센서 및 그 제조 방법
KR20060027971A (ko) 감도 제어가 가능한 광소자를 이용하는 고체 촬상 소자의픽셀 회로 및 그 구동 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid