JP7169071B2 - 画素構造、撮像素子、撮像装置、および電子機器 - Google Patents

画素構造、撮像素子、撮像装置、および電子機器 Download PDF

Info

Publication number
JP7169071B2
JP7169071B2 JP2018018836A JP2018018836A JP7169071B2 JP 7169071 B2 JP7169071 B2 JP 7169071B2 JP 2018018836 A JP2018018836 A JP 2018018836A JP 2018018836 A JP2018018836 A JP 2018018836A JP 7169071 B2 JP7169071 B2 JP 7169071B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
pixel structure
conductivity type
incident
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018018836A
Other languages
English (en)
Other versions
JP2019140132A (ja
Inventor
隆博 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2018018836A priority Critical patent/JP7169071B2/ja
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to EP19704466.2A priority patent/EP3555919B1/en
Priority to US16/464,760 priority patent/US10943941B2/en
Priority to KR1020247012342A priority patent/KR102708231B1/ko
Priority to DE202019005770.6U priority patent/DE202019005770U1/de
Priority to KR1020197015041A priority patent/KR102658578B1/ko
Priority to PCT/JP2019/001939 priority patent/WO2019155875A1/en
Priority to CN201980000739.3A priority patent/CN110352492B/zh
Publication of JP2019140132A publication Critical patent/JP2019140132A/ja
Priority to US17/164,399 priority patent/US11961869B2/en
Priority to JP2022172884A priority patent/JP7392078B2/ja
Application granted granted Critical
Publication of JP7169071B2 publication Critical patent/JP7169071B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02027—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier for devices working in avalanche mode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)

Description

本開示は、画素構造、撮像素子、撮像装置、および電子機器に関し、特に、アバランシェダイオードを用いる場合に生じるアフターパルスによる影響を低減できるようにした画素構造、撮像素子、撮像装置、および電子機器に関する。
アバランシェフォトダイオード（以下、SPAD:Single Photon Avalanche Diodeと称する）を用いた、撮像装置が開示されている（特許文献１参照）。
SPADは、入射光が入射されることにより、発生する電子を、アバランシェ増幅させて画素信号として出力させるフォトダイオードである。
より詳細には、SPADは、例えば、N型の半導体層であるN+層と、このN+層よりも深い位置（光の入射方向に対して前段の位置）にP+型の半導体層であるP+層とが設けられており、この２つの層の界面のPN接合でアバランシェ増幅領域が形成されている。
さらに、このP+層より深い位置には光を吸収し、光電変換により電子を発生する光吸収層が形成され、ここで光電変換されて発生された電子がアバランシェ増幅領域まで伝搬し、アバランシェ増幅される。
この光吸収層はアノード電極（P++層）と接続されており、一方で、PN接合を形成するN+層は、N+層よりも不純物濃度の高いN++層が形成されて、カソード電極に接続されている。
国際公開公報ＷＯ２０１７／０９４３６２号
ところで、SPADにおいては、アバランシェ増幅に伴って、アフターパルスを発生させることが知られている。
このアフターパルスは、ガイガーモードで駆動するアバランシェフォトダイオード(APD)を使った光子検出器に特有のノイズで、測定したい光パルスを検出した後に、測定する光子が入射していないにもかかわらずパルス信号を検出する現象である。
アフターパルスは、検出した光と時間的な相関を持ち、一般的に光子検出直後に発生する確率が高く、時間の経過とともに発生確率は減少してゆく。
しかしながら、アフターパルスは、測定したい光パルスとの区別が困難なことから、光検出の誤動作の原因となる。また、アフターパルスが発生している期間は光検出ができないため、高繰り返しで光検出を行うためには、このアフターパルスの発生期間を早期に終了させる必要がある。
本開示は、このような状況に鑑みてなされたものであり、特に、SPADを用いる際に発生するアフターパルスによる影響を低減できるようにするものである。
本開示の一側面の画素構造は、SPAD（Single Photon Avalanche Diode:単一光子アバランシェフォトダイオード）の画素構造において、第１の導電型の第１の半導体層と、前記第１の導電型とは反対の第２の導電型の第２の半導体層とが接合された接合部と、前記接合部よりも、入射光の入射方向に対して前段の領域に、前記入射光が入射するエピタキシャル半導体層からなる基板と、前記基板よりも不純物濃度が高い、前記第１の導電型の第３の半導体層と、前記第３の半導体層の、前記入射方向に対して直交する断面の中央部からみた外周に沿って、前記第３の半導体層の不純物濃度よりも高濃度に形成される第４の半導体層とを備える画素構造である。
前記第３の半導体層と前記第４の半導体層とを併せた半導体層は、前記入射光の入射方向に対して直交する方向の幅が、前記接合部における幅よりも大きくすることができる。
前記入射光を吸収して光電変換により電子正孔対に分離する光吸収層をさらに含ませるようにすることができ、前記第３の半導体層の前記入射方向の厚さは、前記光吸収層よりも薄くすることができる。
前記第４の半導体層は、前記入射方向に対して、前記第３の半導体層よりも後段に形成されるようにすることができる。
隣接する画素と電気的、および、光学的に分離する分離領域と、前記入射光を吸収して光電変換により電子正孔対に分離する光吸収層と、前記分離領域の側面、および前記光吸収層の前記入射方向の前段に、前記第２の導電型の、前記第２の半導体層の不純物濃度よりも高濃度の第５の半導体層とをさらに含ませるようにすることができ、前記第３の半導体層の一部は、前記第５の半導体層と接続されるようにすることができる。
前記第３の半導体層の一部は、前記入射方向からみて方形状に構成される画素の角部を除く範囲で、前記第５の半導体層と接続されるようにすることができる。
前記第５の半導体層は、前記SPADのアノードと接続されるようにすることができる。
前記第３の半導体層は、前記入射方向に対して直交する断面の中央部からみた外周方向に複数に領域分割され、外周方向の領域ほど、前記入射方向に対して後段に形成されるようにすることができる。
前記入射光を吸収して光電変換により電子正孔対に分離する光吸収層をさらに含ませるようにすることができ、前記接合部において、前記光吸収層により生成された電子または正孔がアバランシェ増幅されることによりアフターパルスが発生するとき、前記第３の半導体層は、前記光吸収層により生成された電子または正孔を、排出経路に誘導することができる。
前記第３の半導体層は、ポテンシャルバリアにより、前記光吸収層により生成された電子または正孔を、前記排出経路に誘導することができる。
前記排出経路は、前記第１の半導体層とすることができる。
前記電子または正孔を排出するドレインをさらに含ませるようにすることができ、前記第３の半導体層には、前記電子または正孔を前記排出経路としての前記ドレインに誘導させるようにすることができる。
前記ドレインは、前記入射方向に対して直交する断面の中央部からみて、前記第３の半導体層の外周部より外側にリング状で、かつ、前記入射方向に対して前記第１の半導体層と同一の位置に形成されるようにすることができる。
前記第１の半導体層および前記ドレインはカソードと電気的に接続されるようにすることができる。
前記第１の半導体層および前記ドレインの間に相互を電気的に分離する分離層をさらに含ませるようにすることができ、前記第１の半導体層はカソードと電気的に接続され、前記ドレインはグランド(GND)電位に電気的に接続されるようにすることができる。
前記第１の導電型および前記第２の導電型は、P型およびN型であり、前記接合部は、PN接合により形成されるようにすることができる。
本開示の一側面の撮像素子は、SPAD（Single Photon Avalanche Diode:単一光子アバランシェフォトダイオード）の画素構造において、第１の導電型の第１の半導体層と、前記第１の導電型とは反対の第２の導電型の第２の半導体層とが接合された接合部と、前記接合部よりも、入射光の入射方向に対して前段の領域に、前記入射光が入射するエピタキシャル半導体層からなる基板と、前記基板よりも不純物濃度が高い、前記第１の導電型の第３の半導体層と、前記第３の半導体層の、前記入射方向に対して直交する断面の中央部からみた外周に沿って、前記第３の半導体層の不純物濃度よりも高濃度に形成される第４の半導体層とを有する画素構造の画素を備える撮像素子である。
本開示の一側面の撮像装置は、SPAD（Single Photon Avalanche Diode:単一光子アバランシェフォトダイオード）の画素構造において、第１の導電型の第１の半導体層と、前記第１の導電型とは反対の第２の導電型の第２の半導体層とが接合された接合部と、前記接合部よりも、入射光の入射方向に対して前段の領域に、前記入射光が入射するエピタキシャル半導体層からなる基板と、前記基板よりも不純物濃度が高い、前記第１の導電型の第３の半導体層と、前記第３の半導体層の、前記入射方向に対して直交する断面の中央部からみた外周に沿って、前記第３の半導体層の不純物濃度よりも高濃度に形成される第４の半導体層とを有する画素構造の画素を備える撮像素子を含む撮像装置である。
本開示の一側面の電子機器は、SPAD（Single Photon Avalanche Diode:単一光子アバランシェフォトダイオード）の画素構造において、第１の導電型の第１の半導体層と、前記第１の導電型とは反対の第２の導電型の第２の半導体層とが接合された接合部と、前記接合部よりも、入射光の入射方向に対して前段の領域に、前記入射光が入射するエピタキシャル半導体層からなる基板と、前記基板よりも不純物濃度が高い、前記第１の導電型の第３の半導体層と、前記第３の半導体層の、前記入射方向に対して直交する断面の中央部からみた外周に沿って、前記第３の半導体層の不純物濃度よりも高濃度に形成される第４の半導体層とを備えた画素構造の画素を備える撮像素子を含む電子機器である。
本開示の一側面においては、SPAD（Single Photon Avalanche Diode:単一光子アバランシェフォトダイオード）の画素構造において、第１の導電型の第１の半導体層と、前記第１の導電型とは反対の第２の導電型の第２の半導体層とが接合された接合部よりも、入射光の入射方向に対して前段の領域に、前記入射光が入射するエピタキシャル半導体層からなる基板と、前記基板よりも不純物濃度が高い、前記第１の導電型の第３の半導体層と、前記第３の半導体層の、前記入射方向に対して直交する断面の中央部からみた外周に沿って、前記第３の半導体層の不純物濃度よりも高濃度に形成される第４の半導体層とが設けられる。
本開示の一側面によれば、特に、SPADを用いる際に発生するアフターパルスによる影響を低減することが可能となる。
アフターパルスの発生の原理を説明する図である。 アフターパルスの発生の原理を説明する図である。 本開示の第１の実施の形態の画素構造の構成例を説明する図である。 図３の画素がアレイ状に配置された撮像素子の構成例を説明する図である。 図４の撮像素子の画素回路の構成例を説明する図である。 入射光となるフォトンが検出されるときのカソード電極の電圧の変化を説明する図である。 ポテンシャルバリアを説明する図である。 入射光を検出するときの電子の伝搬経路を説明する図である。 クエンチ時において発生する不要な電子の電荷排出経路への誘導を説明する図である。 P-層の長さを、アバランシェ増幅領域と同じサイズにした場合の電子の伝搬経路を説明する図である。 P-層の外周部に沿ってP層を形成する本開示の第２の実施の形態の画素構造の構成例を説明する図である。 図１１の画素構造における電子の伝搬経路を説明する図である。 P-層を外周部までの距離に応じて２分割し、外周部ほど深い位置に形成する本開示の第３の実施の形態の画素構造の構成例を説明する図である。 図１３の画素構造における電子の伝搬経路を説明する図である。 P-層を外周部までの距離に応じて３分割し、外周部ほど深い位置に形成する本開示の第４の実施の形態の画素構造の構成例を説明する図である。 P-層の外周部に沿って、かつ、P-層よりも深い位置にP層を形成する本開示の第５の実施の形態の画素構造の構成例を説明する図である。 図１６の画素構造における電子の伝搬経路を説明する図である。 図３の画素構造の構成におけるPN型を入れ替えた本開示の第６の実施の形態の画素構造の構成例を説明する図である。 電荷を排出するドレインを設けるようにした本開示の第７の実施の形態の画素構造の構成例を説明する図である。 ドレインとアバランシェ増幅領域との間にSTIを設けるようにした本開示の第８の実施の形態の画素構造の構成例を説明する図である。 第２の実施の形態におけるP層の一部をN++層まで伸ばすようにした本開示の第９の実施の形態の画素構造の構成例を説明する図である。 本開示の画素構造の画素からなる撮像素子を適用した電子機器としての撮像装置の構成例を示すブロック図である 撮像装置の構成を示す図である。 ＴＯＦについて説明するための図である。 画素領域、周辺領域、パッド領域について説明するための図である。 ＡＰＤの断面図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。尚、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
以下、本技術を実施するための形態について説明する。説明は以下の順序で行う。
１．アフターパルスについて
２．第１の実施の形態
３．第２の実施の形態
４．第３の実施の形態
５．第４の実施の形態
６．第５の実施の形態
７．第６の実施の形態
８．第７の実施の形態
９．第８の実施の形態
１０．第９の実施の形態
１１．電子機器への適用例
１２．撮像装置への適用
１３．周辺領域を含めた構成について
１４．内視鏡手術システムへの応用例
１５．移動体への応用例
＜＜１．アフターパルスについて＞＞
本開示は、SPAD（Single Photon Avalanche Diode:単一光子アバランシェフォトダイオード）を用いた撮像装置に関する技術であり、SPADを用いることで生じるアフターパルスによる影響を低減できるようにした撮像装置に関する技術である。
そこで、まず、アフターパルスについて説明する。
図１は、SPADを用いた画素１の基本的な構造図であり、図１の上部が、側面断面図であり、下部が、図１の上部における図中の上面方向からみた上面図である。また、図１の上部においては、図中の下部から画素１に入射光が入射する。
画素１は、SPAD１０とクエンチ回路１８から構成される。
SPAD１０は、N+層１１、P+層１２、エピタキシャル半導体層（P--層）１３、アバランシェ増幅領域１４、光吸収層１５、N++層１６、およびP++層１７より構成されている。
また、入射光が入射する画素１におけるSPAD１０の入射面には、オンチップレンズ２０が設けられており、オンチップレンズ２０により、入射光の透過方向に存在するSPAD１０のエピタキシャル半導体層１３に入射光が集光されて入射される。
エピタキシャル半導体層１３は、第１の導電型(P型)の構成であり、図中上部のアバランシェ増幅領域１４と、図中下部の光吸収層１５とを備える。
光吸収層１５は、入射光の光量に応じた光電変換により電子２１を発生し、発生した電子２１が、アバランシェ増幅領域１４に伝搬する。
アバランシェ増幅領域１４は、図中上部にエピタキシャル半導体層１３とは導電型が反対の第２の導電型(N型)の半導体層であるN+層１１を備え、N+層１１の図中の下部に第１の導電型(P+)半導体層であるP+層１２を備えることにより、この２つの層の界面のPN接合部により、P+層１２からN+層１１への電子２１の透過によりアバランシェ増幅がなされる。
光吸収層１５は、アノード電極１７ａが接続されたP++層１７と接続され、PN接合を形成するN+層１１には、N+層１１よりも不純物濃度が高いN++層１６が形成され、カソード電極１６ａに接続されている。
また、アノード電極（P++層）１７の図中の左右の端部、すなわち、画素１の外周部には、隣接する画素１との分離領域１９が形成されている。
カソード電極１６ａは、クエンチ回路１８を介してグランド(GND)電位に接続され、アノード電極１７ａには負のバイアス電圧が印加される。
さらに、図１の下部で示されるように、図中上面からみて画素１の外周部に分離領域１９が形成され、分離領域１９の内側にP++層１７が形成される。さらに、P++層１７の内側にアバランシェ増幅領域１４が形成される。
尚、図１の下部においては、アバランシェ増幅領域１４の上面から見えるN+層１１のみが描かれているが、図示せぬN+層１１の下部にP+層１２が設けられている。そして、N+層１１の上部中央付近にカソード電極１６ａが接続されている。
また、図１においては、カソード電極１６ａは、N+層１１の上部中央付近に設けられた構成とされているが、N+層１１内であれば、上部のいずれかに設けられていればよい。
検出する光は、図１上部の下方から入射し、オンチップレンズ２０で集光された後、光吸収層１５で光電変換され電子・正孔対が生成される。
アノード電極１７ａおよびカソード電極１６ａ間に降伏電圧Vbdより高い電圧が印加されることにより、アバランシェ増幅領域１４に強い電界が発生され、光入射によって光吸収層１５で発生した電子２１（または正孔）はアバランシェ増幅領域１４まで伝搬されてガイガーモードで増幅される。
また、アバランシェ増幅は、クエンチ回路１８を介してアノード電極１７ａおよびカソード電極１６ａ間の電圧を降伏電圧Vbdより低く下げることで停止させることができる。
パッシブなクエンチ動作を行う場合、例えば、クエンチ回路１８として抵抗が配置される。増倍電流（電子がアバランシェ増幅されることにより発生する電流）がこの抵抗からなるクエンチ回路１８を流れることで電圧降下が発生し、カソード電位が降伏電圧Vbd以下に下げられて増倍が停止される（クエンチ動作）。
そして、次の新しい光子を検出できるように、検出器の電圧を降伏電圧より高い電圧にリセットする。
アフターパルスは、ガイガーモードで駆動するアバランシェフォトダイオード(APD)を使った光子検出器に特有のノイズであり、所定の光子（入射光）が入射して、光パルス信号（光子に基づいて光電変換により発生した電子により発生する信号）を検出した後に、次の光子が入射していないにもかかわらず再びパルス信号が検出される現象である。
アフターパルスの原因は、以下のように２種類が考えられる。
まず、第一の原因として、アバランシェ増幅現象によって、大量に発生したキャリアが、クエンチ動作後も、APD素子を構成する結晶の内部に残留し続け、次の光子を検出するためにアノード電極１７ａ、およびカソード電極１６ａ間に降伏電圧より高い電圧パルスを印加したときに、その残留キャリアを種として再び増幅パルスが生成されることが考えられる。
また、第二の原因として、アバランシェ増幅現象によって、例えば、図２で示されるようにアバランシェ増幅領域１４内が発光し、その光が光吸収層１５で再び電子正孔対に変換され、光吸収層１５からアバランシェ増幅領域１４まで電子２１（または正孔）が伝搬して再び増幅されることが考えられる。
このような原因により、アフターパルスは初めに検出した光信号と時間的な相関を持つことが知られている。一般的に光子検出直後に発生する確率が高く、時間の経過とともに発生確率は減少する。
しかしながら、測定したい光パルスと、アフターパルスとの区別は困難なことから、アフターパルスの光検出が、誤動作の原因となっていた。また、アフターパルスが発生している期間は次の光検出ができないため、高速で繰り返して光検出を行うためには、このアフターパルスの発生頻度を小さくすることが望まれる。
本開示は、前述のアバランシェ増幅によりアバランシェ増幅領域１４内が発光し、その光が光吸収層１５で再び電子正孔対に変換され、アバランシェ増幅領域１４まで電子２１（または正孔）が伝搬して再増幅するアフターパルスにおいて、その発生頻度を低減し、高速で、かつ、高頻度の繰り返しでの光子検出を可能にする。
＜＜２．第１の実施の形態＞＞
次に、図３，図４を参照して、本開示のSPAD（Single Photon Avalanche Diode）を用いた撮像素子（光検出装置）の画素構造の第１の実施の形態の構成例について説明する。
尚、図３は、本開示の撮像素子を構成するSPADを用いた画素１０１の構造図である。図３の上部は、側面断面図であり、図３の下部は、図３の上部の画素１０１を図中の上面方向からみた上面図である。また、図３の上部においては、図中の下部から入射光が入射する。さらに、図４の下部は、図３の下部の上面で示される画素１０１からなる画素１０１－１乃至１０１－４を、２画素×２画素のアレイ状に配置したときの配置例を示している。また、図４の上部は、図４の下部における画素１０１が水平方向に隣接して配置された場合のAA’側面断面図である。
すなわち、本開示の撮像素子は、図４の下部で示されるように画素１０１がｎ画素×ｍ画素のアレイ状に配置された構成となる。
尚、画素１０１－１乃至１０１－４のそれぞれについて特に区別する必要がない場合、単に、画素１０１と称し、その他の構成についても、同様に称する。
画素１０１は、図３の上部で示されるように、SPAD１１０とクエンチ回路１１８より構成される。
SPAD１１０は、N+層１１１、P+層１１２、エピタキシャル半導体層１１３、アバランシェ増幅領域１１４、光吸収層１１５、N++層１１６、カソード電極１１６ａ、P++層１１７、アノード電極１１７ａ、分離領域１１９、およびP-層１３１より構成される。
尚、図３におけるN+層１１１、P+層１１２、エピタキシャル半導体層１１３、アバランシェ増幅領域１１４、光吸収層１１５、N++層１１６、カソード電極１１６ａ、P++層１１７、アノード電極１１７ａ、クエンチ回路１１８、分離領域１１９、オンチップレンズ１２０、および電子１２１は、それぞれ、図１のN+層１１、P+層１２、エピタキシャル半導体層１３、アバランシェ増幅領域１４、光吸収層１５、N++層１６、カソード電極１６ａ、P++層１７、アノード電極１７ａ、クエンチ回路１８、分離領域１９、オンチップレンズ２０、および電子２１に対応する構成である。
すなわち、画素１０１における、第１の導電型(P型)のエピタキシャル半導体層（P--基板）１１３に、エピタキシャル半導体層１１３とは導電型が反対の第２の導電型(N型)の半導体層であるN+層１１１と、N+層１１１の図中の下に第１の導電型(P型)の半導体層であるP+層１１２が設けられており、N+層１１１とP+層１１２との界面のPN接合領域においてアバランシェ増幅領域１１４が形成される。
さらに、P+層１１２よりも深い位置（図３の上部および図４の上部のP+層１１２の下の位置）にP-層１３１が形成される。P-層１３１はP+層１１２と深さ方向に同じ程度の幅を持ち、図３の下図示されるようにP-層１３１の長さWbは、N+層１１１の長さWaよりも大きいか、または同等である。
P-層１３１は、クエンチ時に光吸収層１１５の電子１２１の、アバランシェ増幅領域１１４への侵入を防ぎ、電子１２１をP-層１３１よりも外側の電荷排出経路へ誘導する。換言すれば、P-層１３１は、クエンチ時に、電子１２１を、アバランシェ増幅領域１１４におけるN+層１１１とP+層１１２との境界（PN接合領域）を通過しないように、直接N+層１１１に伝搬するように誘導する。また、分離領域１１９は、SiO2、または、SiO2に金属膜を埋め込んだ構造のものであり、隣接する画素と電気的、または、光学的に分離する。
また、クエンチ時に光吸収層１１５の電子１２１の、アバランシェ増幅領域１１４への侵入を防ぎ、電子１２１をP-層１３１よりも外側（図中の左右外側）の電荷排出経路へ電子１２１を誘導させる効果を高めるために、図３の下部で示されるように、P-層１３１の長さWbは、N+層１１１の長さWaよりも大きく構成することで、電子１２１を直接N+層１１１に誘導し易い構成とすることができ、例えば、10%程度大きいことが望ましい。ただし、P-層１３１の長さWbが、N+層１１１の長さWaよりも小さく構成されても、不要な電子１２１へのアバランシェ増幅領域１１４の侵入を低下させる効果は発生する。
尚、P-層１３１は、P+層１１２に対して近接して構成されることは必須ではないが、P-層１３１を浅い位置に設けるようにすると（図３の上部において、上方に移動させると）、光吸収層１１５の入射光の入射方向に対する厚さを厚くすることになり、光検出効率を向上させることができる。このため、P-層１３１は、P+層１１２に対して近接して構成されることが望ましい。また、P-層１３１の入射光の入射方向の厚さは、光吸収層１１５の厚さよりも薄い。
アバランシェ増幅領域１１４における、PN接合領域を形成する不純物濃度の高いN+層１１１とP+層１１２の他に、P-層１３１が形成されることにより、アバランシェ増幅領域１１４より深い位置に局所的に不純物濃度が高い領域が形成される。ここで、N+層１１１、P+層１１２、および、P-層１３１の不純物濃度の大小関係は、不純物濃度（N+層１１１）＞不純物濃度（P+層１１２）＞不純物濃度（P-層１３１）となる。
このP-層１３１により、局所的に不純物濃度の高い領域が形成されることで、ポテンシャルバリアを形成することができる。尚、ポテンシャルバリアが形成される原理については、図６乃至図９を参照して詳細を後述する。また、P-層１３１によりポテンシャルバリアが形成されるので、以降において、P-層１３１は、バリア形成層１３１とも称する。
さらに、このP-層１３１よりも深い位置（入射光の入射方向に対して前段の位置）に光を吸収する光吸収層１１５が形成され、光吸収層１１５で光電変換により発生する電子１２１がP-層１３１を通ってアバランシェ増幅領域１１４まで伝搬されて、アバランシェ増幅される。
光吸収層１１５に隣接して裏面側（図３上部における下側）と分離領域１１９の側壁（分離領域１１９の内側）にP++層１１７が形成されておりアノード電極１１７ａと電気的に接続されている。
アノード電極１１７ａには負のバイアス電圧が印加されており、アノード電極１１７ａに接続されたP++層１１７にも負バイアスが印加される。
PN接合を形成するN+層１１１には、N+層１１１よりも不純物濃度の高いN++層１１６がN+層１１１の中央部に配置され、カソード電極１１６ａと接続されている。
図３の上部の構成では、カソード電極１１６ａは、クエンチ回路１１８を介してグランド(GND)電位に接続される。これによりアノード電極１１７ａとカソード電極１１６ａとの間に電圧が印加されることで、アバランシェ増幅領域１１４に強い電界が発生されてアバランシェ増幅が引き起こされる。検出する光は図の下方から入射し、オンチップレンズ１２０を透過した後、集光されて光吸収層１１５に入射し、光吸収層１１５で光電変換されて、電子正孔対が生成され、光吸収層１１５の電界によりアバランシェ増幅領域１１４側へと誘導される。
＜画素回路の構成例＞
次に、図５を参照して、SPAD１００を用いた画素１０１からなる撮像素子を形成する画素回路の構成例について説明する。
図５においては、垂直方向の３行で、かつ、水平方向に右側から第１列乃至第４列のそれぞれについて、画素１０１が、３行×４列にアレイ状に配置される場合の画素回路の回路構成が示されている。
画素１０１からなる光検出装置は、画素１０１がアレイ状に配置されている。
すなわち、図中の最上段の行である１行目は第１列乃至第４列において、画素１０１－１１－１乃至１０１－１１－４の４画素が配置され、上から２段目の２行目は第１列乃至第４列において、画素１０１－１２－１乃至１０１－１２－４の４画素が配置され、上から３段目の３行目は第１列乃至第４列において、画素１０１－１３－１乃至１０１－１３－４の４画素が配置されている。
画素１０１－１１－１乃至１０１－１１－４，１０１－１２－１乃至１０１－１２－４，１０１－１３－１乃至１０１－１３－４には、それぞれAND回路１５３－１１－１乃至１５３－１１－４，１５３－１２－１乃至１５３－１２－４，１５３－１３－１乃至１５３－１３－４が設けられている。
AND回路１５３－１１－１，１５３－１２－１，１５３－１３－１が、第１列に並列で接続され、AND回路１５３－１１－２，１５３－１２－２，１５３－１３－２が、第２列に並列で接続され、AND回路１５３－１１－３，１５３－１２－３，１５３－１３－３が、第３列に並列で接続され、AND回路１５３－１１－４，１５３－１２－４，１５３－１３－４が、第４列に並列で接続されている。
そして、AND回路１５３－１１－１，１５３－１２－１，１５３－１３－１は、第１列の画素１０１－１１－１，１０１－１２－１，１０１－１３－１の画素信号を出力する場合、デコーダ（decoder）１５０より第１列にHigh信号が供給され、その他の列にLow信号が供給されて、画素１０１－１１－１，１０１－１２－１，１０１－１３－１の画素信号がそれぞれOR回路１５２－１１乃至１５２－１３に出力される。
また、AND回路１５３－１１－２，１５３－１２－２，１５３－１３－２は、第２列の画素１０１－１１－２，１０１－１２－２，１０１－１３－２の画素信号を出力する場合、デコーダ（decoder）１５０より第２列にHigh信号が供給され、その他の列にLow信号が供給されて、画素１０１－１１－２，１０１－１２－２，１０１－１３－２の画素信号がOR回路１５２－１１乃至１５２－１３に出力される。
さらに、AND回路１５３－１１－３，１５３－１２－３，１５３－１３－３は、第３列の画素１０１－１１－３，１０１－１２－３，１０１－１３－３の画素信号を出力する場合、デコーダ（decoder）１５０より第３列にHigh信号が供給され、その他の列にLow信号が供給されて、画素１０１－１１－３，１０１－１２－３，１０１－１３－３の画素信号がOR回路１５２－１１乃至１５２－１３に出力される。
また、AND回路１５３－１１－４，１５３－１２－４，１５３－１３－４は、第４列の画素１０１－１１－４，１０１－１２－４，１０１－１３－４の画素信号を出力する場合、デコーダ（decoder）１５０より第４列にHigh信号が供給され、その他の列にLow信号が供給されて、画素１０１－１１－４，１０１－１２－４，１０１－１３－４の画素信号がOR回路１５２－１１乃至１５２－１３に出力される。
OR回路１５２－１１は、それぞれAND回路１５３－１１－１，１５３－１１－２，１５３－１１－３，１５３－１１－４のいずれかから画素信号が出力されるとき、TDC１５１－１１に出力する。
OR回路１５２－１２は、それぞれAND回路１５３－１２－１，１５３－１２－２，１５３－１１－３，１５３－１２－４のいずれかから画素信号が出力されるとき、TDC１５１－１１に出力する。
OR回路１５２－１３は、それぞれAND回路１５３－１３－１，１５３－１３－２，１５３－１３－３，１５３－１３－４のいずれかから画素信号が出力されるとき、TDC１５１－１１に出力する。
TDC１５１－１１乃至１５１－１３は、それぞれOR回路１５２－１１乃至１５２－１３より供給される画素信号に基づいて、検出される光が被写体間を往復するときのアナログの往復時間情報をデジタルの往復時間情報に変換して各画素１０１の画素信号として出力する。
各画素１０１は、SPAD１００、およびクエンチ回路１１８から構成されており、SPAD１００からの画素信号を、NOT回路１６１に出力する。NOT回路１６１は、画素信号を反転して出力する。尚、図５において、クエンチ回路１１８は、抵抗により構成されているが、抵抗以外の回路から構成されるようにしてもよい。
すなわち、図３乃至図５を参照して説明したように、本開示の撮像素子は、画素単位で、図示せぬ光源から光が発せられてから、各画素１０１により光が検出されるまでの光の被写体までの往復時間を検出することができる。したがって、本開示の撮像素子による検出結果を用いることで、例えば、画素単位の被写体までの距離に応じた値を画素値とすることで、距離画像（デプス画像）を生成することができる。つまり、本開示の撮像素子により、例えば、デプスセンサとして機能させることができる。
＜光検出動作＞
次に、図６を参照して、SPAD１００を用いた各画素１０１に光（フォトン）が入射したときの一連の光検出動作について説明する。
図６は、画素１０１のSPAD１００に対してフォトンが入射するときの、カソード電極１１６ａに印加される電圧波形を示しており、横軸が時間であり、縦軸がカソード電極１１６ａに印加される電圧であるカソード電圧Vcの変化を示している。
尚、図６においては、クエンチ回路１１８は、パッシブ型のクエンチ動作を行うために抵抗を用いた場合について説明する。
また、図６において、電圧Vbdは、降伏電圧を示し、カソード電極１１６ａに印加される電圧Vcが、降伏電圧である電圧Vbdより小さいとアバランシェ増幅が停止する。電圧Vopは、フォトンの入射を待ち受けている状態の電圧であり、十分な効率でフォトンを検出するために降伏電圧Vbdよりも高い電圧に設定される。
まず、フォトンが入射する前の時刻ｔ０において、カソード電極１１６ａに電圧Vcが、電圧Vopとされて光が検出できる状態にされる。
次に、時刻ｔ１において、フォトンが入射すると、光吸収層１１５でフォトンが光電変換されることにより、電子１２１が生成され、生成された電子１２１がアバランシェ増幅領域１１４に到達するとアバランシェ増幅が発生する。
そして、アバランシェ増幅によりカソード電極１１６ａからクエンチ回路１１８の抵抗に電流が流れて電圧降下が発生する。
これに伴って、時刻ｔ２において、カソード電極１１６ａの電圧（電位）Vcが降伏電圧Vbdよりも低くなり、増幅が停止する。ここで、アバランシェ増幅により発生する電流がクエンチ回路１１８に流れることで電圧降下を発生させ、発生した電圧降下に伴って、カソード電極１１６ａの電圧Vcが降伏電圧Vbdよりも低い状態となることで、アバランチェ増幅を停止させる動作がクエンチ動作である。
増幅が停止するとクエンチ回路１１８の抵抗に流れる電流が徐々に減少して、時刻ｔ４において、再びカソード電極１１６ａの電圧Vcが元の電圧Vopまで戻り、次の新たなフォトンを検出できる状態となる（リチャージ動作）。
尚、ここでは、アバランシェ増幅により、アバランシェ増幅領域１１４内において生じる発光により発生した電子が、アバランシェ増幅領域１１４に到達するタイミングを時刻ｔ３とし、その時のカソード電極１１６ａの電圧Vcを電圧Vaとしている。
＜アノード電極とカソード電極間のバイアス電位とポテンシャル分布＞
次に、図７を参照して、アノード電極１１７ａとカソード電極１１６ａ間にバイアス電位を印加した場合の深さ方向のポテンシャル分布について説明する。
図７において、点線Ｐ（ｔ０）はクエンチ動作がなされる前の時刻ｔ０におけるポテンシャル分布を示しており、実線Ｐ（ｔ２）はクエンチ後の時刻ｔ２でのポテンシャル分布を示している。
すなわち、図７で示されるように、クエンチ動作がなされる前の時刻ｔ０にはP-層１３１にポテンシャルバリア（障壁）Ｗがないが、クエンチ後の時刻ｔ２にはポテンシャルバリア（障壁）Ｗが形成されている。
例えば、1e14/cm3乃至1e15/cm3の比較的低ドーピング濃度のエピタキシャル半導体層１１３を想定する場合、P-層（バリア形成層）１３１のドーピング濃度はエピタキシャル半導体層１１３のドーピング濃度より高く、カソード電極１１６ａに印加される電圧が降伏電圧Vbd以下になったときには、P-層１３１でポテンシャルバリア（障壁）Ｗが形成されるように1e15/cm3乃至1e16/cm3程度の濃度に設定されるのが望ましい。
すなわち、図７を参照して示したように、時刻ｔ０において、P-層１３１の部分にはポテンシャルバリアがなく、この状態で時刻ｔ１において、光吸収層１１５にフォトン（光）が入射すると、フォトンにより電子１２１が発生する。
発生した電子１２１は、例えば、図８の上部の実線で示されるように、アバランシェ増幅領域１１４に伝搬され、アバランシェ増幅される。アバランシェ増幅が生じると、アバランシェ増幅領域１１４が発光すると同時に、時刻ｔ２において、クエンチ動作でカソード電極１１６ａの電圧Vcが降伏電圧Vbd以下となり増幅が停止する。
クエンチ動作により、カソード電極１１６ａの電圧Vcが降伏電圧Vbd以下となった後は、図９で示されるように、時刻ｔ２において、図７を参照して説明したように、P-層（バリア形成層）１３１近傍においてポテンシャルバリア（障壁）Ｗが形成されているので、電子１２１は、曲線の矢印で示されるように、アバランシェ増幅領域１１４へ侵入しないように誘導されて、アバランシェ増幅が防止される。
さらに、P-層（バリア形成層）１３１は、電子１２１を外周方向の電荷排出経路へ誘導する。すなわち、時刻ｔ１で入射したフォトンのアバランシェ増幅による発光で、光吸収層１１５に新たに発生した電子１２１は、アバランシェ増幅領域１１４を通らず（N+層１１１とP+層１１２との境界を通ることなく）、図９の曲線状の実線の矢印で示される電荷排出経路を通って、直接N＋層１１１に排出される。
その結果、アバランシェ増幅による発光に起因したアフターパルスを抑制することが可能となる。このとき、電荷排出経路を通った電子１２１によってカソード電極１１６ａから出力される信号は増幅されていないため非常に小さく無視できる量である。
尚、図８以降においては、オンチップレンズ１２０と分離領域１１９の図示を省略する。
すなわち、図６，図７で示されるように、時刻ｔ０において、カソード電極１１６ａの電圧Vcが電圧Vopの時は、P-層１３１近傍にポテンシャルバリアはなく、時刻ｔ２において、カソード電極１１６ａの電圧Vcが電圧Vbdになったときにはバリアが現れるようにする。
そして、アバランシェ増幅による発光により発生した電子がアバランシェ増幅領域１１４に到達する時刻ｔ３までポテンシャルバリアが形成されている必要がある。
そこで、ポテンシャルバリアが形成されるカソード電極１１６ａの電圧Vcを電圧Vthとしそれ以下でバリアが形成されるとした場合、時刻ｔ３でのカソード電極１１６ａの電圧Vc（ (t3)）が電圧Vaであるとき、Vc(t3)＝Va<Vthを満たすようにP-層（バリア形成層）１３１の不純物濃度を決定する。
さらに時刻ｔ４ではポテンシャルバリアが無くなるようにVth＜Vc(t4)を満たすようにP-層（バリア形成層）１３１の不純物濃度を決定する。例えば、P-層１３１の不純物濃度を1e15/cm3乃至1e16/cm3程度に設定すればよい。
このように通常の光子検出を行う場合はP-層１３１にポテンシャルバリアがなく、光電変換された電子１２１は全てアバランシェ増幅される。一方、このアバランシェ増幅でアバランシェ増幅領域１１４が発光している期間は、クエンチ動作によりP-層（バリア形成層）１３１にポテンシャルバリアが形成され、この発光により光電変換された電子は増幅領域を通らずに電荷排出経路を通って排出される。その結果、アバランシェ増幅による発光に起因したアフターパルスによる影響を低減することが可能となる。
また、このP-層１３１のクエンチ回路１１８側からみたときの大きさについては、P-層１３１はクエンチ時にアバランシェ増幅領域１１４を通らないようにすると同時に電子をP-層１３１の外側を通る電荷排出経路に誘導させる役割を持つため、図８の下部で示されるように、P-層１３１の長さWbは、N+層１１１の長さWaと同等か、または、N+層１１１の長さWaよりも大きくする。
図１０は、P-層１３１の長さを、アバランシェ増幅領域１１４と同じサイズにした場合の電子の伝搬経路を模式的に示したものである。
すなわち、電子１２１は、ポテンシャルバリアでP-層１３１の外周側に向かって誘導されるが、P-層１３１のサイズが小さいとP-層１３１外側を通った電子がN+層１１１に移動する間に、アバランシェ増幅領域１１４の電界で再びアバランシェ増幅領域１１４に侵入する可能性がある。
このため、P-層（バリア形成層）１３１のサイズは、アバランシェ増幅領域１１４より大きい方が電荷を排出し易くなり、アフターパルスの発生による影響を抑制する効果を高めることが可能となる。
しかしながら、一方でP-層１３１を大きくすると電荷排出経路であるP-層１３１とP++層１１７の間隔が狭くなり、電子１２１が排出され難くなる。このため、図８の下部におけるP-層１３１の長さWbは、N+層１１１の長さWaよりも適切な大きさとすることが望ましく、例えば、P-層１３１の長さWbは、N+層１１１の長さWaより10%程度大きいことが望ましい。
以上のような構成により、アバランシェ増幅による発光で発生するアフターパルスにより影響を低減することが可能となる。また、アフターパルスによる影響を低減することで、光を検出してから次の新しい光子を検出できるようになるまでの時間を短縮することが可能となり、高繰り返しの光検出器を実現することが可能となる。
＜＜３．第２の実施の形態＞＞
以上においては、一様なP-層１３１をアバランシェ増幅領域１１４の光の入射方向に対して前段に設ける（例えば、図３の上部における図中上から下方向に深さを設定した場合の深い位置に設ける）例について説明してきた。しかしながら、クエンチ時に、電子１２１を、アバランシェ増幅領域１１４におけるN+層１１１とP+層１１２との境界（PN接合領域）を通過しないように、N+層１１１に直接誘導できる構成であれば、他の構成でもよい。例えば、P-層１３１の外周部に、P-層１３１よりも不純物濃度をさらに高めた層を形成するようにして、電子１２１を電荷排出経路へと誘導できるようにしてもよい。
図１１は、P-層１３１の外周部に、P-層１３１よりも不純物濃度をさらに高めた層を形成するようにした画素１０１の構成例を示している。
図１１においては、P-層１３１の外周部に不純物濃度をさらに高くした層を設けるようにすることで、不要な電荷の排出の効果を高めている。図１１の画素１０１においては、P-層１３１の外周部に沿って、P-層１３１よりも不純物濃度の高いP層１７１が形成されている。
P-層１３１とP層１７１は、深さは略同様であるが不純物濃度が異なるため、それぞれ異なるインプラント工程により形成される。P層１７１の不純物濃度は、クエンチ動作によってカソード電極１１６ａの電位が変わっても、常にポテンシャルバリアが形成される濃度に設定される。
＜P-層の外周部にP層が形成される効果＞
図１２は、P層１７１が形成される場合の電荷排出経路を示している。図１２の上部は、図３の上部における画素１０１と同様に、P-層１３１のみが形成される場合の電荷排出経路が示されている。また、図１２の下部は、P-層１３１の外周部に沿って、P-層１３１より不純物濃度の高いP層１７１が形成された画素１０１である。
図１２の上部の点線の矢印では、電子１２１の誘導経路がクエンチ動作する前のカソード電極１１６ａの電圧Vcが電圧Vopであるときの電子１２１の移動経路を示しており、電子１２１はP-層１３１を通過して、アバランシェ増幅領域１１４に移動しアバランシェ増幅される。
また、図１２の上部の実線の矢印は、クエンチ後のカソード電極１１６ａの電圧Vcが、Vc<Vbdであるときの電子１２１の移動経路を示しており、P-層１３１により形成されるポテンシャルバリア（障壁）によって、電子１２１はアバランシェ増幅領域１１４を通らずに、P-層１３１の外側の実線の矢印で示されるような電荷排出経路を通ってN+層１１１に排出される。
しかしながら、リチャージ動作中にカソード電極１１６ａの電圧Vcが電圧Vbdから電圧Vopに戻るにつれて、P-層１３１の外周部でポテンシャルバリアが小さくなり、図１２の上部の一点鎖線の矢印で示される移動経路のように不要な電子１２１が十分に排出できず、アバランシェ増幅領域１１４に戻ることがあった。
そこで、図１２の下部で示されるように、常にポテンシャルバリア（障壁）を形成するP層１７１をP-層１３１の外周部に沿って形成することにより、前述の一点鎖線で示されるような移動経路の発生を抑制するため、不要な電子の排出効果を高めることができる。
＜＜４．第３の実施の形態＞＞
以上においては、クエンチ動作時に電荷排出経路に不要な電子１２１を誘導するためのポテンシャルバリアを形成するためのP-層１３１、または、P-層１３１とその外周部にP層１７１が形成された構成を、アバランシェ増幅領域１１４に対して平行な平面として形成する例について説明してきた。しかしながら、P-層１３１、または、P-層１３１の外周部にP層１７１が形成された構成は、不要な電子１２１を電荷排出経路に誘導し易い形状に形成できれば、平面として形成されるようにしなくてもよく、例えば、外周部をより浅い位置に形成するようにしてもよい。
図１３は、P-層１３１の外周部を浅い位置に形成するようにした画素１０１の構成例を示している。
図１３の画素１０１においては、図３の画素１０１におけるP-層１３１の外周部が分割されて、P-層１３１の中心部の深さ方向の位置に対して、浅い位置に形成されており、図１３の上部で示されるように、中心部の第１のP-層１３１－１の外周に第２のP-層１３１－２が形成されており、換言すれば、第２のP-層１３１－２が、第１のP-層１３１－１よりも浅い位置に形成されている、または、第１のP-層１３１－１が、第２のP-層１３１－２よりも深い位置に形成されている。
さらに、図１３の下部は、図１３の上部におけるAA’断面であり、第２のP-層１３１－２は、第１のP-層１３１－１の外周部に沿って配置されていることが示されている。
第２のP-層１３１－２は、例えば、インプラントのエネルギーを変えることにより第１のP-層１３１－１よりも浅い位置に形成される。
＜外周部を浅くする効果＞
図１４は、クエンチ動作によって、第１のP-層１３１－１と第２のP-層１３１－２にポテンシャルバリアが形成されている状態を示している。尚、図１４の上部には、第１のP-層１３１－１と第２のP-層１３１－２とがほぼ同一の深さに形成される場合の構成が示されており、図１４の下部には、第１のP-層１３１－１が第２のP-層１３１－２よりも浅い深さに形成される場合の構成が示されている。
図１４の上部で示されるように、第１のP-層１３１－１と第２のP-層１３１－２がほぼ同じ深さの場合、画素１０１の中央のポテンシャルバリア近傍の電子１２１は図１４の上部の実線の矢印で示されるように外周方向に移動し、曲線の矢印で示される電荷排出経路を介して排出される。しかしながら、外周方向に向かって濃度勾配が殆どついていないためにポテンシャル勾配が小さく、電子１２１が外周部まで移動するのに時間がかかる。
これに対して、図１４の下部で示されるように、第２のP-層１３１－２が第１のP-層１３１－１よりも浅く形成されると、外周方向に向かってポテンシャル勾配が付けられることになり、電子１２１を短時間で排出することができる。第２のP-層１３１－２と第１のP-層１３１－１との深さの差については、外周方向に向かって途切れることなくポテンシャルバリアを形成する必要があるため、P-層１３１－１，１３１－２のそれぞれの厚さの半分より小さくするのが望ましい。
＜＜５．第４の実施の形態＞＞
以上においては、P-層１３１を２層に分けて、外周部をより浅い位置に形成する例について説明してきたが、P-層１３１は、２層以上に分けるようにしてもよく、例えば、３層以上に分割し、外周部ほど、浅い位置に形成されるようにしてもよい。
図１５は、P-層１３１を３層に分割し、外周部ほど、浅い位置に形成されるようにした画素１０１の構成例を示している。
第２のP-層１３１－２は、第１のP-層１３１－１の外周部に沿って形成され、第１のP-層１３１－１よりも浅い位置に形成される。また、第３のP-層１３１－３は、第２のP-層１３１－２の外周部に沿って形成され、第２のP-層１３１－２よりも浅い位置に形成される。
図１５の下部は、図１５の上部のBB’断面であり、図１５の上部と併せて、第２のP-層１３１－２が、第１のP-層１３１－１の外周部に沿って形成され、第１のP-層１３１－１よりも浅い位置に形成されていることが示されている。また、同様に、第３のP-層１３１－３が、第２のP-層１３１－２の外周部に沿って形成され、第２のP-層１３１－２よりも浅い位置に形成されていることが示されている。
すなわち、P-層１３１は、外周方向に向かって分割されていることが示されている。また、図１５で示される画素１０１の構造は、P-層１３１－１乃至１３１－３の領域毎にインプラントのエネルギーを変化させることで実現される。
尚、図１３，図１４の画素１０１においては、P-層１３１が２分割されて、外周部に向かって２段階にポテンシャル勾配が付けられているが、２段階の変化ではポテンシャルに平坦な部分が残り、電子１２１をスムーズに電荷排出経路に移動させることができない場合がある。
そこで、図１５の画素１０１で示されるように、P-層１３１の分割数を増やして、外周部に向かってポテンシャル勾配を滑らかに変化させることで、ポテンシャルバリア近傍で画素中央付近の電子１２１を外周の電荷排出経路に向かって、スムーズに移動させることが可能となり、電子１２１を排出する時間を短くすることが可能となる。
尚、以上においては、P-層１３１の分割数については、３層に分割する例について説明してきたが、分割数は、３層以上であってもよい。
＜＜６．第５の実施の形態＞＞
以上においては、P-層１３１を複数の外周部に向かって分割し、外周部ほど浅い位置に形成するようにする例について説明してきたが、図１１の第２の実施の形態の画素１０１におけるP-層１３１の外周部に設けられたP層１７１を、P-層１３１の外周に沿って、P-層１３１よりも浅い位置に形成するようにしてもよい。
図１６は、P-層１３１の外周部に設けられたP層１７１を、P-層１３１の外周に沿って、P-層１３１よりも浅い位置に形成するようにした画素１０１の構成例を示している。
図１６で示されるように、P-層１３１の外周部にP-層１３１よりも不純物濃度が高いP層１７１が形成されており、P層１７１がP-層１３１よりも浅い位置に配置される。
このような構成により、図１１の画素１０１における外周部にP層１７１が設けられることにより生じる電子１２１が排出される効果を高めることができ、さらに、図１７で示されるようにP層１７１がP-層１３１よりも浅い位置に配置されることで、ポテンシャルバリア近傍の画素中央付近から外周に向かってポテンシャル勾配を付けることが可能となり、不要な電子１２１を排出する時間を短くすることができる。
＜＜７．第６の実施の形態＞＞
以上においては、第１の導電型がP型であり、第２の導電型がN型である場合の例について説明してきたが、第１の導電型がN型であり、第２の導電型がP型であってもよい。
図１８は、第１の導電型がN型であり、第２の導電型がP型であるときの画素１０１の構成例を示している。
すなわち、図１８の画素１０１は、SPAD２１０とクエンチ回路２１８より構成されている。
SPAD２１０は、P+層２１１、N+層２１２、エピタキシャル半導体層（N--）２１３、アバランシェ増幅領域２１４、光吸収層２１５、P++層２１６、カソード電極２１６ａ、N++層２１７、アノード電極２１７ａ、クエンチ回路２１８、およびN-層（バリア形成層）２３１より構成されている。
尚、図１８のP+層２１１、N+層２１２、エピタキシャル半導体層（N--）２１３、アバランシェ増幅領域２１４、光吸収層２１５、P++層２１６、カソード電極２１６ａ、N++層２１７、アノード電極２１７ａ、クエンチ回路２１８、およびN-層（バリア形成層）２３１は、N+層１１１、P+層１１２、エピタキシャル半導体層（P--）１１３、アバランシェ増幅領域１１４、光吸収層１１５、N++層１１６、カソード電極１１６ａ、P++層１１７、アノード電極１１７ａ、クエンチ回路１１８、およびP-層（バリア形成層）１３１に対応する。
また、SPAD２１０の光吸収層２１５は、入射光の光量に応じた正孔２２１を発生させる。
さらに、アバランシェ増幅領域２１４は、P+層２１１、およびN+層２１２のPN接合領域であり、P+層２１１が、N+層２１２よりも浅い位置に形成されて、正孔２２１をアバランシェ増幅して出力する。
N-層（バリア形成層）２３１は、図３における構成と同じように、カソード電極２１６ａの電圧が電圧Vopの時はポテンシャルバリアがなく、クエンチ後にカソード電極２１６ａの電圧＜Vbd（降伏電圧）では、ポテンシャルバリアを発生する。
ポテンシャルバリアが発生すると、図１８の実線の矢印で示される正孔排出経路上を移動して、正孔２２１がアバランシェ増幅領域２１４を通らずに、N-層２３１の外周側を通って、P+層２１１に到達し、P++層２１６に接続されたカソード電極２１６ａから出力され、図３の画素１０１と同等の効果を得ることが可能である。
＜＜８．第７の実施の形態＞＞
以上においては（第１の実施の形態から第６の実施の形態においては）、クエンチ動作中に発生した不要な電子１２１が、N+層１１１に排出される例について説明してきたが、N+層１１１の外側に、別途ドレインを設けるようにして、ドレインを介して電子１２１を排出するようにしてもよい。
図１９は、N+層１１１の外側に、別途ドレインを設けるようにして、ドレインを介して電子１２１を排出するようにした画素１０１の構成例を示している。
図１９の上部で示されるように、N+層１１１の外側に、ドレイン（N+層）２５１が形成されており、カソード電極１１６ａと接続されている。
このドレイン２５１は、アバランシェ増幅領域１１４のN+層１１１と同じ不純物濃度とするか、N+層１１１よりも不純物濃度を高くする。
また、図１９の下部で示されるように、ドレイン２５１はN+層１１１を取り囲むようにリング状に形成される。ドレイン２５１とカソード電極１１６ａとは、同電圧にしないと電位差が発生し、カソード電極１１６ａとドレイン２５１間にリーク電流が流れてしまうため、ドレイン２５１とカソード電極１１６ａとが接続されて同電位とされる。また、ドレイン２５１とP++層１１７間の距離はブレークダウンを起こさないように設定する
ドレイン２５１は、アバランシェ増幅領域１１４から離れた位置に形成されることにより、電子１２１が、電荷排出経路から再びアバランシェ増幅領域２１４に入り難くすることができる。
また、ドレイン２５１の深さも調整することができるので、電荷排出経路の設計自由度を向上させることが可能となる。
＜＜９．第８の実施の形態＞＞
以上においては、電荷排出経路として、N+層１１１の外周部にドレイン２５１を形成し、カソード電極１１６ａと接続することで、不要な電子１２１を効率よく排出する例について説明してきたが、N+層１１１とドレイン２５１との間に電気的に分離する構成を設けて、ドレイン２５１をカソード電極１１６ａとを別の電位とするようにしてもよい。
図２０は、N+層１１１とドレイン２５１との間に、双方を電気的に分離するSTIを形成するようにした画素１０１の構成例を示している。尚、図２０の画素１０１の構成例について、図１９と異なる点は、ドレイン２５１とN+層１１１との間にSTI（shallow trench isolation）２７１が設けられている点である。
STI２７１は、ドレイン２５１とN+層１１１との間を電気的に分離しているため、ドレイン２５１とN+層１１１とは、それぞれ異なる電位に設定することが可能になる。
すなわち、図１９の画素１０１においては、ドレイン２５１とカソード電極１１６ａとの電圧を揃えて、同電位とする必要があった。
しかしながら、図２０の画素１０１においては、分離素子であるSTI２７１がドレイン２５１とカソード電極１１６ａとの間に挿入されることで、ドレイン２５１とカソード電極１１６ａとを異なる電位にすることが可能となり、ドレイン２５１をGND接続して不要な電子１２１をGNDに排出することができる。これにより、ドレイン２５１からの排出信号とカソード電極１１６ａからのSPAD出力信号を分離することが可能となり、検出信号のSN比を高めることが可能となる。また、ドレイン２５１とP++層１１７間の距離はブレークダウンを起こさないように設定する
＜＜１０．第９の実施の形態＞＞
図１１を参照して説明した、第２の実施の形態においては、P-層１３１の外周部に沿ってP層１７１が形成された構成であり、図２１の上部で示されるように、点線の楕円で囲われた電荷排出経路に近い領域で光電変換された電子１２１は、カソード電極１１６ａの電圧Vcが電圧Vopであっても画素１０１の中央部へ向かう電界が弱いために、P層１７１の外側を通ってN+層１１１に到達して排出されることがある。
この場合、検出したい光子により発生した電子１２１が電荷排出経路を通ってしまうので、検出ロスとなりフォトンの検出効率(PDE: Photon Detection Efficiency)を低下させる可能性があった。
そこで、検出ロスを防止するため、P層１７１の一部をP++層１１７まで広げて、カソード電極１１６ａの電圧Vcが電圧Vopであり、画素１０１の中央部へ向かう電界が弱くても、電子１２１が排出されないようにしてもよい。
図２１は、P層１７１の一部をP++層１１７まで広げるようにした画素１０１の構成例を示している。
方形状の画素１０１の上面において、中心から図中の水平方向に対しては、図２１の下部のBB'断面である、図２１の中部において示されるように、P層１７１の一部が対辺となるP++層１１７まで広げられており、カソード電極１１６ａが電圧Vopであり、画素１０１の中央部へ向かう電界が弱くても、電子１２１の排出を防止することができる。
また、図２１の下部で示されるように、方形状の画素１０１の角部については、点線の楕円状の範囲で示されるようにエピタキシャル半導体層１１３とされて、電子１２１の電荷排出経路の形成が可能な構成とされている。
すなわち、カソード電極１１６ａの電圧Vc＜Vbd（降伏電圧）の時に形成される電荷排出経路は、必ずしもP層１７１の外周全てで形成する必要がない。
したがって、図２１の下部のBB’断面で示されるように、電子１２１を排出しない箇所はP層１７１をP++層１１７まで広げて、電子１２１の排出を防止する。
一方、図２１の下部で示されるように、画素１０１のコーナ部には、P層１７１が形成されていないので、点線の楕円の範囲の付近に、電荷排出経路を形成することが可能になるので、フォトンの検出効率(PDE: Photon Detection Efficiency)の低下を低減することが可能になる。
尚、図２１における点線の楕円で示されるような電荷排出経路が形成される範囲については、１カ所でも設けられればよいので、図２１の下部で示されるような４か所のうちの１カ所でもよく、それ以外の３カ所の範囲は、P層１７１をP++層１１７まで伸ばすようにしてもよい。
＜＜１１．電子機器への適用例＞＞
上述した画素構造を適用した撮像素子は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像装置、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
図２２は、本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。
図２２に示される撮像装置５０１は、光学系５０２、シャッタ装置５０３、固体撮像素子５０４、駆動回路５０５、信号処理回路５０６、モニタ５０７、およびメモリ５０８を備えて構成され、静止画像および動画像を撮像可能である。
光学系５０２は、１枚または複数枚のレンズを有して構成され、被写体からの光（入射光）を固体撮像素子５０４に導き、固体撮像素子５０４の受光面に結像させる。
シャッタ装置５０３は、光学系５０２および固体撮像素子５０４の間に配置され、駆動回路５０５の制御に従って、固体撮像素子５０４への光照射期間および遮光期間を制御する。
固体撮像素子５０４は、上述した固体撮像素子を含むパッケージにより構成される。固体撮像素子５０４は、光学系５０２およびシャッタ装置５０３を介して受光面に結像される光に応じて、一定期間、信号電荷を蓄積する。固体撮像素子５０４に蓄積された信号電荷は、駆動回路５０５から供給される駆動信号（タイミング信号）に従って転送される。
駆動回路５０５は、固体撮像素子５０４の転送動作、および、シャッタ装置５０３のシャッタ動作を制御する駆動信号を出力して、固体撮像素子５０４およびシャッタ装置５０３を駆動する。
信号処理回路５０６は、固体撮像素子５０４から出力された信号電荷に対して各種の信号処理を施す。信号処理回路５０６が信号処理を施すことにより得られた画像（画像データ）は、モニタ５０７に供給されて表示されたり、メモリ５０８に供給されて記憶（記録）されたりする。
このように構成されている撮像装置５０１においても、上述した図３，図１１乃至図２１の画素１０１を備えた固体撮像素子５０４を適用することにより、アバランシェ増幅により発生するアフターパルスによる影響を低減させることが可能となる。
＜＜１２．撮像装置への適用＞＞
上述した画素１０１は、距離を測定する装置に適用できる。ここでは、距離を測定する測距装置に、画素１０１を適用した場合を例に挙げて、画素１０１の適用例の一例を説明する。
図２３は、本技術を適用した画素１０１を適用した測距装置の一実施の形態の構成を示す図である。図２３に示した測距装置１０００は、光パルス送信機１０２１、光パルス受信機１０２２、ＲＳフリップフロップ１０２３を含む構成とされている。
距離を測定する方法として、ＴＯＦ（Time Of Flight）方式を用いた場合を例に挙げて説明する。ＴＯＦ型センサとして、上述した１０１を用いることができる。
ＴＯＦ型センサは、自己が発した光が、対象物に当たり、反射して帰ってくるまでの時間を計測することで、対象物までの距離を計測するセンサである。ＴＯＦ型センサは、例えば、図２４に示したタイミングで動作する。
図２４を参照して測距装置１０００の動作について説明する。光パルス送信機１０２１は、供給されるトリガーパルスに基づき、光を発光する（光送信パルス）。発光された光が対象物に当たり、反射されてきた反射光を、光パルス受信機１０２２は、受信する。光パルス受信機１０２２として、上記した画素１０１を用いることができる。
送信光パルスが発光された時刻と、受信光パルスが受光された時刻との差分が、対象物との距離に応じた時間、すなわち光飛行時間ＴＯＦに相当する。
トリガーパルスは、光パルス送信機１０２１に供給されるとともに、フリップフロップ１０２３にも供給される。トリガーパルスが光パルス送信機１０２１に供給されることで、短時間光パルスが送信され、フリップフロップ１０２３に供給されることで、フリップフロップ１０２３がリセットされる。
光パルス受信機１０２２に画素１０１を用いた場合、画素１０１に受信光パルスが受信されると、フォトンが発生する。その発生したフォトン（電気パルス）により、フリップフロップ１０２３がリセットされる。
このような動作により、光飛行時間ＴＯＦに相当するパルス幅をもったゲート信号を生成することができる。この生成されるゲート信号を、クロック信号などを用いてカウントすることで、ＴＯＦを算出（デジタル信号として出力）することができる。
測距装置１０００では、上記したような処理により、距離情報が生成される。このような測距装置１０００に対して、上述した画素１０１を用いることができる。
＜＜１３．周辺領域を含めた構成について＞＞
上記した実施の形態においては、SPADを用いた画素１０１について説明した。画素１０１は、図２５、図２６に示すように、センサチップ１３１０に設けられている画素領域Ａ１にアレイ状に配置されている。図２６では、画素１０１－１と画素１０１－２が画素領域Ａ１に並んで配置されている例を示した。
この画素１０１が配置されているセンサチップ１３１０の下面（光入射面とは逆側の面）には、ロジックチップ１６１０が接続されている。このロジックチップ１６１０には、画素１０１からの信号を処理したり、画素１０１に電力を供給したりする回路が形成されている。
画素領域Ａ１の外側には、周辺領域Ａ２が配置されている。さらに周辺領域Ａ２の外側には、パッド領域Ａ３が配置されている。
パッド領域Ａ３は、図２６に示すように、センサチップ１３１０の上端から配線層１３１１の内部まで達する垂直方向の孔であって、電極パッド１３１２への配線用の孔であるパッド開口部１３１３が、一直線に並ぶように形成されている。
パッド開口部１３１３の底には、配線用の電極パッド１３１２が設けられている。この電極パッド１３１２は、例えば、配線層１３１１内の配線と接続されたり、他の外部装置（チップなど）と接続されたりする際に用いられる。また、センサチップ１３１０とロジックチップ１６１０との貼り合わせ面に近い配線層が、電極パッド１３１２を兼ねる構成とすることもできる。
センサチップ１３１０に形成された配線層１３１１と、ロジックチップ１６１０に形成された配線層は、それぞれ絶縁膜と複数の配線を含んで形成され、複数の配線や電極パッド１３１２は、例えば銅（Cu）やアルミニウム（Al）などの金属で形成される。画素領域Ａ１や周辺領域Ａ２に形成された配線も、同様の材料で形成される。
画素領域Ａ１とパッド領域Ａ３との間には、周辺領域Ａ２が設けられている。周辺領域Ａ２の構成は、ｎ型半導体領域１３２１、ｐ型半導体領域１３２２で構成されている。また、ｐ型半導体領域１３２２は、配線１３２４とコンタクト１３２５を介して接続され、配線１３２４は、グランド（GND）に接続されている。
図２６に示す例では、画素領域Ａ１において、センサチップ１３１０とロジックチップ１６１０の貼り合わせ面側に形成された配線層のうち、最も貼り合わせ面側の配線層の一部同士が直接接合される形で、センサチップ１３１０とロジックチップ１６１０が電気的に接続されている。
ｎ型半導体領域１３２１には、トレンチ１３２３－１と１３２３－２の２本のトレンチが形成されている。このトレンチ１３２３は、画素領域Ａ１と周辺領域Ａ２を確実に分離するために設けられている。図２５は、２本のトレンチ１３２３が形成されている場合を示しているが、トレンチ１３２３については、少なくとも１本のトレンチ１３２３が形成されていれば良い。
画素１０１は、カソードとアノードの間に高い電圧が印加されている。また、周辺領域Ａ２は、GNDに接地されている。このことから、画素領域Ａ１と周辺領域Ａ２の間に設けられている分離領域では、アノードに高い電圧がかかっていることによる高電界領域が発生し、ブレークダウンが発生してしまう可能性がある。ブレークダウンを回避するためには、画素領域Ａ１と周辺領域Ａ２の間に設けられている分離領域を広げることが考えられるが、分離領域を広げることで、センサチップ１３１０が大きくなってしまう。
このようなブレークダウンを防ぐために、トレンチ１３２３が形成されている。このトレンチ１３２３により、分離領域を広げなくても、ブレークダウンを防ぐことが可能となる。
＜＜１４．内視鏡手術システムへの応用例＞＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
図２７は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
図２７では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ： Ｃａｍｅｒａ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）１１２０１に送信される。
ＣＣＵ１１２０１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
光源装置１１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Ｎａｒｒｏｗ Ｂａｎｄ Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
図２８は、図２７に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
撮像部１１４０２は、撮像素子で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ Ｗｈｉｔｅ Ｂａｌａｎｃｅ）機能が内視鏡１１１００に搭載されていることになる。
カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、内視鏡１１１００や、カメラヘッド１１１０２（の撮像部１１４０２）等に適用され得る。具体的には、図３，図１１乃至図２１の画素１０１は、撮像部１０４０２に適用することができる。内視鏡１１１００や、カメラヘッド１１１０２（の撮像部１１４０２）等に本開示に係る技術を適用することにより、アバランシェ増幅により発生するアフターパルスによる影響を低減させることが可能となる。
なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
＜＜１５．移動体への応用例＞＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図２９は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２９に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２９の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図３０は、撮像部１２０３１の設置位置の例を示す図である。
図３０では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図３０には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１等に適用され得る。具体的には、図３，図１１乃至図２１の画素１０１は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、アバランシェ増幅により発生するアフターパルスによる影響を低減させることが可能となる。
尚、本開示は、以下のような構成も取ることができる。
＜１＞ SPAD（Single Photon Avalanche Diode:単一光子アバランシェフォトダイオード）の画素構造において、
第１の導電型の第１の半導体層と、前記第１の導電型とは反対の第２の導電型の第２の半導体層とが接合された接合部と、
前記接合部よりも、入射光の入射方向に対して前段の領域に、シリコン基板よりも不純物濃度が高い、前記第１の導電型の第３の半導体層とを備える
画素構造。
＜２＞ 前記第３の半導体層は、前記入射光の入射方向に対して直交する方向の幅が、前記接合部における幅と略同一であるか、または、前記接合部における幅よりも大きい
＜１＞に記載の画素構造。
＜３＞ 前記入射光を吸収して光電変換により電子正孔対に分離する光吸収層をさらに含み、
前記第３の半導体層の前記入射方向の厚さは、前記光吸収層よりも薄い
＜２＞に記載の画素構造。
＜４＞ 前記第３の半導体層の、前記入射方向に対して直交する断面の中央部からみた外周に沿って、前記第３の半導体層の不純物濃度よりも高濃度の第４の半導体層が形成される
＜１＞に記載の画素構造。
＜５＞ 前記第４の半導体層は、前記入射方向に対して、前記第３の半導体層よりも後段に形成される
＜４＞に記載の画素構造。
＜６＞ 隣接する画素と電気的、および、光学的に分離する分離領域と、
前記入射光を吸収して光電変換により電子正孔対に分離する光吸収層と、
前記分離領域の側面、および前記光吸収層の前記入射方向の前段に、前記第２の導電型の、前記第２の半導体層の不純物濃度よりも高濃度の第５の半導体層とをさらに含み、
前記第３の半導体層の一部は、前記第５の半導体層と接続される
＜４＞に記載の画素構造。
＜７＞ 前記第３の半導体層の一部は、前記入射方向からみて方形状に構成される画素の角部を除く範囲で、前記第５の半導体層と接続される
＜６＞に記載の画素構造。
＜８＞ 前記第５の半導体層は、前記SPADのアノードと接続されている
＜７＞に記載の画素構造。
＜９＞ 前記第３の半導体層は、前記入射方向に対して直交する断面の中央部からみた外周方向に複数に領域分割され、外周方向の領域ほど、前記入射方向に対して後段に形成される
＜１＞に記載の画素構造。
＜１０＞ 前記入射光を吸収して光電変換により電子正孔対に分離する光吸収層をさらに含み、
前記接合部において、前記光吸収層により生成された電子または正孔がアバランシェ増幅されることによりアフターパルスが発生するとき、前記第３の半導体層は、前記光吸収層により生成された電子または正孔を、排出経路に誘導する
＜１＞に記載の画素構造。
＜１１＞ 前記第３の半導体層は、ポテンシャルバリアにより、前記光吸収層により生成された電子または正孔を、前記排出経路に誘導する
＜１０＞に記載の画素構造。
＜１２＞ 前記排出経路は、前記第１の半導体層である
＜１０＞に記載の画素構造。
＜１３＞ 前記電子または正孔を排出するドレインをさらに含み、
前記第３の半導体層は、前記電子または正孔を前記排出経路としての前記ドレインに誘導する
＜１０＞に記載の画素構造。
＜１４＞ 前記ドレインは、前記入射方向に対して直交する断面の中央部からみて、前記第３の半導体層の外周部より外側にリング状で、かつ、前記入射方向に対して前記第１の半導体層と同一の位置に形成される
＜１３＞に記載の画素構造。
＜１５＞ 前記第１の半導体層および前記ドレインはカソードと電気的に接続される
＜１４＞に記載の画素構造。
＜１６＞ 前記第１の半導体層および前記ドレインの間に相互を電気的に分離する分離層をさらに含み、
前記第１の半導体層はカソードと電気的に接続され、
前記ドレインはグランド電極と電気的に接続される
＜１４＞に記載の画素構造。
＜１７＞ 前記第１の導電型および前記第２の導電型は、P型およびN型であり、
前記接合部は、PN接合により形成される
＜１＞に記載の画素構造。
＜１８＞ SPAD（Single Photon Avalanche Diode:単一光子アバランシェフォトダイオード）の画素構造において、
第１の導電型の第１の半導体層と、前記第１の導電型とは反対の第２の導電型の第２の半導体層とが接合された接合部と、
前記接合部よりも、入射光の入射方向に対して前段の領域に、シリコン基板よりも不純物濃度が高い、前記第１の導電型の第３の半導体層とを有する画素構造の画素を備える
撮像素子。
＜１９＞ SPAD（Single Photon Avalanche Diode:単一光子アバランシェフォトダイオード）の画素構造において、
第１の導電型の第１の半導体層と、前記第１の導電型とは反対の第２の導電型の第２の半導体層とが接合された接合部と、
前記接合部よりも、入射光の入射方向に対して前段の領域に、シリコン基板よりも不純物濃度が高い、前記第１の導電型の第３の半導体層とを有する画素構造の画素を備える撮像素子を含む
撮像装置。
＜２０＞ SPAD（Single Photon Avalanche Diode:単一光子アバランシェフォトダイオード）の画素構造において、
第１の導電型の第１の半導体層と、前記第１の導電型とは反対の第２の導電型の第２の半導体層とが接合された接合部と、
前記接合部よりも、入射光の入射方向に対して前段の領域に、シリコン基板よりも不純物濃度が高い、前記第１の導電型の第３の半導体層とを備えた画素構造の画素を備える撮像素子を含む
電子機器。
１０１，１０１－１１－１乃至１０１－１１－４，１０１－１２－１乃至１０１－１２－４，１０１－１３－１乃至１０１－１３－４ 画素， １１１ N+層， １１２ P+層， １１３ エピタキシャル半導体層， １１４ アバランシェ増幅領域， １１５ 光吸収層， １１６ カソード電極， １１７ P++， １１８ クエンチ回路， １１９ 分離領域， １２０ オンチップレンズ， １２１ 電子， １３１，１３１－１乃至１３１－３ P-層（バリア形成層）， １５０ デコーダ（decoder）， １５１－１１乃至１５１－１３ OR回路， １５３，１５３－１１－１乃至１５３－１１－４，１５３－１２－１乃至１５３－１２－４，１５３－１３－１乃至１５３－１３－４ AND回路， １６１ NOT回路， １７１ P層， ２１１ P+層， ２１２ N+層， ２１３ エピタキシャル半導体層， ２１４ アバランシェ増幅領域， ２１５ 光吸収層， ２１６ａ カソード電極， ２１７ N++， ２１８ クエンチ回路， ２２１ 正孔， ２３１ N-層（バリア形成層）， ２５１ ドレイン， ２７１ STI

Claims (19)

  1. SPAD（Single Photon Avalanche Diode:単一光子アバランシェフォトダイオード）の画素構造において、
    第１の導電型の第１の半導体層と、前記第１の導電型とは反対の第２の導電型の第２の半導体層とが接合された接合部と、
    前記接合部よりも、入射光の入射方向に対して前段の領域に、前記入射光が入射するエピタキシャル半導体層からなる基板と、
    前記基板よりも不純物濃度が高い、前記第１の導電型の第３の半導体層と、
    前記第３の半導体層の、前記入射方向に対して直交する断面の中央部からみた外周に沿って、前記第３の半導体層の不純物濃度よりも高濃度に形成される第４の半導体層とを備える
    画素構造。
  2. 前記第３の半導体層と前記第４の半導体層とを併せた半導体層は、前記入射光の入射方向に対して直交する方向の幅が、前記接合部における幅よりも大きい
    請求項１に記載の画素構造。
  3. 前記入射光を吸収して光電変換により電子正孔対に分離する光吸収層をさらに含み、
    前記第３の半導体層の前記入射方向の厚さは、前記光吸収層よりも薄い
    請求項１に記載の画素構造。
  4. 前記第４の半導体層は、前記入射方向に対して、前記第３の半導体層よりも後段に形成される
    請求項１に記載の画素構造。
  5. 隣接する画素と電気的、および、光学的に分離する分離領域と、
    前記入射光を吸収して光電変換により電子正孔対に分離する光吸収層と、
    前記分離領域の側面、および前記光吸収層の前記入射方向の前段に、前記第２の導電型の、前記第２の半導体層の不純物濃度よりも高濃度の第５の半導体層とをさらに含み、
    前記第３の半導体層の一部は、前記第５の半導体層と接続される
    請求項１に記載の画素構造。
  6. 前記第３の半導体層の一部は、前記入射方向からみて方形状に構成される画素の角部を除く範囲で、前記第５の半導体層と接続される
    請求項５に記載の画素構造。
  7. 前記第５の半導体層は、前記SPADのアノードと接続されている
    請求項６に記載の画素構造。
  8. 前記第３の半導体層は、前記入射方向に対して直交する断面の中央部からみた外周方向に複数に領域分割され、外周方向の領域ほど、前記入射方向に対して後段に形成される
    請求項１に記載の画素構造。
  9. 前記入射光を吸収して光電変換により電子正孔対に分離する光吸収層をさらに含み、
    前記接合部において、前記光吸収層により生成された電子または正孔がアバランシェ増幅されることによりアフターパルスが発生するとき、前記第３の半導体層は、前記光吸収層により生成された電子または正孔を、排出経路に誘導する
    請求項１に記載の画素構造。
  10. 前記第３の半導体層は、ポテンシャルバリアにより、前記光吸収層により生成された電子または正孔を、前記排出経路に誘導する
    請求項９に記載の画素構造。
  11. 前記排出経路は、前記第１の半導体層である
    請求項９に記載の画素構造。
  12. 前記電子または正孔を排出するドレインをさらに含み、
    前記第３の半導体層は、前記電子または正孔を前記排出経路としての前記ドレインに誘導する
    請求項９に記載の画素構造。
  13. 前記ドレインは、前記入射方向に対して直交する断面の中央部からみて、前記第３の半導体層の外周部より外側にリング状で、かつ、前記入射方向に対して前記第１の半導体層と同一の位置に形成される
    請求項１２に記載の画素構造。
  14. 前記第１の半導体層および前記ドレインはカソードと電気的に接続される
    請求項１３に記載の画素構造。
  15. 前記第１の半導体層および前記ドレインの間に相互を電気的に分離する分離層をさらに含み、
    前記第１の半導体層はカソードと電気的に接続され、
    前記ドレインはグランド電極と電気的に接続される
    請求項１３に記載の画素構造。
  16. 前記第１の導電型および前記第２の導電型は、P型およびN型であり、
    前記接合部は、PN接合により形成される
    請求項１に記載の画素構造。
  17. SPAD（Single Photon Avalanche Diode:単一光子アバランシェフォトダイオード）の画素構造において、
    第１の導電型の第１の半導体層と、前記第１の導電型とは反対の第２の導電型の第２の半導体層とが接合された接合部と、
    前記接合部よりも、入射光の入射方向に対して前段の領域に、前記入射光が入射するエピタキシャル半導体層からなる基板と、
    前記基板よりも不純物濃度が高い、前記第１の導電型の第３の半導体層と、
    前記第３の半導体層の、前記入射方向に対して直交する断面の中央部からみた外周に沿って、前記第３の半導体層の不純物濃度よりも高濃度に形成される前記第１の導電型の第４の半導体層とを有する画素構造の画素を備える
    撮像素子。
  18. SPAD（Single Photon Avalanche Diode:単一光子アバランシェフォトダイオード）の画素構造において、
    第１の導電型の第１の半導体層と、前記第１の導電型とは反対の第２の導電型の第２の半導体層とが接合された接合部と、
    前記接合部よりも、入射光の入射方向に対して前段の領域に、前記入射光が入射するエピタキシャル半導体層からなる基板と、
    前記基板よりも不純物濃度が高い、前記第１の導電型の第３の半導体層と、
    前記第３の半導体層の、前記入射方向に対して直交する断面の中央部からみた外周に沿って、前記第３の半導体層の不純物濃度よりも高濃度に形成される第４の半導体層とを有する画素構造の画素を備える撮像素子を含む
    撮像装置。
  19. SPAD（Single Photon Avalanche Diode:単一光子アバランシェフォトダイオード）の画素構造において、
    第１の導電型の第１の半導体層と、前記第１の導電型とは反対の第２の導電型の第２の半導体層とが接合された接合部と、
    前記接合部よりも、入射光の入射方向に対して前段の領域に、前記入射光が入射するエピタキシャル半導体層からなる基板と、
    前記基板よりも不純物濃度が高い、前記第１の導電型の第３の半導体層と、
    前記第３の半導体層の、前記入射方向に対して直交する断面の中央部からみた外周に沿って、前記第３の半導体層の不純物濃度よりも高濃度に形成される第４の半導体層とを備えた画素構造の画素を備える撮像素子を含む
    電子機器。
JP2018018836A 2018-02-06 2018-02-06 画素構造、撮像素子、撮像装置、および電子機器 Active JP7169071B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2018018836A JP7169071B2 (ja) 2018-02-06 2018-02-06 画素構造、撮像素子、撮像装置、および電子機器
CN201980000739.3A CN110352492B (zh) 2018-02-06 2019-01-23 像素结构、图像传感器、摄像装置和电子设备
KR1020247012342A KR102708231B1 (ko) 2018-02-06 2019-01-23 화소 구조, 화상 센서, 촬상 장치 및 전자 기기
DE202019005770.6U DE202019005770U1 (de) 2018-02-06 2019-01-23 Pixelstruktur, Bildsensor, Bildaufnahmevorrichtung und Elektronikeinrichtung
KR1020197015041A KR102658578B1 (ko) 2018-02-06 2019-01-23 화소 구조, 화상 센서, 촬상 장치, 및 전자 기기
PCT/JP2019/001939 WO2019155875A1 (en) 2018-02-06 2019-01-23 Pixel structure, image sensor, image capturing apparatus, and electronic device
EP19704466.2A EP3555919B1 (en) 2018-02-06 2019-01-23 Pixel structure, image sensor, image capturing apparatus, and electronic device
US16/464,760 US10943941B2 (en) 2018-02-06 2019-01-23 Pixel structure, image sensor, image capturing apparatus, and electronic device
US17/164,399 US11961869B2 (en) 2018-02-06 2021-02-01 Pixel structure, image sensor, image capturing apparatus, and electronic device
JP2022172884A JP7392078B2 (ja) 2018-02-06 2022-10-28 画素構造、撮像素子、撮像装置、および電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018018836A JP7169071B2 (ja) 2018-02-06 2018-02-06 画素構造、撮像素子、撮像装置、および電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022172884A Division JP7392078B2 (ja) 2018-02-06 2022-10-28 画素構造、撮像素子、撮像装置、および電子機器

Publications (2)

Publication Number Publication Date
JP2019140132A JP2019140132A (ja) 2019-08-22
JP7169071B2 true JP7169071B2 (ja) 2022-11-10

Family

ID=65363343

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018018836A Active JP7169071B2 (ja) 2018-02-06 2018-02-06 画素構造、撮像素子、撮像装置、および電子機器
JP2022172884A Active JP7392078B2 (ja) 2018-02-06 2022-10-28 画素構造、撮像素子、撮像装置、および電子機器

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022172884A Active JP7392078B2 (ja) 2018-02-06 2022-10-28 画素構造、撮像素子、撮像装置、および電子機器

Country Status (7)

Country Link
US (2) US10943941B2 (ja)
EP (1) EP3555919B1 (ja)
JP (2) JP7169071B2 (ja)
KR (1) KR102658578B1 (ja)
CN (1) CN110352492B (ja)
DE (1) DE202019005770U1 (ja)
WO (1) WO2019155875A1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7169071B2 (ja) 2018-02-06 2022-11-10 ソニーセミコンダクタソリューションズ株式会社 画素構造、撮像素子、撮像装置、および電子機器
CN112385051B (zh) * 2018-07-12 2022-09-09 深圳帧观德芯科技有限公司 具有银纳米粒子电极的图像传感器
IT201800007424A1 (it) * 2018-07-23 2020-01-23 Dispositivo e metodo per rilevare dati ottici risolti nel tempo
WO2020203250A1 (ja) * 2019-03-29 2020-10-08 パナソニックＩｐマネジメント株式会社 光検出器
JP2021052130A (ja) * 2019-09-26 2021-04-01 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びその製造方法、並びに電子機器
FR3102612B1 (fr) 2019-10-28 2023-04-07 St Microelectronics Crolles 2 Sas Circuit integré comprenant un réseau de diodes à avalanche déclenchée par un photon unique et procédé de fabrication d’un tel circuit intégré
CN114585941A (zh) * 2019-11-20 2022-06-03 索尼半导体解决方案公司 固态成像装置和距离测量系统
JP7379117B2 (ja) 2019-11-27 2023-11-14 キヤノン株式会社 光電変換装置及び光電変換システム
JPWO2021132056A1 (ja) * 2019-12-25 2021-07-01
US11527670B2 (en) * 2020-02-13 2022-12-13 Infineon Technologies Dresden GmbH & Co. KG Photon avalanche diode and methods of producing thereof
EP4123708A4 (en) * 2020-03-18 2023-11-22 Sony Semiconductor Solutions Corporation SEMICONDUCTOR IMAGING ELEMENT AND ELECTRONIC DEVICE
WO2021189005A1 (en) * 2020-03-20 2021-09-23 Adaps Photonics Inc. Spad pixel circuits and methods thereof for direct time of flight sensors
WO2021199701A1 (ja) * 2020-03-31 2021-10-07 ソニーセミコンダクタソリューションズ株式会社 受光素子および電子機器
US11170549B2 (en) * 2020-04-09 2021-11-09 Wisconsin Alumni Research Foundation Systems, methods, and media for high dynamic range quanta burst imaging
US20230238405A1 (en) * 2020-06-24 2023-07-27 Sony Semiconductor Solutions Corporation Semiconductor device and electronic device
US20230290792A1 (en) * 2020-06-29 2023-09-14 Sony Semiconductor Solutions Corporation Imaging device and electronic device
CN111968999A (zh) * 2020-09-08 2020-11-20 上海大芯半导体有限公司 堆栈式背照单光子雪崩二极管图像传感器
JP2022082882A (ja) * 2020-11-24 2022-06-03 ソニーセミコンダクタソリューションズ株式会社 受光素子、測距システム、および、電子機器
JP2022083067A (ja) * 2020-11-24 2022-06-03 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および撮像装置、並びに電子機器
JP2022114788A (ja) * 2021-01-27 2022-08-08 ソニーセミコンダクタソリューションズ株式会社 受光素子、受光素子の製造方法及び測距システム
JP7487131B2 (ja) * 2021-03-18 2024-05-20 株式会社東芝 半導体装置
EP4324032A1 (en) * 2021-04-14 2024-02-21 Fondazione Bruno Kessler A diode radiation sensor
IT202100009443A1 (it) * 2021-04-14 2022-10-14 Fond Bruno Kessler Un sensore di radiazioni
IT202100009434A1 (it) * 2021-04-14 2022-10-14 Fond Bruno Kessler Un sensore di radiazioni
KR102610700B1 (ko) * 2021-05-25 2023-12-06 주식회사 우리로 광자를 검출할 수 있는 최적의 위치로 아발란치 포토 다이오드를 정렬시키는 방법
KR102368114B1 (ko) * 2021-05-25 2022-02-28 주식회사 우리로 서로 다른 2개의 모드로 동작되는 단일광자 검출소자 중 어느 하나로 동작할 수 있는 아발란치 포토 다이오드
CN113433584B (zh) * 2021-06-28 2022-11-04 哈尔滨工业大学 可兼容电子收集和空穴收集的像素探测器中的像素电路
WO2024004222A1 (ja) * 2022-07-01 2024-01-04 ソニーセミコンダクタソリューションズ株式会社 光検出装置およびその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110272561A1 (en) 2010-03-23 2011-11-10 Stmicroelectronics S.R.L. Method of detecting impinging position of photons on a geiger-mode avalanche photodiode, related geiger-mode avalanche photodiode and fabrication process
JP2013048278A (ja) 2006-07-03 2013-03-07 Hamamatsu Photonics Kk フォトダイオードアレイ
JP2013174588A (ja) 2012-02-15 2013-09-05 First Sensor AG 放射線検出器用半導体構造および放射線検出器
JP2015041746A (ja) 2013-08-23 2015-03-02 株式会社豊田中央研究所 シングルフォトンアバランシェダイオード
JP2015119093A (ja) 2013-12-19 2015-06-25 浜松ホトニクス株式会社 光検出器
CN106847960A (zh) 2017-01-23 2017-06-13 重庆邮电大学 一种基于深n阱结构的单光子雪崩二极管及其制作工艺
US20180019268A1 (en) 2016-07-18 2018-01-18 Omnivision Technologies, Inc. Stacked-chip backside-illuminated spad sensor with high fill-factor

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5936437B2 (ja) 1974-05-29 1984-09-04 富士通株式会社 半導体受光装置
JPS5252593A (en) * 1975-10-27 1977-04-27 Nippon Telegr & Teleph Corp <Ntt> Semiconductor light receiving diode
NL7709618A (nl) * 1977-09-01 1979-03-05 Philips Nv Stralingsgevoelige halfgeleiderinrichting en werkwijze ter vervaardiging daarvan.
WO2008113067A2 (en) * 2007-03-15 2008-09-18 Johns Hopkins University Deep submicron and nano cmos single photon photodetector pixel with event based circuits for readout data-rate reduction
US7898001B2 (en) * 2008-12-03 2011-03-01 Stmicroelectronics (Research & Development) Limited Single photon detector and associated methods for making the same
IT1392366B1 (it) * 2008-12-17 2012-02-28 St Microelectronics Rousset Fotodiodo operante in modalita' geiger con resistore di soppressione integrato e controllabile, schiera di fotodiodi e relativo procedimento di fabbricazione
IT1393781B1 (it) 2009-04-23 2012-05-08 St Microelectronics Rousset Fotodiodo operante in modalita' geiger con resistore di soppressione integrato e controllabile ad effetto jfet, schiera di fotodiodi e relativo procedimento di fabbricazione
GB201014843D0 (en) * 2010-09-08 2010-10-20 Univ Edinburgh Single photon avalanche diode for CMOS circuits
US8680645B2 (en) * 2011-08-09 2014-03-25 Infineon Technologies Austria Ag Semiconductor device and a method for forming a semiconductor device
US9728667B1 (en) * 2011-10-21 2017-08-08 Radiation Monitoring Devices, Inc. Solid state photomultiplier using buried P-N junction
JP6145655B2 (ja) * 2012-12-18 2017-06-14 パナソニックＩｐマネジメント株式会社 半導体光検出器
ITTO20130398A1 (it) 2013-05-16 2014-11-17 St Microelectronics Srl Fotodiodo a valanga operante in modalita' geiger includente una struttura di confinamento elettro-ottico per la riduzione dell'interferenza, e schiera di fotodiodi
US9312401B2 (en) 2014-01-15 2016-04-12 Omnivision Technologies, Inc. Single photon avalanche diode imaging sensor for complementary metal oxide semiconductor stacked chip applications
WO2016003451A1 (en) * 2014-07-02 2016-01-07 The Johns Hopkins University Photodetection circuit and operating method thereof
US10217889B2 (en) * 2015-01-27 2019-02-26 Ladarsystems, Inc. Clamped avalanche photodiode
FR3041817B1 (fr) 2015-09-30 2017-10-13 Commissariat Energie Atomique Photodiode de type spad
EP3385987A4 (en) 2015-12-03 2019-11-27 Sony Semiconductor Solutions Corporation SEMICONDUCTOR IMAGING ELEMENT AND IMAGING APPARATUS
IT201600079027A1 (it) * 2016-07-27 2018-01-27 St Microelectronics Srl Schiera di fotodiodi a valanga operanti in modalita' geiger per la rilevazione di radiazione infrarossa
US10438987B2 (en) * 2016-09-23 2019-10-08 Apple Inc. Stacked backside illuminated SPAD array
EP3309847B1 (en) * 2016-10-13 2024-06-05 Canon Kabushiki Kaisha Photo-detection apparatus and photo-detection system
US10103285B1 (en) * 2017-04-13 2018-10-16 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of manufacturing the same
WO2019080036A1 (en) * 2017-10-26 2019-05-02 Shenzhen Xpectvision Technology Co., Ltd. RADIATION DETECTOR CAPABLE OF PROCESSING NOISE
JP2018018836A (ja) 2017-11-01 2018-02-01 Smk株式会社 コンタクトの接触構造
JP7169071B2 (ja) 2018-02-06 2022-11-10 ソニーセミコンダクタソリューションズ株式会社 画素構造、撮像素子、撮像装置、および電子機器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013048278A (ja) 2006-07-03 2013-03-07 Hamamatsu Photonics Kk フォトダイオードアレイ
US20110272561A1 (en) 2010-03-23 2011-11-10 Stmicroelectronics S.R.L. Method of detecting impinging position of photons on a geiger-mode avalanche photodiode, related geiger-mode avalanche photodiode and fabrication process
JP2013174588A (ja) 2012-02-15 2013-09-05 First Sensor AG 放射線検出器用半導体構造および放射線検出器
JP2015041746A (ja) 2013-08-23 2015-03-02 株式会社豊田中央研究所 シングルフォトンアバランシェダイオード
JP2015119093A (ja) 2013-12-19 2015-06-25 浜松ホトニクス株式会社 光検出器
US20180019268A1 (en) 2016-07-18 2018-01-18 Omnivision Technologies, Inc. Stacked-chip backside-illuminated spad sensor with high fill-factor
CN106847960A (zh) 2017-01-23 2017-06-13 重庆邮电大学 一种基于深n阱结构的单光子雪崩二极管及其制作工艺

Also Published As

Publication number Publication date
KR102658578B1 (ko) 2024-04-19
JP2023015157A (ja) 2023-01-31
CN110352492B (zh) 2024-07-16
CN110352492A (zh) 2019-10-18
US10943941B2 (en) 2021-03-09
JP7392078B2 (ja) 2023-12-05
US20200335546A1 (en) 2020-10-22
KR20240054402A (ko) 2024-04-25
DE202019005770U1 (de) 2022-01-12
US20210183938A1 (en) 2021-06-17
EP3555919B1 (en) 2021-10-27
US11961869B2 (en) 2024-04-16
KR20200116405A (ko) 2020-10-12
WO2019155875A1 (en) 2019-08-15
EP3555919A1 (en) 2019-10-23
JP2019140132A (ja) 2019-08-22

Similar Documents

Publication Publication Date Title
JP7169071B2 (ja) 画素構造、撮像素子、撮像装置、および電子機器
US20230094219A1 (en) Light receiving element, optical device, and electronic apparatus
US20240038801A1 (en) Photodetector and electronic device
US20220392942A1 (en) Imaging device and electronic apparatus
US20220291347A1 (en) Imaging element and distance measuring apparatus
WO2019176303A1 (ja) 撮像装置駆動回路および撮像装置
US20230040457A1 (en) Photodetector
JP2023178687A (ja) 光電変換装置、光電変換システム
KR20230042641A (ko) 광전 변환장치
US12080735B2 (en) Solid-state imaging element, solid-state imaging device, and electronic equipment
KR102708231B1 (ko) 화소 구조, 화상 센서, 촬상 장치 및 전자 기기
US20230046614A1 (en) Observation apparatus, observation method, and distance measurement system
JP2020126961A (ja) 撮像装置および撮像システム
WO2024024515A1 (ja) 光検出素子および測距システム
US20230215959A1 (en) Photoelectric conversion apparatus, photoelectric conversion system, and moving body
EP4391061A1 (en) Optical detection device and method for manufacturing same
WO2022244297A1 (ja) 固体撮像装置及び電子機器
WO2022158170A1 (ja) 光検出素子および電子機器
WO2024057805A1 (ja) 撮像素子および電子機器
JP2023183170A (ja) 光検出素子および光検出システム
JP2024039120A (ja) 光検出装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221028

R150 Certificate of patent or registration of utility model

Ref document number: 7169071

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150