WO2021199701A1 - 受光素子および電子機器 - Google Patents

受光素子および電子機器 Download PDF

Info

Publication number
WO2021199701A1
WO2021199701A1 PCT/JP2021/005009 JP2021005009W WO2021199701A1 WO 2021199701 A1 WO2021199701 A1 WO 2021199701A1 JP 2021005009 W JP2021005009 W JP 2021005009W WO 2021199701 A1 WO2021199701 A1 WO 2021199701A1
Authority
WO
WIPO (PCT)
Prior art keywords
light receiving
receiving element
photoelectric conversion
wiring layer
conversion unit
Prior art date
Application number
PCT/JP2021/005009
Other languages
English (en)
French (fr)
Inventor
健三 石橋
貴宣 多田
卓志 重歳
純平 山元
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to CN202180024144.9A priority Critical patent/CN115335998A/zh
Priority to US17/906,317 priority patent/US20230102481A1/en
Publication of WO2021199701A1 publication Critical patent/WO2021199701A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes

Definitions

  • This disclosure relates to light receiving elements and electronic devices. More specifically, the present invention relates to a light receiving element that detects light from an object and an electronic device that uses the light receiving element.
  • a light receiving element configured by arranging a plurality of pixels including a photoelectric conversion unit for detecting light from an object.
  • This light receiving element is used, for example, in a distance measuring device that measures a distance to an object. The distance to the object is measured by irradiating the object with light from the attached light source, detecting the light reflected from the object, and measuring the time it takes for the light from the light source to reciprocate between the object and the object. It can be done by doing.
  • a light receiving element used for measuring the distance to such an object needs to detect light with high sensitivity and high speed, and an avalanche photodiode (APD), which is a kind of photodiode as a photoelectric conversion unit, is used.
  • APD avalanche photodiode
  • Diode and Single Photon Avalanche Diode (SPAD) are used. These diodes are photodiodes that perform photoelectric conversion in a state where a reverse bias voltage near the breakdown voltage is applied, and are capable of high-sensitivity and high-speed response.
  • a light receiving element for example, a photodetector in which an APD is arranged on a pixel as a photoelectric conversion unit, a separation region for separating adjacent pixels is provided, and a hole accumulation region is arranged on a side wall of the separation region is used.
  • a photodetector in which an APD is arranged on a pixel as a photoelectric conversion unit, a separation region for separating adjacent pixels is provided, and a hole accumulation region is arranged on a side wall of the separation region is used.
  • the electrons emitted from the interface state formed on the end face of the semiconductor substrate at the boundary of the pixels are captured by the hole storage region, and the dark current caused by the electrons from the interface state can be reduced.
  • the dark current is a current based on the electric charge generated regardless of the incident light, and causes an error (noise) in the sensor output.
  • the above-mentioned conventional technique has a problem that the withstand voltage between the wiring arranged adjacent to the semiconductor substrate on which the photoelectric conversion portion of the pixel is formed and the separation region of the pixel is lowered.
  • the separation region reduces crosstalk by blocking light obliquely incident from adjacent pixels, and is configured to penetrate the semiconductor substrate.
  • This separation region is composed of a metal embedded in a semiconductor substrate. This is to improve the shading ability.
  • the separation region formed of this metal and penetrating the semiconductor substrate is close to the wiring layer arranged on the surface side of the semiconductor substrate, so that the insulation resistance is lowered and the withstand voltage is lowered. Therefore, there is a problem that dielectric breakdown occurs in the insulating layer between the wiring layer and the separated region, and the optical sensor is damaged.
  • the present disclosure has been made in view of the above-mentioned problems, and an object of the present disclosure is to prevent a decrease in insulation resistance between the separation region and the wiring layer.
  • the present disclosure has been made to solve the above-mentioned problems, and the first aspect thereof is a pixel provided on a semiconductor substrate and having a photoelectric conversion unit for performing photoelectric conversion of incident light, and the above-mentioned photoelectric conversion.
  • a separation region arranged at the boundary of the unit to separate the photoelectric conversion unit, a wiring layer wired to the pixel, and a wiring layer protection arranged between the separation region and the wiring layer to protect the wiring layer.
  • It is a light receiving element including a film.
  • the separation region may be composed of a metal.
  • the separation region may include a metal film arranged in a groove formed in the semiconductor substrate.
  • the separation region may further include an insulating film arranged between the semiconductor substrate and the metal film.
  • the separation region may be configured so that the bottom portion is in contact with the wiring layer protective film.
  • the separation region may include the metal film having a shape penetrating the semiconductor substrate.
  • a fixed charge film which is a film arranged on the semiconductor substrate adjacent to the separation region and having a fixed charge may be further provided.
  • the wiring layer protective film may be composed of a film that suppresses etching of the semiconductor substrate when forming the groove.
  • the wiring layer protective film may be composed of a film containing any one of silicon nitride, silicon carbide, silicon oxide, silicon nitride, carbon, tungsten, titanium and titanium nitride.
  • the wiring layer protective film may be configured in multiple layers.
  • a buffer layer arranged between the semiconductor substrate and the wiring layer protective film may be further provided.
  • the buffer layer may be made of an insulating material.
  • the buffer layer may be made of silicon oxide.
  • the separation region may be configured so that the bottom portion is in contact with the buffer layer.
  • the separation region may be configured to penetrate the buffer layer.
  • the photoelectric conversion unit may be configured by a photodiode.
  • the photoelectric conversion unit may be composed of the photodiode that multiplies the charge generated by the photoelectric conversion of the incident light by a high reverse bias voltage.
  • the photoelectric conversion unit may be multiplied by the generated charge in a pn junction composed of a p-type semiconductor region and an n-type semiconductor region.
  • the photoelectric conversion unit may include a cathode region composed of the n-type semiconductor region.
  • the photoelectric conversion unit may include the cathode region arranged on the surface side of the semiconductor substrate.
  • the photoelectric conversion unit may include an anode region arranged in the vicinity of the separation region on the surface side of the semiconductor substrate.
  • the wiring layer may be connected to the anode region.
  • a second aspect of the present disclosure is a separation in which a pixel having a photoelectric conversion unit arranged on a semiconductor substrate and performing photoelectric conversion of incident light and a photoelectric conversion unit arranged at a boundary of the photoelectric conversion unit are separated from each other. Processes a region, a wiring layer wired to the pixels, a wiring layer protective film arranged between the separation region and the wiring layer to protect the wiring layer, and a signal generated based on the photoelectric conversion. It is an electronic device including a processing circuit for wiring.
  • the photoelectric conversion unit performs photoelectric conversion of the incident light that is reflected by the subject and incident on itself, and the processing circuit performs the photoelectric conversion of the incident light from the light source.
  • the above process for measuring the distance to the subject may be performed by measuring the time from the irradiation of light to the generation of the signal.
  • the processing circuit may perform the above processing for detecting the amount of change in the signal.
  • the processing circuit may detect the amount of change by comparing with a predetermined threshold value.
  • the processing circuit may be arranged on the semiconductor substrate bonded to the semiconductor substrate.
  • the wiring layer protective film is arranged between the separation region and the wiring layer. Wiring layer protection is expected.
  • FIG. 1 is a diagram showing a configuration example of a light receiving element according to the first embodiment of the present disclosure.
  • FIG. 3 is a plan view showing a configuration example of the light receiving element 2, and is a plan view showing the configuration of a light receiving surface which is a surface on which incident light of the light receiving element 2 is irradiated.
  • the pixel array unit 10 is arranged on the light receiving surface of the light receiving element 2.
  • the pixel array unit 10 is a region arranged in the central portion of the light receiving element 2 and in which pixels for detecting incident light (pixels 100 described later) are arranged in a two-dimensional grid pattern.
  • a photoelectric conversion unit photoelectric conversion unit 101, which will be described later
  • a light receiving signal corresponding to the electric charge generated by the photoelectric conversion of the photoelectric conversion unit 101 is generated and output from the pixel 100.
  • the incident light can be detected by this received signal.
  • a plurality of pad openings 180 are arranged at the end of the light receiving element 2.
  • An electrode pad (electrode pad 148 described later) is arranged at the bottom of the pad opening 180.
  • the light receiving element 2 is configured by laminating two semiconductor chips.
  • FIG. 2 is a diagram showing a configuration example of pixels according to the first embodiment of the present disclosure.
  • FIG. 6 is a plan view showing a configuration example of the pixel 100.
  • the pixels 100 in the figure include semiconductor regions (semiconductor regions 111 and 113) formed on the semiconductor substrate 110, separation regions 150 arranged at the boundary of the pixels 100 and penetrating the semiconductor substrate 110, and wiring layers 122 to 124.
  • the separation region 150 can be formed in a wall shape.
  • the wiring layers 122 to 124 are wirings arranged for each pixel 100 and are electrically connected to the photoelectric conversion unit 101 and the like.
  • the region with dot hatching represents the semiconductor region 111 and the like
  • the region with hatched diagonal lines represents the wiring layer 122 and the like.
  • the semiconductor region 111 is arranged in the central portion of the pixel 100 and constitutes a cathode region.
  • the semiconductor region 113 is arranged on the peripheral edge of the pixel 100 and constitutes an anode region.
  • the wiring layer 122 constitutes the anode wiring and is connected to the semiconductor region 113.
  • the wiring layer 123 constitutes the cathode wiring and is connected to the semiconductor region 111.
  • the wiring layer 124 is a ground wire for a shield. This shield suppresses the influence of electrical noise.
  • the wiring layer 124 is arranged in the region between the wiring layers 122 and 123.
  • FIG. 3 is a cross-sectional view showing a configuration example of a pixel according to the first embodiment of the present disclosure.
  • FIG. 1 is a cross-sectional view taken along the line aa'in FIG. 1, and is a cross-sectional view showing a configuration example of the light receiving element 2 and the pixel 100.
  • the light receiving element 2 is configured by laminating a sensor chip 191 and a logic chip 192.
  • the sensor chip 191 is a semiconductor chip in which the photoelectric conversion unit 101 described later is arranged.
  • the logic chip 192 is a semiconductor chip in which a processing circuit for processing a signal generated by the photoelectric conversion unit 101 is arranged.
  • the pixel 100 in the figure includes a semiconductor substrate 110, a wiring region 120, a semiconductor substrate 130, a wiring region 140, a separation region 150, a protective film 171 and an on-chip lens 172.
  • the semiconductor substrate 110, the insulating layer 121, and the wiring layers 122 to 124 are arranged on the sensor chip 191.
  • the semiconductor substrate 130, the insulating layer 141, and the wiring layer 142 are arranged on the logic chip 192.
  • the semiconductor substrate 110 is a semiconductor substrate on which a photoelectric conversion unit 101 that performs photoelectric conversion of incident light is arranged.
  • a semiconductor substrate made of silicon (Si) can be used for the semiconductor substrate 110.
  • the photoelectric conversion unit 101 in the figure shows an example configured by SPAD.
  • the photoelectric conversion unit 101 is composed of a well region 111 of the semiconductor substrate 110, an n-type semiconductor region 112 arranged in the well region 111, a p-type semiconductor region 113, and a semiconductor region 114.
  • the n-type semiconductor region 112 constituting the cathode region constitutes a pn junction together with the p-type semiconductor region 113.
  • a reverse bias voltage is applied to this pn junction via the well region 111 to form a depletion layer.
  • the photoelectric conversion of the photoelectric conversion unit 101 in the figure is performed in the well region 111.
  • the electrons of the charge generated by the photoelectric effect reach the depletion layer of the pn junction by drifting, they are accelerated by an electric field based on the reverse bias voltage.
  • a reverse bias voltage exceeding the breakdown voltage is applied to the photoelectric conversion unit 101 constituting the SPAD.
  • a reverse bias voltage of approximately 20 V is applied.
  • the strong electric field due to this reverse bias voltage causes electron avalanche, and electron avalanche occurs continuously, and the electric charge increases sharply. Therefore, the photoelectric conversion unit 101 can detect the incident of a single photon. By arranging such a photoelectric conversion unit 101, a highly sensitive pixel 100 can be configured.
  • the region near the pn junction at the interface between the semiconductor regions 112 and 113 is a region in which charge multiplication is performed, and is referred to as a multiplication region.
  • the p-type semiconductor region 114 is arranged adjacent to the well region 111 and constitutes an anode region.
  • the p-type semiconductor region 114 is configured to surround the well region 111 in the vicinity of the n-type semiconductor region 112.
  • the semiconductor substrate 110 is configured to have a relatively thick film thickness. This is to improve the sensitivity of the photoelectric conversion unit 101 by forming the well region 111 constituting the SPAD thickly.
  • the semiconductor substrate 110 can be configured to have a thickness of, for example, several ⁇ m.
  • the well region 111 is arranged on the back surface side of the semiconductor substrate 110, and the incident light is incident from the back surface side of the semiconductor substrate 110.
  • the back surface of the semiconductor substrate 110 corresponds to a light incident surface.
  • a wiring region 120 which will be described later, is arranged on the surface opposite to the back surface of the semiconductor substrate 110.
  • the semiconductor regions 112 and 114 constituting the cathode region and the anode region, respectively, are arranged on the surface side of the semiconductor substrate 110. Further, the semiconductor region 114 constituting the anode region is arranged in the vicinity of the separation region 150 described later.
  • the configuration of the photoelectric conversion unit 101 is not limited to this example.
  • the conductive types of the semiconductor regions 112, 113, and 114 may be interchanged. Specifically, a configuration using the p-type semiconductor region 112 and the n-type semiconductor regions 113 and 114 can be adopted. In this case, the semiconductor region 112 becomes the anode region, and the semiconductor region 114 becomes the cathode region. Further, the hole storage area 115, which will be described later, is changed to the electron storage area 115.
  • the electron storage region 115 is a region formed of an n-type semiconductor to store electrons.
  • the conductive type in the semiconductor region may be described as a first conductive type and a second conductive type instead of the p-type and the n-type.
  • a hole storage region 115 can be arranged on the semiconductor substrate 110 adjacent to the separation region 150, which will be described later.
  • the hole storage region 115 captures electrons emitted from the interface state formed on the end face of the semiconductor substrate.
  • the hole storage region 115 can be configured by a p-type semiconductor region. Electrons from the interface state are captured by recombination with holes accumulated in the hole storage region 115.
  • the hole storage region 115 By arranging the hole storage region 115, the dark current caused by electrons from the interface state can be reduced. In addition, if the electrons from the interface state are accelerated and multiplied, a malfunction occurs.
  • the hole storage region 115 in the figure is arranged adjacent to the semiconductor region 114 constituting the anode and is electrically connected to the anode.
  • the hole storage region can be further arranged at the interface on the back surface side of the semiconductor substrate 110.
  • the wiring area 120 is an area arranged on the surface side of the semiconductor substrate 110 and where the wiring of the pixel 100 is arranged.
  • This wiring corresponds to, for example, wiring for transmitting a signal to the photoelectric conversion unit 101 or the like, wiring for shielding, and dummy wiring.
  • the insulating layer 121 and the wiring layers 122 to 124 are arranged in the wiring region 120 in the figure.
  • the wiring layers 122 to 124 are wirings for transmitting signals and the like of the photoelectric conversion unit 101.
  • the wiring layer 122 or the like can be made of a metal such as copper (Cu).
  • the insulating layer 121 insulates the wiring layer 122 and the like.
  • the insulating layer 121 can be made of, for example, silicon oxide (SiO 2 ).
  • a contact plug 125 for connecting the semiconductor region of the semiconductor substrate 110 and the wiring layer 122 is further arranged in the wiring region 120.
  • the wiring layer 122 is connected to the semiconductor region 114 constituting the anode region of the photoelectric conversion unit 101 via the contact plug 125.
  • the wiring layer 123 is connected to the semiconductor region 112 that constitutes the cathode region.
  • the contact plug 125 can be made of, for example, tungsten (W).
  • the wiring layer 122 in the figure shows an example in which the wiring layer 122 is arranged in the wiring region 120 directly below the separation region 150.
  • Pad 127 and via plug 126 are further arranged in the wiring area 120.
  • the pad 127 is an electrode arranged on the surface of the wiring region 120.
  • the pad 127 can be made of, for example, Cu.
  • the via plug 126 connects the wiring layer 122 and the like and the pad 127.
  • the via plug 126 can be made of, for example, Cu. Note that the figure shows an example in which the wiring layers 122 to 124 are arranged in the same layer of the wiring area 120.
  • the wiring area 120 can have a configuration having a plurality of wiring layers, and the wiring layers 122 to 124 can be arranged in different layers of the wiring area 120. Wirings arranged in different layers can be connected by via plugs.
  • the semiconductor substrate 130 is a semiconductor substrate bonded to the semiconductor substrate 110.
  • the semiconductor substrate 130 can be formed with a diffusion region of an element such as a processing circuit that processes a signal generated by the photoelectric conversion unit 101.
  • the wiring area 140 is a wiring area arranged on the surface side of the semiconductor substrate 130.
  • a wiring layer 142 and an insulating layer 141 are arranged in the wiring region 140.
  • a pad 147 is arranged on the surface of the wiring region 140 and is connected to the wiring layer 142 by a via plug 146. Further, the wiring layer 142 and the semiconductor substrate 130 are connected by a contact plug 145.
  • the sensor chip 191 is attached to the logic chip 192, the pad 147 and the pad 127 are joined. Signals can be exchanged between the elements arranged on the semiconductor substrates 110 and 130 via the pads 147 and 127. It is possible to configure the wiring that connects the photoelectric conversion unit and the above-mentioned processing circuit.
  • the wiring that electrically connects the photoelectric conversion unit 101 and the circuit can be arranged in the wiring areas 120 and 140. Further, in the wiring regions 120 and 140, wiring layers constituting an optical shield that reflects the incident light transmitted through the semiconductor substrate 110 and causes the incident light to enter the semiconductor substrate 110 again can be arranged.
  • the separation region 150 is arranged on the semiconductor substrate 110 at the boundary of the photoelectric conversion unit 101 to separate the photoelectric conversion unit 101.
  • the separation region 150 in the figure represents an example of being arranged at the boundary of the pixel 100.
  • the separation region 150 is formed in a wall shape surrounding the pixel 100, and separates the photoelectric conversion unit 101 between the adjacent pixels 100. Further, the separation region 150 further shields the incident light. The incident light obliquely incident through the adjacent pixels 100 is blocked by the separation region 150. Thereby, the occurrence of crosstalk can be reduced.
  • the separation regions 150 are arranged in a grid pattern.
  • the separation region 150 can be configured to include a metal. Specifically, the separation region 150 can be configured by embedding a metal film such as W or aluminum (Al) in a groove formed through the semiconductor substrate 110.
  • the protective film 171 is arranged on the back surface side of the semiconductor substrate 110 to protect the semiconductor substrate 110.
  • the protective film 171 can be made of, for example, SiO 2 .
  • a fixed charge film can also be arranged between the semiconductor substrate 110 and the protective film 171.
  • This fixed charge film is a film having a fixed charge that is arranged on the surface of the semiconductor substrate 110 and pins the interface state of the semiconductor substrate 110.
  • the fixed charge film may be composed of, for example, hafnium oxide (HfO 2 ), aluminum oxide (Al 2 O 3 ), zirconium oxide (ZrO 2 ), tantalum oxide (Ta 2 O 5 ) and titanium oxide (TIO 2 ). can.
  • a fixed charge film can also be arranged in the groove of the semiconductor substrate 110 in which the separation region 150 is arranged. Further, an insulating film that insulates the separation region 150 made of metal can be arranged adjacent to the separation region 150. This insulating film can also be formed at the same time as the protective film 171 described above.
  • the on-chip lens 172 is a lens that collects incident light.
  • the on-chip lens 172 is formed in a hemispherical shape and is arranged on the back surface side of the semiconductor substrate 110, and collects the incident light on the photoelectric conversion unit 101.
  • the on-chip lens 172 can be made of an inorganic material such as silicon nitride (SiN) or an organic material such as an acrylic resin.
  • An electrode pad 148 and a pad opening 180 are arranged at the end of the light receiving element 2.
  • the electrode pad 148 is an electrode for transmitting a signal between the light receiving element 2 and an electronic circuit outside the light receiving element 2.
  • the electrode pad 148 is arranged in the wiring region of the logic chip 192 and is connected to the wiring layer 142.
  • the pad opening 180 is formed in a hole shape penetrating the surface side of the insulating layer 141 of the sensor chip 191 and the logic chip 192, and is configured to reach the surface of the electrode pad 148 from the light receiving surface of the light receiving element 2. By wire bonding to the electrode pad 148 via the pad opening 180, the electrode pad 148 and an external electronic circuit can be electrically connected.
  • the electrode pad 148 can be made of, for example, a metal such as Al or Au.
  • a separation region 150a can be arranged around the pad opening 180.
  • the separation region 150a is configured to surround the pad opening 180 and separates the pad opening 180.
  • the separation region 150b can be arranged on the semiconductor substrate 110 at the end of the sensor chip 191.
  • the separation region 150b is a separation region arranged along the outer circumference of the semiconductor substrate 110.
  • the configuration of the pixel 100 is not limited to this example.
  • a separation region for separating each photoelectric conversion unit can be arranged inside the pixel 100.
  • the separation region that separates the photoelectric conversion unit can be configured to penetrate the semiconductor substrate 110.
  • a separation region can be arranged between the semiconductor substrate 110 at the boundary of the plurality of photoelectric conversion units and the on-chip lens 172. This separation region is a separation region that shields the boundary region of the photoelectric conversion unit from light, and can be formed of a metal film or the like.
  • the separation region is arranged only at the boundary of the pixel 100.
  • FIG. 4 is a cross-sectional view showing a configuration example of a separation region according to the first embodiment of the present disclosure.
  • FIG. 3 is a cross-sectional view showing a configuration example of the separation region 150 described in FIG. The details of the configuration of the separation region 150 will be described with reference to the figure.
  • the separation region 150 separates the photoelectric conversion unit 101 arranged at the boundary of the pixel 100 and arranged on the semiconductor substrate 110.
  • the separation region 150 in the figure is composed of a metal film 154 arranged in the groove portion 151 formed in the semiconductor substrate 110.
  • the metal film can be made of W or the like.
  • the metal film 154 in the figure shows an example in which a gap 155 is formed in the central portion.
  • the groove portion 151 is configured to penetrate from the back surface side to the front surface side of the semiconductor substrate 110.
  • the groove portion 151 can be formed by etching the semiconductor substrate 110 from the back surface side toward the front surface side. This etching can be performed by, for example, anisotropic dry etching.
  • the fixed charge film 152 is arranged on the back surface side of the semiconductor substrate 110 and the wall surface of the groove portion 151 in the figure.
  • the fixed charge film 152 can be formed by forming a material film such as HfO 2 into a film by, for example, ALD (Atomic Layer Deposition).
  • An insulating film 153 is arranged between the fixed charge film 152 and the metal film 154.
  • the insulating film 153 can be formed by forming, for example, a material film such as SiO 2 by CVD (Chemical Vapor Deposition).
  • a wiring layer protective film 156 is arranged on the pixel 100 in the figure.
  • the wiring layer protective film 156 is arranged between the semiconductor substrate 110 directly below the groove portion 151 and the wiring layer 122 to protect the wiring layer 122.
  • the groove portion 151 is formed by etching the semiconductor substrate 110.
  • the wiring layer protective film 156 protects the wiring layer 122 by suppressing etching of the insulating layer 121 adjacent to the wiring layer 122 during this etching.
  • the wiring layer protective film 156 can be composed of a member called an etching stopper, which has a high selection ratio with respect to Si constituting the semiconductor substrate 110 which is an object to be etched.
  • the wiring layer protective film 156 is composed of SiN, silicon carbide (SiC), SiO 2 , silicon oxynitride (SiON), carbon (C), W, titanium (Ti), titanium nitride (TiN) and the like. be able to.
  • the figure shows an example of a wiring layer protective film 156 made of SiN.
  • the wiring layer protective film 156 can be formed to have a film thickness of about 10 nm to several tens of nm.
  • the insulating layer 121 of the wiring region 120 is scraped off and the bottom portion of the groove portion 151 is close to the wiring layer 122. Then, the thickness of the insulator (insulation layer 121) between the metal film 154 and the wiring layer 122 becomes thin, and the insulation resistance decreases. In the figure, there is a possibility that the wiring layer 122 connected to the anode of the photoelectric conversion unit 101 and the metal film 154 of the separation region 150 are short-circuited. As described with reference to FIG. 2, a wiring layer 124 is arranged in addition to the wiring layer 122 directly below the separation region 150. When the insulation resistance between these wiring layers and the metal film 154 in the separation region decreases, the voltage applied to the anode through the metal film 154 is applied to the wiring layer 124.
  • a relatively high reverse bias voltage of about 20 V is applied between the anode and the cathode of the photoelectric conversion unit 101 constituting the SPAD.
  • the wiring layer 124 constituting the shield is grounded, an overcurrent flows from the power supply that supplies the reverse bias voltage to the photoelectric conversion unit 101.
  • the wiring layer 124 is arranged close to the wiring layer 123 connected to the cathode of the photoelectric conversion unit 101, there is a possibility of short-circuiting with the wiring layer 123 when the voltage of the anode is supplied to the wiring layer 124. It gets higher. Even in this case, an overcurrent flows from the power supply, and the pixel 100 and the light receiving element 2 are damaged. The reliability of the light receiving element 2 is lowered.
  • the wiring layer protective film 156 By arranging the wiring layer protective film 156, it is possible to prevent excessive etching of the insulating layer 121 and prevent the groove portion 151 and the wiring layer 122 from being close to each other.
  • the configuration of the light receiving element 2 is not limited to this example.
  • the photoelectric conversion unit 101 configured by APD can also be used.
  • the wiring layer protective film 156 By arranging the wiring layer protective film 156 between the separation region 150 and the wiring layer 122 or the like in this way, it is possible to prevent a decrease in the insulation resistance between the metal film 154 and the wiring layer 122 or the like. It is possible to prevent a decrease in withstand voltage and prevent damage to the light receiving element 2.
  • the light receiving element 2 of the first embodiment described above uses a single-layer wiring layer protective film 156.
  • the light receiving element 2 of the second embodiment of the present disclosure is different from the above-described first embodiment in that it uses a wiring layer protective film composed of multiple layers.
  • FIG. 5 is a cross-sectional view showing a configuration example of a separation region according to a second embodiment of the present disclosure.
  • FIG. 4 is a cross-sectional view showing a configuration example of the separation region 150, as in FIG. It differs from the separation region 150 described in FIG. 4 in that the wiring layer protective film 157 is further arranged.
  • the wiring layer protective film 157 is a wiring layer protective film made of a material different from that of the wiring layer protective film 156.
  • the wiring layer protective film 157 in the figure can be made of SiO 2.
  • the wiring layer protective film can be made thicker. Further, by combining the wiring layer protective films composed of different members, it is possible to suppress etching according to the type of etching gas used for dry etching. This makes it possible to prevent etching of the insulating layer 121.
  • the configuration of the wiring layer protective films 156 and 157 is not limited to this example.
  • the wiring layer protective film 156 can be made of Ti
  • the wiring layer protective film 157 can be made of TiN. It can also be composed of other members.
  • the wiring layer protective film can be laminated in three or more layers.
  • the configuration of the light receiving element 2 other than this is the same as the configuration of the light receiving element 2 described in the first embodiment of the present disclosure, the description thereof will be omitted.
  • etching of the insulating layer 121 can be prevented by arranging the wiring layer protective film configured in multiple layers, and the insulating resistance can be reduced. The decrease can be further suppressed.
  • the wiring layer protective film 156 was arranged.
  • the light receiving element 2 of the third embodiment of the present disclosure is different from the above-described first embodiment in that a buffer layer is arranged between the semiconductor substrate 110 and the wiring layer protective film 156. ..
  • FIG. 6 is a cross-sectional view showing a configuration example of a separation region according to a third embodiment of the present disclosure.
  • FIG. 4 is a cross-sectional view showing a configuration example of the separation region 150, as in FIG. It differs from the separation region 150 described in FIG. 4 in that the buffer layer 158 is further arranged.
  • the buffer layer 158 is arranged between the semiconductor substrate 110 and the wiring layer protective film 156 to form a buffer of the wiring layer protective film 156.
  • the buffer layer 158 is arranged to suppress the formation of the interface state on the front surface of the semiconductor substrate 110. This makes it possible to prevent an increase in dark current.
  • the separation region 150 in the figure shows an example in which the bottom portion is formed in contact with the buffer layer 158 via the fixed charge film 152.
  • the buffer layer 158 can be made of, for example, an insulating material. Specifically, the buffer layer 158 can be configured by SiO 2.
  • the buffer layer 158 may be etched depending on the type of etching gas used for etching. In this case, as shown in the figure, the bottom portion of the groove portion 151 invades the region of the buffer layer 158. Even in such a case, the wiring layer protective film 156 suppresses excessive etching.
  • [Other configurations of separation area] 7 to 9 are cross-sectional views showing another configuration example of the separation region according to the third embodiment of the present disclosure.
  • 7 to 9 are cross-sectional views showing a configuration example of the separation region 150, as in FIG. It differs from the separation region 150 of FIG. 6 in that the bottom of the groove 151 further penetrates the region of the buffer layer 158.
  • FIG. 7 is a diagram showing an example in which the fixed charge film 152 and a part of the insulating film 153 are embedded in the region of the buffer layer 158.
  • FIG. 8 is a diagram showing an example in which the buffer layer 158 immediately below the separation region 150 is removed by etching, and the separation region 150 is formed in a shape in contact with the wiring layer protective film 156.
  • the separation region 150 has a shape that penetrates the buffer layer 158.
  • the separation region 150 in the figure is configured such that the bottom portion is in contact with the wiring layer protective film 156 via the fixed charge film 152.
  • FIG. 9 is a diagram showing an example in which the buffer layer 158 immediately below the separation region 150 is removed by etching, and the metal film 154 portion is configured to reach the surface side of the semiconductor substrate 110.
  • the metal film 154 has a shape that penetrates the semiconductor substrate 110.
  • the boundary of the pixel 100 is separated by the metal film 154, and the space between the adjacent pixels 100 is shielded by the metal film 154. It is possible to further reduce the occurrence of color mixing due to light leakage between the pixels 100.
  • the wiring layer protective film 156 can prevent the etching of the insulating layer 121.
  • the configuration of the pixel 100 is not limited to this example.
  • a buffer layer configured in multiple layers can be used.
  • the configuration of the light receiving element 2 other than this is the same as the configuration of the light receiving element 2 described in the first embodiment of the present disclosure, the description thereof will be omitted.
  • the buffer layer 158 is arranged between the semiconductor substrate 110 and the wiring layer protective film 156. This makes it possible to prevent an increase in dark current.
  • a photoelectric conversion unit 101 composed of a photodiode that multiplies the charge generated by photoelectric conversion such as SPAD or APD by a reverse bias voltage is used.
  • the light receiving element 2 of the fourth embodiment of the present disclosure is different from the above-described first embodiment in that a photoelectric conversion unit composed of a normal photodiode is used.
  • FIG. 10 is a cross-sectional view showing a configuration example of a pixel according to a fourth embodiment of the present disclosure. Similar to FIG. 3, FIG. 3 is a cross-sectional view showing a configuration example of the pixel 100. It differs from the pixel 100 in FIG. 3 in that the photoelectric conversion unit 201 composed of the photodiode is arranged.
  • the photoelectric conversion unit 201 in the figure is composed of a p-type well region 111 of the semiconductor substrate 110 and an n-type semiconductor region 116 arranged in the well region 111.
  • a photodiode composed of a pn junction at the interface between the n-type semiconductor region 116 and the surrounding p-type well region 111 corresponds to the photoelectric conversion unit 201.
  • the well region 111 and the semiconductor region 116 form an anode region and a cathode region, respectively.
  • the semiconductor region 117 and the semiconductor region 118 are further arranged on the semiconductor substrate 110 in the figure.
  • the semiconductor region 117 is an n-type semiconductor region having a relatively high impurity concentration, and is a semiconductor region arranged adjacent to the semiconductor region 116 and electrically connected.
  • a contact plug 125 is connected to the semiconductor region 117.
  • the semiconductor region 118 is a semiconductor region composed of a p-type relatively high impurity concentration, and is a semiconductor region arranged adjacent to a well region and electrically connected.
  • the contact plug 125 is also connected to the semiconductor region 118.
  • the semiconductor region 118 is a semiconductor region that constitutes a so-called well contact.
  • Wiring layers 122 and 123 are arranged in the wiring area 120.
  • the wiring layer 122 is connected to the well region 111 forming the anode region via the contact plug 125 and the semiconductor region 118.
  • the wiring layer 123 is connected to the semiconductor region 116 constituting the cathode region via the contact plug 125 and the semiconductor region 117. Further, the wiring layer 124 is omitted.
  • the wiring layer protective film 156 described in FIG. 4 is arranged, and it is possible to prevent a decrease in the insulation resistance between the metal film 154 constituting the separation region 150 and the wiring layer 122.
  • the configuration of the light receiving element 2 other than this is the same as the configuration of the light receiving element 2 described in the first embodiment of the present disclosure, the description thereof will be omitted.
  • the metal film 154 and the wiring layer 122 are formed by the wiring layer protective film 156. It is possible to prevent a decrease in insulation resistance between the above and the like. It is possible to prevent a decrease in withstand voltage and prevent damage to the light receiving element 2.
  • the technology according to the present disclosure can be applied to various products.
  • the technique according to the present disclosure may be applied to a distance measuring device.
  • the distance measuring device is a device that measures the distance to an object.
  • FIG. 11 is a diagram showing a configuration example of a light receiving element according to a distance measuring device to which the technique according to the present disclosure can be applied.
  • the light receiving element 2 in the figure includes a pixel array unit 10, a bias power supply unit 20, and a light receiving signal processing unit 30.
  • the pixel array unit 10 is configured by arranging a plurality of pixels 100 having a photoelectric conversion unit that performs photoelectric conversion of incident light in a two-dimensional grid pattern.
  • the pixel 100 detects incident light and outputs a received signal as a detection result.
  • APD or SPAD can be used for the photoelectric conversion unit.
  • SPAD is arranged in the pixel 100 as a photoelectric conversion unit.
  • Signal lines 21 and 31 are connected to each pixel 100.
  • the signal line 21 is a signal line that supplies the bias voltage of the pixel 100.
  • the signal line 31 is a signal line that transmits a received signal from the pixel 100.
  • the pixel array unit 10 in the figure describes an example in which the pixels 100 are arranged in 4 rows and 5 columns, the number of pixels 100 arranged in the pixel array unit 10 is not limited.
  • the bias power supply unit 20 is a power supply that supplies a bias voltage to the pixel 100.
  • the bias power supply unit 20 supplies a bias voltage via the signal line 21.
  • the light receiving signal processing unit 30 processes the light receiving signals output from the plurality of pixels 100 arranged in the pixel array unit 10.
  • the process of the light receiving signal processing unit 30 corresponds to, for example, a process of detecting the distance to the object based on the incident light detected by the pixel 100.
  • the light receiving signal processing unit 30 can perform a ToF (Time of Flight) type distance detection process used when measuring a distance to a distant object in an imaging device such as an in-vehicle camera. ..
  • the light source arranged in the image pickup apparatus irradiates the object with light, detects the light reflected by the object, and measures the time for the light from the light source to reciprocate between the object and the object. This is a process of detecting the distance.
  • SPAD capable of high-speed light detection is used.
  • the light receiving signal processing unit 30 is an example of the processing circuit described in the claims.
  • FIG. 12 is a circuit diagram showing a configuration example of pixels according to a distance measuring device to which the technique according to the present disclosure can be applied.
  • FIG. 11 is a circuit diagram showing a configuration example of the pixel 100 described with reference to FIG.
  • the pixel 100 in the figure includes a photoelectric conversion unit 101, a resistor 102, and an inverting buffer 103.
  • the signal line 21 in the figure is composed of a signal line Vbd that applies the yield voltage of the photoelectric conversion unit 101 and a signal line Vd that supplies power for detecting the yield state of the photoelectric conversion unit 101.
  • the anode of the photoelectric conversion unit 101 is connected to the signal line Vbd.
  • the cathode of the photoelectric conversion unit 101 is connected to one end of the resistor 102 and the input of the inverting buffer 103.
  • the other end of the resistor 102 is connected to the signal line Vd.
  • the output of the inverting buffer 103 is connected to the signal line 31.
  • a reverse bias voltage is applied to the photoelectric conversion unit 101 in the figure by the signal line Vbd and the signal line Vd.
  • the resistor 102 is a resistor for performing quenching. This quenching is a process of returning the photoelectric conversion unit 101 in the yield state to the steady state.
  • This quenching is a process of returning the photoelectric conversion unit 101 in the yield state to the steady state.
  • a sudden reverse current flows through the photomultiplier tube 101.
  • the terminal voltage of the resistor 102 increases due to this reverse current. Since the resistor 102 is connected in series with the photoelectric conversion unit 101, a voltage drop is caused by the resistor 102, and the terminal voltage of the photoelectric conversion unit 101 becomes lower than the voltage capable of maintaining the breakdown state. As a result, the photoelectric conversion unit 101 can be returned from the yield state to the steady state.
  • a constant current circuit using a MOS transistor can also be used.
  • the inverting buffer 103 is a buffer that shapes the pulse signal based on the transition and return of the photoelectric conversion unit 101 to the yield state.
  • the inverting buffer 103 generates a light receiving signal based on the current flowing through the photoelectric conversion unit 101 according to the irradiated light and outputs it to the signal line 31.
  • FIG. 13 is a diagram showing a configuration example of an image pickup device according to a distance measuring device to which the technique according to the present disclosure can be applied.
  • the figure is a block diagram showing a configuration example of the image pickup device 1 constituting the distance measuring device.
  • the image pickup device 1 in the figure includes a light receiving element 2, a control unit 3, a light source device 4, and a lens 5.
  • the object 601 for distance measurement is shown.
  • the lens 5 is a lens that forms an image of an object on the light receiving element 2.
  • the light receiving element 2 the light receiving element 2 described with reference to FIG. 11 can be used.
  • the light source device 4 emits light to an object for distance measurement.
  • a laser light source that emits infrared light can be used.
  • the control unit 3 controls the entire image pickup apparatus 1. Specifically, the control unit 3 controls the light source device 4 to emit the emitted light 602 to the object 601 and notifies the light receiving element 2 of the start of the emission.
  • the light receiving element 2 notified of the emission of the emitted light 602 detects the reflected light 603 from the object 601 and measures the time from the emission of the emitted light 602 to the detection of the reflected light 603, and the distance to the object 601. To measure.
  • the measured distance is output to the outside of the image pickup apparatus 1 as distance data.
  • the image pickup device 1 is an example of the electronic device described in the claims.
  • DVS Dynamic Vision Sensor
  • FIG. 14 is a diagram showing a configuration example of a light receiving element according to DVS to which the technique according to the present disclosure can be applied.
  • the light receiving element 2 in the figure includes a pixel array unit 10, a row drive circuit 50, a column drive circuit 60, and a signal processing circuit 70.
  • the pixel array unit 10 is configured by arranging a plurality of pixels 100 having a photoelectric conversion unit that performs photoelectric conversion of incident light in a two-dimensional grid pattern.
  • the pixel 100 detects incident light and outputs a detection signal when the detected incident light changes.
  • a photodiode is arranged in the pixel 100 as a photoelectric conversion unit.
  • Signal lines 51, 61 and 71 are connected to each pixel 100.
  • the signal line 51 is a signal line that transmits a row drive signal.
  • the signal line 51 is a signal line that transmits a column drive signal.
  • the signal line 71 is a signal line that transmits a detection signal from the pixel 100.
  • the pixel array unit 10 in the figure describes an example in which the pixels 100 are arranged in 4 rows and 4 columns, the number of pixels 100 arranged in the pixel array unit 10 is not limited.
  • the row drive circuit 50 is a circuit that selects the row address of the pixel array unit 10 and outputs a detection signal to the pixel 100 corresponding to the selected row address.
  • the row drive circuit 50 outputs a control signal (row drive signal) to the signal line 51.
  • the column drive circuit 60 is a circuit that selects the column address of the pixel array unit 10 and outputs a detection signal to the pixel 100 corresponding to the selected column address.
  • the row drive circuit 60 outputs a control signal (row drive signal) to the signal line 61.
  • the signal processing circuit 70 executes predetermined signal processing on the detection signal from the pixel 100.
  • the signal processing circuit 70 generates two-dimensional image data by associating the detection signal with the arrangement of the pixels 100 of the pixel array unit 10, and performs processing such as image recognition.
  • the signal processing circuit 70 is an example of the processing circuit described in the claims.
  • FIG. 15 is a diagram showing a configuration example of pixels according to DVS to which the technique according to the present disclosure can be applied.
  • the pixel 100 in the figure includes a photoelectric conversion unit 201, a current-voltage conversion circuit 210, a buffer 220, a diffifier 230, a quantizer 240, and a transfer circuit 250.
  • the photoelectric conversion unit 201 detects incident light.
  • the photoelectric conversion unit 201 outputs a sink current corresponding to the incident light to the current / voltage conversion circuit 210 in the subsequent stage.
  • the current-voltage conversion circuit 210 is a circuit that converts the output current from the photoelectric conversion unit 201 into a voltage. During this conversion, logarithmic compression is performed and the compressed voltage signal is output to the buffer 220.
  • the buffer 220 is a buffer that amplifies the voltage signal of the current-voltage conversion circuit 210 and outputs it to the differentialr 230 in the subsequent stage.
  • the diffifier 230 detects the amount of change in the voltage signal by detecting the difference in the voltage signal output from the buffer 220.
  • the differencer 230 starts detecting the amount of change in the voltage signal after the row drive signal is input from the row drive circuit 50.
  • the amount of change in the detected voltage signal is output via the signal line 239.
  • the quantizer 240 quantizes the voltage signal from the diffifier 230 and outputs it as a detection signal.
  • the detection signal is output via the signal line 249.
  • the transfer circuit 250 is a circuit that outputs a detection signal to the signal processing circuit 70 based on the column drive signal from the column drive circuit 60.
  • FIG. 16 is a diagram showing a configuration example of a current-voltage conversion circuit according to DVS to which the technique according to the present disclosure can be applied.
  • the figure is a circuit diagram showing a configuration example of the current-voltage conversion circuit 210.
  • the current-voltage conversion circuit 210 in the figure includes MOS transistors 211 to 213 and a capacitor 214.
  • An n-channel MOS transistor can be used for the MOS transistors 211 and 213.
  • a p-channel MOS transistor can be used as the MOS transistor 212.
  • the power supply line Vdd and the power supply line Vbias are arranged in the current-voltage conversion circuit 210 in the figure.
  • the power supply line Vdd is a power supply line that supplies power to the current-voltage conversion circuit 210.
  • the power supply line Vbias is a power supply line that supplies a bias voltage.
  • the photoelectric conversion unit 201 is also shown in the figure.
  • the anode of the photoelectric conversion unit 201 is grounded, and the cathode is connected to the source of the MOS transistor 211, the gate of the MOS transistor 213, and one end of the capacitor 214.
  • the other end of the capacitor 214 is connected to the gate of the MOS transistor 211, the drain of the MOS transistor 212, the drain of the MOS transistor 213, and the signal line 219.
  • the source of the MOS transistor 211 is connected to the power supply line Vdd, and the source of the MOS transistor 213 is grounded.
  • the gate of the MOS transistor 212 is connected to the power supply line Vbias, and the source is connected to the power supply line Vdd.
  • the MOS transistor 211 is a MOS transistor that supplies a current to the photoelectric conversion unit 201.
  • a sink current corresponding to the incident light flows through the photoelectric conversion unit 201.
  • the MOS transistor 211 supplies this sink current.
  • the gate of the MOS transistor 211 is driven by the output voltage of the MOS transistor 213, which will be described later, and outputs a source current equal to the sink current of the photoelectric conversion unit 201. Since the gate-source voltage Vgs of the MOS transistor becomes a voltage corresponding to the source current, the source voltage of the MOS transistor becomes a voltage corresponding to the current of the photoelectric conversion unit 201. As a result, the current of the photoelectric conversion unit 201 is converted into a voltage signal. Twice
  • the MOS transistor 213 is a MOS transistor that amplifies the source voltage of the MOS transistor 211. Further, the MOS transistor 212 constitutes a constant current load of the MOS transistor 213. An amplified voltage signal is output to the drain of the MOS transistor 213. This voltage signal is output to the signal line 219 and fed back to the gate of the MOS transistor 211.
  • the Vgs of the MOS transistor 211 is equal to or less than the threshold voltage
  • the source current changes exponentially with respect to the change of Vgs. Therefore, the output voltage of the MOS transistor 213 fed back to the gate of the MOS transistor 211 becomes a voltage signal in which the output current of the photoelectric conversion unit 201 equal to the source current of the MOS transistor 211 is logarithmically compressed.
  • Capacitor 214 is a capacitor for phase compensation.
  • the capacitor 214 is connected between the drain and the gate of the MOS transistor 213 to perform phase compensation of the MOS transistor 213 constituting the amplifier circuit.
  • FIG. 17 is a diagram showing a configuration example of a diff and a quantizer according to DVS to which the technique according to the present disclosure can be applied.
  • the figure is a circuit diagram showing a configuration example of the difference device 230 and the quantizer 240.
  • the differencer 230 in the figure includes an inverting amplifier 231, capacitors 232 and 233, and a switch 234.
  • the capacitor 232 is connected between the signal line 229 and the input of the inverting amplifier 231.
  • the output of the inverting amplifier 231 is connected to the signal line 239.
  • Capacitors 233 and switches 234 connected in parallel are connected between the inputs and outputs of the inverting amplifier 231.
  • the control input of the switch 234 is connected to the signal line 51.
  • Capacitor 232 is a coupling capacitor that removes the DC component of the voltage signal output from the buffer 220. A signal corresponding to the amount of change in the voltage signal is transmitted by the capacitor 232.
  • the inverting amplifier 231 is an amplifier that charges the capacitor 233 according to the amount of change in the voltage signal transmitted by the capacitor 232.
  • the inverting amplifier 231 and the capacitor 232 form an amplifier circuit, and integrate the amount of change in the voltage signal transmitted by the capacitor 232.
  • the switch 234 is a switch that discharges the capacitor 233. This switch 234 becomes conductive, discharges the capacitor 232, and resets the amount of change in the voltage signal integrated in the capacitor 232 to 0V.
  • the switch 234 is controlled by a row drive signal transmitted by the signal line 51.
  • the diffifier 230 integrates and outputs the amount of change in the voltage signal according to the incident light in the period after being reset by the row drive signal. Thereby, the influence of noise can be reduced.
  • the quantizer 240 includes comparators 241 and 242.
  • the signal line 239 is connected to the non-inverting input of the comparator 241 and the inverting input of the comparator 242.
  • a predetermined threshold voltage Vth1 is applied to the inverting input of the comparator 241, and a predetermined threshold voltage Vth2 is applied to the non-inverting input of the comparator 242.
  • the outputs of the comparators 241 and 242 form a signal line 249, respectively. Twice
  • the comparator 241 compares the threshold voltage Vth1 with the output voltage from the diffifier 230. When the output voltage from the diffifier 230 is higher than the threshold voltage Vth1, the value "1" is output.
  • the comparator 242 compares the threshold voltage Vth2 with the output voltage from the diffifier 230. When the output voltage from the diffifier 230 is lower than the threshold voltage Vth2, the value "1" is output.
  • the signal quantized by the quantizer 240 is input to the transfer circuit 250.
  • the transfer circuit 250 can transfer to the signal processing circuit 70 as a detection signal that the change in the amount of incident light exceeds a predetermined threshold value.
  • the signal processing circuit 70 holds the transfer of the signal as an address event, and causes the row drive unit 50 to output the row drive signal to the pixel 100 to make a differencer. Reset 230.
  • the integration of the amount of change in the voltage signal according to the incident light is restarted.
  • FIG. 18 is a diagram showing a configuration example of an image pickup apparatus according to DVS to which the technique according to the present disclosure can be applied.
  • the figure is a block diagram showing a configuration example of the image pickup apparatus 1 constituting the DVS.
  • the image pickup device 1 in the figure includes a light receiving element 2, a control unit 3, a lens 5, and a recording unit 6.
  • the lens 5 is a lens that forms an image of an object on the light receiving element 2.
  • the light receiving element 2 the light receiving element 2 described with reference to FIG. 14 can be used.
  • the control unit 3 controls the light receiving element 2 to capture image data.
  • the recording unit 6 records image data by the light receiving element 2.
  • the light receiving element 2 can detect a region where the brightness has changed by acquiring the pixel 100 that has detected the address event. By updating only the image data in the region and generating the image data, high-speed imaging can be performed.
  • the image pickup device 1 is an example of the electronic device described in the claims.
  • the light receiving element 2 configuration of the second and third embodiments may be combined with the light receiving element 2 of the fourth embodiment.
  • the configuration of the separation region 150 of FIGS. 5 and 6 may be applied to the pixel 100 of FIG.
  • the present technology can have the following configurations.
  • a pixel arranged on a semiconductor substrate and having a photoelectric conversion unit that performs photoelectric conversion of incident light, and A separation region arranged at the boundary of the photoelectric conversion unit and separating the photoelectric conversion unit, The wiring layer wired to the pixel and A light receiving element including a wiring layer protective film arranged between the separation region and the wiring layer to protect the wiring layer.
  • the separation region includes a metal film arranged in a groove formed in the semiconductor substrate.
  • the separation region further includes an insulating film arranged between the semiconductor substrate and the metal film.
  • the wiring layer protective film is composed of a film that suppresses etching of the semiconductor substrate when forming the groove.
  • the wiring layer protective film is composed of a film containing any one of silicon nitride, silicon carbide, silicon oxide, silicon oxynitride, carbon, tungsten, titanium and titanium nitride. .. (10) The light receiving element according to any one of (1) to (9), wherein the wiring layer protective film is composed of multiple layers. (11) The light receiving element according to any one of (1) to (10), further comprising a buffer layer arranged between the semiconductor substrate and the wiring layer protective film. (12) The light receiving element according to (11) above, wherein the buffer layer is made of an insulating material. (13) The light receiving element according to (12) above, wherein the buffer layer is made of silicon oxide.
  • the photoelectric conversion unit is composed of a photodiode.
  • the photoelectric conversion unit is composed of the photodiode that multiplies the charge generated by the photoelectric conversion of incident light by a high reverse bias voltage.
  • the light receiving element according to (17), wherein the photoelectric conversion unit is the photomultiplier of the generated charge in a pn junction composed of a p-type semiconductor region and an n-type semiconductor region.
  • the photoelectric conversion unit includes a cathode region composed of the n-type semiconductor region.
  • the photoelectric conversion unit includes the cathode region arranged on the surface side of the semiconductor substrate.
  • the light receiving element according to (19), wherein the photoelectric conversion unit includes an anode region arranged in the vicinity of the separation region on the surface side of the semiconductor substrate.
  • the light receiving element according to (21), wherein the wiring layer is connected to the anode region.
  • a pixel provided on a semiconductor substrate and having a photoelectric conversion unit that performs photoelectric conversion of incident light, and A separation region arranged at the boundary of the photoelectric conversion unit and separating the photoelectric conversion unit, The wiring layer wired to the pixel and A wiring layer protective film arranged between the separation region and the wiring layer to protect the wiring layer, An electronic device including a processing circuit for processing a signal generated based on the photoelectric conversion.
  • the photoelectric conversion unit performs photoelectric conversion of the incident light that is reflected by the subject and incident on itself from the light emitted from the light source.
  • the electronic device wherein the processing circuit performs the processing of measuring the distance to the subject by measuring the time from the irradiation of the light from the light source to the generation of the signal.
  • the processing circuit performs the processing for detecting a change amount of the signal.
  • the processing circuit detects the amount of change by comparing with a predetermined threshold value.
  • the processing circuit is arranged on a semiconductor substrate bonded to the semiconductor substrate.
  • Imaging device 2 Light receiving element 4
  • Light source device 10 Pixel array unit 30
  • Signal processing circuit 100 pixels 101, 201 Photoelectric conversion unit 110, 130 Semiconductor substrate 120, 140 Wiring area 122 to 124, 142 Wiring layer 150, 150a , 150b Separation area 156, 157 Wiring layer Protective film 158 Buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

画素の境界の分離領域および配線層の間の絶縁抵抗の低下を防ぐ。　受光素子は、画素、分離領域、配線層および配線層保護膜を具備する。その受光素子が具備する画素は、半導体基板に配置されて入射光の光電変換を行う光電変換部を備える。その受光素子が具備する分離領域は、その光電変換部の境界に配置されてその光電変換部を分離する。その受光素子が具備する配線層は、その画素に配線される。その受光素子が具備する配線層保護膜は、その分離領域およびその配線層の間に配置されてその配線層を保護する。

Description

受光素子および電子機器
　本開示は、受光素子および電子機器に関する。詳しくは、対象物からの光を検出する受光素子および当該受光素子を使用する電子機器に関する。
　従来、対象物からの光を検出する光電変換部を備える複数の画素が配置されて構成された受光素子が使用されている。この受光素子は、例えば、対象物までの距離を測定する測距装置に使用される。対象物までの距離の測定は、付設された光源からの光を対象物に照射して対象物から反射された光を検出し、光源からの光が対象物との間を往復する時間を計時することにより行うことができる。このような対象物までの距離の測定に使用される受光素子は、高感度かつ高速な光の検出を行う必要があり、光電変換部としてフォトダイオードの一種であるアバランシェフォトダイオード（ＡＰＤ：Avalanche Photo Diode）やシングルフォトンアバランシェフォトダイオード（ＳＰＡＤ：Single Photon Avalanche Diode）が使用される。これらのダイオードは、降伏電圧の近傍の逆バイアス電圧が印加された状態において、光電変換を行うフォトダイオードであり、高感度かつ高速な応答が可能である。
　このような受光素子として、例えば、光電変換部としてＡＰＤが画素に配置され、隣接する画素同士を分離する分離領域を備えるとともに分離領域の側壁にホール蓄積領域が配置される光検出器が使用されている（例えば、特許文献１参照。）。画素の境界の半導体基板の端面に形成される界面準位から放出される電子がホール蓄積領域により捕獲され、界面準位からの電子に起因する暗電流を低減することができる。ここで、暗電流とは、入射光に依らずに生成される電荷に基づく電流であり、センサ出力の誤差（ノイズ）の原因となるものである。
特開２０１８－２０１００５号公報
　上述の従来技術では、画素の光電変換部が形成される半導体基板に隣接して配置される配線と画素の分離領域と間の耐圧が低下するという問題がある。分離領域は、隣接する画素から斜めに入射する光を遮光することによりクロストークを軽減するものであり、半導体基板を貫通する形状に構成される。この分離領域は、半導体基板に埋め込まれた金属により構成される。遮光能力を向上させるためである。この金属により構成されて半導体基板を貫通する分離領域は、半導体基板の表面側に配置される配線層に近接することとなり、絶縁抵抗が低下して耐圧が低下する。このため、配線層と分離領域との間の絶縁層において絶縁破壊を生じ、光センサが破損するという問題がある。
　本開示は、上述した問題点に鑑みてなされたものであり、分離領域および配線層の間の絶縁抵抗の低下を防ぐことを目的としている。
　本開示は、上述の問題点を解消するためになされたものであり、その第１の態様は、半導体基板に配置されて入射光の光電変換を行う光電変換部を備える画素と、上記光電変換部の境界に配置されて上記光電変換部を分離する分離領域と、上記画素に配線される配線層と、上記分離領域および上記配線層の間に配置されて上記配線層を保護する配線層保護膜とを具備する受光素子である。
　また、この第１の態様において、上記分離領域は、金属を含んで構成されてもよい。
　また、この第１の態様において、上記分離領域は、上記半導体基板に形成された溝に配置される金属膜を備えてもよい。
　また、この第１の態様において、上記分離領域は、上記半導体基板および上記金属膜の間に配置される絶縁膜をさらに備えてもよい。
　また、この第１の態様において、上記分離領域は、底部が上記配線層保護膜に接する形状に構成されてもよい。
　また、この第１の態様において、上記分離領域は、上記半導体基板を貫通する形状の上記金属膜を備えてもよい。
　また、この第１の態様において、上記分離領域に隣接する上記半導体基板に配置されて固定電荷を有する膜である固定電荷膜をさらに具備してもよい。
　また、この第１の態様において、上記配線層保護膜は、上記溝を形成する際の上記半導体基板のエッチングを抑制する膜により構成されてもよい。
　また、この第１の態様において、上記配線層保護膜は、窒化ケイ素、炭化ケイ素、酸化ケイ素、酸窒化ケイ素、炭素、タングステン、チタンおよび窒化チタンの何れかを含む膜により構成されてもよい。
　また、この第１の態様において、上記配線層保護膜は、多層に構成されてもよい。
　また、この第１の態様において、上記半導体基板および上記配線層保護膜の間に配置されるバッファ層をさらに具備してもよい。
　また、この第１の態様において、上記バッファ層は、絶縁物により構成されてもよい。
　また、この第１の態様において、上記バッファ層は、酸化シリコンにより構成されてもよい。
　また、この第１の態様において、上記分離領域は、底部が上記バッファ層に接する形状に構成されてもよい。
　また、この第１の態様において、上記分離領域は、上記バッファ層を貫通する形状に構成されてもよい。
　また、この第１の態様において、上記光電変換部は、フォトダイオードにより構成されてもよい。
　また、この第１の態様において、上記光電変換部は、入射光の光電変換により生成された電荷を高い逆バイアス電圧により増倍する上記フォトダイオードにより構成されてもよい。
また、この第１の態様において、上記光電変換部は、上記生成された電荷がｐ型の半導体領域およびｎ型の半導体領域により構成されるｐｎ接合において上記増倍されてもよい。
　また、この第１の態様において、上記光電変換部は、上記ｎ型の半導体領域により構成されるカソード領域を備えてもよい。
　また、この第１の態様において、上記光電変換部は、上記半導体基板の表面側に配置される上記カソード領域を備えてもよい。
　また、この第１の態様において、上記光電変換部は、上記半導体基板の表面側の上記分離領域の近傍に配置されるアノード領域を備えてもよい。
　また、この第１の態様において、上記配線層は、上記アノード領域に接続されてもよい。
　また、本開示の第２の態様は、半導体基板に配置されて入射光の光電変換を行う光電変換部を備える画素と、上記光電変換部の境界に配置されて上記光電変換部を分離する分離領域と、上記画素に配線される配線層と、上記分離領域および上記配線層の間に配置されて上記配線層を保護する配線層保護膜と、上記光電変換に基づいて生成された信号を処理する処理回路とを具備する電子機器である。
　また、この第２の態様において、上記光電変換部は、光源から照射された光が被写体により反射されて自身に入射する上記入射光の光電変換を行い、上記処理回路は、上記光源からの上記光の照射から上記信号が生成されるまでの時間を計時することにより上記被写体までの距離を計測する上記処理を行ってもよい。
　また、この第２の態様において、上記処理回路は、上記信号の変化量を検出する上記処理を行ってもよい。
　また、この第２の態様において、上記処理回路は、所定の閾値と比較することにより上記変化量を検出してもよい。
　また、この第２の態様において、上記処理回路は、上記半導体基板に貼り合わされる半導体基板に配置されてもよい。
　本開示の態様により、配線層保護膜が分離領域および配線層の間に配置されるという作用をもたらす。配線層の保護が想定される。
本開示の第１の実施の形態に係る受光素子の構成例を示す図である。 本開示の第１の実施の形態に係る画素の構成例を示す図である。 本開示の第１の実施の形態に係る画素の構成例を示す断面図である。 本開示の第１の実施の形態に係る分離領域の構成例を示す断面図である。 本開示の第２の実施の形態に係る分離領域の構成例を示す断面図である。 本開示の第３の実施の形態に係る分離領域の構成例を示す断面図である。 本開示の第３の実施の形態に係る分離領域の他の構成例を示す断面図である。 本開示の第３の実施の形態に係る分離領域の他の構成例を示す断面図である。 本開示の第３の実施の形態に係る分離領域の他の構成例を示す断面図である。 本開示の第４の実施の形態に係る画素の構成例を示す断面図である。 本開示に係る技術が適用され得る測距装置に係る受光素子の構成例を示す図である。 本開示に係る技術が適用され得る測距装置に係る画素の構成例を示す回路図である。 本開示に係る技術が適用され得る測距装置に係る撮像装置の構成例を示す図である。 本開示に係る技術が適用され得るＤＶＳに係る受光素子の構成例を示す図である。 本開示に係る技術が適用され得るＤＶＳに係る画素の構成例を示す図である。 本開示に係る技術が適用され得るＤＶＳに係る電流電圧変換回路の構成例を示す図である。 本開示に係る技術が適用され得るＤＶＳに係る差分器および量子化器の構成例を示す図である。 本開示に係る技術が適用され得るＤＶＳに係る撮像装置の構成例を示す図である。
　次に、図面を参照して、本開示を実施するための形態（以下、実施の形態と称する）を説明する。以下の図面において、同一または類似の部分には同一または類似の符号を付している。また、以下の順序で実施の形態の説明を行う。
　１．第１の実施の形態
　２．第２の実施の形態
　３．第３の実施の形態
　４．第４の実施の形態
　５．測距装置への応用例
　６．ＤＶＳへの応用例
　＜１．第１の実施の形態＞
　［受光素子の構成］
　図１は、本開示の第１の実施の形態に係る受光素子の構成例を示す図である。同図は、受光素子２の構成例を表す平面図であり、受光素子２の入射光が照射される面である受光面の構成を表す平面図である。
　受光素子２の受光面には、画素アレイ部１０が配置される。この画素アレイ部１０は、受光素子２の中央部に配置され、入射光を検出する画素（後述する画素１００）が２次元格子状に配置される領域である。画素１００には、入射光の光電変換を行う光電変換部（後述する光電変換部１０１）が配置される。この光電変換部１０１の光電変換により生成された電荷に応じた受光信号が生成され、画素１００から出力される。この受光信号により入射光の検出を行うことができる。また、受光素子２の端部には、複数のパッド開口部１８０が配置される。このパッド開口部１８０の底部には、電極パッド（後述する電極パッド１４８）が配置される。後述するように、受光素子２は、２つの半導体チップが貼り合わされて構成される。
　［画素の構成］
　図２は、本開示の第１の実施の形態に係る画素の構成例を示す図である。同図は、画素１００の構成例を表す平面図である。同図の画素１００には、半導体基板１１０に形成された半導体領域（半導体領域１１１および１１３）、画素１００の境界に配置されて半導体基板１１０を貫通する形状の分離領域１５０および配線層１２２乃至１２４を記載した。後述するように、分離領域１５０は、壁状に構成することができる。また、配線層１２２乃至１２４は、画素１００毎に配置される配線であり、光電変換部１０１等と電気的に接続される配線である。同図において、ドットハッチングが付された領域が半導体領域１１１等を表し、斜線のハッチングが付された領域が配線層１２２等を表す。
　半導体領域１１１は、画素１００の中央部に配置され、カソード領域を構成する。半導体領域１１３は、画素１００の周縁部に配置され、アノード領域を構成する。配線層１２２は、アノード配線を構成し、半導体領域１１３に接続される。配線層１２３は、カソード配線を構成し、半導体領域１１１に接続される。配線層１２４は、シールドのための接地線である。このシールドは、電気的なノイズの影響を抑制するものである。この配線層１２４は、配線層１２２および１２３の間の領域に配置される。
　［画素の断面の構成］
　図３は、本開示の第１の実施の形態に係る画素の構成例を示す断面図である。同図は、図１におけるａ－ａ'線に沿った断面図であり、受光素子２および画素１００の構成例を表す断面図である。また、同図に表したように、受光素子２は、センサチップ１９１およびロジックチップ１９２が貼り合わされて構成される。センサチップ１９１は、後述する光電変換部１０１が配置される半導体チップである。ロジックチップ１９２は、光電変換部１０１により生成された信号を処理する処理回路が配置される半導体チップである。
　同図の画素１００は、半導体基板１１０と、配線領域１２０と、半導体基板１３０と、配線領域１４０と、分離領域１５０と、保護膜１７１と、オンチップレンズ１７２とを備える。半導体基板１１０、絶縁層１２１および配線層１２２乃至１２４は、センサチップ１９１に配置される。半導体基板１３０、絶縁層１４１および配線層１４２は、ロジックチップ１９２に配置される。
　半導体基板１１０は、入射光の光電変換を行う光電変換部１０１が配置される半導体の基板である。この半導体基板１１０には、例えば、シリコン（Ｓｉ）により構成された半導体基板を使用することができる。同図の光電変換部１０１は、ＳＰＡＤにより構成される例を表したものである。この光電変換部１０１は、半導体基板１１０のウェル領域１１１とウェル領域１１１に配置されたｎ型の半導体領域１１２、ｐ型の半導体領域１１３および半導体領域１１４により構成される。カソード領域を構成するｎ型の半導体領域１１２は、ｐ型の半導体領域１１３とともにｐｎ接合を構成する。このｐｎ接合にウェル領域１１１を介して逆バイアス電圧が印加されて空乏層が形成される。
　同図の光電変換部１０１の光電変換は、ウェル領域１１１にて行われる。光電効果により生成された電荷のうちの電子がドリフトによりｐｎ接合の空乏層に達すると、逆バイアス電圧に基づく電界により加速される。ＳＰＡＤを構成する光電変換部１０１には、降伏電圧を超える逆バイアス電圧が印加される。具体的には、略２０Ｖの逆バイアス電圧が印加される。この逆バイアス電圧による強電界により電子雪崩を生じるとともに電子雪崩が連続して発生し、電荷が急激に増加する。このため、光電変換部１０１は、単一の光子の入射を検出することが可能となる。このような光電変換部１０１を配置することにより、高感度の画素１００を構成することができる。この半導体領域１１２および１１３の界面のｐｎ接合の近傍の領域は、電荷の増倍が行われる領域であり、増倍領域と称される。ｐ型の半導体領域１１４は、ウェル領域１１１に隣接して配置され、アノード領域を構成する。このｐ型の半導体領域１１４は、ｎ型の半導体領域１１２の近傍のウェル領域１１１を囲む形状に構成される。
なお、半導体基板１１０は、比較的厚い膜厚に構成される。ＳＰＡＤを構成するウェル領域１１１を厚く形成して光電変換部１０１の感度を向上させるためである。半導体基板１１０は、例えば、数μｍの厚さに構成することができる。このウェル領域１１１は半導体基板１１０の裏面側に配置され、入射光は半導体基板１１０の裏面から入射する。この半導体基板１１０の裏面は、光入射面に該当する。一方、半導体基板１１０の裏面の反対側の面である表面には、後述する配線領域１２０が配置される。カソード領域およびアノード領域をそれぞれ構成する半導体領域１１２および１１４は、半導体基板１１０の表面側に配置される。また、アノード領域を構成する半導体領域１１４は、後述する分離領域１５０の近傍に配置される。
　なお、光電変換部１０１の構成は、この例に限定されない。例えば、半導体領域１１２、１１３および１１４の導電型を入れ替えた構成にすることもできる。具体的には、ｐ型の半導体領域１１２とｎ型の半導体領域１１３および１１４とを使用する構成を採ることができる。この場合、半導体領域１１２がアノード領域となり、半導体領域１１４がカソード領域となる。また、後述するホール蓄積領域１１５は、電子蓄積領域１１５に変更される。この電子蓄積領域１１５は、ｎ型の半導体に構成されて電子を蓄積する領域である。なお、半導体領域の導電型をｐ型およびｎ型の代わりに第1の導電型および第２の導電型と表記することもできる。
　後述する分離領域１５０に隣接する半導体基板１１０には、ホール蓄積領域１１５を配置することができる。このホール蓄積領域１１５は、半導体基板の端面に形成される界面準位から放出される電子を捕獲するものである。ホール蓄積領域１１５は、ｐ型の半導体領域により構成することができる。界面準位からの電子は、ホール蓄積領域１１５に蓄積されたホールと再結合することより捕獲される。このホール蓄積領域１１５を配置することにより、界面準位からの電子に起因する暗電流を低減することができる。また、界面準位からの電子が加速されて増倍されると誤動作を生じる。ホール蓄積領域１１５を配置することにより、暗電流や誤動作の発生を防ぐことができる。同図のホール蓄積領域１１５は、アノードを構成する半導体領域１１４に隣接して配置され、アノードに電気的に接続される。なお、ホール蓄積領域は、半導体基板１１０の裏面側の界面にさらに配置することもできる。
　配線領域１２０は、半導体基板１１０の表面側に配置されて画素１００の配線が配置される領域である。この配線には、例えば、光電変換部１０１等に信号を伝達する配線、シールドのための配線およびダミー配線が該当する。同図の配線領域１２０には、絶縁層１２１および配線層１２２乃至１２４が配置される。配線層１２２乃至１２４は、光電変換部１０１の信号等を伝達する配線である。この配線層１２２等は、銅（Ｃｕ）等の金属により構成することができる。絶縁層１２１は、配線層１２２等を絶縁するものである。この絶縁層１２１は、例えば、酸化シリコン（ＳｉＯ２）により構成することができる。この配線領域１２０には、半導体基板１１０の半導体領域と配線層１２２とを接続するためのコンタクトプラグ１２５がさらに配置される。配線層１２２は、コンタクトプラグ１２５を介して光電変換部１０１のアノード領域を構成する半導体領域１１４に接続される。同様に、配線層１２３は、カソード領域を構成する半導体領域１１２に接続される。コンタクトプラグ１２５は、例えば、タングステン（Ｗ）により構成することができる。また、同図の配線層１２２は、分離領域１５０の直下の配線領域１２０に配置される例を表したものである。
　配線領域１２０には、パッド１２７およびビアプラグ１２６がさらに配置される。パッド１２７は、配線領域１２０の表面に配置される電極である。このパッド１２７は、例えば、Ｃｕにより構成することができる。ビアプラグ１２６は、配線層１２２等およびパッド１２７を接続するものである。このビアプラグ１２６は、例えば、Ｃｕにより構成することができる。なお、同図は、配線層１２２乃至１２４が配線領域１２０の同層に配置される例を表したものである。配線領域１２０は多層の配線層を有する構成を採ることができ、配線層１２２乃至１２４を配線領域１２０の異なる層に配置することもできる。異なる層に配置される配線同士はビアプラグにより接続することができる。
　半導体基板１３０は、半導体基板１１０に貼り合わされる半導体の基板である。この半導体基板１３０には、光電変換部１０１により生成された信号を処理する処理回路の等の素子の拡散領域を形成することができる。
　配線領域１４０は、半導体基板１３０の表面側に配置される配線領域である。この配線領域１４０には、配線層１４２および絶縁層１４１が配置される。配線領域１４０の表面には、パッド１４７が配置され、ビアプラグ１４６により配線層１４２と接続される。また、配線層１４２と半導体基板１３０との間は、コンタクトプラグ１４５により接続される。センサチップ１９１がロジックチップ１９２に貼り合わされる際、パッド１４７およびパッド１２７が接合される。このパッド１４７およびパッド１２７を介して半導体基板１１０および１３０に配置された素子の間の信号のやり取りを行うことができる。光電変換部と上述の処理回路とを接続する配線を構成することが可能となる。このように、光電変換部１０１と回路とを電気的に接続する配線を配線領域１２０および１４０に配置することができる。また、配線領域１２０および１４０には、半導体基板１１０を透過した入射光を反射して再度半導体基板１１０に入射させる光学的なシールドを構成する配線層を配置することもできる。
　分離領域１５０は、光電変換部１０１の境界の半導体基板１１０に配置されて光電変換部１０１を分離するものである。同図の分離領域１５０は、画素１００の境界に配置される例を表したものである。この分離領域１５０は、画素１００を囲繞する壁状に構成されて、隣接する画素１００同士の光電変換部１０１を分離する。また、分離領域１５０は、入射光の遮光をさらに行う。隣接する画素１００を通って斜めに入射する入射光が分離領域１５０により遮光される。これにより、クロストークの発生を低減することができる。図２において説明したように、分離領域１５０は格子状に配置される。分離領域１５０は、金属を含む構成にすることができる。具体的には、分離領域１５０は、半導体基板１１０を貫通して形成された溝部にＷやアルミニウム（Ａｌ）等の金属膜を埋め込むことにより構成することができる。
　保護膜１７１は、半導体基板１１０の裏面側に配置され、半導体基板１１０を保護するものである。この保護膜１７１は、例えば、ＳｉＯ２により構成することができる。
　半導体基板１１０と保護膜１７１との間に、固定電荷膜を配置することもできる。この固定電荷膜は、半導体基板１１０の表面に配置されて半導体基板１１０の界面準位をピニングする固定電荷を有する膜である。固定電荷膜は、例えば、酸化ハフニウム（ＨｆＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ジルコニウム（ＺｒＯ２）、酸化タンタル（Ｔａ２Ｏ５）および酸化チタン（ＴｉＯ２）により構成することができる。
　分離領域１５０が配置される半導体基板１１０の溝部にも固定電荷膜を配置することができる。また、金属により構成される分離領域１５０を絶縁する絶縁膜を分離領域１５０に隣接して配置することができる。この絶縁膜は、上述の保護膜１７１と同時に形成することもできる。
　オンチップレンズ１７２は、入射光を集光するレンズである。このオンチップレンズ１７２は、半球形状に構成されて半導体基板１１０の裏面側に配置され、入射光を光電変換部１０１に集光する。オンチップレンズ１７２は、窒化シリコン（ＳｉＮ）等の無機材料やアクリル樹脂等の有機材料により構成することができる。
　受光素子２の端部には、電極パッド１４８およびパッド開口部１８０が配置される。電極パッド１４８は、受光素子２と受光素子２の外部の電子回路との間において信号の伝達を行うための電極である。この電極パッド１４８は、ロジックチップ１９２の配線領域に配置され、配線層１４２に接続される。パッド開口部１８０は、センサチップ１９１およびロジックチップ１９２の絶縁層１４１の表面側を貫通する孔状に構成されて受光素子２の受光面から電極パッド１４８の表面に達する形状に構成される。このパッド開口部１８０を介して電極パッド１４８にワイヤボンディングを行うことにより、電極パッド１４８と、外部の電子回路とを電気的に接続することができる。電極パッド１４８は、例えば、ＡｌやＡｕ等の金属により構成することができる。
　パッド開口部１８０の周囲には分離領域１５０ａを配置することができる。この分離領域１５０ａは、パッド開口部１８０を囲繞する形状に構成され、パッド開口部１８０を分離する。また、センサチップ１９１の端部の半導体基板１１０に分離領域１５０ｂを配置することができる。この分離領域１５０ｂは、半導体基板１１０の外周に沿って配置される分離領域である。この分離領域１５０ａおよび１５０ｂを配置することにより、半導体基板１１０の端面からの吸湿を防ぐことができ、半導体基板１１０の端面に生じたき裂の伸長を防ぐことができる。
　なお、画素１００の構成は、この例に限定されない。例えば、複数の光電変換部が画素１００に配置される構成を採ることもできる。このような画素１００においては、それぞれの光電変換部を分離する分離領域を画素１００の内部に配置することができる。この光電変換部を分離する分離領域は、半導体基板１１０を貫通する形状に構成することができる。また、複数の光電変換部の境界の半導体基板１１０とオンチップレンズ１７２との間に分離領域を配置することもできる。この分離領域は、光電変換部の境界の領域を遮光する分離領域であり、金属膜等により構成することができる。また、このような複数の光電変換部を有する画素１００においても、画素１００の境界のみに分離領域を配置する構成を採ることもできる。また、半導体基板１１０の裏面側にもホール蓄積領域１１５を配置する構成を採ることもできる。
　［分離領域の構成］
　図４は、本開示の第１の実施の形態に係る分離領域の構成例を示す断面図である。同図は、図３において説明した分離領域１５０の構成例を表す断面図である。同図を用いて分離領域１５０の構成の詳細について説明する。
　前述のように、分離領域１５０は、画素１００の境界に配置されて半導体基板１１０に配置される光電変換部１０１を分離するものである。なお、同図において、半導体基板１１０や光電変換部１０１の構成は略記した。同図の分離領域１５０は、半導体基板１１０に形成された溝部１５１に配置された金属膜１５４により構成される。前述のように、金属膜は、Ｗ等により構成することができる。なお、同図の金属膜１５４は、中央部に空隙１５５が形成される例を表したものである。
　溝部１５１は、半導体基板１１０の裏面側から表面側に貫通する形状に構成される。この溝部１５１は、半導体基板１１０を裏面側から表面側に向かってエッチングすることにより形成することができる。このエッチングは、例えば、異方性のドライエッチングにより行うことができる。
　同図の半導体基板１１０の裏面側および溝部１５１の壁面には、固定電荷膜１５２が配置される。この固定電荷膜１５２は、ＨｆＯ２等の材料膜を、例えば、ＡＬＤ（Atomic Layer Deposition）により成膜して形成することができる。
　この固定電荷膜１５２と金属膜１５４の間には、絶縁膜１５３が配置される。この絶縁膜１５３は、例えば、ＳｉＯ２等の材料膜をＣＶＤ（Chemical Vapor Deposition）により成膜して形成することができる。
　同図の画素１００には、配線層保護膜１５６が配置される。この配線層保護膜１５６は、溝部１５１の直下の半導体基板１１０と配線層１２２との間に配置されて配線層１２２を保護するものである。上述のように、溝部１５１は、半導体基板１１０をエッチングすることにより形成される。配線層保護膜１５６は、このエッチングの際に配線層１２２に隣接する絶縁層１２１のエッチングを抑制することにより、配線層１２２を保護する。配線層保護膜１５６は、エッチングストッパと称されるエッチングの対象物である半導体基板１１０を構成するＳｉに対して高い選択比となる部材により構成することができる。具体的には、ＳｉＮ、炭化シリコン（ＳｉＣ）、ＳｉＯ２、酸窒化シリコン（ＳｉＯＮ）、炭素（Ｃ）、Ｗ、チタン（Ｔｉ）および窒化チタン（ＴｉＮ）等により配線層保護膜１５６を構成することができる。同図は、ＳｉＮにより構成される配線層保護膜１５６の例を表したものである。なお、配線層保護膜１５６は、１０数ｎｍ～数１０ｎｍの膜厚に構成することができる。
　溝部１５１を形成する際のエッチングが過剰に行われた場合、配線領域１２０の絶縁層１２１が削られて溝部１５１の底部が配線層１２２に近接する。すると、金属膜１５４と配線層１２２との間の絶縁物（絶縁層１２１）の厚さが薄くなり、絶縁抵抗が低下する。同図においては、光電変換部１０１のアノードに接続される配線層１２２と分離領域１５０の金属膜１５４とが短絡する可能性がある。図２において説明したように、分離領域１５０の直下には、配線層１２２の他に配線層１２４が配置される。これらの配線層と分離領域の金属膜１５４との間の絶縁抵抗が低下すると、金属膜１５４を介してアノードに印加される電圧が、配線層１２４に印加されることとなる。
　ＳＰＡＤを構成する光電変換部１０１は、アノードおよびカソードの間に略２０Ｖの比較的高い逆バイアス電圧が印加される。シールドを構成する配線層１２４が接地される場合には、光電変換部１０１に逆バイアス電圧を供給する電源から過電流が流れることとなる。また、配線層１２４は、光電変換部１０１のカソードに接続される配線層１２３に近接して配置されるため、配線層１２４にアノードの電圧が供給されると配線層１２３と短絡する可能性が高くなる。この場合においても電源から過電流が流れ、画素１００や受光素子２が破損する。受光素子２の信頼性が低下する。
　配線層保護膜１５６を配置することにより、絶縁層１２１の過剰なエッチングを防ぐことができ、溝部１５１および配線層１２２等の近接を防ぐことができる。
　なお、受光素子２の構成はこの例に限定されない。例えば、ＡＰＤにより構成される光電変換部１０１を使用することもできる。
　このように、分離領域１５０と配線層１２２等との間に配線層保護膜１５６を配置することにより、金属膜１５４および配線層１２２等の間の絶縁抵抗の低下を防ぐことができる。耐圧の低下を防止することができ、受光素子２の破損を防ぐことができる。
　＜２．第２の実施の形態＞
　上述の第１の実施の形態の受光素子２は、単層の配線層保護膜１５６を使用していた。これに対し、本開示の第２の実施の形態の受光素子２は、多層に構成される配線層保護膜を使用する点で、上述の第１の実施の形態と異なる。　
　［分離領域の構成］
　図５は、本開示の第２の実施の形態に係る分離領域の構成例を示す断面図である。同図は、図４と同様に、分離領域１５０の構成例を表す断面図である。配線層保護膜１５７がさらに配置される点で、図４において説明した分離領域１５０と異なる。
　配線層保護膜１５７は、配線層保護膜１５６とは異なる材料により構成される配線層保護膜である。同図の配線層保護膜１５７は、ＳｉＯ２により構成することができる。複数の配線層保護膜を積層することにより、配線層保護膜を厚くすることができる。また、異なる部材により構成される配線層保護膜を組み合わせることにより、ドライエッチングに使用するエッチングガスの種類に応じたエッチングの抑制を行うことができる。これにより、絶縁層１２１のエッチングを防ぐことができる。
　なお、配線層保護膜１５６および１５７の構成は、この例に限定されない。例えば、配線層保護膜１５６をＴｉにより構成することができ、配線層保護膜１５７をＴｉＮにより構成することもできる。また、他の部材により構成することもできる。また、配線層保護膜を３層以上に積層することもできる。
　これ以外の受光素子２の構成は本開示の第１の実施の形態において説明した受光素子２の構成と同様であるため、説明を省略する。
　以上説明したように、本開示の第２の実施の形態の受光素子２は、多層に構成された配線層保護膜を配置することにより、絶縁層１２１のエッチングを防ぐことができ、絶縁抵抗の低下をさらに抑制することができる。
　＜３．第３の実施の形態＞
　上述の第１の実施の形態の受光素子２は、配線層保護膜１５６が配置されていた。これに対し、本開示の第３の実施の形態の受光素子２は、半導体基板１１０および配線層保護膜１５６の間にバッファ層が配置される点で、上述の第１の実施の形態と異なる。
　［分離領域の構成］
　図６は、本開示の第３の実施の形態に係る分離領域の構成例を示す断面図である。同図は、図４と同様に、分離領域１５０の構成例を表す断面図である。バッファ層１５８がさらに配置される点で、図４において説明した分離領域１５０と異なる。
　バッファ層１５８は、半導体基板１１０および配線層保護膜１５６の間に配置されて、配線層保護膜１５６のバッファを構成するものである。ＳｉＮ等により構成される配線層保護膜１５６を半導体基板１１０に成膜すると、半導体基板１１０の表面に多くの界面準位が形成され、暗電流が増加する。そこで、バッファ層１５８を配置して半導体基板１１０の表側の表面の界面準位の形成を抑制する。これにより、暗電流の増加を防ぐことができる。同図の分離領域１５０は、底部が固定電荷膜１５２を介してバッファ層１５８に接する形状に構成される例を表したものである。バッファ層１５８は、例えば、絶縁物により構成することができる。具体的には、ＳｉＯ２によりバッファ層１５８を構成することができる。エッチングに使用するエッチングガスの種類によっては、バッファ層１５８がエッチングされる場合がある。この場合、同図に表したように、溝部１５１の底部がバッファ層１５８の領域に侵入することとなる。このような場合であっても、配線層保護膜１５６により過剰なエッチングが抑制される。
　［分離領域の他の構成］
　図７乃至９は、本開示の第３の実施の形態に係る分離領域の他の構成例を示す断面図である。図７乃至９は、図６と同様に、分離領域１５０の構成例を表す断面図である。溝部１５１の底部がバッファ層１５８の領域にさらに侵入する点で、図６の分離領域１５０と異なる。
　図７は、固定電荷膜１５２と絶縁膜１５３の一部とがバッファ層１５８の領域に埋め込まれる例を表した図である。
　図８は、分離領域１５０の直下のバッファ層１５８がエッチングにより除去され、分離領域１５０が配線層保護膜１５６に接する形状に構成される例を表した図である。この場合、分離領域１５０がバッファ層１５８を貫通する形状となる。同図の分離領域１５０は、底部が固定電荷膜１５２を介して配線層保護膜１５６に接する形状に構成される。
　図９は、分離領域１５０の直下のバッファ層１５８がエッチングにより除去され、金属膜１５４部が半導体基板１１０の表面側に達する形状に構成される例を表した図である。この場合、金属膜１５４が半導体基板１１０を貫通する形状となる。画素１００の境界が金属膜１５４により分離されこととなり、隣接する画素１００の間が金属膜１５４により遮光される。画素１００間の光の漏洩による混色の発生をさらに低減することができる。
　図７乃至９に表したように、溝部１５１の形成によりバッファ層１５８がエッチングされる場合であっても、配線層保護膜１５６により絶縁層１２１のエッチングを防ぐことができる。
　なお、画素１００の構成は、この例に限定されない。例えば、多層に構成されたバッファ層を使用することもできる。
　これ以外の受光素子２の構成は本開示の第１の実施の形態において説明した受光素子２の構成と同様であるため、説明を省略する。
　以上説明したように、本開示の第３の実施の形態の受光素子２は、半導体基板１１０および配線層保護膜１５６の間にバッファ層１５８を配置する。これにより、暗電流の増加を防ぐことができる。
　＜４．第４の実施の形態＞
　上述の第１の実施の形態の受光素子２は、ＳＰＡＤやＡＰＤ等の光電変換により生成された電荷を逆バイアス電圧により増倍するフォトダイオードにより構成される光電変換部１０１が使用されていた。これに対し、本開示の第４の実施の形態の受光素子２は、通常のフォトダイオードにより構成される光電変換部を使用する点で、上述の第１の実施の形態と異なる。
　［画素の断面の構成］
　図１０は、本開示の第４の実施の形態に係る画素の構成例を示す断面図である。同図は、図３と同様に、画素１００の構成例を表す断面図である。フォトダイオードにより構成される光電変換部２０１が配置される点で、図３の画素１００と異なる。
　同図の光電変換部２０１は、半導体基板１１０のｐ型に構成されたウェル領域１１１とウェル領域１１１に配置されたｎ型の半導体領域１１６により構成される。ｎ型の半導体領域１１６と周囲のｐ型のウェル領域１１１との界面のｐｎ接合により構成されるフォトダイオードが光電変換部２０１に該当する。ウェル領域１１１および半導体領域１１６がそれぞれアノード領域およびカソード領域を構成する。
また、同図の半導体基板１１０には、半導体領域１１７および半導体領域１１８がさらに配置される。半導体領域１１７は、ｎ型の比較的高い不純物濃度に構成される半導体領域であり、半導体領域１１６に隣接して配置されて電気的に接続される半導体領域である。この半導体領域１１７には、コンタクトプラグ１２５が接続される。半導体領域１１８は、ｐ型の比較的高い不純物濃度に構成される半導体領域であり、ウェル領域に隣接して配置されて電気的に接続される半導体領域である。この半導体領域１１８にも、コンタクトプラグ１２５が接続される。半導体領域１１８は、いわゆるウェルコンタクトを構成する半導体領域である。
　配線領域１２０には、配線層１２２および１２３が配置される。配線層１２２は、コンタクトプラグ１２５および半導体領域１１８を介してアノード領域を構成するウェル領域１１１に接続される。配線層１２３は、コンタクトプラグ１２５および半導体領域１１７を介してカソード領域を構成する半導体領域１１６に接続される。また、配線層１２４は、省略される。
　同図の分離領域１５０においても、図４において説明した配線層保護膜１５６が配置され、分離領域１５０を構成する金属膜１５４と配線層１２２との間の絶縁抵抗の低下を防ぐことができる。
　これ以外の受光素子２の構成は本開示の第１の実施の形態において説明した受光素子２の構成と同様であるため、説明を省略する。
　以上説明したように、本開示の第４の実施の形態の受光素子２は、フォトダイオードにより構成される光電変換部１０１を使用する場合において、配線層保護膜１５６により金属膜１５４および配線層１２２等の間の絶縁抵抗の低下を防ぐことができる。耐圧の低下を防止することができ、受光素子２の破損を防ぐことができる。
　＜５．測距装置への応用例＞
　本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、測距装置に適用されてもよい。ここで、測距装置とは、対象物までの距離を測定する装置である。
　［受光素子の構成］
　図１１は、本開示に係る技術が適用され得る測距装置に係る受光素子の構成例を示す図である。同図の受光素子２は、画素アレイ部１０と、バイアス電源部２０と、受光信号処理部３０とを備える。
　画素アレイ部１０は、入射光の光電変換を行う光電変換部を有する複数の画素１００が２次元格子状に配置されて構成されたものである。この画素１００は、入射光を検出し、受光信号を検出結果として出力する。光電変換部には、例えば、ＡＰＤやＳＰＡＤを使用することができる。以下、画素１００には光電変換部としてＳＰＡＤが配置されるものと想定する。それぞれの画素１００には、信号線２１および３１が接続される。信号線２１は、画素１００のバイアス電圧を供給する信号線である。信号線３１は、画素１００からの受光信号を伝達する信号線である。なお、同図の画素アレイ部１０には、画素１００が４行５列に配置する例が記載されているが、画素アレイ部１０に配置される画素１００数を限定するものではない。
　バイアス電源部２０は、画素１００にバイアス電圧を供給する電源である。このバイアス電源部２０は、信号線２１を介してバイアス電圧を供給する。
受光信号処理部３０は、画素アレイ部１０に配置される複数の画素１００から出力された受光信号を処理するものである。この受光信号処理部３０の処理には、例えば、画素１００により検出した入射光に基づいて対象物との距離を検出する処理が該当する。具体的には、受光信号処理部３０は、車載カメラ等の撮像装置において遠方の対象物との距離を計測する際に使用されるＴｏＦ（Time of Flight）方式の距離検出処理を行うことができる。この距離検出処理は、撮像装置に配置された光源により対象物に光を照射して対象物により反射された光を検出し、光源からの光が対象物との間を往復する時間を計測することにより、距離を検出する処理である。このような距離検出処理を行う装置には、高速な光検出が可能なＳＰＡＤが使用される。なお、受光信号処理部３０は、請求の範囲に記載の処理回路の一例である。
　上述の実施の形態の画素アレイ部１０に配置される画素１００の回路構成について説明する。
　［画素の構成］
　図１２は、本開示に係る技術が適用され得る測距装置に係る画素の構成例を示す回路図である。同図は、図１１において説明した画素１００の構成例を表す回路図である。同図の画素１００は、光電変換部１０１と、抵抗１０２と、反転バッファ１０３とを備える。また、同図の信号線２１は、光電変換部１０１の降伏電圧を印加する信号線Ｖｂｄおよび光電変換部１０１の降伏状態を検出するための電源を供給する信号線Ｖｄにより構成される。
　光電変換部１０１のアノードは信号線Ｖｂｄに接続される。光電変換部１０１のカソードは、抵抗１０２の一端および反転バッファ１０３の入力に接続される。抵抗１０２の他の一端は、信号線Ｖｄに接続される。反転バッファ１０３の出力は、信号線３１に接続される。
　同図の光電変換部１０１は、信号線Ｖｂｄおよび信号線Ｖｄにより逆バイアス電圧が印加される。
　抵抗１０２は、クエンチング（quenching）を行うための抵抗である。このクエンチングは、降伏状態となった光電変換部１０１を定常状態に復帰させる処理である。光の入射に起因する増倍作用により光電変換部１０１が降伏状態になると、光電変換部１０１に急激な逆方向電流が流れる。この逆方向電流により抵抗１０２の端子電圧が増加する。抵抗１０２は光電変換部１０１と直列に接続されているため、抵抗１０２により電圧降下を生じて光電変換部１０１の端子電圧が降伏状態を維持可能な電圧よりも低くなる。これにより、光電変換部１０１を降伏状態から定常状態に復帰させることができる。なお、抵抗１０２の代わりに、ＭＯＳトランジスタによる定電流回路を使用することもできる。
　反転バッファ１０３は、光電変換部１０１の降伏状態への遷移および復帰に基づくパルス信号を整形するバッファである。この反転バッファ１０３により、照射された光に応じて光電変換部１０１に流れる電流に基づく受光信号が生成されて信号線３１に出力される。
　［撮像装置の構成］
　図１３は、本開示に係る技術が適用され得る測距装置に係る撮像装置の構成例を示す図である。同図は、測距装置を構成する撮像装置１の構成例を表すブロック図である。同図の撮像装置１は、受光素子２と、制御部３と、光源装置４と、レンズ５とを備える。なお、同図には、距離測定の対象物６０１を記載した。
レンズ５は、受光素子２に対象物を結像するレンズである。なお、受光素子２には、図１１において説明した受光素子２を使用することができる。
　光源装置４は、距離測定の対象物に光を出射するものである。この光源装置４は、例えば、赤外光を出射するレーザ光源を使用することができる。
　制御部３は、撮像装置１の全体制御するものである。具体的には、制御部３は、光源装置４を制御して出射光６０２を対象物６０１に出射させるとともに、当該出射の開始を受光素子２に対して通知する。出射光６０２の出射が通知された受光素子２は、対象物６０１からの反射光６０３を検出して出射光６０２の出射から反射光６０３の検出までの時間を計測し、対象物６０１までの距離を測定する。この測定された距離は、距離データとして撮像装置１の外部に出力される。なお、撮像装置１は、請求の範囲に記載の電子機器の一例である。
　＜６．ＤＶＳへの応用例＞
　本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、ダイナミックビジョンセンサ（ＤＶＳ：Dynamic Vision Sensor）に適用されてもよい。ここで、ＤＶＳとは、輝度が変化した画素の情報を出力する撮像装置である。
　［受光素子の構成］
　図１４は、本開示に係る技術が適用され得るＤＶＳに係る受光素子の構成例を示す図である。同図の受光素子２は、画素アレイ部１０と、行駆動回路５０と、列駆動回路６０と、信号処理回路７０とを備える。
　画素アレイ部１０は、入射光の光電変換を行う光電変換部を有する複数の画素１００が２次元格子状に配置されて構成されたものである。この画素１００は、入射光を検出し、検出した入射光が変化した場合に検出信号を出力するものである。以下、画素１００には、光電変換部としてフォトダイオードが配置されるものと想定する。それぞれの画素１００には信号線５１、６１および７１が接続される。信号線５１は、行駆動信号を伝達する信号線である。信号線５１は、列駆動信号を伝達する信号線である。信号線７１は、画素１００からの検出信号を伝達する信号線である。なお、同図の画素アレイ部１０には、画素１００が４行４列に配置する例が記載されているが、画素アレイ部１０に配置される画素１００数を限定するものではない。
　行駆動回路５０は、画素アレイ部１０の行アドレスを選択し、選択した行アドレスに対応する画素１００に検出信号を出力させる回路である。この行駆動回路５０は、信号線５１に制御信号（行駆動信号）を出力する。
　列駆動回路６０は、画素アレイ部１０の列アドレスを選択し、選択した列アドレスに対応する画素１００に検出信号を出力させる回路である。この列駆動回路６０は、信号線６１に制御信号（列駆動信号）を出力する。
　信号処理回路７０は、画素１００からの検出信号に対して所定の信号処理を実行するものである。この信号処理回路７０は、検出信号を画素アレイ部１０の画素１００の配列に対応させて２次元の画像データを生成し、画像認識等の処理を行う。なお、信号処理回路７０は、請求の範囲に記載の処理回路の一例である。
　［画素の構成］
　図１５は、本開示に係る技術が適用され得るＤＶＳに係る画素の構成例を示す図である。同図の画素１００は、光電変換部２０１と、電流電圧変換回路２１０と、バッファ２２０と、差分器２３０と、量子化器２４０と、転送回路２５０とを備える。
　光電変換部２０１は、入射光を検出するものである。この光電変換部２０１は、入射光に応じたシンク電流を後段の電流電圧変換回路２１０に対して出力する。
　電流電圧変換回路２１０は、光電変換部２０１からの出力電流を電圧に変換する回路である。この変換の際、対数圧縮を行い、圧縮された電圧信号をバッファ２２０に対して出力する。
　バッファ２２０は、電流電圧変換回路２１０の電圧信号を増幅して後段の差分器２３０に対して出力するバッファである。
　差分器２３０は、バッファ２２０から出力された電圧信号の差分を検出することにより、電圧信号の変化量を検出するものである。この差分器２３０は、行駆動回路５０からの行駆動信号の入力後に電圧信号の変化量の検出を開始する。検出された電圧信号の変化量は、信号線２３９を介して出力される。
　量子化器２４０は、差分器２３０からの電圧信号を量子化し、検出信号として出力するものである。検出信号は、信号線２４９を介して出力される。
　転送回路２５０は、列駆動回路６０からの列駆動信号に基づいて、検出信号を信号処理回路７０に対して出力する回路である。
　[電流電圧変換回路の構成]
　図１６は、本開示に係る技術が適用され得るＤＶＳに係る電流電圧変換回路の構成例を示す図である。同図は、電流電圧変換回路２１０の構成例を表す回路図である。同図の電流電圧変換回路２１０は、ＭＯＳトランジスタ２１１乃至２１３と、キャパシタ２１４とを備える。ＭＯＳトランジスタ２１１および２１３には、ｎチャネルＭＯＳトランジスタを使用することができる。ＭＯＳトランジスタ２１２には、ｐチャネルＭＯＳトランジスタを使用することができる。また、同図の電流電圧変換回路２１０には、電源線Ｖｄｄおよび電源線Ｖｂｉａｓが配置される。電源線Ｖｄｄは、電流電圧変換回路２１０に電源を供給する電源線である。電源線Ｖｂｉａｓは、バイアス電圧を供給する電源線である。なお、同図には、光電変換部２０１も記載した。
　光電変換部２０１のアノードは接地され、カソードはＭＯＳトランジスタ２１１のソース、ＭＯＳトランジスタ２１３のゲートおよびキャパシタ２１４の一端に接続される。キャパシタ２１４の他端は、ＭＯＳトランジスタ２１１のゲート、ＭＯＳトランジスタ２１２のドレイン、ＭＯＳトランジスタ２１３のドレインおよび信号線２１９に接続される。ＭＯＳトランジスタ２１１のソースは電源線Ｖｄｄに接続され、ＭＯＳトランジスタ２１３のソースは接地される。ＭＯＳトランジスタ２１２のゲートは電源線Ｖｂｉａｓに接続され、ソースは電源線Ｖｄｄに接続される。
　ＭＯＳトランジスタ２１１は、光電変換部２０１に電流を供給するＭＯＳトランジスタである。光電変換部２０１は、入射光に応じたシンク電流が流れる。ＭＯＳトランジスタ２１１は、このシンク電流を供給する。この際、ＭＯＳトランジスタ２１１のゲートは、後述するＭＯＳトランジスタ２１３の出力電圧により駆動され、光電変換部２０１のシンク電流に等しいソース電流を出力する。ＭＯＳトランジスタのゲートソース間電圧Ｖｇｓがソース電流に応じた電圧となるため、ＭＯＳトランジスタのソース電圧は、光電変換部２０１の電流に応じた電圧となる。これにより、光電変換部２０１の電流が電圧信号に変換される。　
　ＭＯＳトランジスタ２１３は、ＭＯＳトランジスタ２１１のソース電圧を増幅するＭＯＳトランジスタである。また、ＭＯＳトランジスタ２１２は、ＭＯＳトランジスタ２１３の定電流負荷を構成する。ＭＯＳトランジスタ２１３のドレインには、増幅された電圧信号が出力される。この電圧信号は、信号線２１９に出力されるとともに、ＭＯＳトランジスタ２１１のゲートに帰還される。ＭＯＳトランジスタ２１１のＶｇｓがしきい値電圧以下の場合には、Ｖｇｓの変化に対してソース電流は指数関数状に変化する。このため、ＭＯＳトランジスタ２１１のゲートに帰還されるＭＯＳトランジスタ２１３の出力電圧は、ＭＯＳトランジスタ２１１のソース電流と等しい光電変換部２０１の出力電流が対数圧縮された電圧信号となる。
　キャパシタ２１４は、位相補償用のキャパシタである。このキャパシタ２１４は、ＭＯＳトランジスタ２１３のドレインおよびゲートの間に接続され、増幅回路を構成するＭＯＳトランジスタ２１３の位相補償を行う。
　[差分器および量子化器の構成]
　図１７は、本開示に係る技術が適用され得るＤＶＳに係る差分器および量子化器の構成例を示す図である。同図は、差分器２３０および量子化器２４０の構成例を表す回路図である。
　同図の差分器２３０は、反転アンプ２３１と、キャパシタ２３２および２３３と、スイッチ２３４とを備える。
　キャパシタ２３２は、信号線２２９および反転アンプ２３１の入力の間に接続される。反転アンプ２３１の出力は、信号線２３９に接続される。並列に接続されたキャパシタ２３３およびスイッチ２３４は、反転アンプ２３１の入力および出力の間に接続される。スイッチ２３４の制御入力は、信号線５１に接続される。
　キャパシタ２３２は、バッファ２２０から出力された電圧信号のうちの直流成分を除去する結合キャパシタである。キャパシタ２３２により電圧信号の変化量に応じた信号が伝達される。
　反転アンプ２３１は、キャパシタ２３２により伝達された電圧信号の変化量に応じてキャパシタ２３３を充電するアンプである。反転アンプ２３１およびキャパシタ２３２は、積分回路を構成し、キャパシタ２３２により伝達された電圧信号の変化量を積算する。
　スイッチ２３４は、キャパシタ２３３を放電するスイッチである。このスイッチ２３４は、導通状態となってキャパシタ２３２を放電し、キャパシタ２３２に積算された電圧信号の変化量を０Ｖにリセットする。スイッチ２３４は、信号線５１により伝達される行駆動信号により制御される。
　差分器２３０は、行駆動信号によりリセットされた後の期間における入射光に応じた電圧信号の変化量を積算して出力する。これにより、ノイズの影響を軽減することができる。
　量子化器２４０は、コンパレータ２４１および２４２を備える。信号線２３９は、コンパレータ２４１の非反転入力およびコンパレータ２４２の反転入力に接続される。コンパレータ２４１の反転入力には所定の閾値電圧Ｖｔｈ１が印加され、コンパレータ２４２の非反転入力には所定の閾値電圧Ｖｔｈ２が印加される。コンパレータ２４１および２４２の出力はそれぞれ信号線２４９を構成する。　
　コンパレータ２４１は、閾値電圧Ｖｔｈ１と差分器２３０からの出力電圧を比較するものである。差分器２３０からの出力電圧が閾値電圧Ｖｔｈ１より高い場合に値「１」を出力する。
　コンパレータ２４２は、閾値電圧Ｖｔｈ２と差分器２３０からの出力電圧を比較するものである。差分器２３０からの出力電圧が閾値電圧Ｖｔｈ２より低い場合に値「１」を出力する。
　閾値電圧Ｖｔｈ１を差分器２３０がリセットされた際の出力電圧より高い閾値電圧に設定し、閾値電圧Ｖｔｈ２を差分器２３０がリセットされた際の出力電圧より低い閾値電圧に設定することにより、光電変換部２０１の出力信号の増加および減少の両方向の変化量の検出を行うことができる。また、コンパレータ２４１および２４２により差分器２３０からの出力電圧が２値化されて量子化される。
　量子化器２４０により量子化された信号は、転送回路２５０に入力される。転送回路２５０は、値「１」の信号が入力された際に、入射光量の変化が所定の閾値を超えた旨を検出信号として信号処理回路７０に転送することができる。信号処理回路７０は、転送回路２５０により検出信号が転送されると、当該信号の転送をアドレスイベントとして保持するとともに、行駆動部５０に対して当該画素１００に行駆動信号を出力させて差分器２３０をリセットする。これにより、アドレスイベントが発生した画素１００において、入射光に応じた電圧信号の変化量の積算が再度開始される。
　[撮像装置の構成]
　図１８は、本開示に係る技術が適用され得るＤＶＳに係る撮像装置の構成例を示す図である。同図は、ＤＶＳを構成する撮像装置１の構成例を表すブロック図である。同図の撮像装置１は、受光素子２と、制御部３と、レンズ５と、記録部６とを備える。
　レンズ５は、受光素子２に対象物を結像するレンズである。なお、受光素子２には、図１４において説明した受光素子２を使用することができる。
　制御部３は、受光素子２を制御して画像データを撮像させるものである。記録部６は、受光素子２により画像データを記録するものである。
　受光素子２は、アドレスイベントを検出した画素１００を取得することにより、輝度が変化した領域を検出することができる。当該領域の画像データのみを更新して画像データを生成することにより、高速な撮像を行うことができる。なお、撮像装置１は、請求の範囲に記載の電子機器の一例である。
　なお、第２および３の実施の形態の受光素子２構成は、第４の実施の形態の受光素子２に組み合わせてもよい。具体的には、図５および６の分離領域１５０の構成は図１０の画素１００に適用してもよい。
　最後に、上述した各実施の形態の説明は本開示の一例であり、本開示は上述の実施の形態に限定されることはない。このため、上述した各実施の形態以外であっても、本開示に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論である。
　また、本明細書に記載された効果はあくまで例示であって限定されるものでは無い。また、他の効果があってもよい。　
　また、上述の実施の形態における図面は、模式的なものであり、各部の寸法の比率等は現実のものとは必ずしも一致しない。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれることは勿論である。
　なお、本技術は以下のような構成もとることができる。
（１）半導体基板に配置されて入射光の光電変換を行う光電変換部を備える画素と、
　前記光電変換部の境界に配置されて前記光電変換部を分離する分離領域と、
　前記画素に配線される配線層と、
　前記分離領域および前記配線層の間に配置されて前記配線層を保護する配線層保護膜とを具備する受光素子。
（２）前記分離領域は、金属を含んで構成される前記（１）に記載の受光素子。
（３）前記分離領域は、前記半導体基板に形成された溝に配置される金属膜を備える前記（２）に記載の受光素子。
（４）前記分離領域は、前記半導体基板および前記金属膜の間に配置される絶縁膜をさらに備える前記（３）に記載の受光素子。
（５）前記分離領域は、底部が前記配線層保護膜に接する形状に構成される前記（１）から（４）の何れかに記載の受光素子。
（６）前記分離領域は、前記半導体基板を貫通する形状の前記金属膜を備える前記（３）または（４）に記載の受光素子。
（７）前記分離領域に隣接する前記半導体基板に配置されて固定電荷を有する膜である固定電荷膜をさらに具備する前記（３）から（６）の何れかに記載の受光素子。
（８）前記配線層保護膜は、前記溝を形成する際の前記半導体基板のエッチングを抑制する膜により構成される前記（３）から（７）の何れかに記載の受光素子。
（９）前記配線層保護膜は、窒化ケイ素、炭化ケイ素、酸化ケイ素、酸窒化ケイ素、炭素、タングステン、チタンおよび窒化チタンの何れかを含む膜により構成される前記（８）に記載の受光素子。
（１０）前記配線層保護膜は、多層に構成される前記（１）から（９）の何れかに記載の受光素子。
（１１）前記半導体基板および前記配線層保護膜の間に配置されるバッファ層をさらに具備する前記（１）から（１０）の何れかに記載の受光素子。
（１２）前記バッファ層は、絶縁物により構成される前記（１１）に記載の受光素子。
（１３）前記バッファ層は、酸化シリコンにより構成される前記（１２）に記載の受光素子。
（１４）前記分離領域は、底部が前記バッファ層に接する形状に構成される前記（１１）から（１３）の何れかに記載の受光素子。
（１５）前記分離領域は、前記バッファ層を貫通する形状に構成される前記（１１）から（１３）の何れかに記載の受光素子。
（１６）前記光電変換部は、フォトダイオードにより構成される前記（１）から（１５）の何れかに記載の受光素子。
（１７）前記光電変換部は、入射光の光電変換により生成された電荷を高い逆バイアス電圧により増倍する前記フォトダイオードにより構成される前記（１６）に記載の受光素子。
（１８）前記光電変換部は、前記生成された電荷がｐ型の半導体領域およびｎ型の半導体領域により構成されるｐｎ接合において前記増倍される前記（１７）に記載の受光素子。
（１９）前記光電変換部は、前記ｎ型の半導体領域により構成されるカソード領域を備える前記（１８）に記載の受光素子。
（２０）前記光電変換部は、前記半導体基板の表面側に配置される前記カソード領域を備える前記（１９）に記載の受光素子。
（２１）前記光電変換部は、前記半導体基板の表面側の前記分離領域の近傍に配置されるアノード領域を備える前記（１９）に記載の受光素子。
（２２）前記配線層は、前記アノード領域に接続される前記（２１）に記載の受光素子。
（２３）半導体基板に配置されて入射光の光電変換を行う光電変換部を備える画素と、
　前記光電変換部の境界に配置されて前記光電変換部を分離する分離領域と、
　前記画素に配線される配線層と、
　前記分離領域および前記配線層の間に配置されて前記配線層を保護する配線層保護膜と、
　前記光電変換に基づいて生成された信号を処理する処理回路と
を具備する電子機器。
（２４）前記光電変換部は、光源から照射された光が被写体により反射されて自身に入射する前記入射光の光電変換を行い、
　前記処理回路は、前記光源からの前記光の照射から前記信号が生成されるまでの時間を計時することにより前記被写体までの距離を計測する前記処理を行う
前記（２３）に記載の電子機器。
（２５）前記処理回路は、前記信号の変化量を検出する前記処理を行う前記（２３）に記載の電子機器。
（２６）前記処理回路は、所定の閾値と比較することにより前記変化量を検出する前記（２５）に記載の電子機器。
（２７）前記処理回路は、前記半導体基板に貼り合わされる半導体基板に配置される前記（２３）に記載の電子機器。
　１　撮像装置
　２　受光素子
　４　光源装置
　１０　画素アレイ部
　３０　受光信号処理部
　７０　信号処理回路
　１００　画素
　１０１、２０１　光電変換部
　１１０、１３０　半導体基板
　１２０、１４０　配線領域
　１２２～１２４、１４２　配線層
　１５０、１５０ａ、１５０ｂ　分離領域
　１５６、１５７　配線層保護膜
　１５８　バッファ層

Claims (27)

  1. 　半導体基板に配置されて入射光の光電変換を行う光電変換部を備える画素と、
    　前記光電変換部の境界に配置されて前記光電変換部を分離する分離領域と、
    　前記画素に配線される配線層と、
    　前記分離領域および前記配線層の間に配置されて前記配線層を保護する配線層保護膜とを具備する受光素子。
  2. 　前記分離領域は、金属を含んで構成される請求項１記載の受光素子。
  3. 　前記分離領域は、前記半導体基板に形成された溝に配置される金属膜を備える請求項２記載の受光素子。
  4. 　前記分離領域は、前記半導体基板および前記金属膜の間に配置される絶縁膜をさらに備える請求項３記載の受光素子。
  5. 　前記分離領域は、底部が前記配線層保護膜に接する形状に構成される請求項１記載の受光素子。
  6. 　前記分離領域は、前記半導体基板を貫通する形状の前記金属膜を備える請求項３記載の受光素子。
  7. 　前記分離領域に隣接する前記半導体基板に配置されて固定電荷を有する膜である固定電荷膜をさらに具備する請求項３記載の受光素子。
  8. 　前記配線層保護膜は、前記溝を形成する際の前記半導体基板のエッチングを抑制する膜により構成される請求項３記載の受光素子。
  9. 　前記配線層保護膜は、窒化ケイ素、炭化ケイ素、酸化ケイ素、酸窒化ケイ素、炭素、タングステン、チタンおよび窒化チタンの何れかを含む膜により構成される請求項８記載の受光素子。
  10. 　前記配線層保護膜は、多層に構成される請求項１記載の受光素子。
  11. 　前記半導体基板および前記配線層保護膜の間に配置されるバッファ層をさらに具備する請求項１記載の受光素子。
  12. 　前記バッファ層は、絶縁物により構成される請求項１１記載の受光素子。
  13. 　前記バッファ層は、酸化シリコンにより構成される請求項１２記載の受光素子。
  14. 　前記分離領域は、底部が前記バッファ層に接する形状に構成される請求項１１記載の受光素子。
  15. 　前記分離領域は、前記バッファ層を貫通する形状に構成される請求項１１記載の受光素子。
  16. 　前記光電変換部は、フォトダイオードにより構成される請求項１記載の受光素子。
  17. 　前記光電変換部は、入射光の光電変換により生成された電荷を高い逆バイアス電圧により増倍する前記フォトダイオードにより構成される請求項１６記載の受光素子。
  18. 　前記光電変換部は、前記生成された電荷がｐ型の半導体領域およびｎ型の半導体領域により構成されるｐｎ接合において前記増倍される請求項１７記載の受光素子。
  19. 　前記光電変換部は、前記ｎ型の半導体領域により構成されるカソード領域を備える請求項１８記載の受光素子。
  20. 　前記光電変換部は、前記半導体基板の表面側に配置される前記カソード領域を備える請求項１９記載の受光素子。
  21. 　前記光電変換部は、前記半導体基板の表面側の前記分離領域の近傍に配置されるアノード領域を備える請求項１９記載の受光素子。
  22. 　前記配線層は、前記アノード領域に接続される請求項２１記載の受光素子。
  23. 　半導体基板に配置されて入射光の光電変換を行う光電変換部を備える画素と、
    　前記光電変換部の境界に配置されて前記光電変換部を分離する分離領域と、
    　前記画素に配線される配線層と、
    　前記分離領域および前記配線層の間に配置されて前記配線層を保護する配線層保護膜と、
    　前記光電変換に基づいて生成された信号を処理する処理回路と
    を具備する電子機器。
  24. 　前記光電変換部は、光源から照射された光が被写体により反射されて自身に入射する前記入射光の光電変換を行い、
    　前記処理回路は、前記光源からの前記光の照射から前記信号が生成されるまでの時間を計時することにより前記被写体までの距離を計測する前記処理を行う
    請求項２３記載の電子機器。
  25. 　前記処理回路は、前記信号の変化量を検出する前記処理を行う請求項２３記載の電子機器。
  26. 　前記処理回路は、所定の閾値と比較することにより前記変化量を検出する請求項２５記載の電子機器。
  27. 　前記処理回路は、前記半導体基板に貼り合わされる半導体基板に配置される請求項２３記載の電子機器。
PCT/JP2021/005009 2020-03-31 2021-02-10 受光素子および電子機器 WO2021199701A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202180024144.9A CN115335998A (zh) 2020-03-31 2021-02-10 光接收元件和电子设备
US17/906,317 US20230102481A1 (en) 2020-03-31 2021-02-10 Light receiving element and electronic equipment

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020065337 2020-03-31
JP2020-065337 2020-03-31

Publications (1)

Publication Number Publication Date
WO2021199701A1 true WO2021199701A1 (ja) 2021-10-07

Family

ID=77928271

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/005009 WO2021199701A1 (ja) 2020-03-31 2021-02-10 受光素子および電子機器

Country Status (3)

Country Link
US (1) US20230102481A1 (ja)
CN (1) CN115335998A (ja)
WO (1) WO2021199701A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015156493A (ja) * 2011-05-31 2015-08-27 キヤノン株式会社 検出装置の製造方法、その検出装置及び検出システム
JP2016171206A (ja) * 2015-03-12 2016-09-23 富士通株式会社 光検知素子及びその製造方法
JP2017191950A (ja) * 2011-03-02 2017-10-19 ソニー株式会社 固体撮像装置及び電子機器
JP2019140132A (ja) * 2018-02-06 2019-08-22 ソニーセミコンダクタソリューションズ株式会社 画素構造、撮像素子、撮像装置、および電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017191950A (ja) * 2011-03-02 2017-10-19 ソニー株式会社 固体撮像装置及び電子機器
JP2015156493A (ja) * 2011-05-31 2015-08-27 キヤノン株式会社 検出装置の製造方法、その検出装置及び検出システム
JP2016171206A (ja) * 2015-03-12 2016-09-23 富士通株式会社 光検知素子及びその製造方法
JP2019140132A (ja) * 2018-02-06 2019-08-22 ソニーセミコンダクタソリューションズ株式会社 画素構造、撮像素子、撮像装置、および電子機器

Also Published As

Publication number Publication date
CN115335998A (zh) 2022-11-11
US20230102481A1 (en) 2023-03-30

Similar Documents

Publication Publication Date Title
US10312275B2 (en) Single-photon avalanche diode image sensor with photon counting and time-of-flight detection capabilities
US11652176B2 (en) Semiconductor devices with single-photon avalanche diodes and light scattering structures with different densities
US10353057B2 (en) Photodetector and LIDAR system including the photodetector
WO2020202880A1 (ja) アバランシェフォトダイオードセンサおよびセンサ装置
US11982778B2 (en) Silicon photomultipliers with split microcells
US20240105753A1 (en) Semiconductor devices with single-photon avalanche diodes and light spreading lenses
WO2021199681A1 (ja) 受光素子および電子機器
US20240105748A1 (en) Semiconductor packages with an array of single-photon avalanche diodes split between multiple semiconductor dice
US20230080013A1 (en) Improvements in spad-based photodetectors
US20230253513A1 (en) Semiconductor Devices with Single-Photon Avalanche Diodes and Light Scattering Structures
US11984519B2 (en) Semiconductor devices with single-photon avalanche diodes and hybrid isolation structures
WO2021199701A1 (ja) 受光素子および電子機器
WO2021199680A1 (ja) 受光素子および電子機器
US11870000B2 (en) Semiconductor packages with single-photon avalanche diodes and prisms
US11275186B2 (en) Imaging devices with capacitively coupled single-photon avalanche diodes
US12027633B2 (en) Scattering structures for single-photon avalanche diodes
US20240055537A1 (en) Semiconductor Devices with Single-Photon Avalanche Diodes, Light Scattering Structures, and Multiple Isolation Structures
US20240145504A1 (en) Improved seals for semiconductor devices with single-photon avalanche diode pixels
US12034025B2 (en) Semiconductor devices with single-photon avalanche diodes and isolation structures
US20240321924A1 (en) Semiconductor devices with single-photon avalanche diodes and isolation structures

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21781026

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21781026

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP