JP2016171206A - 光検知素子及びその製造方法 - Google Patents

Abstract

【課題】光検知器にヒビ割れ等の損壊を生ぜしめることなく、Ｆ値の小さいレンズを用いてＳＮ比を向上させて像面湾曲収差を抑えることができる、信頼性の高い光検知素子が実現する。【解決手段】信号処理回路を有する回路基板２０と、回路基板２０上に二次元状に配された複数の光検知器１０とを含み、光検知器１０は、それぞれ個々に分離されており、回路基板２０が湾曲され、赤外線の入射面が椀状の凹曲面とされている。【選択図】図４

Description

本発明は、赤外線等を検知する光検知素子及びその製造方法に関する。

従来、光検知素子、例えば赤外線検知素子として、多数の赤外線検知器を２次元状に並べた赤外線イメージセンサが開発されている。非特許文献１にあるように、赤外線イメージセンサでは多画素化が進行しており、チップサイズの増大化が進んでいる。

大面積の赤外線イメージセンサでは、その表面の中央部分にピントを合わせると周辺部分でピントがずれて画像の分解能が低下する像面湾曲収差による画質劣化が顕著となる。光学系の改善により像面湾曲収差を抑えることはできるが、その場合にはＦ値の小さいレンズを使用してＳＮ比を向上させることは困難であり、結果的に明瞭な画像を得ることはできない。

像面湾曲収差を抑えてＦ値の小さいレンズを使用できるようにするため、ＣＭＯＳセンサ及びフォトディテクタ等を集積したモノリシックな赤外線イメージセンサについて、その表面を曲面形状とする開発が進んでいる(非特許文献２を参照)。赤外線イメージセンサは、その赤外線の入射面が平面状のものが一般的である。これに対して表面が曲面形状の赤外線イメージセンサでは、その赤外線の入射面が、当該入射面の中央部分が窪んだ椀状の曲面形状とされている。モノリシックな赤外線イメージセンサでは、シリコン基板を薄くすることにより、当該曲面形状を得ることが可能である。シリコンは硬質材料であって機械的強度も高いため、表面が曲面形状となるように曲げても、ヒビ割れ等の損壊が発生することはない。このような曲面形状にすることで、レンズから各画素までの距離がほぼ等しくなり、像面湾曲収差を抑えることができる。

特開２００９−５４３３６７号公報 特開２０１４−７２０１号公報

Infrared Physics & Technology 52 (2009) 395-398 A Novel Curved CMOS Image Sensor Integrated with Imaging System 2014 Symposium on VLSI Technology Digest of Technical Papers

近年では、ＧａＡｓ等の化合物半導体を用いた赤外線センサ素子(ＦＰＡ)と、Ｓｉ−ＣＭＯＳ信号処理回路を集積した回路基板とを、Ｉｎバンプ電極により接続してなるハイブリッド型の赤外線検知素子の開発が進められている。このようなハイブリッド型の赤外線検知素子でも、上記したモノリシックな赤外線イメージセンサと同様に、大面積化が進行している。

しかしながら、ハイブリッド型の赤外線検知素子では、ＦＰＡを構成するＧａＡｓ等の化合物半導体材料はシリコンに比べて脆く、ＦＰＡの表面を曲面状にして強度を保つことが困難である。また、ＦＰＡでは、各画素で下部電極が共通とされており、隣り合う画素間を分離するための溝が形成されている。この溝部分は薄く、更に脆弱であるため、当該溝部分で割れ等の損壊が生じる虞が高いという問題がある。

本発明は、上記の問題に起因してなされたものであり、光検知器にヒビ割れ等の損壊を生ぜしめることなく、Ｆ値の小さいレンズを用いてＳＮ比を向上させて像面湾曲収差を抑えることができる、信頼性の高い光検知素子及びその製造方法を提供することを目的とする。

光検知素子の一態様は、信号処理回路を有する回路基板と、前記回路基板上に二次元状に配された複数の光検知器とを含み、前記光検知器は、それぞれ個々に分離されており、前記回路基板が湾曲され、赤外線の入射面が椀状の凹曲面とされている。

光検知素子の製造方法の一態様は、信号処理回路を有する回路基板上に、複数の光検知器を二次元状に配する工程と、前記光検知器をそれぞれ個々に分離する工程と、光の入射面が椀状の凹曲面となるように、前記回路基板を湾曲させる工程とを含む。

上記の諸態様によれば、光検知器にヒビ割等の損壊を生ぜしめることなく、Ｆ値の小さいレンズを用いてＳＮ比を向上させて像面湾曲収差を抑えることができる、信頼性の高い光検知素子が実現する。

本実施形態によるハイブリッド型の赤外線検知素子の製造方法を工程順に示す概略断面図である。 図１に引き続き、実施形態によるハイブリッド型の赤外線検知素子の製造方法を工程順に示す概略断面図である。 図２に引き続き、実施形態によるハイブリッド型の赤外線検知素子の製造方法を工程順に示す概略断面図である。 図３に引き続き、実施形態によるハイブリッド型の赤外線検知素子の製造方法を工程順に示す概略断面図である。 本実施形態によるハイブリッド型の赤外線検知素子の等価回路図である。

以下、光検知素子である赤外線検知素子の実施形態について、図面を参照して詳細に説明する。本実施形態では、赤外線検知素子として、ＧａＡｓ等の化合物半導体を用いた赤外線センサ素子(ＦＰＡ)と、Ｓｉ−ＣＭＯＳ信号処理回路を集積した回路基板とを、Ｉｎバンプ電極により接続してなるハイブリッド型のものを例示する。赤外線検知素子の構成について、その製造方法と共に説明する。

図１〜図４は、本実施形態によるハイブリッド型の赤外線検知素子の製造方法を工程順に示す概略断面図である。
先ず、図１（ａ）に示すように、成長用基板として例えば絶縁性のＧａＡｓ基板１上に、化合物半導体層２を積層形成する。化合物半導体層２は、バッファ層２ａ、エッチングストッパー層２ｂ、下部電極層２ｃ、多重量子井戸層２ｄ、及び上部電極層２ｅが順次積層されて構成される。

詳細には、例えば有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）法により、以下の各化合物半導体を成長する。ＭＯＶＰＥ法の代わりに、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いても良い。
ＧａＡｓ基板１上に、ＧａＡｓ又はＡｌＧａＡｓを堆積してバッファ層２ａを形成する。その上にＧａＩｎＰを１．０μｍ程度の厚みに堆積してエッチングストッパー層２ｂを形成する。その上に、厚みが１．０μｍ程度でＳｉのドーピング濃度が１×１０¹⁸／ｃｍ³程度のｎ型ＧａＡｓを堆積して、下部電極層２ｃを形成する。その上に、バリア層として厚みが５０ｎｍ程度でＡｌ組成が０．２５のＡｌＧａＡｓと、量子井戸層として厚みが５ｎｍ程度でＳｉのドーピング濃度が２×１０¹⁷／ｃｍ³程度のｎ型ＧａＡｓとからなる構造を２０層積層し、多重量子井戸層２ｄを形成する。その上に、厚みが１．１μｍ程度でＳｉのドーピング濃度が１×１０¹⁸／ｃｍ³程度のｎ型ＧａＡｓを堆積して、上部電極層２ｅを形成する。

ＧａＡｓ基板１を用いる代わりに、シリコン基板等を用いても良い。また、多重量子井戸層２ｄを形成する代わりに、量子細線や量子箱等の構造を形成しても同様の効果が得られる。或いは、所望の波長の光を吸収するバルク半導体材料の層を形成するようにしても良い。

続いて、図１（ｂ）に示すように、上部電極層２ｅの表層を加工して光カップラー２ｅ１を形成する。
詳細には、フォトリソグラフィ及びドライエッチングにより上部電極層２ｅの表層を凹凸状に加工する。以上により、上部電極層２ｅの表層に回折格子構造の光カップラー２ｅ１が形成される。

続いて、図１（ｃ）に示すように、画素ごとに化合物半導体層２の一部を分断する。
詳細には、フォトリソグラフィ及びドライエッチングにより、画素ごとに、エッチングストッパー層２ｂの表面が露出するまで化合物半導体層２の一部である上部電極層２ｅ、多重量子井戸層２ｄ、及び下部電極層２ｃを加工し、画素分離溝２Ａを形成する。画素分離溝２Ａの幅は、後の曲面形成工程における曲面の度合いによるところ、本実施形態では例えば２μｍ程度とする。画素分離溝２Ａの幅を２μｍ程度よりも大きくすると、画素のフィルファクターが低下し、結果として感度が下がる。画素分離溝２Ａにより化合物半導体層２が分断されることにより、画素ごとに、下部電極層２ｃから下部電極１１が、多重量子井戸層２ｄから赤外線吸収層１２が、上部電極層２ｅから上部電極１３がそれぞれ形成される。

続いて、図１（ｄ）に示すように、画素ごとに、下部電極１１上及び上部電極１３上にオーミック電極３，４を形成する。
詳細には先ず、画素ごとに画素分離溝２Ａと連通するように、フォトリソグラフィ及びドライエッチングにより、上部電極１１の表面が露出するまで上部電極１３及び多重量子井戸層２ｄを加工する。
次に、下部電極１１の露出された表面上及び上部電極１３の表面上に、オーミック電極３，４を形成する。オーミック電極３，４は、フォトリソグラフィ、金属として例えばＡｕＧｅ／Ｎｉ／Ａｕの蒸着、及びリフトオフにより形成される。

続いて、図２（ａ）に示すように、反射層５を形成する。
詳細には、上部電極１３の光カップラー２ｅ１及びオーミック電極４を覆う反射層５を形成する。反射層５は、フォトリソグラフィ、金属として例えばＴｉ／Ｐｔ／Ａｕの蒸着、及びリフトオフにより形成される。

続いて、図２（ｂ）に示すように、全面に絶縁膜６を形成する。
詳細には、例えばＣＶＤ法により、画素分離溝２Ａの内壁面を含む全面を覆うように、シリコン酸化膜又はシリコン窒化膜等の絶縁材料を堆積する。以上により、全面に絶縁膜６が形成される。絶縁膜６は、各画素において、下部電極１１と上部電極１３とが電気的に接続されないようにするものである。

続いて、図２（ｃ）に示すように、配線７を形成する。
詳細には先ず、フォトリソグラフィ及びドライエッチングにより絶縁膜６を加工し、絶縁膜６にオーミック電極３を露出する開口６ａを形成する。
次に、絶縁膜６により上部電極１３との間で電気的絶縁が保たれた状態で、開口６ａから露出するオーミック電極３と電気的に接続され、上部電極１３の上方まで引き出された配線７を形成する。配線７は、フォトリソグラフィ、金属として例えばＴｉ／Ｐｔ／Ａｕの蒸着、及びリフトオフにより形成される。

続いて、図２（ｄ）に示すように、下地金属層８及びバンプ９ａ，９ｂを形成する。
詳細には先ず、フォトリソグラフィ及びドライエッチングにより絶縁膜６を加工し、絶縁膜６に反射層５の一部を露出する開口６ｂを形成する。
次に、配線７の表面上、及び開口６ｂから露出する反射層５の表面上に、それぞれ下地金属層８及びバンプ９ａ，９ｂを形成する。バンプ９ａは、下地金属層８、配線７及びオーミック電極３を通じて下部電極１１と電気的に接続される。バンプ９ｂは、下地金属層８、反射層５及びオーミック電極４を通じて上部電極３１と電気的に接続される。下地金属層８及びバンプ９ａ，９ｂは、フォトリソグラフィ、下地金属層８の材料として例えばＴｉ／Ｐｔ／Ａｕの蒸着、バンプ９ａ，９ｂの材料として例えばインジウム（Ｉｎ）の蒸着、及びリフトオフにより形成される。

以上により、ＧａＡｓ基板１の上方で画素分離溝２Ａにより画素ごとに分離され、絶縁膜６により接続されてなる複数の赤外線検知器１０が形成される。複数の赤外線検知器１０は、ＧａＡｓ基板１の上方で二次元状に（マトリクス状に）配されている。

続いて、図３（ａ）に示すように、赤外線検知器１０を回路基板２０とフリップチップ接続する。
詳細には、複数の赤外線検知器１０が形成されたＧａＡｓ基板１を、Ｓｉ−ＣＭＯＳ信号処理回路である読出し回路を集積した回路基板２０とフリップチップ接続する。回路基板２０には、複数の読出し回路が二次元状に（マトリクス状に）配されており、回路基板２０の表面には、読出し回路と電気的に接続されたパッドが形成されている。これらのパッド上に形成された下地金属層２１と、赤外線検知器１０のバンプ９ａ，９ｂとが電気的に接続される。以上により、ハイブリッド型の赤外線検知素子が形成される。

続いて、図３（ｂ）に示すように、アンダーフィル２２を注入する。
詳細には、赤外線検知器１０と回路基板２０との間隙を埋めるように、当該間隙に熱硬化性のアンダーフィル２２を注入する。アンダーフィル２２が不完全に硬化する程度の第１の温度でアンダーフィル２２を熱処理（キュア）する。当該キュアの第１の温度は、アンダーフィル２２を完全に硬化させる温度が例えば１２０℃程度であれば、例えば８０℃程度とすることが好ましい。

続いて、図３（ｃ）に示すように、ＧａＡｓ基板１、バッファ層２ａ、及びエッチングストッパー層２ｂを除去する。
詳細には、ＧａＡｓ基板１、バッファ層２ａ、及びエッチングストッパー層２ｂをドライエッチングで除去する。ドライエッチングは、ＧａＡｓ基板１及びバッファ層２ａとエッチングストッパー層２ｂとでエッチング条件（エッチングガス等）を変えて行うことが好ましい。

続いて、図３（ｄ）に示すように、各赤外線検知器１０を分離する。
詳細には、隣り合う赤外線検知器１０間の画素分離溝２Ａの部分の絶縁膜６をドライエッチングで分断する。これにより、回路基板２０上で各赤外線検知器１０が個々に完全に分離される。赤外線検知器１０の平面視形状は、所期の多角形状（四角形状、三角形状等）とされる。例えばハニカム（正六角）形状とすることにより、後の曲面形成工程において応力が分散されて更に損壊が生じ難くなる。

回路基板２０は、事前にバックグラインド又はＣＭＰ法により、５０μｍ以下の厚みに薄化されてサポート基板に張り付けられている。赤外線検知器１０を分離した後、サポート基板を取り外す。Ｓｉ基板は一般的に、５０μｍ程度の厚みとすることで、損壊することなく曲面に湾曲させることができる。

続いて、図４に示すように、赤外線検知素子の表面を湾曲させる。
詳細には、回路基板２０の裏面側を曲面の型に押し当て、赤外線検知素子における赤外線の入射面（下部電極１１側の面）が椀状の凹曲面となるように、赤外線検知素子の表面を湾曲させる。複数の赤外線検知器１０は、回路基板２０の曲面に追随して当該曲面を形成する。この状態で、アンダーフィル２２が完全に硬化する第２の温度でアンダーフィル２２を熱処理（キュア）する。アンダーフィル２２が完全に硬化するときの応力は、当該曲面形成をサポートする効果がある。椀状凹曲面の度合いは光学系に依存するが、赤外線検知素子のサイズが例えば１０ｍｍ×１０ｍｍ程度であれば、６ｍｍ程度の曲率半径に湾曲させる。以上により、椀状凹曲面の状態で固定化され、本実施形態による赤外線検知素子が形成される。

なお、図４の工程において、回路基板２０を湾曲させた後、アンダーフィル２２の硬化状態を完全な第２の状態とする際に、アンダーフィル２２を段階的に前記第２の状態に近づけてゆくようにしても良い。この場合、アンダーフィル２２を例えば８０℃、９０℃、１００℃、１１０℃、１２０℃のように段階的に高くなる温度で複数回の熱処理（キュア）することが考えられる。このようにすることで、赤外線検知素子の湾曲をきめ細かく正確に所期の状態に調節することができる。

本実施形態においては、回路基板２０上で画素ごとに赤外線検知器１０が２μｍ程度の間隔で完全に分離されている。この状態で、赤外線の入射面が椀状の凹曲面となるように、赤外線検知素子の表面を湾曲させると、各赤外線検知器１０が無理なく湾曲に追随し、赤外線検知器１０が損壊することはない。このとき、隣り合う赤外線検知器１０間では接触することなく離間し、電気的絶縁が保たれる。このように、赤外線検知器１０の接触や損壊を懸念することなく、赤外線の入射面の所期の椀状凹曲面を備えた赤外線検知素子が得られる。赤外線検知器１０と回路基板２０の読出し回路とが電気的に接続された状況について、図５の赤外線検知素子の等価回路図に例示する。

以上説明したように、本実施形態によれば、赤外線検知器１０にヒビ割れ等の損壊を生ぜしめることなく、Ｆ値の小さいレンズを用いてＳＮ比を向上させて像面湾曲収差を抑えることができる、信頼性の高い赤外線検知素子が実現する。

本実施形態では、単一波長の赤外線を検知する赤外線検知素子を例示して説明したが、複数波長の赤外線を検知する赤外線検知素子にも本実施形態を適用することができる。この場合でも、赤外線検知器を画素ごとに完全に分離し、所期の椀状凹曲面構造にすれば、本実施形態と同様な効果を得ることができる。

また、本実施形態では、ハイブリッド型の光検出素子として赤外線検出素子を例示したが、これに限定されることなく、例えばＸ線検知器、テラヘルツ帯の検知器、可視光の検知器等にも適用することができる。これらの場合でも、例えば、Ｘ線検知器を画素ごとに完全に分離し、所期の椀状凹曲面構造としたハイブリッド型のＸ線検出素子とすれば、本実施形態と同様な効果を得ることができる。

以下、光検知素子及びその製造方法の諸態様について、付記としてまとめて記載する。

（付記１）信号処理回路を有する回路基板と、
前記回路基板上に二次元状に配された複数の光検知器と
を含み、
前記光検知器は、それぞれ個々に分離されており、
前記回路基板が湾曲され、赤外線の入射面が椀状の凹曲面とされていることを特徴とする光検知素子。

（付記２）隣り合う前記光検知器は、互いに非接触状態に保持されていることを特徴とする付記１に記載の光検知素子。

（付記３）前記光検知器は、下部電極及び上部電極で光吸収層を挟持してなることを特徴とする付記１又は２に記載の光検知素子。

（付記４）隣り合う前記光検知器間に樹脂が設けられていることを特徴とする付記１〜３のいずれか１項に記載の光検知素子。

（付記５）前記回路基板は、複数の前記信号処理回路が二次元状に配されてなり、
前記光検知器は、前記回路基板上で前記信号処理回路と電気的に接続されていることを特徴とする付記１〜４のいずれか１項に記載の光検知素子。

（付記６）信号処理回路を有する回路基板上に、複数の光検知器を二次元状に配する工程と、
前記光検知器をそれぞれ個々に分離する工程と、
光の入射面が椀状の凹曲面となるように、前記回路基板を湾曲させる工程と
を含むことを特徴とする光検知素子の製造方法。

（付記７）前記回路基板を湾曲させた際に、隣り合う前記光検知器が互いに非接触状態に保持されることを特徴とする付記６に記載の光検知素子の製造方法。

（付記８）前記回路基板上に前記光検知器を配する工程の後、前記光検知器を分離する工程の前に、前記回路基板と前記光検知器との間の領域に樹脂を注入し、前記樹脂を不完全に硬化した第１の状態とする工程と、
前記回路基板を湾曲させる工程の後、前記樹脂を完全に硬化した第２の状態とする工程と
を更に含むことを特徴とする付記６又は７に記載の光検知素子の製造方法。

（付記９）前記樹脂は熱硬化性樹脂であり、前記樹脂の硬化温度よりも低い温度で熱処理して前記樹脂を前記第１の状態とした後、前記樹脂の硬化温度以上の温度で熱処理して前記樹脂を前記第２の状態とすることを特徴とする付記８に記載の光検知素子の製造方法。

（付記１０）前記回路基板を湾曲させた後、前記樹脂を前記第２の状態とする際に、前記樹脂を段階的に前記第２の状態に近づけてゆくことを特徴とする付記８又は９に記載の光検知素子の製造方法。

（付記１１）前記回路基板は、複数の前記信号処理回路が二次元状に配されてなり、
前記回路基板上に前記光検知器を配する工程において、前記光検知器を前記信号処理回路と電気的に接続することを特徴とする請求項６〜１０のいずれか１項に記載の光検知素子の製造方法。

（付記１２）前記光検知器は、下部電極及び上部電極で光吸収層を挟持してなることを特徴とする付記６〜１１のいずれか１項に記載の光検知素子の製造方法。

１ ＧａＡｓ基板
２ 化合物半導体層
２ａ バッファ層
２ｂ エッチングストッパー層
２ｃ 下部電極層
２ｄ 多重量子井戸層
２ｅ 上部電極層
２Ａ 画素分離溝
２ｅ１ 光カップラー
３，４ オーミック電極
５ 反射層
６ 絶縁膜
６ａ，６ｂ 開口
７ 配線
８，２１ 下地金属層
９ バンプ
１０ 赤外線検知器
１１ 下部電極
１２ 赤外線吸収層
１３ 上部電極
２０ 回路基板
２２ アンダーフィル

Claims (11)

1. 信号処理回路を有する回路基板と、
   前記回路基板上に二次元状に配された複数の光検知器と
   を含み、
   前記光検知器は、それぞれ個々に分離されており、
   前記回路基板が湾曲され、赤外線の入射面が椀状の凹曲面とされていることを特徴とする光検知素子。
2. 隣り合う前記光検知器は、互いに非接触状態に保持されていることを特徴とする請求項１に記載の光検知素子。
3. 前記光検知器は、下部電極及び上部電極で光吸収層を挟持してなることを特徴とする請求項１又は２に記載の光検知素子。
4. 隣り合う前記光検知器間に樹脂が設けられていることを特徴とする請求項１〜３のいずれか１項に記載の光検知素子。
5. 前記回路基板は、複数の前記信号処理回路が二次元状に配されてなり、
   前記光検知器は、前記回路基板上で前記信号処理回路と電気的に接続されていることを特徴とする請求項１〜４のいずれか１項に記載の光検知素子。
6. 信号処理回路を有する回路基板上に、複数の光検知器を二次元状に配する工程と、
   前記光検知器をそれぞれ個々に分離する工程と、
   光の入射面が椀状の凹曲面となるように、前記回路基板を湾曲させる工程と
   を含むことを特徴とする光検知素子の製造方法。
7. 前記回路基板を湾曲させた際に、隣り合う前記光検知器が互いに非接触状態に保持されることを特徴とする請求項６に記載の光検知素子の製造方法。
8. 前記回路基板上に前記光検知器を配する工程の後、前記光検知器を分離する工程の前に、前記回路基板と前記光検知器との間の領域に樹脂を注入し、前記樹脂を不完全に硬化した第１の状態とする工程と、
   前記回路基板を湾曲させる工程の後、前記樹脂を完全に硬化した第２の状態とする工程と
   を更に含むことを特徴とする請求項６又は７に記載の光検知素子の製造方法。
9. 前記樹脂は熱硬化性樹脂であり、前記樹脂の硬化温度よりも低い温度で熱処理して前記樹脂を前記第１の状態とした後、前記樹脂の硬化温度以上の温度で熱処理して前記樹脂を前記第２の状態とすることを特徴とする請求項８に記載の光検知素子の製造方法。
10. 前記回路基板を湾曲させた後、前記樹脂を前記第２の状態とする際に、前記樹脂を段階的に前記第２の状態に近づけてゆくことを特徴とする請求項８又は９に記載の光検知素子の製造方法。
11. 前記回路基板は、複数の前記信号処理回路が二次元状に配されてなり、
    前記回路基板上に前記光検知器を配する工程において、前記光検知器を前記信号処理回路と電気的に接続することを特徴とする請求項６〜１０のいずれか１項に記載の光検知素子の製造方法。

Images