JP2019169677A - ハイブリッド型素子およびその製造方法 - Google Patents

Abstract

【課題】冷却時に割れにくいハイブリッド型素子およびその製造方法を提供する。【解決手段】ハイブリッド型素子の製造方法は、複数の素子が形成された第１の基板の素子と素子の間の第１の基板に第１の切れ込み部を設け、導電性を持つ接合部で第２の基板１２０と接合し、第１、第２の基板の間の空隙を充填材で埋め、第１の基板を、前記第２の基板と接合している側と反対側から、第１の切れ込み部が現れるまで除去して分割された第１の基板群１１０にするものである。【選択図】図１

Description

本発明は、ハイブリッド型素子およびその製造方法に関し、特に、フリップチップ接続を用いたハイブリッド型素子およびその製造方法に関する。

近年、電子機器に対する高集積化、小型化、高性能化の要求が増大している。これらの要求を実現するために、バンプ電極を介して半導体基板を他の半導体基板に接続するフリップチップ接続を用いたハイブリッド型素子が広く採用されている。

このようなハイブリッド型素子の一例が特許文献１に記載されている。特許文献１には、受光部と回路基板とが接合されたハイブリッド型イメージセンサ６００が開示されている。ハイブリッド型イメージセンサ６００は、インジウムバンプ６３０を用いて、受光部を備えた第１の半導体基板６１０と回路基板（第２の半導体基板６２０）とを接合した後に、接合の信頼性を高めるために第１の半導体基板６１０と第２の半導体基板６２０との間をアンダーフィル６４０によって充填する構造が採用されている。

また特許文献２には次のような赤外線検知素子が記載されている。赤外線検知素子は赤外線を検知するセンサ基板と、センサから出力（例えば電圧や電流の変化）を読み出す読み出し回路基板とをバンプの接合により貼り合わせて形成するが、センサ基板は化合物半導体基板であり、読み出し回路基板はシリコン基板であるため熱膨張率が異なる。そのためバンプ接合時の加熱で隣接バンプがショートする不具合がある。それを、駆動回路を個片化してから加熱、接合することで回避できるとしている。

また特許文献３は量子井戸型赤外線検知素子とその製造方法の発明であり、１つの赤外線検知素子（画素）と隣接する画素の間に分離溝を形成している。この分離溝は、赤外線入射面側が広く、その反対側つまり信号処理部を搭載した基板側が狭い、台形状の断面を有している。これによって、分離溝の傾斜面から画素内に進入した赤外線を活性層に小さな角度で入射させることができる。これにより、赤外線の検出効率が向上し、小型化及び高精細化しても良好な感度が得られる、としている。

特開２０１５−０１２０７５号公報 特開２０１４−００７２０１号公報 特開２０１５−１７０６４５号公報

しかしながら、アンダーフィル材料を充填するだけではチップ割れを完全に防ぐことができず、冷却時に検出器が割れやすいといった問題があった。

特許文献２の赤外線検知素子では駆動回路を個片化しているが、センサ側は個片化していない。さらに特許文献２の図７及び（0028）段落の説明では、Ｓｉの回路基板（駆動回路基板３００）を配線基板４００に圧接した状態で駆動回路基板３００だけを個片化し、その状態で加熱してＩｎバンプ２３０を溶かし、センサ基板２００と重ね合わせて圧接している。つまり個片化された駆動回路基板３００は全て配線基板４００上に乗っており、配線基板４００の形状の縦横比が大きければ冷却時に割れやすい。

本発明の目的は、上述した課題である、チップの縦横比が大きい場合でも冷却時に割れにくいハイブリッド型素子およびその製造方法を提供することにある。

本発明のハイブリッド型素子の製造方法は、複数の素子が形成された第１の基板の前記素子と素子の間の第１の基板に第１の切れ込み部を設け、導電性を持つ接合部で第２の基板と接合し、前記第１、第２の基板の間の空隙を充填材で埋め、前記第１の基板を、前記第２の基板と接合している側と反対側から、前記第１の切れ込み部が現れるまで除去して分割された第１の基板群にするハイブリッド型素子の製造方法である。

また本発明のハイブリッド型素子は、複数の素子が形成された第１の基板が複数の基板に分割された第１の基板群と、第２の基板と、前記第１の基板群と前記第２の基板を電気的に接合する接合部と、前記第１の基板群と前記第２の基板と前記接合部との間の空隙を封止する充填材と、を有し、前記第１の基板群それぞれに特定の機能を持たせたハイブリッド型素子である。

本発明によれば、冷却時に割れにくいハイブリッド型素子およびその製造方法を提供することができる。

本発明の第１の実施形態に係るハイブリッド型素子の構成を示す斜視図である。 本発明の第１の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、第１の基板上に接合部を形成した状態を示す。 本発明の第１の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、第１の基板上に切れ込み部を設けた状態を示す。 本発明の第１の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、第１の基板と第２の基板を接合させた状態を示す。 本発明の第１の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、第１の基板と第２の基板の空隙にアンダーフィルを充填した状態を示す。 本発明の第１の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、第１の基板の裏面を切れ込み部まで研磨した状態を示す。 本発明の第２の実施形態に係るハイブリッド型素子の製造方法を説明するための平面図で、第１基板のフリップチップ面を示す。 本発明の第２の実施形態に係るハイブリッド型素子の構成を示す斜視図である。 本発明の第２の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、第１の基板上に切れ込み部を設けた状態を示す。 本発明の第２の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、第１の基板上に接合部を形成した状態を示す。 本発明の第２の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、第１の基板と第２の基板を接合させた状態を示す。 本発明の第２の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、第１の基板と第２の基板の空隙にアンダーフィルを充填した状態を示す。 本発明の第２の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、第１の基板の裏面を切れ込み部まで研磨した状態を示す。 本発明の第２の実施形態に係るハイブリッド型素子の製造方法を説明するための第１の基板のフリップチップ面を示す。 本発明の第３の実施形態に係るハイブリッド型素子の構成を示す斜視図である。 本発明の第３の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、第１の基板上に切れ込み部を設けた状態を示す。 本発明の第３の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、第１の基板上に接合部を形成した状態を示す。 本発明の第３の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、第１の半導体基板と第２の半導体基板を接合させた状態を示す。 本発明の第３の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、第１の基板と第２の基板の空隙にアンダーフィルを充填した状態を示す。 本発明の第３の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、第１の基板の裏面を切れ込み部まで研磨した状態を示す。 本発明の第３の実施形態に係るハイブリッド型素子の製造方法を説明するための平面図であり、第１の基板をフリップチップ面から見た平面図を示す。 本発明の第３の実施形態に係るハイブリッド型素子の構成のうち、切れ込み部に充填されたアンダーフィルを除去せず残した状態を示す斜視図である。 本発明の第４の実施形態に係るハイブリッド型素子の構成を示す斜視図である。 本発明の第４の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、第１の基板上に切れ込み部を設けた状態を示す。 本発明の第４の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、第１の基板上に接合部を形成した状態を示す。 本発明の第４の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、第１の基板と第２の基板を接合させた状態を示す。 本発明の第４の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、第１の基板と第２の基板の空隙にアンダーフィルを充填した状態を示す。 本発明の第４の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、第１の基板の裏面を切れ込み部まで研磨した状態を示す。 本発明の第５の実施形態に係るハイブリッド型素子の製造方法を説明するための第１の基板のフリップチップ面を示す。 本発明の第５の実施形態に係るハイブリッド型素子の構成のうち、切れ込み部に充填されたアンダーフィルを除去せず残した状態を示す斜視図である。 本発明の第５の実施形態に係るハイブリッド型素子の構成を示す斜視図である。 本発明の第５の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、第１の基板上に切れ込み部を設けた状態を示す。 本発明の第５の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、第１の基板上に接合部を形成した状態を示す。 本発明の第５の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、第１の基板と第２の基板を接合させた状態を示す。 本発明の第５の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、第１の基板と第２の基板の空隙にアンダーフィルを充填した状態を示す。 本発明の第５の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、第１の基板の裏面を切れ込み部まで研磨した状態を示す。 本発明の第５の実施形態に係るハイブリッド型素子の製造方法を説明するための第１の半導体基板のフリップチップ面を示す。 本発明の実施例の赤外線ラインセンサの製造方法を説明するための断面図であり、第１の基板上に赤外線ラインセンサを形成した状態を示す。 本発明の第１の実施冷却の赤外線ラインセンサの製造方法を説明するための断面図であり、第１の基板上に切れ込み部を設けた状態を示す。 本発明の実施例の赤外線ラインセンサの製造方法を説明するための断面図であり、第１の基板上にバンプを形成した状態を示す。 本発明の実施例の赤外線ラインセンサの製造方法を説明するための断面図であり、第１の基板と第２の基板を接合させた状態を示す。 本発明の実施例の赤外線ラインセンサの製造方法を説明するための断面図であり、第１の基板と第２の基板の空隙にアンダーフィルを充填した状態を示す。 本発明の実施例の赤外線ラインセンサの製造方法を説明するための断面図であり、第１の基板の裏面を切れ込み部まで研磨した状態を示す。 本発明の第６の実施形態を説明する断面図である。 本発明の第６の実施形態を説明する断面図である。 本発明の第６の実施形態を説明する断面図である。 本発明の第６の実施形態を説明する断面図である。 本発明の第６の実施形態を説明する断面図である。

以下に、図面を参照しながら、本発明の実施形態について説明する。

〔第１の実施形態〕
図１は、本発明の第１の実施形態に係るハイブリッド型素子１００の構成を示す斜視図である。ハイブリッド型素子１００は、第１の基板群１１０、第２の基板１２０、および第１、第２の基板間にアンダーフィル１４０を有する。アンダーフィル１４０は、第１の基板群１１０間にも充填されている。図２Ｅに示すように、ハイブリッド型素子１００は、第１の基板群１１０と第２の基板１２０が導電性の接合部１３０によってフリップチップ接合された構成である。第１の基板群１１０および第２の基板１２０は、典型的には回路基板等である。接合部１３０は、第１の基板１１１と第２の基板１２０にそれぞれ形成された回路部（機能部）の間の電気的な接続を行う。 第１の基板１１１は例えば化合物半導体基板であり、基板上に、赤外線を検出する光センサ回路（ラインセンサ）が搭載されている。化合物半導体基板の長辺が、一画素を単位とする単位素子毎に分割されて第１の基板群１１０になっている。また第２の基板１２０には例えばSi CMOS回路で構成された読み出し回路が搭載されている。検出しようとする赤外線は第１の基板１１１の光センサ回路のある側と反対側から入射させ、光センサ回路で光電変換して得た電気信号を、接合部１３０を通して読み出し回路に読み出す。

第１の基板１１１は縦横の寸法比が１：１０程度と大きく、冷却時に割れやすい。しかし第２の基板１２０とフリップチップ接合した後に分離されて小さくなるので、冷却時のチップ割れを回避することができる。そのため信頼性が高いハイブリッド型素子１００が得られる。

以上説明したように、本実施形態のハイブリッド型素子１００によれば、フリップチップ接合を用いたハイブリッド型素子であって、高信頼性を維持しつつ高密度化に対応することができるハイブリッド型素子を得ることができる。

次に、本実施形態によるハイブリッド型素子の製造方法について説明する。図２ＡからEは製造方法を示す断面図である。図３は第１の基板１１１のフリップチップ面側から見た平面図である。

本実施形態によるハイブリッド型素子の製造方法においては、まず、第１の基板１１１と、第２の基板１２０を準備する。第１の基板１１１の平面形状は長辺と短辺を持つ矩形であり、単位素子が長辺方向に１列に並んで形成されている。第２の基板１２０の平面形状も長辺と短辺を持つ矩形とし、図１、３から分かるように長辺、短辺とも第１の基板１１１より寸法が大きい。図２Ａに示すように第１の基板１１１には画素と画素の間全てに、短辺と平行に、基板を横断する切れ込み部１５０を設けておく。また基板の厚み方向には切れ込み部１５０は基板の途中まで形成する。切れ込み部１５０は素子分離部を兼ねているが、後の工程で画素間を切り離しやすいように通常の素子分離よりも深く切れ込みを形成するとよい。

そして図２Ｂに示すように、第１の基板１１１の切れ込み部１５０を入れた側に、単位素子１６０毎に金属材料からなる接合部１３０を形成し、図２Ｃに示すように第１の基板１１１と第２の基板１２０を接合する。接合は通常の方法で良い。例えば第１の基板１１１を接合部１３０が融解する温度に加熱し、第１の基板１１１を第２の基板１２０に接近させ、第２の基板１２０のコンタクト電極（不図示）と接合部１３０を接合して押圧する。その後第１の基板１１１を第２の基板１２０から離間する方向に引き上げて接合部１３０が縦長になるようにする。その後冷却する。

次に図２Ｄに示すように、第１の基板１１１と第２の基板１２０の空隙に充填材としてアンダーフィル１４０を注入し、機械的強度を上げる。アンダーフィルとして樹脂を用いる。接合部１３０を縦長にしておくと、２つの基板間の隙間が大きくなり、アンダーフィル１４０の充填性が改善されセンサの機械的強度が上がる。

続いて、図２Ｅに示すように、第１の基板１１１の裏面つまり切れ込み部１５０を入れていない側を、作製した切れ込み部１５０が見えるようになるまで研磨する。これにより、第１の基板１１１が第１の基板群１１０に分割される。これにより、基材となる第２の基板１２０に比べて、分割された第１の基板１１１が十分に小さくなることで、ハイブリッド型素子１００の信頼性を高めることができる。

さらに、本実施形態によるハイブリッド型素子１００の製造方法では、第１の基板群１１０は１画素毎に分離される。通常、基板分離部では光の反射により、検出部へ入射する光強度に差が出る。しかし、本実施形態によれば画素毎に第１の基板群１１０は分割されており、チップ分割部の影響は全ての素子に対して一様に働く。さらに、１画素毎に受光チップが分割されているので、もし一部の受光チップにひび割れが発生したとしても、隣のチップにまでその影響が及ばないため、影響を最小限に抑えることができる。

また特許文献２の（0015）段落には、「加熱時にバンプの位置ずれを生じさせないようにするには、ＧａＡｓのセンサ基板またはＳｉの回路基板を例えば画素ごとに分割して個片化し、相手側の基板に固定したうえで加熱接合することが考えられる。センサ基板側を分割した場合、分割したセンサチップの受光面を入射光に対して垂直に揃える必要があり、すべての画素の個片（例えば、画素ごとに個片化した場合、数万〜数十万個になる）をこのように揃える必要がある。」との記述がある。しかしこれは個片化した後に加熱接合しており、（0015）段落に明記されているように、すべての画素の個片について分割したセンサチップの受光面を入射光に対して垂直に揃える必要があり、多大な手間がかかる。

また特許文献３では、ＧａＡｓ基板２１上に量子井戸型赤外線検知素子を形成した後センサチップに分割し、そのあとダイシング装置を使用してＧａＡｓ基板２１をセンサチップ２０に分離し（0069段落）、チップ単位でシリコン基板５１にフリップフロップ接続している（0072段落）。同文献には明記されていないが、チップ単位でシリコン基板に接合するため、特許文献２と同様に、すべての画素の個片について分割したセンサチップの受光面を入射光に対して垂直に揃える必要があり、極めて多大な手間がかかる。

しかし本実施形態では、特許文献２、３とは違って第１、第２の基板を接合した後に第１の基板を分割しているので、全ての画素の個片について分割したセンサチップの受光面を入射光に対して垂直に揃えるための極めて多大な手間が不要になる。

このように、本実施形態によるハイブリッド型素子１００の製造方法によれば、フリップチップ接合を用いたハイブリッド型素子であって、高信頼性を維持しつつ高密度化に対応することができるハイブリッド型素子を得ることができる。

なお最近、センサが高密度化してきている。高密度化は、１つ１つの画素のサイズを小さくして高精細化することと、ラインセンサとしてセンサチップの長尺方向への素子数を増やす、という２つの意味合いがある。高密度化すると、長尺方向への素子数が増え、その結果チップの縦横比が大きくなり、また１つ１つの受光素子のサイズが小さくなると、接合に用いられる金属バンプの高さも低くなるため、２つの基板の歪みに弱くなる、と考えられる。どちらも画素数が増える方向であり、画素数が増えるとチップ割れが起こりやすくなる。本実施形態はこのような高密度化したセンサに対しても有効である。

〔第２の実施形態〕
図４は、本発明の第２の実施形態に係るハイブリッド型素子２００の構成を示す斜視図である。ハイブリッド型素子２００は、第１の基板群２１０、第２の基板２２０、および第１、第２の基板間にアンダーフィル２４０を有する点は第１の実施形態と同じであるが、本実施形態では第１の基板２１１のフリップチップ接合側の表面にパッシベーション膜２１３でカバーされている点が異なる。パッシベーション膜には絶縁膜例えばSiO₂等を用いる。アンダーフィル２４０は第１の基板群２１０間にも充填されている。つまり切れ込み部１５０は第１の基板側から見てパッシベーション膜２１３、アンダーフィル１４０がこの順に形成されている。図５Ｅの２８０は充填材でありアンダーフィルの突出部である。図５Ｅに示すように、ハイブリッド型素子２００は、第１の基板群２１０と第２の基板２２０が接合部２３０によってフリップチップ接合された構成である。第１の基板群２１０および第２の基板２２０は、典型的には回路基板等である。接合部２３０は、第１の基板２１１と第２の基板２２０にそれぞれ形成された回路部（機能部）の間の電気的な接続を行う。

第１の実施形態と同様に、第１の基板２１１の長辺が、素子を単位とする１画素毎に分割されて第１の基板群になっている。
第一の基板群の基板間には、裏面研磨（エッチングによる裏面除去も含む）前に作製した溝（切れ込み部）に充填されていた樹脂やパッシベーション膜が突き出している。

本実施形態によるハイブリッド型素子２００は、第１の基板が第２の基板とフリップチップ接合後に分離されて小さくなるので、冷却時のチップ割れを回避することができる。そのため信頼性が高いハイブリッド型素子２００が得られる。また、第１の基板２１１を途中まで除去して単位素子に分割した後も、溝に充填されていた樹脂やパッシベーション膜が基板除去後も残る。そのため、第１の基板群２１０が研磨で除去された量を正確に測定できる。除去した基板の量は、削る前の高さと削った後の高さを比較しながら測定する。しかしチップ毎に基板厚さのズレがあるため、削った後の高さを測定するだけでは、残っている基板厚さの正確な値が分からない。しかし本実施形態ではアンダーフィルの突出部がパッシベーション膜であり、そのでっぱりの高さが基準になって、正確な削り厚さを求めることができる。アンダーフィルでも削り厚さの計測は可能であるが、アンダーフィルは樹脂を用いることが多く柔らかい場合が多い。そのため計測手法が限られる。
また充填材に用いる樹脂よりもパッシベーション膜に用いる絶縁膜の方が化学的に安定なことが多いので、パッシベーション膜を形成した方が基板除去の際の選択性が大きくなる。

以上説明したように、本実施形態のハイブリッド型素子２００によれば、フリップチップ接合を用いたハイブリッド型素子であって、冷却時に割れにくくしかも高密度化に対応することができるハイブリッド型素子を得ることができる。

次に、本実施形態によるハイブリッド型素子の製造方法について説明する。図５Ａから図５Ｅは製造方法を示す断面図である。図６は第１の基板２１１のフリップチップ面を示したものである。

本実施形態によるハイブリッド型素子の製造方法においては、まず、第１の基板２１１と、第２の基板２２０を準備する。第１の基板２１１の平面形状は長辺と短辺を持つ矩形であり、単位素子が長辺方向に１列に並んで形成されている。第２の基板２２０の平面形状も長辺と短辺を持つ矩形とし、図４，６から分かるように長辺、短辺とも第１の基板２１０より寸法が大きい。図５Ａに示すように第１の基板２１１には画素と画素の間全てに、短辺と平行に、基板を横断する切れ込み部２５０を設けておく。また基板の厚み方向には切れ込み２５０は基板の途中まで形成する。切れ込み部を形成した後、第１の基板２１１の切れ込み部のある側にパッシベーション膜２１３を形成する。

その後図５Ｂに示すように、第１の基板２１１の切れ込み部２５０を入れた側に、単位素子毎に金属材料からなる接合部２３０を形成し、図５Ｃに示すように第１の基板２１１と第２の基板２２０を接合する。次に図５Ｄに示すように第１の基板２１１と第２の基板２２０の空隙には充填材としてアンダーフィル２４０を注入し、機械的強度を上げる。

続いて、図５Ｅに示すように、第１の基板２１１の裏面を、作製した切れ込み部２５０が見えるようになるまでケミカルエッチングする。これにより、第１の基板が第１の基板群に分割される。エッチング液として、充填材などは溶かさず第１の基板のみを溶かす選択性のあるものを選ぶと、溝に充填されていた充填材２８０が解け残って、第１の基板２１１から突出する。エッチング厚は、エッチング中に、溶け残った充填材２８０の第１の基板からの高さを計測することで、エッチング中に確認できる。これにより、基材となる第２の基板２２０に比べて、分割された第１の基板２１０が十分に小さくなることで、ハイブリッド型素子の信頼性を高めることができる。

さらに、本実施形態によるハイブリッド型素子の製造方法では、第１の基板群２１０は１画素ごとに分離される。通常、基板分離部では光の反射により、検出部へ入射する光強度に差がでる。しかし、本実施形態によれば画素毎に第１の基板群２１０は分割されており、チップ分割部の影響は全ての素子に対して一様に働く。

このように、本実施形態の製造方法によれば、フリップチップ接合を用いたハイブリッド型素子であって、冷却時に割れにくくしかも高密度化に対応することができるハイブリッド型素子を得ることができ、所望の基板厚に加工することが容易になる。

〔第３の実施形態〕
図７は、本発明の第３の実施形態に係るハイブリッド型素子３００の構成を示す斜視図である。ハイブリッド型素子３００は、第１の基板群３１０、第２の基板３２０、および第１、第２の基板間にアンダーフィル３４０を有する点は第１、第２の実施形態と同じであるが、本実施形態では一つの単位素子に画素を複数備えている点が異なる。アンダーフィル３４０は、第１の基板群３１０間にも充填されている。図８Ｅに示すように、ハイブリッド型素子３００は、第１の基板群３１０と第２の基板３２０が接合部３３０によってフリップチップ接合された構成である。第１の基板群３１０および第２の基板３２０は、典型的には回路基板等である。接合部３３０は、第１の基板３１１と第２の基板３２０にそれぞれ形成された回路部（機能部）の間の電気的な接続を行う。第１の基板群３１０は、１方向に複数の基板に分割されている。

本実施形態によるハイブリッド型素子３００は、第１の基板が第２の基板とフリップチップ接合後に分離され、冷却時のチップ割れを回避することができ、信頼性が高いハイブリッド型素子３００が得られる。

以上説明したように、本実施形態のハイブリッド型素子３００によれば、フリップチップ接合を用いたハイブリッド型素子であって、高信頼性を維持しつつ高密度化に対応することができるハイブリッド型素子を得ることができる。

次に、本実施形態によるハイブリッド型素子の製造方法について説明する。図８ＡからEは製造方法を示す断面図である。図９は第１の基板３１１のフリップチップ面を示した平面図である。分割後の第１の基板群３１０には、それぞれ複数個の単位素子が形成されている。

本実施形態によるハイブリッド型素子の製造方法においては、まず、第１の基板３１１と、第２の基板３２０を準備する。第１の基板３１１の平面形状は長辺と短辺を持つ矩形であり、画素が二次元アレイ状に形成されている。図９から分かるように長辺方向には８画素、短辺方向には５画素、８×５＝４０画素が所定の間隔で形成されている。短辺方向の５画素で１つの単位素子を構成する。
第２の基板３２０の平面形状も長辺と短辺を持つ矩形とする。図７，９から分かるように長辺、短辺とも第１の基板３１１より寸法が大きい。図８Ａに示すように第１の基板３１１には素子と素子の間全てに、短辺と平行に、基板を横断する切れ込み部３５０を設けておく。また基板の厚み方向には切れ込み部３５０は基板の途中まで形成する。第１の基板３１１には短辺方向に素子と素子の間に基板を横断する切れ込み部３５０を設けておく。
そして、図８Ｂに示すように、第１の基板３１１に、単位素子毎に、切れ込み部を入れた側に金属材料からなる接合部３３０を形成し、図８Ｃに示すように第１の基板３１１と第２の基板３２０を接合する。次いで図８Ｄに示すように、第１の基板３１１と第２の基板３２０の空隙には充填材としてアンダーフィル３４０を注入し、機械的強度を上げる。

続いて、図８Ｅに示すように、第１の基板３１１の裏面を、作製した切れ込み部３５０が見えるようになるまで研磨する。これにより、第１の基板３１１が第１の基板群３１０に分割される。これにより、基材となる第２の基板３２０に比べ分割された第１の基板が十分に小さくなることで、ハイブリッド型素子の信頼性を高めることができる。また、図１０に示すように、選択エッチングを行うことで、本実施形態においても充填材を残すことが可能である。

さらに、本実施形態によるハイブリッド型素子の製造方法では、第１の基板群３１０は画素が短辺方向に１列に並んだ単位素子毎に分離されている。

このように、本実施形態の製造方法によれば、フリップチップ接合を用いたハイブリッド型素子であって、冷却時に割れにくくしかも高密度化に対応することができるハイブリッド型素子を得ることができる。なお本実施形態でも前述のパッシベーション膜を形成してもよいことは明らかである。

〔第４の実施形態〕
図１１は、本発明の第４の実施形態に係るハイブリッド型素子４００の構成を示す斜視図である。ハイブリッド型素子４００は、第１の基板群４１０、第２の基板４２０、および第１、第２の基板間にアンダーフィル４４０を有する点及び１つの単位素子内に画素が複数形成されている点は第３の実施形態と同じであるが、本実施形態では切れ込み部を第１の基板の短辺方向と平行な方向だけでなく、長辺方向と平行な方向にも形成している点が異なる。アンダーフィル４４０は、第１の基板群４１０間にも充填されている。図１２Ｅに示すように、ハイブリッド型素子４００は、第１の基板群４１０と第２の基板４２０が接合部４３０によってフリップチップ接合された構成である。第１の基板群４１０および第２の基板４２０は、典型的には回路基板等である。接合部４３０は、第１の基板群４１０と第２の基板４２０にそれぞれ形成された回路部（機能部）の間の電気的な接続を行う。

第１の基板群４１０は、縦横に複数の基板に分割されている。また、分割された各第１の基板群４１０には、複数の単位素子４６０が複数個形成されている。

本実施形態によるハイブリッド型素子４００は、第１の基板４１１が第２の基板４２０とフリップチップ接合後に縦横とも分離されて小さくなるので、冷却時のチップ割れを縦横両方向とも回避することができ、より信頼性が高いハイブリッド型素子４００が得られる。

以上説明したように、本実施形態のハイブリッド型素子４００によれば、フリップチップ接合を用いたハイブリッド型素子であって、高信頼性を維持しつつ高密度化に対応することができるハイブリッド型素子を得ることができる。

次に、本実施形態によるハイブリッド型素子の製造方法について説明する。図１２ＡからEは本実施形態の製造方法を示す断面図である。図１３は第１の基板４１１のフリップチップ面を示した斜視図である。

本実施形態によるハイブリッド型素子の製造方法においては、まず、第１の基板４１１と、第２の基板４２０を準備する。第１の基板４１１の平面形状は長辺と短辺を持つ矩形であり、画素が二次元アレイ状に形成されている。第２の基板４２０の平面形状も長辺と短辺を持つ矩形とし、図１１、１３から分かるように長辺、短辺とも第１の基板１１０より寸法が大きい。図１２Ａに示すように、第１の基板４１１には基板を横断する切れ込み部４５０を縦横方向に設けておく。図１１から分かるように第１の基板４１１の長辺方向の切れ込み部は７つ、短辺方向の切れ込み部は１つである。そして、図１２Ｂに示すように、第１の基板４１１の切れ込み部４５０を入れた側に、単位素子毎に、金属材料からなる接合部４３０を形成し、図１２Ｃに示すように第１の基板４１１と第２の基板４２０を接合する。次いで図１２Ｄに示すように、第１の基板４１１と第２の基板４２０の空隙にはアンダーフィル４４０となる充填材として熱硬化樹脂を注入し、機械的強度を上げる。

続いて、図１２Ｅに示すように、第１の基板４１１の裏面を、作製した切れ込み部４５０が見えるようになるまで研磨する。これにより、第１の基板４１１が第１の基板群４１０に分割される。本実施形態では２×８＝１６個に分割されている。これにより、基材となる第２の基板３２０に比べ分割された第１の基板が十分に小さくなることで、ハイブリッド型素子の信頼性をより高めることができる。また、図１４に示すように、選択エッチングを行うことで、本実施形態においても充填材を残すことが可能である。なお本実施形態でも前述のパッシベーション膜を形成してもよいことは明らかである。

〔第５の実施形態〕
図１５は、本発明の第５の実施形態に係るハイブリッド型赤外線受光素子５００の構成を示す斜視図である。本実施形態では受光素子部の外周を囲むように基準電位部５６２が設けてある点が他の実施形態と異なる。ハイブリッド型赤外線受光素子５００は、受光機能を持つ第１の基板群５１０、読み出し回路機能を持つ第２の基板５２０、および熱硬化樹脂５４０を有する。熱硬化樹脂５４０は、第１の基板群５１０間にも充填され、両側に隣接する基板表面から突き出ている。図１６Ｅに示すように、ハイブリッド型赤外線受光素子５００は、第１の基板群５１０と第２の基板５２０が接合部５３０によってフリップチップ接合された構成である。接合部５３０は、第１の基板群５１０と第２の基板５２０にそれぞれ形成された受光素子部と回路部の間の電気的な接続を行う。図１７に第１の基板５１１のフリップ実装面を示す。第１の基板５１１には一方向に並んだ切れ込み部５５０が設けられている。また、平面に複数の受光画素部５６１が整列し、その外周を囲むよう、ＧＮＤ電位の基準電位部５６２が設けてある。接合部が比較的破断しやすい外周部に基準電位部５６２を用意することで、実装後の画素欠陥増大を抑制している。同じ機能を持つ基準電位部を外周部に複数置いておけば、そのうちのいくつかが基板の破断で機能しなくなっても他の基準電位部で基準電位を受光素子部に供給できる。

本実施形態によるハイブリッド型赤外線受光素子５００は、第１の基板５１１が第２の基板５２０とフリップチップ接合後に分離され、冷却時のチップ割れを回避することができ、信頼性が高いハイブリッド型赤外線受光素子５００が得られる。また、分離後の第１の基板群５１０には複数の受光素子が１列にならんでおり、観測物に対して受光素子が動くことで平面画像を取得する多段のTime Domain Integration（時間積分）動作に向いた構造を持つ。通常基板を分割するようなクラックが受光素子に発生した場合、クラックが隣接した受光画素部５６１は、光の受光強度が他の素子に比べ変わってしまう。一方でこのように全受光画素部５６１に対して同様の切れ込み部５５０を隣接させることで、実効的な基板サイズを小さくさせつつ、各受光画素部５６１に入る光強度を一定にすることができる。また、クラック発生時にその影響を分割された基板内でおさめる事ができるため、その被害を最小限に抑えることができる。

以上説明したように、本実施形態のハイブリッド型赤外線受光素子５００によれば、フリップチップ接合を用いたハイブリッド型赤外線受光素子であって、高信頼性を維持しつつ高密度化に対応することができるハイブリッド型素子を得ることができる。

次に、本実施形態によるハイブリッド型素子の製造方法について説明する。図１６ＡからEは製造方法を示す断面図である。

本実施形態によるハイブリッド型素子の製造方法においては、まず、受光素子が形成された第１の基板５１１と、第２の基板５２０を準備する。一般的には第１の基板５１１には化合物が用いられる。図１６Ａに示すように第１の基板５１１には画素と画素の間全てに、１方向に基板を横断する切れ込み部５５０を設ける。切れ込み部５５０は短辺と平行に設け、また基板の厚み方向には切れ込み部５５０は基板の途中まで形成する。

そして、図１６Ｂに示すように第１の基板５１１に、接合部５３０を形成し、図１６Ｃに示すように第１の基板５１１と第２の基板５２０を接合する。一般的には接合部５３０にはインジウムのような柔らかい金属が用いられる。次に図１６Ｄに示すように、第１の基板５１１と第２の基板５２０の空隙に充填材として熱硬化樹脂５４０を注入し、機械的強度を上げる。

続いて、図１６Ｅに示すように、第１の基板５１１の裏面を、作製した切れ込み部５５０が見えるようになるまでケミカルエッチングする。これにより、第１の基板５１１が第１の基板群５１０に分割される。さらに、エッチングに、充填材などは溶かさず第１の基板５１１のみを溶かす選択性のあるものを選ぶと、溝に充填されていた熱硬化樹脂５８０が解け残る。エッチング厚は、エッチング中にとけ残った熱硬化樹脂５８０の高さを計測することで、エッチング中に確認できる。これにより、第１の基板５１１が第１の基板群５１０に分割される。これにより、基材となる第２の基板５２０に比べ分割された第１の基板が十分に小さくなることで、冷却時に割れにくくなり、ハイブリッド型素子の信頼性を高めることができる。なお本実施形態でも前述のパッシベーション膜を形成してもよいことは明らかである。

（第６の実施形態）
図１９Ａ〜図１９Ｅは本発明の第６の実施形態のハイブリッド型素子の製造方法について順を追って説明する断面図である。

第１の基板９１１には複数の素子（不図示）が形成されている。素子と素子の間に第１の切れ込み部９５０を設けておく（図１９Ａ）。この第１の基板９１１に、導電性を持つ接合部９３０を形成する（図１９Ｂ）。第１の基板９１１と第２の基板９２０を接合部９３０で接合する（図１９Ｃ）。次に第１、第２の基板の間の空隙を充填材９４０で埋める（図１９Ｄ）。次に第１の基板９１１を、第２の基板９２０と接合している側と反対側から、第１の切れ込み部９５０が現れるまで除去して、分割された第１の基板群９１０にする。（図１９Ｅ）
このようにすると、冷却時に割れにくいハイブリッド型素子を得ることができる。

〔実施例〕
次に実際に本発明の素子を実現した例について、図１に示す斜視図を用いて説明する。ハイブリッド型素子１００は、第１の基板群１１０、第２の基板１２０、およびアンダーフィル１４０から構成されている。第１の基板群１１０には所定の機能を有するデバイスが形成されている。本説明では光センサの一例である半導体光受光素子を例に取って説明する。光受光素子としては特に種類は問わない。例えばＳｉ吸収層を有して構成されるフォトディテクタ、ＩｎＧａＡｓ光吸収層を有するフォトディテクタ、量子井戸や量子ドット等の量子ナノ構造から成る光吸収層を有する光受光素子でも良い。つまり光受光素子としては特に制限は無く、Ｓｉ基板上に形成されていても良いし、ＧａＡｓやＩｎＰ等の化合物半導体基板上に形成されていても良い。また、量子ナノ構造としては、ＩｎＡｓやＩｎＧａＡｓから成る量子ドットや、ＩｎＧａＡｓ／ＧａＡｓＳｂタイプＩＩ型超格子等システムの要望に応じて任意の光受光素子を使用することができる。

第２の基板１２０には第１の基板群１１０に形成された所定の機能を有するデバイスからの信号を読みだす電子回路（ＲＯＩＣ）が形成されており、図１には記載されていないが、金属から成るバンプで構成される接合部１３０により第１の基板群１１０と第２の基板１２０が接合されている。バンプ材料としては、半田、Ａｕ−Ｓｎ合金、Ｉｎ合金等を用いることができる。接合に伴う機械的な歪を考慮すると、柔らかいＩｎを含む金属をバンプとして用いることがより好ましい。更に、第１の基板群１１０と第２の基板１２０の間には、樹脂（例えばフェノール樹脂）から成るアンダーフィル１４０が充填されており、全体の機械的強度を増加させている。

次に、実際のハイブリッド型素子具体的には赤外線ラインセンサの製造方法について図１８Ａ〜図１８Ｆを用いて具体的に説明する。まず、第１の基板１１１と、第２の基板１２０を準備する。第１の基板１１１は、１列に並んだ単位素子１６０を持つ。本説明では単位素子としてＩｎＡｓ量子ドット光吸収層を有する量子ドット赤外線受光器（ＱＤＩＰ：Quantum Dot Infrared Photodetector）が形成されている。ＱＤＩＰの作製は一般的な手法に従い行った。第１の基板１１１としてはＧａＡｓから成る半導体基板を使用し、素子構造は分子線エピタキシ法により各構成層を成長した。結晶成長後、一般的な化合物半導体の作製工程に従い、赤外線ラインセンサを作製した。第１の基板１１１上に、共通電極となる層９０１、ＩｎＡｓ量子ドット光吸収層９０２、外部接続用電極９０３となる層をこの順に形成する（図１８Ａ）。次に、素子分離工程を行うが、その際、第１の基板１１１に、赤外線ラインセンサの短尺方向と平行な方向に、全画素間に基板を横断し、共通電極を貫通してその下の基板まで達する、通常の素子分離より深い切れ込み部１５０を形成する（図１８Ｂ）。切れ込み部１５０はメサエッチングで形成する。

次に、第１の基板１１１を赤外線ラインセンサの長尺方向にダイシングして所望の数の画素を含むセンサチップに分離する。

次に、第１の基板１１１上に形成された単位素子上にＩｎ合金バンプから成る接合部１３０を形成する（図１８Ｃ）。加熱・冷却工程により第１の基板１１１の外部接続用電極９０３と第２の基板１２０外部接続用電極（不図示）を、接合部１３０を介してフリップチップ実装接続する（図１８Ｄ）。第１の基板１１１と第２の基板１２０の空隙には充填材としてフェノール樹脂から成るアンダーフィル１４０を注入し、機械的強度を上げる。この際、アンダーフィルは切れ込み部１５０の中まで充填される（図１８Ｅ）。

続いて、第１の基板１１１の裏面（センサが形成されていない面）を、作製した切れ込み部１５０が露出するまで研磨する（図１８Ｆ）。研磨工程は研磨剤を用いて機械的に行っても良いし、酸等を用いて化学エッチングにより行っても良い。化学エッチングの場合は、基板がＧａＡｓの場合はクエン酸と過酸化水素水の混合エッチャント等を用いることができ、ＩｎＰの場合は塩酸等を用いることができる。また、機械的研磨、化学的研磨の両手法を併用しても良い。基板研磨の初期はどちらの研磨手法を用いても構わないが、研磨工程の終了直前は、第１の実施形態の場合、受光面を平坦にするという観点からは機械研磨が望ましい。また第２の実施形態の場合は溝に残ったアンダーフィル凸部（充填材２８０）を形成するために半導体基板表面がアンダーフィル頂部より低い位置に形成する必要があるため、化学エッチングによることが望ましい。所定の化学エッチャントによるエッチングにより半導体はエッチングされるが、樹脂であるアンダーフィルはエッチングされないのでアンダーフィル頂部が形成される。これらの工程により、第１の実施形態の場合は図１に示す様に第１の基板１１１が分割され、第１の基板群１１０が形成され（図２Ｅ）、第２の実施形態の場合は、図４に示す様にアンダーフィルの凸部（充填材２８０）を伴う形で第１の基板群２１０が形成される（図５Ｅ）。第３〜第５の実施形態の構造を作製する際も上述の作製工程を素子構造に応じて適宜選択し、ハイブリッド素子を作製する。つまりアンダーフィルの凸部を形成するか否かに応じて適宜、工程を選択すれば良い。以上の工程により本発明のハイブリッド素子が完成する。尚、以上の工程は一例であり、素子構造等からの要求に応じて材料、工程等を基本構成の範囲内で適宜変更することは可能であり本工程例に限定する必要はない。

なお、第１の基板１１１と第２の基板１２０を接合してからダイシングしてもよい。

本発明は上記実施形態および実施例に限定されることなく、特許請求の範囲に記載した発明の範囲内で、種々の変形が可能であり、それらも本発明の範囲内に含まれるものであることはいうまでもない。
（他の実施形態）
上述の実施形態はリニアセンサで説明したが、画素を基板上に２次元アレイ状に形成し、それぞれの画素からの信号を別々に読み出せばアレイセンサとなる。ラインセンサに比べてチップの平面形状が正方形に近づくので、冷却時に割れにくくはなるが、本発明を適用すればより割れにくくなる。

上記の実施形態の一部または全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１） 複数の素子が形成された第１の基板の前記素子と素子の間の第１の基板に切れ込み部を設け、導電性を持つ接合部で第２の基板と接合し、前記第１、第２の基板の間の空隙を充填材で埋め、前記第１の基板を、前記第２の基板と接合している側と反対側から、前記切れ込み部が現れるまで除去して分割された第１の基板群にするハイブリッド型素子の製造方法。
（付記２） 前記第１の切れ込み部は素子分離用を兼ねている付記１に記載のハイブリッド型素子の製造方法。
（付記３） 前記複数の素子は共通の電極を有して形成され、前記第１の切れ込み部は前記素子の前記共通電極を貫通して形成する付記１または２に記載のハイブリッド型素子の製造方法。
（付記４） 前記第１、第２の基板の間の空隙を充填材で埋める際に、前記第１の切れ込み部にも前記充填材を充填し、前記第１の基板の除去の際、前記第１の切れ込み部に形成された前記充填材が前記第１の基板の他の表面から突出するまで行う付記１から３のいずれか一項に記載のハイブリッド型素子の製造方法。
（付記５） 前記第１の基板の、前記第２の基板と接合する側の表面にパッシベーション膜を形成しておき、前記第１の基板の除去の際、前記第１の切れ込み部に形成された前記パッシベーション膜が前記第１の基板の他の表面から突出するまで行う付記１から３のいずれか一項に記載のハイブリッド型素子の製造方法。
（付記６） 前記第１の基板群はそれぞれ前記素子を複数備えている付記１から５のいずれか一項に記載のハイブリッド型素子の製造方法。
（付記７） 前記第１の切れ込み部と交わる方向に第２の切れ込み部を形成する付記１から６のいずれか一項に記載のハイブリッド型素子の製造方法。
（付記８） 前記短辺と平行な方向に切れ込み部を設けた後、前記第１の基板を前記長辺と平行な方向に切断し、その後前記接合部で第２の基板と接合する付記１から７のいずれか一項に記載のハイブリッド型素子の製造方法。
（付記９） 複数の素子が形成された第１の基板が複数の基板に分割された第１の基板群と、第２の基板と、前記第１の基板群と前記第２の基板を電気的に接合する接合部と、前記第１の基板群と前記第２の基板と前記接合部との間の空隙を封止する充填材と、を有し、前記第１の基板群それぞれに特定の機能を持たせたハイブリッド型素子。
（付記１０） 前記素子に基準電位を与える電極を第１の基板の外周に複数設けた付記９に記載のハイブリッド型素子。
（付記１１） 前記第１の基板には光センサ回路が搭載され、前記第２の基板には前記光センサ回路からの信号を読み出す読み出し回路が搭載されている付記１０に記載のハイブリッド型素子。
（付記１２） 前記光センサ回路はラインセンサである付記１１に記載のハイブリッド型素子。

１００、２００、３００、４００ ハイブリッド型素子
１１０、２１０、３１０、４１０、５１０ 第１の基板群
１１１、２１１、３１１、４１１、９１１ 第１の基板
１２０、２２０、３２０、４２０、５２０、９２０ 第２の基板
１３０、２３０、３３０、４３０、５３０、９３０ 接合部
１４０、２４０、３４０、４４０ アンダーフィル
１５０、２５０、３５０、４５０、 切れ込み部
１６０、２６０、３６０、４６０ 単位素子
２８０、９４０ 充填材
５００ ハイブリッド型赤外線受光素子
５４０ 熱硬化樹脂
５５０ 切れ込み部
５６１ 受光画素部
５６２ 基準電位部
６００ ハイブリッド型イメージセンサ
６１０ 第１の半導体基板
６２０ 第２の半導体基板
６３０ インジウムバンプ
６４５ コンタクト電極
９５０ 第１の切れ込み部

Claims (10)

1. 複数の素子が形成された第１の基板の前記素子と素子の間の第１の基板に第１の切れ込み部を設け、導電性を持つ接合部で第２の基板と接合し、前記第１、第２の基板の間の空隙を充填材で埋め、前記第１の基板を、前記第２の基板と接合している側と反対側から、前記第１の切れ込み部が現れるまで除去して分割された第１の基板群にするハイブリッド型素子の製造方法。
2. 前記第１の切れ込み部は素子分離用を兼ねている請求項１に記載のハイブリッド型素子の製造方法。
3. 前記複数の素子は共通の電極を有して形成され、前記第１の切れ込み部は前記素子の前記共通の電極を貫通して形成する請求項１または２に記載のハイブリッド型素子の製造方法。
4. 前記第１、第２の基板の間の空隙を充填材で埋める際に、前記第１の切れ込み部にも前記充填材を充填し、前記第１の基板の除去の際、前記第１の切れ込み部に形成された前記充填材が前記第１の基板の他の表面から突出するまで行う請求項１から３のいずれか一項に記載のハイブリッド型素子の製造方法。
5. 前記第１の基板の、前記第２の基板と接合する側の表面にパッシベーション膜を形成しておき、前記第１の基板の除去の際、前記第１の切れ込み部に形成された前記パッシベーション膜が前記第１の基板の他の表面から突出するまで行う請求項１から３のいずれか一項に記載のハイブリッド型素子の製造方法。
6. 前記第１の基板群はそれぞれ前記素子を複数備えている請求項１から５のいずれか一項に記載のハイブリッド型素子の製造方法。
7. 前記第１の切れ込み部と交わる方向に第２の切れ込み部を形成する請求項１から６のいずれか一項に記載のハイブリッド型素子の製造方法。
8. 前記第１の切れ込み部を設けた後、前記第１の基板を前記第１の切れ込み部と交わる方向に切断し、その後前記接合部で前記第２の基板と接合する請求項１から７のいずれか一項に記載のハイブリッド型素子の製造方法。
9. 複数の素子が形成された第１の基板が複数の基板に分割された第１の基板群と、第２の基板と、前記第１の基板群と前記第２の基板を電気的に接合する接合部と、前記第１の基板群と前記第２の基板と前記接合部との間の空隙を封止する充填材と、を有し、前記第１の基板群それぞれに特定の機能を持たせたハイブリッド型素子。
10. 前記素子に基準電位を与える電極を第１の基板の外周に複数設けた請求項９に記載のハイブリッド型素子。

Images