JP6555956B2 - 撮像装置、監視装置、及び電子機器 - Google Patents

Description

本発明の一態様は、撮像装置、監視装置、及び電子機器に関する。

なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、撮像装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。

撮像装置は、携帯電話に標準的に組み込まれており、普及が進んでいる（例えば、特許文献１を参照）。特に、ＣＭＯＳイメージセンサは、ＣＣＤイメージセンサに対して、低価格、高解像度、低消費電力などの特徴があり、撮像装置の大部分はＣＭＯＳイメージセンサで構成されている。

米国特許第７０４６２８２号

ＣＭＯＳイメージセンサを防犯カメラに利用する場合、侵入者を発見した時にアラームを鳴らすというシステムが考えられる。具体的には、ＣＭＯＳイメージセンサで撮像した監視区域内に侵入者がいない状態での撮像画像の撮像データと、現時点での撮像画像の撮像データと、を比較する画像処理を行い、違いがあった場合に判定信号を発生するといった構成が考えられる。

上記画像処理を行う場合、まず、ＣＭＯＳイメージセンサの各画素のデータを読み出して、Ａ／Ｄ変換によりデジタルデータに変換する。続いて、当該デジタルデータをコンピュータに取り込み、コンピュータ上で画像処理ソフトウェアを実行させるという手順になる。したがって、ＣＭＯＳイメージセンサから読み出されるデータのＡ／Ｄ（アナログ／デジタル）変換、大量のデジタルデータをコンピュータに取り込むためのデータ転送、当該デジタルデータのコンピュータ内の記憶装置への格納、読み出し、画像処理ソフトウェアの実行、など、膨大な電力を消費しながら上記判定信号を生成することになる。

撮像装置全体でのさらなる消費電力の低減を図るためには、デジタル処理に要する消費電力の低減が重要となる。さらにデジタル処理を制御するためのアナログ処理に要する消費電力の低減が重要になる。

本発明の一態様は、新規な撮像装置、新規な表示装置、新規な電子機器等を提供することを課題の一とする。または、本発明の一態様は、消費電力の低減を実現できる、新規な構成の撮像装置等を提供することを課題の一とする。

なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した課題、及び／又は他の課題のうち、少なくとも一つの課題を解決するものである。

本発明の一態様は、画素と、デジタル回路と、アナログ処理回路と、を有する撮像装置において、画素は、差分データを出力可能な機能を有し、アナログ処理回路は、定電流回路と、電流比較回路と、制御回路と、を有し、定電流回路は、第１の制御信号に従って、差分データに応じた第１の電流を流すことができる機能を有し、電流比較回路は、差分データの変化に従って定電流回路に流れる第２の電流を供給できる機能を有し、電流比較回路は、第２の電流を定電流回路に供給するか否かに従って、判定信号をアクティブな値にする機能を有し、制御回路は、判定信号がアクティブな値になるに従って、定電流回路と、電流比較回路の機能を停止するよう制御する機能を有し、デジタル回路は、判定信号がアクティブな値になるに従って、動作を行う機能を有する、撮像装置である。

本発明の一態様は、画素と、デジタル回路と、アナログ処理回路と、を有する撮像装置において、画素は、差分データを出力可能な機能を有し、アナログ処理回路は、定電流回路と、電流比較回路と、制御回路と、を有し、定電流回路は、第１の制御信号に従って、差分データに応じた第１の電流を流すことができる機能を有し、電流比較回路は、差分データの変化に従って流れる第２の電流を定電流回路に与えることができる機能を有し、電流比較回路は、コンパレータと、増幅回路と、トランジスタと、ラッチ回路と、を有し、コンパレータは、バイアス電圧が与えられることで第２の電流を入出力するための出力信号を生成する機能を有し、増幅回路は、出力信号を増幅する機能を有し、トランジスタは、コンパレータと増幅回路との間に設けられ、トランジスタは、第２の制御信号に従って導通状態が制御される機能を有し、ラッチ回路は、増幅された出力信号をラッチする機能を有し、ラッチ回路は、判定信号をアクティブな値にする機能を有し、制御回路は、判定信号がアクティブな値になるに従って、バイアス電圧の出力の停止と、定電流回路で第１の電流が流れないように第１の制御信号の出力の切り替えと、トランジスタを非導通状態とするように第２の制御信号の出力の切り替えと、を行う機能を有し、デジタル回路は、判定信号がアクティブな値になるに従って、動作を行う機能を有する、撮像装置である。

本発明の一態様において、ラッチ回路は、リセット信号によって初期化される撮像装置が好ましい。

本発明の一態様において、トランジスタは、酸化物半導体をチャネル形成領域に有する撮像装置が好ましい。

なおその他の本発明の一態様については、以下で述べる実施の形態における説明、及び図面に記載されている。

本発明の一態様は、新規な撮像装置、新規な表示装置、新規な電子機器等を提供することができる。または、本発明の一態様は、消費電力の低減を実現できる、新規な構成の撮像装置等を提供することができる。

なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した効果、及び／又は他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一態様は、場合によっては、上記列挙した効果を有さない場合もある。

本発明の一態様を説明するためのブロック図。 本発明の一態様を説明するためのフローチャート。 本発明の一態様を説明するためのブロック図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するためのタイミングチャート。 本発明の一態様を説明するためのタイミングチャート。 本発明の一態様を説明するためのブロック図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図及びタイミングチャート。 本発明の一態様を説明するためのタイミングチャート。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図及び模式図。 本発明の一態様を説明するための断面図。 本発明の一態様を説明するための模式図。 本発明の一態様を説明するための断面図。 撮像装置の構成の一例を示すブロック図。 撮像装置を用いた電子機器を示す図。 作製した撮像装置の写真図。 作製した撮像装置のブロック図及び動作状態を説明する図。 作製した撮像装置の回路図及びタイミングチャート。 作製した撮像装置の回路図。 作製した撮像装置の動作を説明するためのタイミングチャート。 作製した撮像装置による撮像写真を示す図。 作製した撮像装置による撮像写真と動作時の信号波形を示す図。

以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。

また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。

また本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域又はドレイン電極）とソース（ソース端子、ソース領域又はソース電極）の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。

ここで、ソースとドレインとは、トランジスタの構造又は動作条件等によって変わるため、いずれがソース又はドレインであるかを限定することが困難である。そこで、ソースとして機能する部分、及びドレインとして機能する部分を、ソース又はドレインと呼ばず、ソースとドレインとの一方を第１電極と表記し、ソースとドレインとの他方を第２電極と表記する場合がある。

なお本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。

なお本明細書において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在するとき、ＡとＢとの電気信号の授受を可能とするものをいう。

なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。

例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。

または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。

なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層など）であるとする。

なお本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。

なお図面におけるブロック図の各回路ブロックの配置は、説明のため位置関係を特定するものであり、異なる回路ブロックで別々の機能を実現するよう示していても、実際の回路ブロックにおいては同じ回路ブロック内で別々の機能を実現しうるように設けられている場合もある。また図面における各回路ブロックの機能は、説明のため機能を特定するものであり、一つの回路ブロックとして示していても、実際の回路ブロックにおいては一つの回路ブロックで行う処理を、複数の回路ブロックで行うよう設けられている場合もある。

本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。

また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。

なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。

（実施の形態１）
本発明の一態様の撮像装置の構成について、図１を用いて説明する。

本明細書等において撮像装置とは、撮像機能を有する装置全般を指す。又は、撮像機能を有する回路、あるいは該回路を含むシステム全体を撮像装置という。

図１は、本発明の一態様の撮像装置の構成を示すブロック図である。

図１において、撮像装置１０は、画素部１００、アナログ処理回路１０１、Ａ／Ｄ変換回路１０２、列ドライバ１０３、及び行ドライバ１０４を有する。画素部１００は、画素１０５を有する。アナログ処理回路１０１は、定電流回路１１１、電流比較回路１１２、及び制御回路１１３を有する。定電流回路１１１は、各列の画素１０５に対応して定電流源１１４を有する。

撮像装置１０は、第１のモードと第２のモードとによって動作する。

第１のモードでは、行ドライバ１０４によって各行の画素１０５を順次選択し、選択された各行の画素１０５から基準フレームの撮像データと現フレームの撮像データとの差分の情報を含むデータ（差分データ）を出力する。なお第１のモードは、アナログ動作（Ａｎａｌｏｇ Ｏｐｅｒａｔｉｏｎ）モードをいう場合がある。

第２のモードでは、行ドライバ１０４によって各行の画素１０５を順次選択し、選択された各行の画素１０５は撮像データを出力する。なお第２のモードは、デジタル動作（Ｄｉｇｉｔａｌ Ｏｐｅｒａｔｉｏｎ）モードをいう場合がある。

画素１０５は、撮像素子と、少なくとも一つ以上のトランジスタと、を有する。画素１０５は、撮像によって撮像データを取得する機能を有する。また画素１０５は、基準フレームの撮像データと現フレームの撮像データとの差分データを保持する機能を有する。撮像データを取得する機能、差分データを保持する機能を有する画素１０５の具体的な回路構成、及び動作については、後述する。

なお画素１０５が有するトランジスタを第１のトランジスタという場合がある。第１のトランジスタには、オフ電流が小さいトランジスタを用いることが好ましい。トランジスタのオフ電流を小さくすることにより、差分データの保持に優れた画素とすることができる。また、撮像素子には、例えばフォトダイオードのように光起電力効果を利用した光電変換素子や、セレン系半導体などの光導電効果を利用した光電変換素子を用いることができる。

アナログ処理回路１０１は、各画素１０５から出力されたアナログデータである撮像データに対してアナログデータ処理をする回路である。より具体的には、各画素１０５から出力された差分データを、アナログデータである電流値として処理を行う。アナログ処理回路１０１では、差分データの変化を検出して、基準フレームの撮像データと現フレームの撮像データとの差分を検出する。差分データの変化を検出した場合は判定信号ＡＯＵＴをアクティブな値とし、差分データの変化を検出しない場合は判定信号ＡＯＵＴを非アクティブな値とする。

定電流回路１１１が有する定電流源１１４は、制御信号ＳＥＴに従って定電流を流す。基準となる差分データに応じて流れる電流を第１の電流とすると、定電流源１１４を流れる電流は、第１の電流と同じになるように予め設定される。定電流回路１１１では、差分データの変化に従って、差分データに応じて流れる電流が変化するために、第１の電流と差が生じる。この差をなくすように、端子ＯＵＴＰ、ＯＵＴＭを介して定電流回路１１１と電流比較回路１１２との間で、第２の電流を流す。例えば端子ＯＵＴＰを流れる第２の電流は、差分データが負に変化した場合に、画素１０５を流れる電流と第１の電流との差をなくすために流れる電流であり、端子ＯＵＴＭを流れる第２の電流は、差分データが正に変化した場合に、画素１０５を流れる電流と第１の電流との差をなくすために流れる電流である。定電流回路１１１の具体的な回路構成、及び動作については、後述する。

電流比較回路１１２は、差分データの変化に応じて、端子ＯＵＴＰ、ＯＵＴＭに第２の電流を流すことができる機能を有する。電流比較回路１１２は、一例として、コンパレータ、増幅回路、トランジスタ、及びラッチ回路を有する。コンパレータは、参照電圧及びバイアス電圧ＢＩＡＳの入力によって、端子ＯＵＴＰ、ＯＵＴＭに第２の電流を流すことができる。例えば、コンパレータは、端子ＯＵＴＰ、ＯＵＴＭでの電位の変化によって、出力信号が変化する。この変化を利用して、端子ＯＵＴＰ、ＯＵＴＭに第２の電流を流すことができる。増幅回路は、コンパレータの出力信号の変化を増幅し、ラッチ回路に与える。ラッチ回路では、コンパレータの出力信号の変化、すなわち端子ＯＵＴＰ、ＯＵＴＭを第２の電流が流れることに応じて変化する信号をラッチすることで、差分データの変化の検出を示す判定信号ＡＯＵＴをアクティブな値にする。判定信号ＡＯＵＴを非アクティブな値にする場合は、ラッチ回路にリセット信号を与える構成とすればよい。コンパレータと増幅回路との間には、トランジスタを設けて電気的な接続を制御する。トランジスタの導通状態、あるいは非導通状態は、制御信号ＥＮＢ、ＥＮＢＢを制御して切り替える。電流比較回路１１２の具体的な回路構成、及び動作については、後述する。

制御回路１１３は、判定信号ＡＯＵＴがアクティブな値になるに従って、電流比較回路１１２へのバイアス電圧ＢＩＡＳの出力の停止と、制御信号ＥＮＢ、ＥＮＢＢを制御してコンパレータと増幅回路とを非導通状態とする切り替えと、制御信号ＳＥＴを制御して定電流回路１１１を流れる第１の電流が流れないようにする切り替えと、を行う機能を有する。制御回路１１３の具体的な回路構成、及び動作については、後述する。

Ａ／Ｄ変換回路１０２は、判定信号ＡＯＵＴがアクティブな値になるのに従って、第１のモードから第２のモードへと、遷移することができる。第１のモードにおいて、Ａ／Ｄ変換回路１０２では、Ａ／Ｄ変換などの膨大な電力を消費するデジタル処理を行わずにすむため、消費電力を低減することができる。第２のモードにおいて、Ａ／Ｄ変換回路１０２では、各画素１０５から出力された撮像データをＡ／Ｄ変換によりデジタルデータに変換し、列ドライバ１０３によって各列におけるデジタルデータをデータＤＯＵＴとして外部に出力する。なおＡ／Ｄ変換回路１０２は、デジタル処理を行う回路であり、デジタル回路という場合がある。

列ドライバ１０３と行ドライバ１０４には、様々な回路、例えば、デコーダやシフトレジスタ等が用いられる。

上述した構成のアナログ処理回路１０１を有する撮像装置１０では、判定信号ＡＯＵＴがアクティブな値になるのに従って、制御回路１１３は定電流回路１１１及び電流比較回路１１２を流れる電流を停止することができる。さらに撮像装置１０では、判定信号ＡＯＵＴがアクティブな値になるのに従って、第１のモードから第２のモードへと、遷移させることができる。第１のモードでは、Ａ／Ｄ変換などの膨大な電力を消費するデジタル処理を行わず、判定信号ＡＯＵＴを生成するための最低限のアナログ処理を行うだけで良いため、消費電力を低減することができる。第２のモードでは、アナログ処理回路１０１を流れる電流を小さくすることができるため、消費電力を削減できる。

なお判定信号ＡＯＵＴをアクティブな値にするとは、判定信号ＡＯＵＴによって動作する回路がハイアクティブの回路の場合に、”Ｈ”の信号を出力することをいう。逆に判定信号ＡＯＵＴを非アクティブな値にするとは、ハイアクティブな回路の場合に、”Ｌ”の信号を出力することをいう。又は、判定信号ＡＯＵＴを非アクティブな値にするとは、ローアクティブな回路の場合に、”Ｈ”の信号を出力することをいう。判定信号ＡＯＵＴによって動作する回路がローアクティブの回路の場合には、出力される信号のレベル（”Ｈ”と”Ｌ”）を入れ替えて考えればよい。本明細書においては、判定信号ＡＯＵＴによって動作が制御されるＡ／Ｄ変換回路１０２を、ハイアクティブの回路として説明する。従ってＡ／Ｄ変換回路１０２は、アクティブな値である”Ｈ”の信号で動作し、非アクティブな値である”Ｌ”の信号で非動作となる。

次いで、図１に示す撮像装置１０の動作について、図２に示すフローチャートを用いて説明する。なお図２では、第１のモードに遷移した状態を初期状態として説明する。

まず、アナログ処理回路１０１を初期化する（ステップＳ０１）。具体的には、電流比較回路１１２が有するラッチ回路をリセットし、制御信号ＥＮＢ，ＥＮＢＢ、バイアス電圧ＢＩＡＳ、制御信号ＳＥＴを初期化する。この初期化によって、定電流回路１１１では第１の電流が流れ、差分データの変化に応じて電流比較回路１１２から第２の電流が流れる状態となる。

次いでアナログ動作を行う（ステップＳ０２）。具体的には、アナログ動作は、差分データの変化を検出する動作を行う。このアナログ動作は、連続して行う必要はなく、必要に応じて定期的に行う構成とすればよい。そして差分データの変化を検出することで判定信号ＡＯＵＴが出力されるか否かの判断が行われる（ステップＳ０３）。判定信号ＡＯＵＴの出力がなければステップＳ０２を継続し、出力があればステップＳ０４に移行する。

次いで、アナログ動作をオフする（ステップＳ０４）。具体的には、判定信号ＡＯＵＴがアクティブな値になるに従って制御信号ＥＮＢ，ＥＮＢＢ、バイアス電圧ＢＩＡＳ、制御信号ＳＥＴを、定電流回路１１１及び電流比較回路１１２を流れる電流を停止するよう切り替える。

ステップＳ０５以降では第２のモードに遷移する。ステップＳ０３で判定信号ＡＯＵＴがアクティブな値となることで、デジタル動作を行う（ステップＳ０５）。具体的には、画素１０５で得られる撮像データをデジタルデータに変換し、列ドライバ１０３によって各列におけるデジタルデータをデータＤＯＵＴとして外部に出力する。そしてアナログ動作を再開するか否かの判断が行われる（ステップＳ０６）。再開する場合にはステップＳ０１に移行する。なおステップＳ０６は、予め設定した特定の条件を満たした場合にアナログ動作を再開するか否かを判断すればよい。例えば特定の条件とは、デジタル動作を開始してから一定の期間が経過した、等の条件を設定すればよい。

以上説明したように上述した構成の撮像装置１０では、判定信号ＡＯＵＴがアクティブな値になるのに従って、制御回路１１３は定電流回路１１１及び電流比較回路１１２を流れる電流を停止することができる。そして判定信号ＡＯＵＴがアクティブな値になるのに従って、第１のモードから第２のモードへと、遷移させる。第１のモードでは、Ａ／Ｄ変換などの膨大な電力を消費するデジタル処理を行わず、判定信号ＡＯＵＴを生成するための最低限のアナログ処理を行うだけで良いため、消費電力を低減することができる。第２のモードでは、アナログ処理回路１０１を流れる電流を小さくすることができるため、消費電力を削減することができる。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態２）
本実施の形態では、上記実施の形態１で説明したアナログ処理回路を構成する定電流回路、電流比較回路、制御回路の具体的な構成例について説明する。なお本実施の形態において各構成の説明は、実際に設計した構成を基に行っている。そのため、行方向、列方向に設けられた画素の数、配線の数、クロック信号等の周波数等の動作の説明で用いる具体的な数字は、一例として挙げるものである。

＜アナログ処理回路のブロック図＞
図３では、アナログ処理回路１０１、及びアナログ処理回路１０１に電気的に接続される画素部１００の画素１０５を示すブロック図である。画素１０５は、一例として２４０列（途中省略）設けられる例を示している。

定電流回路１１１では、定電流源１１４が列毎に設けられる。第２の電流は、端子ＯＵＴＰ、ＯＵＴＭを介して、定電流源１１４と電流比較回路１１２との間を流れる。制御信号ＳＥＴは、制御回路１１３から出力される。定電流を流すための電位ＡＶＰＯ、定電流を設定するための信号ＡＳＥＴＣ、第２の電流を流すための信号ＡＳＷがアナログ処理回路１０１の外部より与えられる。

電流比較回路１１２では、定電流源１１４と電流比較回路１１２との間の端子ＯＵＴＰ、ＯＵＴＭに、第２の電流を流す。制御信号ＥＮＢ，ＥＮＢＢ、バイアス電圧ＢＩＡＳは、制御回路１１３から出力される。電流比較回路１１２では、判定信号ＡＯＵＴを出力する。コンパレータ用の電源電圧ＡＶＤＤ２／ＡＶＳＳ２、増幅回路用の電源電圧ＤＶＤＤ２／ＤＶＳＳ２、参照電圧ＶＲＥＦＰ、ＶＲＥＦＭ（＜ＶＲＥＦＰ）、リセット用の信号ＡＲＥＳがアナログ処理回路１０１の外部より与えられる。

制御回路１１３では、電流比較回路１１２から判定信号ＡＯＵＴが入力される。制御信号ＳＥＴ、制御信号ＥＮＢ，ＥＮＢＢ、バイアス電圧ＢＩＡＳを出力する。論理回路用の電源電圧ＤＶＤＤ２／ＤＶＳＳ２、バイアス電圧生成用の電位ＶＢＩＡＳ２、電位ＡＶＳＳ２、アナログ動作の停止を制御する信号ＡＦＢＳＥＴ、定電流回路１１１を制御する信号ＡＳＥＴ、電流比較回路１１２を制御する信号ＡＥＮＣがアナログ処理回路１０１の外部より与えられる。

＜定電流回路の回路構成例＞
図４は、定電流回路１１１の回路構成例を説明する図である。画素１０５に対応する定電流源１１４は、トランジスタ３０１乃至３０６、及び容量素子３０７を有する。なお一例として、トランジスタ３０１乃至３０６は、ｎチャネル型であるとして説明する。

トランジスタ３０１のゲートには、制御信号ＳＥＴが与えられる。トランジスタ３０２のゲートには、信号ＡＳＷが与えられる。トランジスタ３０３のゲートには、信号ＡＳＥＴＣが与えられる。なおその他の定電流回路１１１を構成する素子の接続情報については、図４を参照すればよい。

定電流回路１１１の動作の一例について説明する。

基準となる電流値を設定するための動作について説明する。制御信号ＳＥＴを”Ｈ”、信号ＡＳＷを”Ｌ”、信号ＡＳＥＴＣを”Ｈ”とする。この時、任意の行（例えば一行目）における、各列の定電流源１１４に流れる電流の電流値は、電流を流した時点での画素１０５の差分データに応じた電流値となる。この電流値は、基準電流値という場合もある。

トランジスタ３０１を介して流れる電流の電流値は、トランジスタ３０４を介して流れる電流の電流値に等しい。各列にある定電流源１１４の容量素子３０７に充電される電位は、基準電流値を流すのに必要なゲート電圧に相当する電位に設定される。

差分データが変化しない場合の動作について説明する。制御信号ＳＥＴを”Ｈ”、信号ＡＳＷを”Ｈ”、信号ＡＳＥＴＣを”Ｌ”とする。この時、任意の行における各画素の差分データに相当する電流が、トランジスタ３０１を介して流れる。ここで、任意の行における各画素の差分データが変化しない場合、トランジスタ３０４を介して流れる電流の電流値は基準電流値と等しい。そのため、トランジスタ３０５及び３０６を介して端子ＯＵＴＰ、ＯＵＴＭからの第２の電流は流れない。

差分データが変化する場合の動作について説明する。制御信号ＳＥＴを”Ｈ”、信号ＡＳＷを”Ｈ”、信号ＡＳＥＴＣを”Ｌ”とする。この時、任意の行における各画素の差分データに相当する電流が、トランジスタ３０１を介して流れる。ここで、任意の行における各画素の差分データが変化する場合、トランジスタ３０４を介して流れる電流の電流値は基準電流値と異なる。そのため、トランジスタ３０５及び３０６を介して端子ＯＵＴＰ、ＯＵＴＭからの第２の電流は流れ、トランジスタ３０４を流れる電流値が基準電流値と等しくなる。

定電流源１１４の動作を停止する場合について説明する。制御信号ＳＥＴを”Ｌ”、信号ＡＳＷを”Ｌ”、信号ＡＳＥＴＣを”Ｌ”とする。このとき、トランジスタ３０１及び３０４を介して流れる電流をなくし、定電流源としての機能を停止させることができる。

定電流源１１４の動作を再開する場合について説明する。再度、基準となる電流値を設定するための動作を行ってもよい。あるいは、容量素子３０７が、基準電流値を流すのに必要なゲート電圧に相当する電位を保持していれば、制御信号ＳＥＴを”Ｈ”、信号ＡＳＷを”Ｈ”、信号ＡＳＥＴＣを”Ｌ”として差分データの変化を検出してもよい。

＜電流比較回路の回路構成例＞
図５は、電流比較回路１１２の回路構成例を説明する図である。電流比較回路１１２は、コンパレータ４０１、４０２、トランジスタ４０３乃至４１３、及びラッチ回路４１４を有する。なお一例として、トランジスタ４０３乃至４０８はｐチャネル型、トランジスタ４０９乃至４１３はｎチャネル型であるとして説明する。

コンパレータ４０１、４０２には、バイアス電圧ＢＩＡＳが与えられる。コンパレータ４０１には、参照電圧ＶＲＥＦＭ、端子ＯＵＴＭの電位が与えられる。コンパレータ４０２には、参照電圧ＶＲＥＦＰ、端子ＯＵＴＰの電位が与えられる。トランジスタ４０３のゲートには、コンパレータ４０１の出力信号が与えられる。コンパレータ４０１の出力信号は、トランジスタ４０４を介して、トランジスタ４０６のゲートに与えられる。トランジスタ４０９のゲートには、コンパレータ４０２の出力信号が与えられる。コンパレータ４０２の出力信号は、トランジスタ４１０を介して、トランジスタ４１３のゲートに与えられる。トランジスタ４１３を流れる電流は、トランジスタ４０８を流れる。トランジスタ４０７及びトランジスタ４０８は、カレントミラー回路を形成する。トランジスタ４０７及びトランジスタ４０８に電流が流れることで、ラッチ回路４１４に電位ＤＶＤＤ２が与えられ、判定信号ＡＯＵＴがアクティブな値になる。ラッチ回路４１４は、リセット信号ＡＲＥＳによって、リセットされる。なおその他の電流比較回路１１２を構成する素子の接続情報については、図５を参照すればよい。

電流比較回路１１２の動作の一例について説明する。

差分データが変化して定電流源１１４を流れる電流を補うために、端子ＯＵＴＭ、またはＯＵＴＰを介して第２の電流が流れる場合の動作について説明する。なお電流比較回路１１２が動作する期間において、バイアス電圧ＢＩＡＳの供給が行われ、制御信号ＥＮＢが”Ｈ”、制御信号ＥＮＢＢが”Ｌ”である。従って、トランジスタ４０４、４１０が導通状態、トランジスタ４０５，４１１、４１２が非導通状態である。

まず、画素が保持する差分データが有限（負）で、端子ＯＵＴＭを第２の電流が流れる場合について、説明する。

差分データがゼロで定電流源１１４を流れる電流値をＩ_０とすると、差分データが有限（負）の場合、画素を介して流れる電流の電流値は（Ｉ_０−ΔＩ_１）となる。この電流値−ΔＩ_１を補うために、電流比較回路１１２では、コンパレータ４０１とトランジスタ４０３の働きにより、電流値ΔＩ_１の電流が流れることになる。ここで、トランジスタ４０３を介して定電流源１１４に供給される電流値がΔＩ_１より少ない（多い）場合は、コンパレータ４０１の＋端子の電位が下がる（上がる）ことになり、コンパレータ４０１の出力は低下（上昇）する。すなわち、トランジスタ４０３のゲート電圧が低下（上昇）し、より多い（少ない）電流ΔＩ_１を供給することができるようになる。

また、トランジスタ４０３のゲートと同電位の電位がトランジスタ４０４を介して、トランジスタ４０６に印加されるため、トランジスタ４０３に対するトランジスタ４０６のＷ／Ｌ比（ｎ_１）倍した電流ｎ_１・ΔＩ_１がトランジスタ４０６に流れる。トランジスタ４０６とトランジスタ４１２とで構成される増幅回路により、ラッチ回路４１４にラッチパルスが与えられ、ラッチ回路４１４が出力する判定信号ＡＯＵＴが”Ｈ”となる。

次いで、画素が保持する差分データが有限（正）で、端子ＯＵＴＰを第２の電流が流れる場合について、説明する。

差分データがゼロで定電流源１１４を流れる電流値をＩ_０とすると、差分データが有限（正）の場合、画素を介して流れる電流の電流値は（Ｉ_０＋ΔＩ_２）となる。この電流値＋ΔＩ_２を減らすために、電流比較回路１１２では、コンパレータ４０２とトランジスタ４０９の働きにより、電流値ΔＩ_２の電流が流れることになる。ここで、トランジスタ４０９を介して定電流源１１４に供給される電流値がΔＩ_２より少ない（多い）場合は、コンパレータ４０２の＋端子の電位が上がる（下がる）ことになり、コンパレータ４０２の出力は上昇（低下）する。すなわち、トランジスタ４０９のゲート電圧が上昇（低下）し、より多い（少ない）電流ΔＩ_２を供給することができるようになる。

また、トランジスタ４０９のゲートと同電位の電位がトランジスタ４１０を介して、トランジスタ４１３に印加されるため、トランジスタ４０９に対するトランジスタ４１３のＷ／Ｌ比（ｎ_２）倍した電流ｎ_２・ΔＩ_２がトランジスタ４１３に流れる。トランジスタ４１３に流れる電流がトランジスタ４０８にも流れ、さらに、トランジスタ４０８に対するトランジスタ４０７のＷ／Ｌ比（ｎ_３）倍した電流ｎ_３・ｎ_２・ΔＩ_２がトランジスタ４０７に流れる。トランジスタ４０７とトランジスタ４１２とで構成される増幅回路により、ラッチ回路４１４にラッチパルスが与えられ、ラッチ回路４１４が出力する判定信号ＡＯＵＴが”Ｈ”となる。

なお各行の画素で、列毎に異なる差分データであっても上述したコンパレータ４０１，４０２の働きによって、ラッチ回路４１４にラッチパルスが与えられ、ラッチ回路４１４が出力する判定信号ＡＯＵＴが”Ｈ”となる。

電流比較回路１１２の動作を停止する場合について説明する。バイアス電圧ＢＩＡＳの供給を停止し、制御信号ＥＮＢを”Ｌ”、制御信号ＥＮＢＢを”Ｈ”とする。このとき、トランジスタ４０４、４１０を介して流れる電流をなくし、さらにトランジスタ４０６、４１２、４１３のゲートの電位を電流が流れない電位に設定することで、電流比較回路１１２の機能を停止させることができる。

電流比較回路１１２の動作を再開する場合について説明する。バイアス電圧ＢＩＡＳの供給を再開し、制御信号ＥＮＢを”Ｈ”、制御信号ＥＮＢＢを”Ｌ”とする。従って、トランジスタ４０４、４１０が導通状態、トランジスタ４０５、４１１、４１２が非導通状態となる。

なおラッチ回路４１４の具体的な回路構成の一例については、図６（Ａ）に示す回路構成を適用すればよい。図６（Ａ）に示すラッチ回路は、インバータ５０１、ＮＡＮＤ５０２乃至５０４を有する。

なおコンパレータ４０１、４０２の具体的な回路構成の一例については、図６（Ｂ）に示す回路構成を適用すればよい。図６（Ｂ）に示すコンパレータは、トランジスタ５１１乃至５１７を有する。なお一例として、トランジスタ５１１乃至５１３はｐチャネル型、トランジスタ５１４乃至５１７はｎチャネル型である。なおＩＮＰは＋端子、ＩＮＭは−端子を表している。

＜制御回路の回路構成例＞
図７は、制御回路１１３の回路構成を説明する図である。制御回路１１３は、ＮＡＮＤ６０１乃至６０３、インバータ６０４乃至６０８、レベルシフタ６０９、トランジスタ６１０，６１１を有する。なお一例として、トランジスタ６１０はｐチャネル型、トランジスタ６１１はｎチャネル型であるとして説明する。

ＮＡＮＤ６０１には、判定信号ＡＯＵＴ及び信号ＡＦＢＳＥＴが与えられる。レベルシフタ６０９には、インバータ６０４を介してＮＡＮＤ６０１の出力が反転した信号が与えられる。トランジスタ６１０、６１１のゲートには、レベルシフタ６０９が出力した信号が与えられ、導通状態の選択に従ってバイアス電圧ＢＩＡＳを供給する。ＮＡＮＤ６０２には、インバータ６０４、６０５を介してＮＡＮＤ６０１が出力した信号、及び信号ＡＳＥＴが与えられ、インバータ６０６を介して信号ＳＥＴを出力する。ＮＡＮＤ６０３には、インバータ６０７を介して反転した信号ＡＥＮＣの反転信号、及びＮＡＮＤ６０１が出力した信号が与えられる。ＮＡＮＤ６０３が出力する信号は、制御信号ＥＮＢＢとなり、インバータ６０８を介して制御信号ＥＮＢとなる。なおその他の制御回路１１３を構成する素子の接続情報については、図７を参照すればよい。

なおレベルシフタ６０９の具体的な回路構成の一例については、図８に示す回路構成を適用すればよい。図８に示すレベルシフタ６０９は、トランジスタ７０１乃至７１２を有する。なお一例として、トランジスタ７０１乃至７０６はｐチャネル型、トランジスタ７０７乃至７１２はｎチャネル型である。なおＩＮは入力端子、ＩＮＢは反転端子を表している。

制御回路１１３の動作の一例について説明する。

まず、定電流源１１４において基準となる電流値を設定するための動作について説明する。この時の各信号の動作についてのタイミングチャートを図９に示す。図９に示す制御回路１１３の動作は、リセット期間Ｔ_ＲＥＳ、設定期間Ｔ_ＣＯＮＦに分けて説明する。

図９に示すタイミングチャートでは、行ドライバに与えるクロック信号ＲＣＫ１、反転クロック信号ＲＣＫＢ１、パルス幅制御信号ＲＰＷＣ１［１］、パルス幅制御信号ＲＰＷＣ１［２］、スタートパルスＲＳＰ１、１行目の出力信号ＲＯＵＴＳ１、行選択順Ｒｏｗ Ｌｉｎｅ、最終行（ここでは１６０行目）の出力信号ＲＯＵＴＥ１を示している。また、図９に示すタイミングチャートでは、信号ＡＳＥＴ、信号ＡＳＷ、信号ＡＥＮＣ、信号ＡＳＥＴＣ、信号ＡＲＥＳ、判定信号ＡＯＵＴ、基準クロックＣＣＫを示している。

アナログ処理回路１０１の初期化を行うための、リセット期間Ｔ_ＲＥＳの動作について説明する。リセット期間Ｔ_ＲＥＳでは、信号ＡＲＥＳを”Ｈ”とする。その他の信号ＡＳＥＴは”Ｌ”、信号ＡＳＷは”Ｌ”、信号ＡＥＮＣは”Ｈ”、信号ＡＳＥＴＣは”Ｌ”とする。このリセット期間Ｔ_ＲＥＳの動作によって、前の期間の状態に関わらず、判定信号ＡＯＵＴは”Ｌ”となる。

次いで定電流源１１４において基準となる電流値を設定するための、設定期間Ｔ_ＣＯＮＦの動作について説明する。設定期間Ｔ_ＣＯＮＦでは、信号ＡＳＥＴは”Ｈ”、信号ＡＳＷは”Ｌ”、信号ＡＥＮＣは”Ｈ”、信号ＡＳＥＴＣは”Ｈ”、信号ＡＲＥＳは”Ｌ”とする。この設定期間Ｔ_ＣＯＮＦの動作によって、差分データの変化に従って、判定信号ＡＯＵＴは”Ｌ”から”Ｈ”に切り替わることができる。

次いで、判定信号ＡＯＵＴの変化に従って差分データの変化を検出する際の動作について説明する。この時の各信号の動作についてのタイミングチャートを図１０に示す。図１０に示す制御回路１１３の動作は、リセット期間Ｔ_ＲＥＳ、測定期間Ｔ_ＭＥＳに分けて説明する。なおリセット期間Ｔ_ＲＥＳの動作、タイミングチャートで示す各信号については、図９と同様であるため、説明を省略する。

判定信号ＡＯＵＴの変化に従って差分データの変化を検出する、測定期間Ｔ_ＭＥＳの動作について説明する。測定期間Ｔ_ＭＥＳでは、一水平選択期間が基準クロックＣＣＫの６５波長分の長さとすると、信号ＡＳＥＴは４０波長分”Ｌ”とし、２０波長分”Ｈ”とし、５波長分”Ｌ”とする。信号ＡＳＷは信号ＡＳＥＴが”Ｈ”の期間内で基準クロックＣＣＫの１５波長分だけ”Ｈ”とし、その他の期間は”Ｌ”とする。信号ＡＥＮＣは信号ＡＳＷが”Ｈ”の期間内で基準クロックＣＣＫの５波長分だけ”Ｌ”とし、その他の期間は”Ｈ”とする。信号ＡＳＥＴＣは”Ｌ”、信号ＡＲＥＳは”Ｌ”とする。この測定期間Ｔ_ＭＥＳの動作によって、差分データの変化に従って、判定信号ＡＯＵＴは”Ｌ”から”Ｈ”に切り替わることができる。

図１０に示すように測定期間Ｔ_ＭＥＳにおいては、信号ＡＳＥＴ、信号ＡＳＷ及び信号ＡＥＮＣを、画素の水平走査期間で一定期間だけ、アクティブな値になるように動作させる。該構成とすることで、水平走査期間で、差分データの検出をしながらも、定期的に消費電力を低減することができる。

以上説明したようにアナログ処理回路を構成する定電流回路、電流比較回路、制御回路によって、実施の形態１で説明した撮像装置１０は、判定信号ＡＯＵＴがアクティブな値になるのに伴う制御回路１１３の制御によって、定電流回路１１１及び電流比較回路１１２を流れる電流を停止することができる。そのため、アナログ処理回路１０１を流れる電流を小さくすることができるため、消費電力を削減することができる。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態３）
本実施の形態では、上記実施の形態２で説明したアナログ処理回路の一例とは異なる構成例について説明する。なお実施の形態２と重複する箇所については、説明を省略する。

図１１では、図３と同様に示す、アナログ処理回路１０１、及びアナログ処理回路１０１に電気的に接続される画素部１００の画素１０５を示すブロック図である。また図１２では、図４とは異なる回路構成の定電流源３１０を有する定電流回路１１１を示している。

図１１が図３と異なる点は、信号ＡＳＥＴＣの代わりに電位ＡＶＲＥＦを与える点、である。図１２が図４と異なる点は、トランジスタ３０３、３０４及び容量素子３０７の代わりに、電位ＡＶＲＥＦがゲートに与えられるトランジスタ３１３を設ける点、である。

図１１に示す定電流回路１１１では、定電流を設定するための信号ＡＳＥＴＣの代わりに電位ＡＶＲＥＦを与えることで、図１２に示すように、基準となる電流値を設定するために必要なトランジスタ及び容量素子を省略することができる。

図１２に示す回路構成について説明する。画素１０５に対応する定電流源３１０は、トランジスタ３１１乃至３１５を有する。なお一例として、トランジスタ３１１乃至３１５は、ｎチャネル型であるとして説明する。

トランジスタ３１１のゲートには、制御信号ＳＥＴが与えられる。トランジスタ３１２のゲートには、信号ＡＳＷが与えられる。トランジスタ３１３のゲートには、電位ＡＶＲＥＦが与えられる。なおその他の定電流源３１０を構成する素子の接続情報については、図１２を参照すればよい。

定電流源３１０を有する図１２の定電流回路１１１の動作の一例について説明する。

基準となる電流値を設定するための動作について説明する。制御信号ＳＥＴを”Ｈ”、信号ＡＳＷを”Ｌ”、電位ＡＶＲＥＦを所定の電位とする。この時、任意の行（例えば一行目）における、各列の定電流源３１０に流れる電流の電流値は、電位ＡＶＲＥＦに応じた電流値となる。

トランジスタ３１１を介して流れる電流の電流値は、トランジスタ３１３を介して流れる電流の電流値に等しい。各列にある定電流源３１０のトランジスタ３１３に与える電位ＡＶＲＥＦは、基準電流値を流すのに必要なゲート電圧に相当する電位に設定される。電位ＡＶＲＥＦは、電流比較回路１１２との間で電流が流れないような電位に設定されることが好ましい。

その他の動作については、図４での説明と同様のため説明を省略する。

以上説明したようにアナログ処理回路を構成する定電流回路では、基準となる電流を流すための電位を内部で保持する構成とするのではなく、外部から与える構成とする。該構成とすることで定電流回路が有する定電流源の回路構成を小さくすることができる。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態４）
本実施の形態では、上記実施の形態１で説明した撮像装置１０が有する、差分データを保持できる画素１０５の具体的な構成例について説明する。

画素１０５の回路構成例、及び動作の一例について、図１３、図１４を用いて説明する。

図１３（Ａ）に示す画素１０５は、トランジスタ８１１乃至８１５と、容量素子８２１、８２２と、フォトダイオード８２３と、を有する。また、画素１０５は、電源線ＶＰＤ、電源線ＶＰＲ、電源線ＶＣ、電源線ＶＦＲ及び電源線ＶＯから電位が供給され、信号線ＴＸ、信号線ＰＲ、信号線ＦＲ及び信号線ＳＥＬから制御信号が供給され、信号線ＯＵＴに画素１０５の撮像データが出力される。また、ノードＦＤ１に撮像データに対応する電荷を蓄積する。ここで、容量素子８２１の容量値は、容量素子８２２の容量値とトランジスタ８１４のゲート容量の容量値との和より大きい構成が好ましい。

トランジスタ８１１は、ゲートが信号線ＴＸに、ソース又はドレインの一方がフォトダイオード８２３の一方の端子に、ソース又はドレインの他方がトランジスタ８１２のソース又はドレインの一方に電気的に接続されている。トランジスタ８１２は、ゲートが信号線ＰＲに、ソース又はドレインの他方が電源線ＶＰＲに電気的に接続されている。トランジスタ８１３は、ゲートが信号線ＦＲに、ソース又はドレインの一方が容量素子８２２の一方の電極に、ソース又はドレインの他方が電源線ＶＦＲに電気的に接続されている。トランジスタ８１４は、ゲートが容量素子８２２の一方の電極に、ソース又はドレインの一方が電源線ＶＯに、ソース又はドレインの他方がトランジスタ８１５のソース又はドレインの一方に電気的に接続されている。トランジスタ８１５は、ゲートが信号線ＳＥＬに、ソース又はドレインの他方が信号線ＯＵＴに電気的に接続されている。容量素子８２１は、一方の電極がトランジスタ８１１のソース又はドレインの他方とトランジスタ８１２のソース又はドレインの一方に電気的に接続され、他方の電極が容量素子８２２の一方の電極とトランジスタ８１３のソース又はドレインの一方に電気的に接続されている。容量素子８２２の他方の電極は電源線ＶＣに電気的に接続されている。フォトダイオード８２３の他方の端子は電源線ＶＰＤに電気的に接続されている。

画素１０５の動作について、図１３（Ｂ）、図１４を用いて説明する。ここで、例えば、電源線ＶＰＤは低電位、電源線ＶＰＲは高電位、電源線ＶＣは低電位、電源線ＶＦＲは高電位、電源線ＶＯは高電位とする。

まず、画素１０５における撮像データを取得する、第２のモードの動作について、図１３（Ｂ）を用いて説明する。

時刻Ｔ１乃至時刻Ｔ２において、信号線ＰＲを”Ｈ”、信号線ＦＲを”Ｈ”、信号線ＴＸを”Ｈ”とする。この時、ノードＦＤ１の電位は電源線ＶＦＲの電位（Ｖ１とする）に設定され、ノードＦＤ２の電位は電源線ＶＰＲの電位（Ｖ２とする）に設定される。時刻Ｔ２乃至時刻Ｔ３において、信号線ＰＲを”Ｌ”、信号線ＦＲを”Ｌ”、信号線ＴＸを”Ｈ”とする。この時、フォトダイオード８２３に照射する光に応じて、ノードＦＤ２の電位は低下する。ここで、ノードＦＤ２の電圧降下分をΔＶ２とすると、ノードＦＤ２の電位はＶ２−ΔＶ２となる。また、容量素子８２１（容量値Ｃ１）と、容量素子８２２（容量値Ｃ２）とトランジスタ８１４のゲート容量（容量値Ｃｇ）との合成容量と、の容量結合により、ノードＦＤ１の電位も低下する。ここで、ノードＦＤ１の電圧降下分をΔＶ１とすると、ΔＶ１＝ΔＶ２・Ｃ１／（Ｃ１＋Ｃ２＋Ｃｇ）＝ΔＶ２・ｋ_１（０＜ｋ_１＜１）であり、ノードＦＤ１の電位はＶ１−ΔＶ１となる。なお、フォトダイオード８２３に照射する光が強い程、ノードＦＤ２の電位は低下する。また、ノードＦＤ１の電位も低下する。時刻Ｔ４乃至時刻Ｔ５において、信号線ＳＥＬを”Ｈ”とする。この時、ノードＦＤ１の電位に応じて、信号線ＯＵＴに撮像データに対応する信号が出力される。なお、ノードＦＤ１の電位が低いほど、信号線ＯＵＴの電位は低くなる。すなわち、フォトダイオード８２３に照射する光が強い程、信号線ＯＵＴの電位は低くなる。時刻Ｔ６乃至時刻Ｔ１０についても、時刻Ｔ１乃至時刻Ｔ５と同様の説明ができる。

次に、第１のモードにおける動作について、図１４を用いて説明する。

時刻Ｔ０１乃至時刻Ｔ０６は、基準フレームの撮像データを取得する期間に相当する。時刻Ｔ０１乃至時刻Ｔ０２において、信号線ＰＲを”Ｈ”、信号線ＦＲを”Ｈ”、信号線ＴＸを”Ｈ”とする。この時、ノードＦＤ１の電位は電源線ＶＦＲの電位（Ｖ１）に設定され、ノードＦＤ２の電位は電源線ＶＰＲの電位（Ｖ２）に設定される。時刻Ｔ０２乃至時刻Ｔ０３において、信号線ＰＲを”Ｌ”、信号線ＦＲを”Ｈ”、信号線ＴＸを”Ｈ”とする。この時、フォトダイオード８２３に照射する光に応じて、ノードＦＤ２の電位は低下する。ここで、ノードＦＤ２の電圧降下分をΔＶ２とすると、ノードＦＤ２の電位はＶ２−ΔＶ２となる。なお、フォトダイオード８２３に照射する光が強い程、ノードＦＤ２の電位は低下する。なお、ノードＦＤ１の電位は変化しない。また、時刻Ｔ０２乃至時刻Ｔ０３において、信号線ＳＥＬを”Ｈ”とする。この時、ノードＦＤ１の電位（Ｖ１）に応じて、信号線ＯＵＴに撮像データに対応する信号が出力される。信号線ＯＵＴに流れる電流値は、アナログ処理回路の定電流源を流れる基準電流値となる。時刻Ｔ０３乃至時刻Ｔ０４において、信号線ＰＲを”Ｌ”、信号線ＦＲを”Ｌ”、信号線ＴＸを”Ｈ”とする。なお、時刻Ｔ０２乃至時刻Ｔ０３の間隔と時刻Ｔ０３乃至時刻Ｔ０４の間隔とはＴで等しいとする。この時、フォトダイオード８２３に照射する光に応じて、ノードＦＤ２の電位は低下し、Ｖ２−２・ΔＶ２となる。また、容量素子８２１と、容量素子８２２とトランジスタ８１４のゲート容量と、の容量結合により、ノードＦＤ１の電位も低下する。ここで、ノードＦＤ１の電位低下をΔＶ１とすると、ΔＶ１＝ΔＶ２・ｋ_１であり、ノードＦＤ１の電位はＶ１−ΔＶ１となる。なお、フォトダイオード８２３に照射する光が強い程、ノードＦＤ２の電位は低下する。また、ノードＦＤ１の電位も低下する。なお、ここでは、時刻Ｔ０２乃至時刻Ｔ０３の間隔と時刻Ｔ０３乃至時刻Ｔ０４の間隔とはＴで等しいとしたが、時刻Ｔ０２乃至時刻Ｔ０３と時刻Ｔ０３乃至時刻Ｔ０４におけるノードＦＤ２の電圧降下分が等しくなるように設定することが本質である。したがって、上記条件を満たすように、時刻Ｔ０２乃至時刻Ｔ０３と時刻Ｔ０３乃至時刻Ｔ０４の間隔を適宜調整する構成が好ましい。時刻Ｔ０５乃至時刻Ｔ０６において、信号線ＳＥＬを”Ｈ”とする。この時、ノードＦＤ１の電位に応じて、信号線ＯＵＴに撮像データに対応する信号が出力される。なお時刻Ｔ０５乃至時刻Ｔ０６では、撮像データに対応する信号がアナログ処理回路を流れないように、信号ＡＳＥＴを”Ｌ”にしておく。なお、ノードＦＤ１の電位が低いほど、信号線ＯＵＴの電位は低くなる。すなわち、フォトダイオード８２３に照射する光が強い程、信号線ＯＵＴの電位は低くなる。

時刻Ｔ１１乃至時刻Ｔ１５は、現フレームでの撮像データの取得によって、差分データを取得する期間に相当する。特に、基準フレームの撮像データと現フレームの撮像データとの差分がゼロの場合に相当する。時刻Ｔ１１乃至時刻Ｔ１２において、信号線ＰＲを”Ｈ”、信号線ＦＲを”Ｌ”、信号線ＴＸを”Ｈ”とする。この時、ノードＦＤ２の電位は電源線ＶＰＲの電位（Ｖ２）に設定される。すなわち、時刻Ｔ０２乃至時刻Ｔ０４における電圧降下分（２・ΔＶ２）、電位が上昇する。一方、容量素子８２１と、容量素子８２２とトランジスタ８１４のゲート容量と、の容量結合により、ノードＦＤ１の電位も上昇するが、上昇分（２・ΔＶ１）は、時刻Ｔ０３乃至時刻Ｔ０４における電圧降下分の２倍に相当する。すなわち、電源線ＶＦＲの電位（Ｖ１）に、時刻Ｔ０３乃至時刻Ｔ０４における電圧降下分（ΔＶ１）を加えた電位（Ｖ１＋ΔＶ１）となる。時刻Ｔ１２乃至時刻Ｔ１３において、信号線ＰＲを”Ｌ”、信号線ＦＲを”Ｌ”、信号線ＴＸを”Ｈ”とする。この時、フォトダイオード８２３に照射する光に応じて、ノードＦＤ２の電位は低下し、また、容量素子８２１と、容量素子８２２とトランジスタ８１４のゲート容量と、の容量結合により、ノードＦＤ１の電位も低下する。なお、フォトダイオード８２３に照射する光が強い程、ノードＦＤ２の電位は低下する。また、ノードＦＤ１の電位も低下する。

ここで、時刻Ｔ１２乃至時刻Ｔ１３の間隔をＴとし、時刻Ｔ０２乃至時刻Ｔ０４と同強度の光がフォトダイオード８２３に照射しているものとすると、ノードＦＤ２の電圧降下分は時刻Ｔ０３乃至時刻Ｔ０４での降下分ΔＶ２に等しい。また、ノードＦＤ１の電圧降下分も時刻Ｔ０３乃至時刻Ｔ０４での降下分ΔＶ１に等しい。したがって、ノードＦＤ１の電位は、Ｖ１になる。これは、基準フレームの撮像データと現フレームの撮像データとの差分がゼロに対応する。なおノードＦＤ１の電位は、画素１０５で保持される差分データに相当する。

時刻Ｔ１４乃至時刻Ｔ１５において、信号線ＳＥＬを”Ｈ”とする。この時、ノードＦＤ１の電位に応じて、信号線ＯＵＴに撮像データに対応する信号が出力される。なお、当該信号の電位は、基準フレームの撮像データと現フレームの撮像データとの差分がゼロの場合の電位になる。また、信号線ＯＵＴから出力される信号の電位は、ノードＦＤ１で保持された差分データに相当する電位である。

時刻Ｔ２１乃至時刻Ｔ２５は、現フレームの撮像データの取得によって、差分データを取得する期間に相当する。特に、時刻Ｔ１１乃至時刻Ｔ１５と同様に基準フレームの撮像データと現フレームの撮像データとの差分がゼロの場合に相当する。

時刻Ｔ３１乃至時刻Ｔ３５は、現フレームの撮像データの取得によって、差分データを取得する期間に相当する。特に、基準フレームの撮像データと現フレームの撮像データとの差分が有限（負）の場合に相当する。時刻Ｔ３１乃至時刻Ｔ３２において、信号線ＰＲを”Ｈ”、信号線ＦＲを”Ｌ”、信号線ＴＸを”Ｈ”とする。この時、ノードＦＤ２の電位は電源線ＶＰＲの電位（Ｖ２）に設定される。すなわち、時刻Ｔ１２乃至時刻Ｔ１３における電圧降下分（ΔＶ２）、電位が上昇する。一方、容量素子８２１と、容量素子８２２とトランジスタ８１４のゲート容量と、の容量結合により、ノードＦＤ１の電位も上昇するが、上昇分（ΔＶ１）は、時刻Ｔ１２乃至時刻Ｔ１３における電圧降下分に相当する。すなわち、電源線ＶＦＲの電位（Ｖ１）に、時刻Ｔ０３乃至時刻Ｔ０４における電圧降下分（ΔＶ１）を加えた電位（Ｖ１＋ΔＶ１）となる。時刻Ｔ３２乃至時刻Ｔ３３において、信号線ＰＲを”Ｌ”、信号線ＦＲを”Ｌ”、信号線ＴＸを”Ｈ”とする。この時、フォトダイオード８２３に照射する光に応じて、ノードＦＤ２の電位は低下し、また、容量素子８２１と、容量素子８２２とトランジスタ８１４のゲート容量との容量結合により、ノードＦＤ１の電位も低下する。なお、フォトダイオード８２３に照射する光は、時刻Ｔ１２乃至時刻Ｔ１３に照射した光より強いとする。ここで、時刻Ｔ３２乃至時刻Ｔ３３の間隔をＴとすると、ノードＦＤ２の電圧降下分（ΔＶ２’）は時刻Ｔ１２乃至時刻Ｔ１３での降下分（ΔＶ２）より大きい（ΔＶ２’＞ΔＶ２）。また、ノードＦＤ１の電圧降下分（ΔＶ１’＝ΔＶ２’・ｋ_１）も時刻Ｔ１２乃至時刻Ｔ１３での降下分（ΔＶ１）より大きい（ΔＶ１’＞ΔＶ１）。したがって、ノードＦＤ１の電位（Ｖ１＋ΔＶ１−ΔＶ１’）は、電源線ＶＦＲの電位（Ｖ１）より低いことになる。これは、基準フレームの撮像データと現フレームの撮像データとの差分が有限（負）に対応する。

時刻Ｔ３４乃至時刻Ｔ３５において、信号線ＳＥＬを”Ｈ”とする。この時、ノードＦＤ１の電位に応じて、信号線ＯＵＴに撮像データに対応する信号が出力される。なお、当該信号の電位は、時刻Ｔ２４乃至時刻Ｔ２５における当該信号の電位より低く、基準フレームの撮像データと現フレームの撮像データとの差分が有限（負）の場合の電位になる。

時刻Ｔ４１乃至時刻Ｔ４５は、現フレームでの撮像データの取得によって、差分データを取得する期間に相当する。特に、基準フレームの撮像データと現フレームの撮像データとの差分が再びゼロの場合に相当する。時刻Ｔ４１乃至時刻Ｔ４２において、信号線ＰＲを”Ｈ”、信号線ＦＲを”Ｌ”、信号線ＴＸを”Ｈ”とする。この時、ノードＦＤ２の電位は電源線ＶＰＲの電位（Ｖ２）に設定される。すなわち、時刻Ｔ３２乃至時刻Ｔ３３における電圧降下分（ΔＶ２’）、電位が上昇する。一方、容量素子８２１と、容量素子８２２とトランジスタ８１４のゲート容量と、の容量結合により、ノードＦＤ１の電位も上昇するが、上昇分（ΔＶ１’）は、時刻Ｔ３２乃至時刻Ｔ３３における電圧降下分に相当する。すなわち、電源線ＶＦＲの電位（Ｖ１）に、時刻Ｔ０３乃至時刻Ｔ０４における電圧降下分（ΔＶ１）を加えた電位（Ｖ１＋ΔＶ１）となる。時刻Ｔ４２乃至時刻Ｔ４３において、信号線ＰＲを”Ｌ”、信号線ＦＲを”Ｌ”、信号線ＴＸを”Ｈ”とする。この時、フォトダイオード８２３に照射する光に応じて、ノードＦＤ２の電位は低下し、また、容量素子８２１と、容量素子８２２とトランジスタ８１４のゲート容量と、の容量結合により、ノードＦＤ１の電位も低下する。なお、フォトダイオード８２３に照射する光が強い程、ノードＦＤ２の電位は低下する。また、ノードＦＤ１の電位も低下する。ここで、時刻Ｔ４２乃至時刻Ｔ４３の間隔をＴとし、時刻Ｔ０２乃至時刻Ｔ０４と同強度の光がフォトダイオード８２３に照射しているものとすると、ノードＦＤ２の電圧降下分は時刻Ｔ０３乃至時刻Ｔ０４での降下分ΔＶ２に等しい。また、ノードＦＤ１の電圧降下分も時刻Ｔ０３乃至時刻Ｔ０４での降下分ΔＶ１に等しい。したがって、ノードＦＤ１の電位は、Ｖ１になる。これは、基準フレームの撮像データと現フレームの撮像データとの差分がゼロに対応する。時刻Ｔ４４乃至時刻Ｔ４５において、信号線ＳＥＬを”Ｈ”とする。この時、ノードＦＤ１の電位に応じて、信号線ＯＵＴに撮像データに対応する信号が出力される。なお、当該信号の電位は、基準フレームの撮像データと現フレームの撮像データとの差分がゼロの場合の電位になる。

時刻Ｔ５１乃至時刻Ｔ５５は、現フレームでの撮像データの取得によって、差分データを取得する期間に相当する。特に、基準フレームの撮像データと現フレームの撮像データとの差分が有限（正）の場合に相当する。時刻Ｔ５１乃至時刻Ｔ５２において、信号線ＰＲを”Ｈ”、信号線ＦＲを”Ｌ”、信号線ＴＸを”Ｈ”とする。この時、ノードＦＤ２の電位は電源線ＶＰＲの電位（Ｖ２）に設定される。すなわち、時刻Ｔ４２乃至時刻Ｔ４３における電圧降下分（ΔＶ２）、電位が上昇する。一方、容量素子８２１と、容量素子８２２とトランジスタ８１４のゲート容量と、の容量結合により、ノードＦＤ１の電位も上昇するが、上昇分（ΔＶ１）は、時刻Ｔ４２乃至時刻Ｔ４３における電圧降下分に相当する。すなわち、電源線ＶＦＲの電位（Ｖ１）に、時刻Ｔ０３乃至時刻Ｔ０４における電圧降下分（ΔＶ１）を加えた電位（Ｖ１＋ΔＶ１）となる。

時刻Ｔ５２乃至時刻Ｔ５３において、信号線ＰＲを”Ｌ”、信号線ＦＲを”Ｌ”、信号線ＴＸを”Ｈ”とする。この時、フォトダイオード８２３に照射する光に応じて、ノードＦＤ２の電位は低下し、また、容量素子８２１と、容量素子８２２とトランジスタ８１４のゲート容量と、の容量結合により、ノードＦＤ１の電位も低下する。なお、フォトダイオード８２３に照射する光は、時刻Ｔ１２乃至時刻Ｔ１３に照射した光より弱いとする。

ここで、時刻Ｔ５２乃至時刻Ｔ５３の間隔をＴとすると、ノードＦＤ２の電圧降下分（ΔＶ２’’）は時刻Ｔ１２乃至時刻Ｔ１３での降下分（ΔＶ２）より小さい（ΔＶ２’’＜ΔＶ２）。また、ノードＦＤ１の電圧降下分（ΔＶ１’’＝ΔＶ２’’・ｋ_１）も時刻Ｔ１２乃至時刻Ｔ１３での降下分（ΔＶ１）より小さい（ΔＶ１’’＜ΔＶ１）。したがって、ノードＦＤ１の電位（Ｖ１＋ΔＶ１−ΔＶ１’’）は、電源線ＶＦＲの電位（Ｖ１）より高いことになる。これは、基準フレームの撮像データと現フレームの撮像データとの差分が有限（正）に対応する。

時刻Ｔ５４乃至時刻Ｔ５５において、信号線ＳＥＬを”Ｈ”とする。この時、ノードＦＤ１の電位に応じて、信号線ＯＵＴに撮像データに対応する信号が出力される。なお、当該信号の電位は、時刻Ｔ２４乃至時刻Ｔ２５における当該信号の電位より高く、基準フレームの撮像データと現フレームの撮像データとの差分が有限（正）の場合の電位になる。

なお、本実施の形態では、時刻Ｔ０５乃至時刻Ｔ０６において、基準フレームの撮像データを出力する場合について説明したが、基準フレームの撮像データと現フレームの撮像データとの差分データが取得できれば十分な場合、すなわち、基準フレームの撮像データを出力する必要が無い場合は、時刻Ｔ０３乃至時刻Ｔ０６の動作を省略することが可能である。時刻Ｔ０３乃至時刻Ｔ０６の動作を省略した場合の動作は次のようになる。すなわち、時刻Ｔ１１乃至時刻Ｔ１２において、信号線ＰＲを”Ｈ”、信号線ＦＲを”Ｌ”、信号線ＴＸを”Ｈ”とした時、ノードＦＤ２の電位は時刻Ｔ０３における電位Ｖ２−ΔＶ２から電位Ｖ２に設定される。また、ノードＦＤ１の電位は時刻Ｔ０３における電位Ｖ１から電位Ｖ１＋ΔＶ１に上昇する。なお、時刻Ｔ１２以降の動作は、上記と同様に説明できる。

以上のような構成とすることで画素１０５は、撮像による撮像データの取得、及び基準フレームの撮像データと現フレームの撮像データとの差分データの保持及び出力、をすることができる。

なお図１３（Ａ）に図示するトランジスタ８１１及びフォトダイオード８２３は、複数設けられていてもよい。例えば、図１５（Ａ）に示す画素１０５のように、フォトダイオード８２３Ａ及びフォトダイオード８２３Ｂを設け、トランジスタ８１１Ａのゲートに信号線ＴＸＡを接続し、トランジスタ８１１Ｂのゲートに信号線ＴＸＢを接続してもよい。あるいは、例えば、図１５（Ｂ）に示す画素１０５のように、フォトダイオード８２３Ａ乃至８２３Ｃを設け、トランジスタ８１１Ａのゲートに信号線ＴＸＡを接続し、トランジスタ８１１Ｂのゲートに信号線ＴＸＢを接続し、トランジスタ８１１Ｃのゲートに信号線ＴＸＣを接続してもよい。

なお、図１５（Ａ）、（Ｂ）のようにフォトダイオードを複数配置する場合、フォトダイオードの受光面の大きさを異ならせてもよい。この場合、図１６（Ａ）に図示する画素１０５のように、トランジスタ８１１Ａ及びトランジスタ８１１Ｂに対応して異なる大きさの受光面を有するフォトダイオード８２３Ａとフォトダイオード８２３Ｂとを設ける構成とすればよい。なおフォトダイオード８２３Ａは電源線ＶＰＤ＿Ａに接続され、フォトダイオード８２３Ｂは電源線ＶＰＤ＿Ｂに接続される。電源線ＶＰＤ＿Ａと電源線ＶＰＤ＿Ｂとは、同じ電位でもよいし、異なる電位でもよい。または、図１６（Ｂ）に図示する画素１０５のように、一つのトランジスタ８１１に異なる大きさの受光面を有するフォトダイオード８２３Ａとフォトダイオード８２３Ｂとを設ける構成としてもよい。図１６（Ａ）あるいは図１６（Ｂ）の構成とすることで、分光感度の異なるフォトダイオードを設け、明暗の異なる場所の撮像を同時に行うことができる。なおフォトダイオード間の分光感度を異ならせる手段としては、フォトダイオードの受光面の大きさを異ならせる他、異なる種類の半導体材料を受光面に設けて実現してもよい。

なお図１３（Ａ）では、トランジスタ８１４を流れる電流を電源線ＶＯから信号線ＯＵＴの向きに流れるとして動作を説明したが、逆方向でもよい。すなわち、トランジスタ８１４を流れる電流は、信号線ＯＵＴから電源線ＶＯの向きに流れる回路構成としてもよい。この場合、例えば、図１７に示す画素１０５の回路構成としてもよい。なお図１７に示す画素１０５の回路構成の場合、電源線ＶＯに低電位を与え、信号線ＯＵＴに高電位を与える構成とすればよい。

なお図１３（Ａ）では、同じ電位を与える配線であっても異なる配線として図示したが、同じ配線としてもよい。

実施の形態１で説明した撮像装置１０は画素１０５で差分データを保持する。そして上記実施の形態１乃至３で説明した構成と組み合わせることで、差分データの変化に応じて変化する判定信号ＡＯＵＴに従って、制御回路１１３は定電流回路１１１及び電流比較回路１１２を流れる電流を停止することができる。そして判定信号ＡＯＵＴがアクティブな値になるのに従って、第１のモードから第２のモードへと、遷移させる。第１のモードでは、Ａ／Ｄ変換などの膨大な電力を消費するデジタル処理を行わず、判定信号ＡＯＵＴを生成するための最低限のアナログ処理を行うだけで良いため、消費電力を低減することができる。第２のモードでは、アナログ処理回路１０１を流れる電流を小さくすることができるため、消費電力を削減することができる。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態５）
本実施の形態では、上記実施の形態で説明した画素１０５の変形例について説明する。

図１８（Ａ）には、図１３（Ａ）の回路図における、半導体層を酸化物半導体とするトランジスタ（ＯＳトランジスタ）を用いた回路図の変形例を示す。図１８（Ａ）に示す画素１０５では、トランジスタ８１１乃至８１５を、ＯＳトランジスタとする構成を示している。なお図面では、ＯＳトランジスタであることを明示するために、ＯＳトランジスタの回路記号に「ＯＳ」の記載を付している。

ＯＳトランジスタは、極めて低いオフ電流特性を有するといった特性を有する。そのため、撮像のダイナミックレンジを拡大することができる。図１８（Ａ）に示す回路図では、フォトダイオード８２３に入射される光の強度が大きいときにノードＦＤ１の電位が小さくなる。ＯＳトランジスタは極めて低いオフ電流特性を有するため、ゲート電位が極めて小さい場合においても当該ゲート電位に応じた電流を正確に出力することができる。したがって、検出することのできる照度のレンジ、すなわちダイナミックレンジを広げることができる。

また、ＯＳトランジスタは極めて低いオフ電流特性を有するため、ノードＦＤ１が電荷を保持できる期間を極めて長くすることができることから、回路構成や動作方法を複雑にすることなくグローバルシャッター方式を適用することができる。したがって、動体であっても歪の小さい画像を容易に得ることができる。また、同様の理由により露光時間（電荷の蓄積動作を行う期間）を長くすることもできることから、低照度環境における撮像にも適する。

また、ＯＳトランジスタは、シリコンを半導体層に有するトランジスタ（Ｓｉトランジスタともいう）よりも電気特性変動の温度依存性が小さい。そのため、極めて広い温度範囲で使用することができる。したがって、ＯＳトランジスタを有する撮像装置および半導体装置は、自動車、航空機、宇宙機などへの搭載にも適している。

図１８（Ａ）に示すような構成とすることで、画素をシリコンで形成したフォトダイオードと、ＯＳトランジスタと、で構成することができる。このような構成とすることで、画素にＳｉトランジスタを形成する必要が無いため、フォトダイオードの有効面積を増大することが容易になる。したがって、撮像感度を向上することができる。

また、画素１０５だけでなく、アナログ処理回路１０１、Ａ／Ｄ変換回路１０２、列ドライバ１０３、行ドライバ１０４などの周辺回路をＯＳトランジスタで形成する構成が有効である。周辺回路をＯＳトランジスタのみで形成する構成は、Ｓｉトランジスタの形成工程が不要となるため、撮像装置の低価格化に有効である。また、周辺回路をＯＳトランジスタとｐチャネル型Ｓｉトランジスタのみで形成する構成は、ｎチャネル型Ｓｉトランジスタの形成工程が不要となるため、撮像装置の低価格化に有効である。さらに、周辺回路をＣＭＯＳ回路とすることができるので、周辺回路の低消費電力化、すなわち、撮像装置の低消費電力化に有効である。

また図１８（Ｂ）には、図１８（Ａ）をさらに変形した画素１０５の回路図の変形例を示す。図１８（Ｂ）に示す画素１０５では、トランジスタ８１４、８１５を、シリコンを半導体層に有する構成としている。

Ｓｉトランジスタは、ＯＳトランジスタに比べて優れた電界効果移動度を有するといった特性を有する。そのため、増幅トランジスタとして機能するトランジスタに流れる電流値を増やすことができる。例えば、図１８（Ｂ）においてノードＦＤ１に蓄積された電荷に応じて、トランジスタ８１４、８１５に流れる電流値を増やすことができる。

また図１９には、図１３（Ａ）の回路図における、フォトダイオード８２３をセンサＳ_ＩＳとする画素１０５の回路図を示す。

センサＳ_ＩＳとしては、与えられる物理量を、素子を流れる電流値Ｉｓに変換できる素子であることが好ましい。あるいは、与えられる物理量を一度別の物理量に変換した上で、素子を流れる電流値に変換できる素子であることが好ましい。

センサＳ_ＩＳにはさまざまなセンサを用いることができる。例えば、センサＳ_ＩＳとして、温度センサ、光センサ、ガスセンサ、炎センサ、煙センサ、湿度センサ、圧力センサ、流量センサ、振動センサ、音声センサ、磁気センサ、放射線センサ、匂いセンサ、花粉センサ、加速度センサ、傾斜角センサ、ジャイロセンサ、方位センサ、電力センサなどを用いることができる。

例えば、センサＳ_ＩＳとして、光センサを用いる場合は、上述したフォトダイオードや、フォトトランジスタを用いることが可能である。

また、センサＳ_ＩＳとして、ガスセンサを用いる場合は、酸化スズなどの金属酸化物半導体にガスが吸着することによる抵抗の変化を検出する半導体式ガスセンサ、接触燃焼式ガスセンサ、固体電解質式ガスセンサなどを用いることが可能である。

また図２０（Ａ）には、図１３（Ａ）の回路図におけるフォトダイオード８２３、あるいは図１９の回路図におけるセンサＳ_ＩＳをセレン系半導体素子Ｓ_Ｓｅとする画素１０５の回路図を示す。

セレン系半導体素子Ｓ_Ｓｅは、電圧を印加することで１個の入射光子から複数の電子を取り出すことのできる、アバランシェ増倍という現象を利用して光電変換が可能な素子である。従って、セレン系半導体素子Ｓ_Ｓｅを有する画素１０５では、入射される光量に対する電子の増幅率を大きく、高感度のセンサとすることができる。

セレン系半導体素子Ｓ_Ｓｅとしては、非晶質性を有するセレン系半導体、あるいは結晶性を有するセレン系半導体を用いることができる。結晶性を有するセレン系半導体は、一例として、非晶質性を有するセレン系半導体を成膜後、熱処理することで得ればよい。なお結晶性を有するセレン系半導体の結晶粒径を画素ピッチより小さくすることで、画素ごとの特性ばらつきが低減し、得られる画像の画質が均一になり好ましい。

セレン系半導体の中でも結晶性を有するセレン系半導体は、光吸収係数を広い波長帯域にわたって有するといった特性を有する。そのため、可視光や紫外光に加えて、Ｘ線やガンマ線といった幅広い波長帯域の撮像素子として利用することができ、Ｘ線やガンマ線といった短い波長帯域の光を直接電荷に変換できる、所謂直接変換型の素子として用いることができる。

図２０（Ｂ）には、図２０（Ａ）に示す回路構成の一部に対応する、断面構造の模式図である。図２０（Ｂ）では、トランジスタ８１１、トランジスタ８１１に接続される電極Ｅ_ＰＩＸ、セレン系半導体素子Ｓ_Ｓｅ、電極Ｅ_ＶＰＤ、及び基板Ｓｕｂを図示している。

電極Ｅ_ＶＰＤ、及び基板Ｓｕｂが設けられる側より、セレン系半導体素子Ｓ_Ｓｅに向けて光を入射する。そのため電極Ｅ_ＶＰＤ、及び基板Ｓｕｂは透光性を有することが好ましい。電極Ｅ_ＶＰＤとしては、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）を用い、基板Ｓｕｂとしては、ガラス基板を用いることができる。

セレン系半導体素子Ｓ_Ｓｅ、及びセレン系半導体素子Ｓ_Ｓｅに積層して設ける電極Ｅ_ＶＰＤは、画素ごとに形状を加工することなく用いることができる。形状を加工するための工程を削減することができるため、作製コストの低減、及び作製歩留まりの向上を図ることができる。

なお、セレン系半導体は、一例として、カルコパイライト系半導体を挙げることができる。具体例としては、ＣｕＩｎ_１−ｘＧａ_ｘＳｅ_２（０≦ｘ≦１）（ＣＩＧＳと略記）を挙げることができる。ＣＩＧＳは、蒸着法、スパッタリング法等を用いて形成することができる。

カルコパイライト系半導体のセレン系半導体は、数Ｖ（５乃至２０Ｖ）程度の電圧を印加することで、アバランシェ増倍を発現できる。セレン系半導体に電圧を印加して光の照射によって生じる信号電荷の移動における直進性を高めることができる。なおセレン系半導体の膜厚は、１μｍ以下と薄くすることで、印加する電圧を小さくできる。

なおセレン系半導体の膜厚が小さい場合、電圧印加時に暗電流が流れるが、上述したカルコパイライト系半導体であるＣＩＧＳに暗電流が流れることを防ぐための層（正孔注入障壁層）を設けることで、暗電流が流れることを抑制できる。正孔注入障壁層としては、酸化物半導体を用いればよく、一例としては酸化ガリウムを用いることができる。正孔注入障壁層の膜厚は、セレン系半導体の膜厚より小さいことが好ましい。

図２０（Ｃ）には、図２０（Ｂ）とは異なる、断面構造の模式図である。図２０（Ｃ）では、トランジスタ８１１、トランジスタ８１１に接続される電極Ｅ_ＰＩＸ、セレン系半導体素子Ｓ_Ｓｅ、電極Ｅ_ＶＰＤ、及び基板Ｓｕｂの他に、正孔注入障壁層Ｅ_ＯＳを図示している。

以上説明したようにセンサとしてセレン系半導体素子Ｓ_Ｓｅを用いることで、作製コストの低減、及び作製歩留まりの向上、画素ごとの特性ばらつき低減することができ、高感度のセンサとすることができる。

なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。

（実施の形態６）
本実施の形態では、撮像装置を構成する素子の断面構造について、図面を参照して説明する。本実施の形態では一例として、上記実施の形態５で図１８（Ｂ）を用いて説明した、Ｓｉトランジスタ及びＯＳトランジスタを用いて画素を構成する断面構造について説明する。

図２１（Ａ）、（Ｂ）は、撮像装置を構成する素子の断面図である。図２１（Ａ）に示す撮像装置は、シリコン基板４０に設けられたＳｉトランジスタ５１、Ｓｉトランジスタ５１上に積層して設けられたＯＳトランジスタ５２およびＯＳトランジスタ５３、ならびにシリコン基板４０に設けられたフォトダイオード６０を含む。各トランジスタおよびフォトダイオード６０は、種々のコンタクトプラグ７０および配線層７１と電気的な接続を有する。また、フォトダイオード６０のアノード６１は、低抵抗領域６３およびコンタクトプラグ７０を介してカソード６２と電気的な接続を有する。

また撮像装置は、シリコン基板４０に設けられたＳｉトランジスタ５１およびフォトダイオード６０を有する層１１００と、層１１００と接して設けられ、配線層７１を有する層１２００と、層１２００と接して設けられ、ＯＳトランジスタ５２およびＯＳトランジスタ５３を有する層１３００と、層１３００と接して設けられ、配線層７２および配線層７３を有する層１４００を備えている。

なお図２１（Ａ）の断面図の一例では、シリコン基板４０において、Ｓｉトランジスタ５１が形成された面とは逆側の面にフォトダイオード６０の受光面を有する構成とする。該構成とすることで、各種トランジスタや配線などの影響を受けずに光路を確保することができる。そのため、高開口率の画素を形成することができる。なお、フォトダイオード６０の受光面をＳｉトランジスタ５１が形成された面と同じとすることもできる。

なお上記実施の形態５で図１８（Ａ）を用いて説明した、ＯＳトランジスタを用いて画素を構成する場合には、層１１００を、ＯＳトランジスタを有する層とすればよい。または層１１００を省略し、ＯＳトランジスタのみで画素を構成してもよい。

なおＳｉトランジスタを用いて画素を構成する場合には、層１３００を省略すればよい。層１３００を省略した断面図の一例を図２１（Ｂ）に示す。

なお、シリコン基板４０はバルクのシリコン基板に限らず、ＳＯＩ基板であってもよい。また、シリコン基板４０に替えて、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体を材料とする基板を用いることもできる。

ここで、位置は限定されないが、Ｓｉトランジスタ５１およびフォトダイオード６０を有する層１１００と、ＯＳトランジスタ５２およびＯＳトランジスタ５３を有する層１３００との間には絶縁層８０が設けられる。

Ｓｉトランジスタ５１の活性領域近傍に設けられる絶縁層中の水素はシリコンのダングリングボンドを終端し、Ｓｉトランジスタ５１の信頼性を向上させる効果がある。一方、上層に設けられるＯＳトランジスタ５２およびＯＳトランジスタ５３等の活性層である酸化物半導体層の近傍に設けられる絶縁層中の水素は、酸化物半導体中にキャリアを生成する要因の一つとなるため、ＯＳトランジスタ５２およびＯＳトランジスタ５３等の信頼性を低下させる要因となる場合がある。したがって、シリコン系半導体材料を用いたトランジスタの上層に酸化物半導体を用いたトランジスタを積層して設ける場合、これらの間に水素の拡散を防止する機能を有する絶縁層８０を設けることが好ましい。絶縁層８０により、下層に水素を閉じ込めることでＳｉトランジスタ５１の信頼性が向上することに加え、下層から上層に水素が拡散することが抑制されることでＯＳトランジスタ５２およびＯＳトランジスタ５３等の信頼性も同時に向上させることができる。

絶縁層８０としては、例えば酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等を用いることができる。

また、図２１（Ａ）の断面図において、層１１００に設けるフォトダイオード６０と、層１３００に設けるトランジスタとを重なるように形成することができる。そうすると、画素の集積度を高めることができる。すなわち、撮像装置の解像度を高めることができる。

また、図２２（Ａ１）及び図２２（Ｂ１）に示すように、撮像装置を湾曲させてもよい。図２２（Ａ１）は、撮像装置を同図中の二点鎖線Ｘ１−Ｘ２の方向に湾曲させた状態を示している。図２２（Ａ２）は、図２２（Ａ１）中の二点鎖線Ｘ１−Ｘ２で示した部位の断面図である。図２２（Ａ３）は、図２２（Ａ１）中の二点鎖線Ｙ１−Ｙ２で示した部位の断面図である。

図２２（Ｂ１）は、撮像装置を同図中の二点鎖線Ｘ３−Ｘ４の方向に湾曲させ、かつ、同図中の二点鎖線Ｙ３−Ｙ４の方向に湾曲させた状態を示している。図２２（Ｂ２）は、図２２（Ｂ１）中の二点鎖線Ｘ３−Ｘ４で示した部位の断面図である。図２２（Ｂ３）は、図２２（Ｂ１）中の二点鎖線Ｙ３−Ｙ４で示した部位の断面図である。

撮像装置を湾曲させることで、像面湾曲や非点収差を低減することができる。よって、撮像装置と組み合わせて用いるレンズなどの光学設計を容易とすることができる。例えば、収差補正のためのレンズ枚数を低減できるため、撮像装置の小型化や軽量化を容易とすることができる。また、撮像された画像の品質を向上させる事ができる。

なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。

（実施の形態７）
本実施の形態では、撮像装置にカラーフィルタ等を付加した形態の一例の断面構造について、図面を参照して説明する。

図２３（Ａ）は、図２１（Ａ）、（Ｂ）に示す撮像装置にカラーフィルタ等を付加した形態の一例の断面図であり、３画素分の回路（回路９１ａ、回路９１ｂ、回路９１ｃ）が占める領域を示している。層１１００に形成されるフォトダイオード６０上には絶縁層１５００が形成される。絶縁層１５００は可視光に対して透光性の高い酸化シリコン膜などを用いることができる。また、パッシベーション膜として窒化シリコン膜を積層する構成としてもよい。また、反射防止膜として、酸化ハフニウムなどの誘電体膜を積層する構成としてもよい。

絶縁層１５００上には、遮光層１５１０が形成される。遮光層１５１０は、上部のカラーフィルタを通る光の混色を防止する作用を有する。遮光層１５１０には、アルミニウム、タングステンなどの金属層や当該金属層と反射防止膜としての機能を有する誘電体膜を積層する構成とすることができる。

絶縁層１５００および遮光層１５１０上には平坦化膜として有機樹脂層１５２０が形成され、回路９１ａ、回路９１ｂおよび回路９１ｃ上においてそれぞれカラーフィルタ１５３０ａ、カラーフィルタ１５３０ｂおよびカラーフィルタ１５３０ｃが対になるように形成される。カラーフィルタ１５３０ａ、カラーフィルタ１５３０ｂおよびカラーフィルタ１５３０ｃには、それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）などの色を割り当てることにより、カラー画像を得ることができる。

カラーフィルタ１５３０ａ、カラーフィルタ１５３０ｂおよびカラーフィルタ１５３０ｃ上にはマイクロレンズアレイ１５４０が設けられ、一つのレンズを通る光が直下のカラーフィルタを通り、フォトダイオードに照射されるようになる。

また、層１４００に接して支持基板１６００が設けられる。支持基板１６００としては、シリコン基板などの半導体基板、ガラス基板、金属基板、セラミック基板などの硬質基板を用いることができる。なお、層１４００と支持基板１６００との間には接着層となる無機絶縁層や有機樹脂層が形成されていてもよい。

上記撮像装置の構成において、カラーフィルタ１５３０ａ、カラーフィルタ１５３０ｂおよびカラーフィルタ１５３０ｃの代わりに光学変換層１５５０を用いてもよい（図２３（Ｂ）参照）。光学変換層１５５０を用いることにより、様々な波長領域における画像が得られる撮像装置とすることができる。

例えば、光学変換層１５５０に可視光線の波長以下の光を遮るフィルタを用いれば、赤外線撮像装置とすることができる。また、光学変換層１５５０に近赤外線の波長以下の光を遮るフィルタを用いれば、遠赤外線撮像装置とすることができる。また、光学変換層１５５０に可視光線の波長以上の光を遮るフィルタを用いれば紫外線撮像装置とすることができる。

また、光学変換層１５５０にシンチレータを用いれば、医療用のＸ線撮像装置など、放射線の強弱を可視化した画像を得る撮像装置とすることができる。被写体を透過したＸ線等の放射線がシンチレータに入射されると、フォトルミネッセンスと呼ばれる現象により可視光線や紫外光線などの光（蛍光）に変換される。そして、当該光をフォトダイオード６０で検知することにより画像データを取得する。

シンチレータは、Ｘ線やガンマ線などの放射線が照射されると、そのエネルギーを吸収して可視光や紫外光を発する物質、または当該物質を含む材料からなり、例えば、Ｇｄ_２Ｏ_２Ｓ：Ｔｂ、Ｇｄ_２Ｏ_２Ｓ：Ｐｒ、Ｇｄ_２Ｏ_２Ｓ：Ｅｕ、ＢａＦＣｌ：Ｅｕ、ＮａＩ、ＣｓＩ、ＣａＦ_２、ＢａＦ_２、ＣｅＦ_３、ＬｉＦ、ＬｉＩ、ＺｎＯなどの材料や、それらを樹脂やセラミクスに分散させたものが知られている。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態８）
本実施の形態では、上記実施の形態で説明したＯＳトランジスタについて説明する。

ＯＳトランジスタは、酸化物半導体中の不純物濃度を低減し、酸化物半導体を真性または実質的に真性にすることでオフ電流を低くすることができる。ここで、実質的に真性とは、酸化物半導体中のキャリア密度が、１×１０^１７／ｃｍ^３未満であること、好ましくは１×１０^１５／ｃｍ^３未満であること、さらに好ましくは１×１０^１３／ｃｍ^３未満であることを指す。酸化物半導体において、水素、窒素、炭素、シリコン、および主成分以外の金属元素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア密度を増大させてしまう。

真性または実質的に真性にした酸化物半導体を用いたトランジスタは、キャリア密度が低いため、閾値電圧がマイナスとなる電気特性になることが少ない。また、当該酸化物半導体を用いたトランジスタは、酸化物半導体のキャリアトラップが少ないため、電気特性の変動が小さく、信頼性の高いトランジスタとなる。また、当該酸化物半導体を用いたトランジスタは、オフ電流を非常に低くすることが可能となる。

なおオフ電流を低くしたＯＳトランジスタでは、室温（２５℃程度）にてチャネル幅１μｍあたりの規格化されたオフ電流が１×１０^−１８Ａ以下、好ましくは１×１０^−２１Ａ以下、更に好ましくは１×１０^−２４Ａ以下、又は８５℃にて１×１０^−１５Ａ以下、好ましくは１×１０^−１８Ａ以下、更に好ましくは１×１０^−２１Ａ以下とすることができる。

なおＯＳトランジスタの半導体層に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）又は亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎ及びＺｎを含むことが好ましい。また、それらに加えて、酸素を強く結びつけるスタビライザーを有することが好ましい。スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）及びアルミニウム（Ａｌ）の少なくともいずれかを有すればよい。

また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種又は複数種を有してもよい。

トランジスタの半導体層に用いる酸化物半導体としては、例えば、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｉ−Ｚｎ系酸化物、Ｉｎ−Ｓｃ−Ｚｎ系酸化物、Ｉｎ−Ｙ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物等がある。

例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、あるいはＩｎ：Ｇａ：Ｚｎ＝２：１：３の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。

半導体層を構成する酸化物半導体膜に水素が多量に含まれると、酸化物半導体と結合することによって、水素の一部がドナーとなり、キャリアである電子を生じてしまう。これにより、トランジスタの閾値電圧がマイナス方向にシフトしてしまう。そのため、酸化物半導体膜の形成後において、脱水化処理（脱水素化処理）を行い酸化物半導体膜から、水素、又は水分を除去して不純物が極力含まれないように高純度化することが好ましい。

なお、酸化物半導体膜への脱水化処理（脱水素化処理）によって、酸化物半導体膜から酸素が減少してしまうことがある。よって、酸化物半導体膜への脱水化処理（脱水素化処理）によって増加した酸素欠損を補填するため酸素を酸化物半導体膜に加える処理を行うことが好ましい。

このように、酸化物半導体膜は、脱水化処理（脱水素化処理）により、水素又は水分が除去され、加酸素化処理により酸素欠損を補填することによって、ｉ型（真性）化又はｉ型に限りなく近く実質的にｉ型（真性）である酸化物半導体膜とすることができる。

このように、ｉ型又は実質的にｉ型である酸化物半導体膜を備えるトランジスタは、極めて優れたオフ電流特性を実現できる。

なお本明細書において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低いときのドレイン電流を言う場合がある。

トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。従って、トランジスタのオフ電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを言う場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態、所定の範囲内のＶｇｓにおけるオフ状態、または、十分に低減されたオフ電流が得られるＶｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。

一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるドレイン電流が１×１０^−９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０^−１３Ａであり、Ｖｇｓが−０．５Ｖにおけるドレイン電流が１×１０^−１９Ａであり、Ｖｇｓが−０．８Ｖにおけるドレイン電流が１×１０^−２２Ａであるようなｎチャネル型トランジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが−０．５Ｖにおいて、または、Ｖｇｓが−０．５Ｖ乃至−０．８Ｖの範囲において、１×１０^−１９Ａ以下であるから、当該トランジスタのオフ電流は１×１０^−１９Ａ以下である、と言う場合がある。当該トランジスタのドレイン電流が１×１０^−２２Ａ以下となるＶｇｓが存在するため、当該トランジスタのオフ電流は１×１０^−２２Ａ以下である、と言う場合がある。

本明細書では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅Ｗあたりを流れる電流値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あたりを流れる電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さの次元を持つ単位（例えば、Ａ／μｍ）で表される場合がある。

トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、室温、６０℃、８５℃、９５℃、または１２５℃におけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５℃、１２５℃、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。

トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓにおけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓ、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。

上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。

本明細書では、オフ電流と同じ意味で、リーク電流と記載する場合がある。

本明細書において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態９）
本実施の形態では、上記実施の形態１で説明した撮像装置を監視装置（監視システムともいう）に利用する場合について説明する。

図２４は、本実施の形態の監視装置の構成例を示すブロック図である。監視装置は、カメラ２００、記憶装置２１１、表示装置２１２、および警報装置２１３を有する。カメラ２００は、撮像装置２２０を有する。カメラ２００、記憶装置２１１、表示装置２１２、および警報装置２１３は、それぞれ機能的に接続される。カメラ２００で撮影された画像は、記憶装置２１１に記録され、表示装置２１２に表示される。また、警報装置２１３は、カメラ２００が動きを検出した場合等に管理者に警報を行う。

撮像装置２２０は、カメラ２００で差分データを検知したときに、判定信号を発生する。この判定信号に基づいて撮像装置２２０では、アナログ処理の停止、デジタル処理を開始する。そのため、アナログ処理、デジタル処理の双方を継続的に行わなくてもよいため、消費電力を低減することができる。

例えば、監視区域内に侵入者が確実にいない状態では、アナログ処理を行い、デジタル処理を行わない。ここで、撮像装置２２０がアナログ処理を行う状態の場合で、侵入者がいない場合は、撮像データに差分が検出されず、差分データはゼロに対応するものとなる。したがって、判定信号が発生しない。一方、侵入者がいる場合は、撮像データに差分が検出され、差分データは有限である。したがって、判定信号が発生する。判定信号の発生に伴い、撮像装置２２０はアナログ処理を停止する。Ａ／Ｄ変換回路等によるデジタル処理によって撮像データをデジタルデータに変換され、ＰＣなどでのデジタル処理により、撮像画像に関する詳細の解析を実行する。その結果、侵入者の詳細な情報を取得することができる。

そのため画像に動きが検出されない期間は、撮像装置２２０はデジタル処理を行わない。そしてデジタル処理を行う間は、アナログ処理を行う回路の機能を停止する。その結果、カメラ２００での電力消費を抑えることができる。また、記憶装置２１１は、動きが検出されない期間での画像データ分の、記憶装置２１１の記憶容量の節約ができるため、より長時間の録画が可能になる。表示装置２１２では、画像データを更新しない期間での駆動回路の動作を停止することによる消費電力の低減を図ることができる。

なお、警報装置２１３による周囲への警報は、判定信号が発生した場合に行えばよい。あるいは、認証システムでの照合を基に判定し、警報を行うか否かの判定を行ってもよい。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態１０）
本実施の形態では、本発明の一態様に係る撮像装置を適用できる電子機器の一例について説明する。

本発明の一態様に係る撮像装置を適用できる電子機器として、テレビ、モニタ等の表示装置、照明装置、デスクトップ型或いはノート型のパーソナルコンピュータ、ワードプロセッサ、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）などの記録媒体に記憶された静止画又は動画を再生する画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、ナビゲーションシステム、置き時計、壁掛け時計、コードレス電話子機、トランシーバ、携帯電話、自動車電話、携帯型ゲーム機、タブレット型端末、パチンコ機などの大型ゲーム機、電卓、携帯情報端末、電子手帳、電子書籍端末、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇風機、毛髪乾燥機、エアコンディショナー、加湿器、除湿器などの空調設備、食器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、懐中電灯、チェーンソー等の工具、煙感知器、透析装置等の医療機器、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム、電力の平準化やスマートグリッドのための蓄電装置等の産業機器が挙げられる。また、電力を用いて電動機により推進する移動体なども、電子機器の範疇に含まれるものとする。上記移動体として、例えば、電気自動車（ＥＶ）、内燃機関と電動機を併せ持ったハイブリッド車（ＨＥＶ）、プラグインハイブリッド車（ＰＨＥＶ）、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型又は大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船などが挙げられる。

図２５（Ａ）はビデオカメラであり、筐体９４１、筐体９４２、表示部９４３、操作キー９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４およびレンズ９４５は筐体９４１に設けられており、表示部９４３は筐体９４２に設けられている。そして、筐体９４１と筐体９４２とは、接続部９４６により接続されており、筐体９４１と筐体９４２の間の角度は、接続部９４６により変更が可能である。表示部９４３における映像を、接続部９４６における筐体９４１と筐体９４２との間の角度に従って切り替える構成としても良い。レンズ９４５には本発明の一態様の撮像装置を用いることができる。

図２５（Ｂ）は携帯電話であり、筐体９５１に、表示部９５２、マイク９５７、スピーカー９５４、カメラ９５９、入出力端子９５６、操作用のボタン９５５等を有する。カメラ９５９には本発明の一態様の撮像装置を用いることができる。

図２５（Ｃ）はデジタルカメラであり、筐体９２１、シャッターボタン９２２、マイク９２３、発光部９２７、レンズ９２５等を有する。レンズ９２５には本発明の一態様の撮像装置を用いることができる。

図２５（Ｄ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部９０４、マイク９０５、スピーカー９０６、操作キー９０７、スタイラス９０８、カメラ９０９等を有する。なお、図２５（Ｄ）に示した携帯型ゲーム機は、２つの表示部９０３と表示部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。カメラ９０９には本発明の一態様の撮像装置を用いることができる。

図２５（Ｅ）は腕時計型の情報端末であり、筐体９３１、表示部９３２、リストバンド９３３、カメラ９３９等を有する。表示部９３２はタッチパネルとなっていてもよい。カメラ９３９には本発明の一態様の撮像装置を用いることができる。

図２５（Ｆ）は携帯データ端末であり、筐体９１１、表示部９１２、カメラ９１９等を有する。表示部９１２が有するタッチパネル機能により情報の入出力を行うことができる。カメラ９１９には本発明の一態様の撮像装置を用いることができる。

なお、本発明の一態様の撮像装置を具備していれば、上記で示した電子機器に特に限定されないことは言うまでもない。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

本実施例では、試作された、本発明の一態様にかかる撮像装置の構成について説明する。

図２６（Ａ）、（Ｂ）に、試作された撮像装置の写真図を示す。図２６（Ａ）は、図１で示した各ブロックの配置例を示す写真図であり、図２６（Ｂ）は、図２６（Ａ）の一点鎖線で囲んだ領域を拡大して示す写真図である。

図２６（Ａ）に示すように、中央に画素部１００を配置し、画素部１００の周辺に、Ａ／Ｄ変換回路１０２、列ドライバ１０３、行ドライバ１０４を配置した。また、図２６（Ｂ）に示すようにアナログ処理回路１０１を構成する定電流回路１１１を配置し、定電流回路１１１の周辺に電流比較回路１１２及び制御回路１１３を配置した。

図２６（Ａ）、（Ｂ）に示す試作した撮像装置の写真図でわかるように、電流比較回路１１２及び制御回路１１３が占める面積は他の回路に比べて小さかった。制御回路１１３は、撮像装置の回路面積の増大に大きく寄与することなく、定電流回路１１１及び電流比較回路１１２を流れる電流を停止させ、消費電力の低減をするよう動作させることができた。

本実施例では、試作された撮像装置の詳細な構成について説明する。

下表に試作した撮像装置のスペックを示す。

上表からわかるように、Ｎチャネル型はＯＳトランジスタ、Ｐチャネル型はＳｉトランジスタで試作した。また、ダイサイズは、６．５ｍｍ×６．５ｍｍで設計した。画素は、２４０×１６０個設けた。画素のサイズは、２０μｍ×２０μｍで設計した。画素の構成は、５トランジスタ、２キャパシタとした。開口率は、２７．５％であった。ダイナミックレンジは、６３．０ｄＢであった。コントラスト感度は、光量が９０００ｌｕｘから±１０５０ｌｕｘの変化に対する検出感度であった。電源電圧は、３．３Ｖとした。

また、試作された撮像装置は、差分データを取得する第１のモードに相当する、モーション検出時（Ｍｏｔｉｏｎ Ｃａｐｔｕｒｉｎｇ）の消費電力は２５．３μＷであり、待機時（Ｗａｉｔ）の消費電力は１．８８μＷであった。一方、撮像データを取得する第２のモードに相当する、撮像時（Ｉｍａｇｉｎｇ）の消費電力は３．６ｍＷであった。すなわち、モーション検出時、待機時は、撮像時に比べて消費電力が１／１４０、１／２０００であった。

次いで、図２７には、作製した撮像装置のブロック図、及び各動作モードにおける各ブロックの動作状態について示す。

図２７に示す、２４０×１６０個の画素は、上記実施の形態で説明した画素の機能を有する。すなわち、撮像方式を切り替えることによって、通常の撮像データを取得するだけでなく、任意の参照フレームの撮像データと現フレームの撮像データとの間の差分データを取得することができる。実際に作製した画素の回路構成、及び動作を説明するためのタイミングチャートについては後述する。

また図２７に示す、アナログ処理回路（図中、Ａｎａｌｏｇ Ｐｒｏｃｅｓｓｏｒ）は、上記実施の形態で説明したアナログ処理回路の機能を有する。すなわち、各行画素の差分データの変化の有無をフレーム毎に順次判定して１ｂｉｔの判定信号（図中、Ｍｏｔｉｏｎ ｔｒｉｇｇｅｒ）を出力する機能を有する。なお１ｂｉｔの判定信号は、上記実施の形態で示した判定信号ＡＯＵＴに相当する。

また、図２７に示す、電源加算回路（図中、Ｃｕｒｒｅｎｔ Ａｄｄｉｔｉｏｎ（ＣＡ））は、上記実施の形態で説明した定電流回路の機能を有する。また、図２７に示す、比較回路（図中、ＣＯＭＰ）は、上記実施の形態で説明した電流比較回路の機能を有する。また、図２７に示す、制御回路（図中、Ｃｏｎｔｒｏｌｌｅｒ）は、上記実施の形態で説明した制御回路の機能を有する。

上記回路構成により、作製した撮像装置は、通常のフレームベース型のものと異なり、低速に変化する被写体から高速に変化する被写体までといった、広い速度範囲で被写体のモーションをチップ内で検出することが可能である。なお、作製した撮像装置は、グローバルシャッター方式によって撮像データを８ｂｉｔのシングルスロープ方式のＡ／Ｄ変換回路（ＡＤＣ）によって出力することもできる。

作製した撮像装置は、モーション検出（Ｍｏｔｉｏｎ ｃａｐｔｕｒｉｎｇ）、待機（Ｗａｉｔ）、表示（Ｉｍａｇｉｎｇ）の３つの動作モードを備えている。モーション検出モードでは、アナログ処理回路がモーション検出している間、ＡＤＣ及びカラムドライバ（Ｘ−ｄｅｃｏｄｅｒ＆ＡＤＣ）は停止状態になる。

アナログ処理回路は、順次各行の画素の差分データを判定していき、ある行で画素の差分データからモーションを検出（（Ａ）Ｍｏｔｉｏｎ ｔｒｉｇｇｅｒｅｄ）すると、撮像装置はそのあとの残りの行の画素の差分データの判定はせずに、自律的に待機モードへと遷移する。そのため、モーション検出後に不必要な消費電力を削減することが可能である。

待機モードへの遷移は、モーションを検出時に制御回路がアナログ処理回路を停止状態にすることによって行われる。待機モードでは、制御回路以外のすべての回路ブロックが停止状態になる。撮像装置は、モーションを検出された対象フレームの期間が終了すると、自律的にモーション検出モードに遷移するか（（Ｂ）Ｒｅｓｅｔ）、あるいは外部からの信号（Ｏｕｔ ｔｒｉｇｇｅｒ）によって表示モードに遷移する（（Ｃ）Ｏｕｔ ｔｒｉｇｇｅｒｅｄ）。

表示モードでは、アナログ処理回路は停止状態になる。そのため、不必要な消費電力を削減することが可能である。撮像装置は現フレームの撮像データを取得するか、あるいはそれを取得することなしにモーションを検出したフレームの差分データを取得し、そのデータを画像データとして出力する。

上記のように、作製した撮像装置は、動作モードに応じて必要な回路ブロックのみを動作させることによって、消費電力を低減する。

図２８（Ａ）、（Ｂ）に作製した撮像装置で採用した画素の回路図と差分データ取得時のタイミングチャートを示す。画素は、上記図１３、図１４等で説明した構成から一部変更しているものの、基本的な動作は同じであり、詳細は図２８（Ａ）、（Ｂ）を参照すればよい。

図２８（Ａ）の画素は、トランジスタＭ１１乃至Ｍ１５をＯＳトランジスタとして、オフ電流が小さいことを利用して動作させる。例えばＦＤ，ＣＳで示すノードを、不揮発性の記憶ノードとみなすことができるため、ＦＤ，ＣＳで示すノードにセットされた撮像データに対応する電位は長期間保持することができる。

図２８（Ａ）の画素における、差分データの取得時の動作について、図２８（Ｂ）を用いて説明する。

まず、参照フレーム（図中、Ｒｅｆｅｒｅｎｃｅ ｆｒａｍｅ）中、リセット（図中Ｒｅｓｅｔ）、露光（図中Ｅｘｐｏｓｕｒｅ）、読み出し（図中Ｒｅａｄｏｕｔ）の動作を行うことで、ＣＳで示すノードの電位をリセット電位（ＶＦＲ）、ＦＤで示すノードの電位を参照フレームの撮像後の電位（ＶＰＲ−ＶＡ）にセットする。

次に、対象フレーム（図中、Ｔａｒｇｅｔ ｆｒａｍｅ）のリセット期間中、ＦＤで示すノードの電位をリセット電位（ＶＰＲ）にセットすると、容量結合によってＣＳで示すノードの電位は、参照フレームでセットした電位に対応する電位（ＶＦＲ＋αＶＡ）にセットされる。ここで、αは容量Ｃ１、容量Ｃ２、トランジスタＭ１４のゲート容量値で決まる定数である。対象フレームの露光期間中、ＦＤで示すノードの電位が、対象フレームの撮像後の電位（ＶＰＲ−ＶＢ）に変化したとすると、ＣＳで示すノードの電位は、参照フレームの撮像電位と対象フレームの撮像電位との間の差分に対応した電位（ＶＦＲ＋α（ＶＡ−ＶＢ））にセットされる。ＣＳ、ＦＤで示すノードの電位は、ＯＳトランジスタのオフ電流が低いことを利用し、トランジスタＭ１１，Ｍ１２，Ｍ１３をオフすることによって、長期間保持することができる。そのため、以降、画素は、対象フレームで撮像し続けることによって、参照フレームに対する差分データを取得することが可能である。なお、現フレームの撮像は、ＣＳで示すノードの電位を適当な電位（例えば、ＶＦＲ）に設定した後、ＦＲノードをＰＲノードと同期して制御することによって行われる。

図２９に試作したアナログ処理回路の回路図を示し、図３０にアナログ処理回路のモーションを検出する期間のタイミングチャートを示す。図２９に示すアナログ処理回路は、図４、図５等で説明したアナログ処理回路と同様の動作を行うことができる。具体的には、各行の画素の差分データの変化を、電流比較方式を用いてフレーム毎に順次判定することによってモーションを検出することができる。

図２９、図３０を参照して、アナログ処理回路のモーション検出方法について説明する。まず、参照フレームの読み出し期間中、電源加算回路（ＣＡ）内の各列の容量Ｃｒｅｆに、各列画素の電流（ｉｃ）に応じた電位をセットする。ここで、ｉｃは各列画素のＣＳノードの電位がＶＦＲ、つまり、差分が０の際の電流値に対応する。各列の容量Ｃｒｅｆにセットされた電位は、ＯＳトランジスタであるトランジスタＭ２３をオフすることによって、長期間保持することができる。つまり、トランジスタＭ２４は、列毎のバラツキを補正した定電流源（電流ｉｃ）として働く。

次に、対象フレームの読み出し期間中、選択された行の各列画素はＣＳで示すノードに保持された電位（ＶＲ＋α（ＶＡ−ＶＢ））に応じた電流（ｉｂ）を各列出力線ＯＵＴＰ［０］乃至ＯＵＴＰ［２３９］に出力する。ここで、選択された各列画素のＣＳノードの変化α（ＶＡ−ＶＢ）に応じて差分電流が流れる。電流がｉｃ＞ｉｂの場合は、差分電流ｉ＋ （＝ｉｃ−ｉｂ）が流れる。また電流ｉｃ＜ｉｂの場合は、差分電流ｉ−（＝ｉｂ−ｉｃ）が、トランジスタＭ２６、Ｍ２５を介して流れる。ＣＯＭ＋、ＣＯＭ−で示すノードの電位は、全列の出力線の差分電流の合計Ｉ＋＝Σｉ＋、Ｉ−＝Σｉ−に応じて変化する。そして、２つのコンパレータＣｏｍｐ＋、Ｃｏｍｐ−がそれらの電位と参照電圧を比較することによって、アナログ処理回路はモーション検出の有無を判定する。コンパレータＣｏｍｐ＋、Ｃｏｍｐ−の参照電圧ＶＲＥＦＭ、ＶＲＥＦＰは、画素のバラツキやノイズを含めた誤差の上限値と下限値の電圧に設定される。上記動作により、任意に設定した参照フレームに対するモーション検出が可能である。また、モーションを検出すると、制御回路がコンパレータのバイアス（ＶＢＩＡＳ）やその出力回路のイネーブル信号（ＡＥＮ，ＡＥＮＢ）及び各列の定電流源を制御する信号ＡＳＥＴを制御して、アナログ処理回路の消費電力を極力削減した待機モードへ、撮像装置は自律的に遷移する。

なお、アナログ処理回路は、各フレーム内で行毎に順次選択された画素の差分データの変化を判定するため、当該フレーム内での判定信号の出力タイミングによって、モーションを検出した行アドレスを特定することが可能である。また、その判定は、各列の差分データの合計を検出することに相当しており、回路の電力浪費を抑制するだけでなく、画素の不良ビットによるモーション誤検出の確率を抑制することができる。アナログ処理回路の検出感度に関しては、上述した列バラツキを補正した定電流源を利用することによって、可能な限りその信頼性を担保している。

図３１は、作製した撮像装置を用いて撮像した文字の書かれた被写体とその撮像画像および、それを参照フレームとして、時間経過に応じて被写体の文字を変化させた際の差分画像を示している。この結果より、６０秒経過後でも参照フレームに対する現フレームの差分データを取得できることを確認した。

図３２は、６０ｆｐｓで、１フレームあたり７／８回転するＤＣファンの羽根を被写体として、フレーム毎に撮像した画像と、それに対応するリセット信号（各フレームの開始時点に対応する）とモーショントリガとチップの消費電流の実測波形である。参照フレームを図中「１」を付した羽根の位置として羽根を回転させたとき、図中「１」を付した羽根の位置以外の羽根の位置ではモーションを検出することができた。また、参照フレームの羽根の位置からＤＣファンを止めたままにして変化させずに、６０秒経過してもモーション誤検出がないことを確認した。つまりそれは６０秒かけて低速に変化する被写体に対して、モーション検出が可能であることを示している。

Ｔ０１ 時刻
Ｔ１ 時刻
Ｔ０２ 時刻
Ｔ２ 時刻
Ｔ０３ 時刻
Ｔ３ 時刻
Ｔ０４ 時刻
Ｔ４ 時刻
Ｔ０５ 時刻
Ｔ５ 時刻
Ｔ０６ 時刻
Ｔ６ 時刻
Ｔ１０ 時刻
Ｔ１１ 時刻
Ｔ１２ 時刻
Ｔ１３ 時刻
Ｔ１４ 時刻
Ｔ１５ 時刻
Ｔ２１ 時刻
Ｔ２４ 時刻
Ｔ２５ 時刻
Ｔ３１ 時刻
Ｔ３２ 時刻
Ｔ３３ 時刻
Ｔ３４ 時刻
Ｔ３５ 時刻
Ｔ４１ 時刻
Ｔ４２ 時刻
Ｔ４３ 時刻
Ｔ４４ 時刻
Ｔ４５ 時刻
Ｔ５１ 時刻
Ｔ５２ 時刻
Ｔ５３ 時刻
Ｔ５４ 時刻
Ｔ５５ 時刻
Ｘ１−Ｘ２ 二点鎖線
Ｘ３−Ｘ４ 二点鎖線
Ｙ１−Ｙ２ 二点鎖線
Ｙ３−Ｙ４ 二点鎖線
ＯＵＴＭ 端子
ＯＵＴＰ 端子
１０ 撮像装置
４０ シリコン基板
５１ Ｓｉトランジスタ
５２ ＯＳトランジスタ
５３ ＯＳトランジスタ
６０ フォトダイオード
６１ アノード
６３ 低抵抗領域
７０ コンタクトプラグ
７１ 配線層
７２ 配線層
７３ 配線層
８０ 絶縁層
９１ａ 回路
９１ｂ 回路
９１ｃ 回路
１００ 画素部
１０１ アナログ処理回路
１０２ Ａ／Ｄ変換回路
１０３ 列ドライバ
１０４ 行ドライバ
１０５ 画素
１１１ 定電流回路
１１２ 電流比較回路
１１３ 制御回路
１１４ 定電流源
２００ カメラ
２１１ 記憶装置
２１２ 表示装置
２１３ 警報装置
２２０ 撮像装置
３０１ トランジスタ
３０２ トランジスタ
３０３ トランジスタ
３０４ トランジスタ
３０５ トランジスタ
３０６ トランジスタ
３０７ 容量素子
３１０ 定電流源
３１１ トランジスタ
３１２ トランジスタ
３１３ トランジスタ
３１５ トランジスタ
４０１ コンパレータ
４０２ コンパレータ
４０３ トランジスタ
４０４ トランジスタ
４０５ トランジスタ
４０６ トランジスタ
４０７ トランジスタ
４０８ トランジスタ
４０９ トランジスタ
４１０ トランジスタ
４１２ トランジスタ
４１３ トランジスタ
４１４ ラッチ回路
５０１ インバータ
５０２ ＮＡＮＤ
５０３ ＮＡＮＤ
５０４ ＮＡＮＤ
５１１ トランジスタ
５１４ トランジスタ
５１７ トランジスタ
６０１ ＮＡＮＤ
６０３ ＮＡＮＤ
６０４ インバータ
６０５ インバータ
６０６ インバータ
６０７ インバータ
６０８ インバータ
６０９ レベルシフタ
６１０ トランジスタ
６１１ トランジスタ
７０１ トランジスタ
７０６ トランジスタ
７０７ トランジスタ
７１２ トランジスタ
８１１ トランジスタ
８１１Ａ トランジスタ
８１１Ｂ トランジスタ
８１１Ｃ トランジスタ
８１２ トランジスタ
８１３ トランジスタ
８１４ トランジスタ
８１５ トランジスタ
８２１ 容量素子
８２２ 容量素子
８２３ フォトダイオード
８２３Ａ フォトダイオード
８２３Ｂ フォトダイオード
８２３Ｃ フォトダイオード
９０１ 筐体
９０２ 筐体
９０３ 表示部
９０４ 表示部
９０５ マイク
９０６ スピーカー
９０７ 操作キー
９０８ スタイラス
９０９ カメラ
９１１ 筐体
９１２ 表示部
９１９ カメラ
９２１ 筐体
９２２ シャッターボタン
９２３ マイク
９２５ レンズ
９２７ 発光部
９３１ 筐体
９３２ 表示部
９３３ リストバンド
９３９ カメラ
９４１ 筐体
９４２ 筐体
９４３ 表示部
９４４ 操作キー
９４５ レンズ
９４６ 接続部
９５１ 筐体
９５２ 表示部
９５４ スピーカー
９５５ ボタン
９５６ 入出力端子
９５７ マイク
９５９ カメラ
１１００ 層
１２００ 層
１３００ 層
１４００ 層
１５００ 絶縁層
１５１０ 遮光層
１５２０ 有機樹脂層
１５３０ａ カラーフィルタ
１５３０ｂ カラーフィルタ
１５３０ｃ カラーフィルタ
１５４０ マイクロレンズアレイ
１５５０ 光学変換層
１６００ 支持基板

Claims (6)

1. 画素と、デジタル回路と、アナログ処理回路と、を有する撮像装置において、
   前記画素は、基準フレームの撮像データと現フレームの撮像データとの差分の情報を含む差分データを出力する機能を有し、
   前記アナログ処理回路は、定電流回路と、電流比較回路と、制御回路と、を有し、
   前記定電流回路は、第１の制御信号に従って、前記差分データに応じた第１の電流を流す機能を有し、
   前記電流比較回路は、前記差分データの変化に従って前記定電流回路に流れる第２の電流を供給する機能を有し、
   前記電流比較回路は、前記第２の電流を前記定電流回路に供給するか否かに従って、判定信号をアクティブな値にする機能を有し、
   前記制御回路は、前記判定信号がアクティブな値になるに従って、前記定電流回路と、前記電流比較回路の機能を停止するよう制御する機能を有し、
   前記デジタル回路は、前記判定信号がアクティブな値になるに従って、動作を行う機能を有する、ことを特徴とする撮像装置。
2. 画素と、デジタル回路と、アナログ処理回路と、を有する撮像装置において、
   前記画素は、基準フレームの撮像データと現フレームの撮像データとの差分の情報を含む差分データを出力する機能を有し、
   前記アナログ処理回路は、定電流回路と、電流比較回路と、制御回路と、を有し、
   前記定電流回路は、第１の制御信号に従って、前記差分データに応じた第１の電流を流す機能を有し、
   前記電流比較回路は、前記差分データの変化に従って流れる第２の電流を前記定電流回路に与える機能を有し、
   前記電流比較回路は、コンパレータと、増幅回路と、トランジスタと、ラッチ回路と、を有し、
   前記コンパレータは、バイアス電圧が与えられることで前記第２の電流の入出力するための出力信号を生成する機能を有し、
   前記増幅回路は、前記出力信号を増幅する機能を有し、
   前記トランジスタは、前記コンパレータと前記増幅回路との間に電気的に接続され、前記トランジスタは、第２の制御信号に従って導通状態が制御される機能を有し、
   前記ラッチ回路は、増幅された前記出力信号をラッチする機能を有し、
   前記ラッチ回路は、判定信号をアクティブな値にする機能を有し、
   前記制御回路は、前記判定信号がアクティブな値になるに従って、前記バイアス電圧の出力の停止と、前記定電流回路で前記第１の電流が流れないように前記第１の制御信号の出力の切り替えと、前記トランジスタを非導通状態とするように前記第２の制御信号の出力の切り替えと、を行う機能を有し、
   前記デジタル回路は、前記判定信号がアクティブな値になるに従って、動作を行う機能を有する、ことを特徴とする撮像装置。
3. 請求項２において、
   前記ラッチ回路は、リセット信号によって初期化されることを特徴とする撮像装置。
4. 請求項２乃至３のいずれか一において、
   前記トランジスタは、酸化物半導体をチャネル形成領域に有することを特徴とする撮像装置。
5. 請求項１乃至４のいずれか一に記載の撮像装置と、
   前記撮像装置に機能的に接続された記憶装置と、
   前記撮像装置に機能的に接続された警報装置と、
   前記撮像装置に機能的に接続された表示装置と、を有することを特徴とする監視装置。
6. 請求項５に記載の監視装置と、操作キーと、を有することを特徴とする電子機器。