KR20160016638A - 촬상 장치, 감시 장치, 및 전자 기기 - Google Patents

촬상 장치, 감시 장치, 및 전자 기기 Download PDF

Info

Publication number
KR20160016638A
KR20160016638A KR1020150106748A KR20150106748A KR20160016638A KR 20160016638 A KR20160016638 A KR 20160016638A KR 1020150106748 A KR1020150106748 A KR 1020150106748A KR 20150106748 A KR20150106748 A KR 20150106748A KR 20160016638 A KR20160016638 A KR 20160016638A
Authority
KR
South Korea
Prior art keywords
circuit
transistor
current
terminal
signal
Prior art date
Application number
KR1020150106748A
Other languages
English (en)
Inventor
다쿠로 오마루
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20160016638A publication Critical patent/KR20160016638A/ko
Priority to KR1020220112726A priority Critical patent/KR20220127215A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H04N5/374—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/10—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths
    • H04N23/11—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths for generating image signals from visible and infrared light wavelengths
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H04N5/225—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/30—Transforming light or analogous information into electric information
    • H04N5/32—Transforming X-rays
    • H04N5/335—
    • H04N5/3745—

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Dram (AREA)
  • Thin Film Transistor (AREA)
  • Studio Devices (AREA)
  • Maintenance And Inspection Apparatuses For Elevators (AREA)
  • Alarm Systems (AREA)
  • Indicating And Signalling Devices For Elevators (AREA)

Abstract

본 발명은 소비 전력을 저감할 수 있는 촬상 장치를 제공하는 것을 과제로 한다.
화소, 디지털 회로, 및 아날로그 처리 회로를 가지는 촬상 장치에 있어서, 화소는 차분 데이터를 출력 가능한 기능을 가지고, 아날로그 처리 회로는 정전류 회로와 전류 비교 회로와 제어 회로를 가지고, 정전류 회로는 제 1 제어 신호에 따라 차분 데이터에 따른 제 1 전류를 흘릴 수 있는 기능을 가지고, 전류 비교 회로는 차분 데이터의 변화에 따라 정전류 회로를 흐르는 제 2 전류를 공급할 수 있는 기능을 가지고, 전류 비교 회로는 제 2 전류를 정전류 회로에 공급할지 여부에 따라 판정 신호를 액티브 값으로 설정하는 기능을 가지고, 제어 회로는 판정 신호가 액티브 값이 됨에 따라 정전류 회로와 전류 비교 회로의 기능을 정지하도록 제어하는 기능을 가지고, 디지털 회로는 판정 신호가 액티브 값이 됨에 따라 동작하는, 촬상 장치이다.

Description

촬상 장치, 감시 장치, 및 전자 기기{IMAGING DEVICE, MONITORING DEVICE, AND ELECTRONIC DEVICE}
본 발명의 일 형태는 촬상 장치, 감시 장치, 및 전자 기기에 관한 것이다.
또한, 본 발명의 일 형태는 상술한 기술 분야에 한정되지 않는다. 본 명세서 등에 개시(開示)된 발명의 기술 분야는 물건, 방법, 또는 제작 방법에 관한 것이다. 또는, 본 발명의 일 형태는 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다. 따라서, 본 명세서에 개시된 본 발명의 일 형태의 기술 분야로서는 더 구체적으로, 예를 들어 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 촬상 장치, 기억 장치, 이들의 구동 방법, 또는 이들의 제작 방법을 들 수 있다.
촬상 장치는 휴대 전화에 표준적으로 탑재되어 보급이 진행되고 있다(예를 들어, 특허문헌 1 참조). 특히 CMOS(complementary metal-oxide-semiconductor) 이미지 센서는 CCD(charge-coupled device) 이미지 센서에 비하여 가격이 싸고 해상도가 높고 소비 전력이 낮은 등의 특징이 있으며, 촬상 장치의 대부분은 CMOS 이미지 센서로 구성되어 있다.
미국 특허 제7046282호
CMOS 이미지 센서를 방범 카메라에 이용하는 경우, 침입자를 발견하였을 때에 경보를 발하는 등의 시스템을 생각할 수 있다. 구체적으로는 CMOS 이미지 센서로 촬상한 감시 구역 내에 침입자가 없는 상태에서의 촬상 화상의 촬상 데이터와 현시점에서의 촬상 화상의 촬상 데이터를 비교하는 화상 처리를 수행하여 차이가 있을 때에 판정 신호를 생성하는 등의 구성을 생각할 수 있다.
상기 화상 처리를 수행하는 경우, 먼저 CMOS 이미지 센서의 각 화소의 데이터를 판독하고 A/D(아날로그/디지털) 변환에 의하여 디지털 데이터로 변환한다. 이어서, 상기 디지털 데이터를 컴퓨터로 옮겨서 컴퓨터 상에서 화상 처리 소프트웨어를 실행한다는 절차이다. 이것은 CMOS 이미지 센서로부터 판독되는 데이터의 A/D 변환, 대량의 디지털 데이터를 컴퓨터로 옮기기 위한 데이터 전송, 컴퓨터 내의 기억 장치로의 상기 디지털 데이터의 저장, 판독, 화상 처리 소프트웨어의 실행 등에 방대한 전력을 소비하면서 상기 판정 신호를 생성한다는 것이다.
촬상 장치 전체의 소비 전력을 더 저감하기 위해서는 디지털 처리에 소비되는 전력을 저감하는 것이 중요하다. 또한, 디지털 처리를 제어하기 위한 아날로그 처리에 소비되는 전력을 저감하는 것이 중요하다.
본 발명의 일 형태는 신규 촬상 장치, 신규 표시 장치, 신규 전자 기기 등을 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 소비 전력의 저감을 실현할 수 있는, 신규 구성을 가지는 촬상 장치 등을 제공하는 것을 과제 중 하나로 한다.
또한, 본 발명의 일 형태의 과제는 상술한 것에 한정되지 않는다. 상술한 과제는 다른 과제의 존재를 방해하는 것은 아니다. 또한, 다른 과제는 이 항목에서 언급되지 않은 과제이며, 이하에 기재된다. 이 항목에서 언급되지 않은 과제는 당업자라면 명세서 또는 도면 등의 기재로부터 도출할 수 있으며, 이들 기재로부터 적절히 추출할 수 있다. 또한, 본 발명의 일 형태는 상술한 과제 및/또는 다른 과제 중 적어도 하나의 과제를 해결한다.
본 발명의 일 형태는 화소, 디지털 회로, 및 아날로그 처리 회로를 가지는 촬상 장치에 있어서, 화소는 차분 데이터를 출력 가능한 기능을 가지고, 아날로그 처리 회로는 정전류 회로와 전류 비교 회로와 제어 회로를 가지고, 정전류 회로는 제 1 제어 신호에 따라 차분 데이터에 따른 제 1 전류를 공급할 수 있는 기능을 가지고, 전류 비교 회로는 차분 데이터의 변화에 따라 정전류 회로를 흐르는 제 2 전류를 공급할 수 있는 기능을 가지고, 전류 비교 회로는 제 2 전류를 정전류 회로에 공급할지 여부에 따라 판정 신호를 액티브 값으로 설정하는 기능을 가지고, 제어 회로는 판정 신호가 액티브 값이 될 때에 정전류 회로와 전류 비교 회로의 기능을 정지하도록 제어하는 기능을 가지고, 디지털 회로는 판정 신호가 액티브 값이 될 때에 동작하는 기능을 가지는, 촬상 장치이다.
본 발명의 일 형태는 화소, 디지털 회로, 및 아날로그 처리 회로를 가지는 촬상 장치에 있어서, 화소는 차분 데이터를 출력 가능한 기능을 가지고, 아날로그 처리 회로는 정전류 회로와 전류 비교 회로와 제어 회로를 가지고, 정전류 회로는 제 1 제어 신호에 따라 차분 데이터에 따른 제 1 전류를 공급할 수 있는 기능을 가지고, 전류 비교 회로는 차분 데이터의 변화에 따라 흐르는 제 2 전류를 정전류 회로에 공급할 수 있는 기능을 가지고, 전류 비교 회로는 콤퍼레이터와 증폭 회로와 트랜지스터와 래치 회로를 가지고, 콤퍼레이터는 바이어스 전압이 인가될 때에 제 2 전류를 입출력하기 위한 출력 신호를 생성하는 기능을 가지고, 증폭 회로는 출력 신호를 증폭하는 기능을 가지고, 트랜지스터는 콤퍼레이터와 증폭 회로 사이에 제공되고, 트랜지스터는 제 2 제어 신호에 따라 도통 상태가 제어되는 기능을 가지고, 래치 회로는 증폭된 출력 신호를 래치하는 기능을 가지고, 래치 회로는 판정 신호를 액티브 값으로 설정하는 기능을 가지고, 제어 회로는 판정 신호가 액티브 값이 될 때에, 바이어스 전압의 출력을 정지; 제 1 전류가 정전류 회로를 흐르지 않도록 제 1 제어 신호의 출력을 전환; 및 트랜지스터가 비도통 상태가 되도록 제 2 제어 신호의 출력을 전환하는 기능을 가지고, 디지털 회로는 판정 신호가 액티브 값이 될 때에 동작하는 기능을 가지는, 촬상 장치이다.
본 발명의 일 형태에 따른 촬상 장치에서 래치 회로는 리셋 신호에 의하여 초기화되는 것이 바람직하다.
본 발명의 일 형태에 따른 촬상 장치에서 트랜지스터는 산화물 반도체를 채널 형성 영역에 가지는 것이 바람직하다.
또한, 이 외의 본 발명의 일 형태에 대해서는 이하에 기재된 실시형태의 설명이나 도면에 기재되어 있다.
본 발명의 일 형태는 신규 촬상 장치, 신규 표시 장치, 신규 전자 기기 등을 제공할 수 있다. 또는, 본 발명의 일 형태는 소비 전력의 저감을 실현할 수 있는, 신규 구성을 가지는 촬상 장치 등을 제공할 수 있다.
또한, 본 발명의 일 형태의 효과는 상술한 것에 한정되지 않는다. 상술한 효과는 다른 효과의 존재를 방해하는 것은 아니다. 또한, 다른 효과는 이 항목에서 언급되지 않은 효과이며, 이하에 기재된다. 이 항목에서 언급되지 않은 효과는 당업자라면 명세서 또는 도면 등의 기재로부터 도출할 수 있으며, 이들 기재로부터 적절히 추출할 수 있다. 또한, 본 발명의 일 형태는 상술한 효과 및/또는 다른 효과 중 적어도 하나의 효과를 가진다. 따라서, 본 발명의 일 형태는 경우에 따라서는 상술한 효과를 가지지 않을 수도 있다.
도 1은 본 발명의 일 형태를 설명하기 위한 블록 다이어그램.
도 2는 본 발명의 일 형태를 설명하기 위한 흐름도.
도 3은 본 발명의 일 형태를 설명하기 위한 블록 다이어그램.
도 4는 본 발명의 일 형태를 설명하기 위한 회로도.
도 5는 본 발명의 일 형태를 설명하기 위한 회로도.
도 6은 본 발명의 일 형태를 설명하기 위한 회로도.
도 7은 본 발명의 일 형태를 설명하기 위한 회로도.
도 8은 본 발명의 일 형태를 설명하기 위한 회로도.
도 9는 본 발명의 일 형태를 설명하기 위한 타이밍 차트.
도 10은 본 발명의 일 형태를 설명하기 위한 타이밍 차트.
도 11은 본 발명의 일 형태를 설명하기 위한 블록 다이어그램.
도 12는 본 발명의 일 형태를 설명하기 위한 회로도.
도 13은 본 발명의 일 형태를 설명하기 위한 회로도 및 타이밍 차트.
도 14는 본 발명의 일 형태를 설명하기 위한 타이밍 차트.
도 15는 본 발명의 일 형태를 설명하기 위한 회로도.
도 16은 본 발명의 일 형태를 설명하기 위한 회로도.
도 17은 본 발명의 일 형태를 설명하기 위한 회로도.
도 18은 본 발명의 일 형태를 설명하기 위한 회로도.
도 19는 본 발명의 일 형태를 설명하기 위한 회로도.
도 20은 본 발명의 일 형태를 설명하기 위한 회로도 및 모식도.
도 21은 본 발명의 일 형태를 설명하기 위한 단면도.
도 22는 본 발명의 일 형태를 설명하기 위한 모식도.
도 23은 본 발명의 일 형태를 설명하기 위한 단면도.
도 24는 촬상 장치의 구성의 일례를 도시한 블록 다이어그램.
도 25는 촬상 장치를 사용한 전자 기기를 도시한 도면.
도 26은 제작한 촬상 장치의 사진 도면.
도 27은 제작한 촬상 장치의 블록 다이어그램 및 동작 상태를 설명하기 위한 도면.
도 28은 제작한 촬상 장치의 회로도 및 타이밍 차트.
도 29는 제작한 촬상 장치의 회로도.
도 30은 제작한 촬상 장치의 동작을 설명하기 위한 타이밍 차트.
도 31은 제작한 촬상 장치에 의한 촬상 사진을 나타낸 도면.
도 32는 제작한 촬상 장치에 의한 촬상 사진과 동작 시의 신호의 파형을 나타낸 도면.
이하에서 실시형태에 대하여 도면을 참조하여 설명한다. 다만, 실시형태는 많은 다른 형태로 실시될 수 있으며 취지 및 그 범위에서 벗어남이 없이 그 형태 및 상세한 사항을 다양하게 변경할 수 있다는 것은 당업자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 이하의 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
또한, 도면에 있어서 크기, 층의 두께, 또는 영역은, 명료화를 위하여 과장되어 있을 수 있다. 따라서, 반드시 그 스케일에 한정되는 것은 아니다. 또한 도면은 이상적인 예를 모식적으로 도시한 것이므로 도면에서의 형상 또는 값 등에 한정되지 않는다. 예를 들어, 노이즈로 인한 신호, 전압, 또는 전류의 변동, 또는 타이밍의 어긋남으로 인한 신호, 전압, 또는 전류의 변동 등을 포함할 수 있다.
또한 본 명세서 등에서 트랜지스터란, 게이트와 드레인과 소스를 포함하는 적어도 3개의 단자를 가지는 소자이다. 그리고, 드레인(드레인 단자, 드레인 영역, 또는 드레인 전극)과 소스(소스 단자, 소스 영역, 또는 소스 전극) 사이에 채널 영역을 가지고, 드레인과 채널 영역과 소스를 통하여 전류를 흘릴 수 있는 것이다.
여기서, 소스와 드레인은, 트랜지스터의 구조 또는 동작 조건 등에 따라 바뀌기 때문에 어느 쪽이 소스 또는 드레인인지를 한정하기 곤란하다. 그러므로, 소스로서 기능하는 부분 및 드레인으로서 기능하는 부분을 소스 또는 드레인이라고 하지 않고, 소스와 드레인 중 한쪽을 제 1 전극이라고 표기하고, 소스와 드레인 중 다른 쪽을 제 2 전극이라고 표기하는 경우가 있다.
또한 본 명세서에서 사용하는 '제 1', '제 2', '제 3'이라는 서수는 구성 요소의 혼동을 피하기 위한 것에 불과하고 수적으로 한정하는 것이 아님을 부기한다.
또한 본 명세서에서 A와 B가 접속되어 있다는 것은, A와 B가 직접 접속되어 있는 경우뿐만 아니라 전기적으로 접속되어 있는 경우를 포함한다. 여기서, A와 B가 전기적으로 접속되어 있다는 것은, A와 B 사이에 어떠한 전기적 작용을 가지는 대상물이 존재하며 A와 B 사이에서의 전기 신호의 수수(授受)가 가능한 상태를 말한다.
또한, 예를 들어 트랜지스터의 소스(또는 제 1 단자 등)가 Z1을 통하여(또는 통하지 않고) X와 전기적으로 접속되고 트랜지스터의 드레인(또는 제 2 단자 등)이 Z2를 통하여(또는 통하지 않고) Y와 전기적으로 접속되어 있는 경우나, 트랜지스터의 소스(또는 제 1 단자 등)가 Z1의 일부와 직접 접속되고 Z1의 다른 일부가 X와 직접 접속되고 트랜지스터의 드레인(또는 제 2 단자 등)이 Z2의 일부와 직접 접속되고 Z2의 다른 일부가 Y와 직접 접속되어 있는 경우에는 이하와 같이 표현할 수 있다.
예를 들어, 'X, Y, 트랜지스터의 소스(또는 제 1 단자 등), 및 트랜지스터의 드레인(또는 제 2 단자 등)은 서로 전기적으로 접속되어 있고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), 및 Y의 순서로 전기적으로 접속되어 있다'라고 표현할 수 있다. 또는, '트랜지스터의 소스(또는 제 1 단자 등)는 X와 전기적으로 접속되어 있고, 트랜지스터의 드레인(또는 제 2 단자 등)은 Y와 전기적으로 접속되어 있고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), 및 Y는 이 순서로 전기적으로 접속되어 있다'라고 표현할 수 있다. 또는, 'X는 트랜지스터의 소스(또는 제 1 단자 등) 및 트랜지스터의 드레인(또는 제 2 단자 등)을 통하여 Y와 전기적으로 접속되어 있고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), 및 Y는 이 접속 순서로 제공되어 있다'라고 표현할 수 있다. 상술한 예와 같은 표현 방법으로 회로 구성에서의 접속 순서를 규정함으로써, 트랜지스터의 소스(또는 제 1 단자 등)와 트랜지스터의 드레인(또는 제 2 단자 등)을 구별하여 기술적 범위를 결정할 수 있다.
또는 다른 표현 방법으로서, 예를 들어 '트랜지스터의 소스(또는 제 1 단자 등)는 적어도 제 1 접속 경로로 X와 전기적으로 접속되어 있고, 상기 제 1 접속 경로는 제 2 접속 경로를 가지지 않고, 상기 제 2 접속 경로는 트랜지스터를 경유하는 트랜지스터의 소스(또는 제 1 단자 등)와 트랜지스터의 드레인(또는 제 2 단자 등) 사이의 경로이고, 상기 제 1 접속 경로는 Z1을 경유하는 경로이고, 트랜지스터의 드레인(또는 제 2 단자 등)은 적어도 제 3 접속 경로로 Y와 전기적으로 접속되어 있고, 상기 제 3 접속 경로는 상기 제 2 접속 경로를 가지지 않고, 상기 제 3 접속 경로는 Z2를 경유하는 경로이다'라고 표현할 수 있다. 또는, '트랜지스터의 소스(또는 제 1 단자 등)는 적어도 제 1 접속 경로로 Z1을 통하여 X와 전기적으로 접속되어 있고, 상기 제 1 접속 경로는 제 2 접속 경로를 가지지 않고, 상기 제 2 접속 경로는 트랜지스터를 경유하는 접속 경로를 가지고, 트랜지스터의 드레인(또는 제 2 단자 등)은 적어도 제 3 접속 경로로 Z2를 통하여 Y와 전기적으로 접속되어 있고, 상기 제 3 접속 경로는 상기 제 2 접속 경로를 가지지 않는다'라고 표현할 수 있다. 또는, '트랜지스터의 소스(또는 제 1 단자 등)는 적어도 제 1 전기적 경로로 Z1을 통하여 X와 전기적으로 접속되어 있고, 상기 제 1 전기적 경로는 제 2 전기적 경로를 가지지 않고, 상기 제 2 전기적 경로는 트랜지스터의 소스(또는 제 1 단자 등)로부터 트랜지스터의 드레인(또는 제 2 단자 등)으로의 전기적 경로이고, 트랜지스터의 드레인(또는 제 2 단자 등)은 적어도 제 3 전기적 경로로 Z2를 통하여 Y와 전기적으로 접속되어 있고, 상기 제 3 전기적 경로는 제 4 전기적 경로를 가지지 않고, 상기 제 4 전기적 경로는 트랜지스터의 드레인(또는 제 2 단자 등)으로부터 트랜지스터의 소스(또는 제 1 단자 등)로의 전기적 경로이다'라고 표현할 수 있다. 상술한 예와 같은 표현 방법으로 회로 구성에서의 접속 경로를 규정함으로써, 트랜지스터의 소스(또는 제 1 단자 등)와 트랜지스터의 드레인(또는 제 2 단자 등)을 구별하여 기술적 범위를 결정할 수 있다.
다만, 이들 표현 방법은 일례에 불과하고 이들에 한정되지 않는다. 여기서 X, Y, Z1, 및 Z2는 대상물(예를 들어 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)이다.
또한 본 명세서에 있어서 '위에', '아래에' 등 배치를 나타내는 어구는 도면을 참조하여 구성 요소들의 위치 관계를 설명하기 위하여 편의상 사용한 것이다. 또한, 구성 요소들의 위치 관계는, 각 구성 요소를 묘사하는 방향에 따라 적절히 변화한다. 따라서, 명세서에서 사용한 어구에 한정되지 않고 상황에 따라 적절히 바꿔 말할 수 있다.
또한, 도면 중 블록 다이어그램에서의 각 회로 블록의 배치는 설명을 위하여 위치 관계를 특정한 것에 불과하고, 상이한 회로 블록이 서로 다른 기능을 가지도록 도시되더라도, 실제의 회로 블록에서는 같은 회로 블록 내에서 다른 기능들이 실현되도록 제공될 수도 있다. 또한, 도면에서의 각 회로 블록의 기능은 설명을 위하여 특정한 것에 불과하고, 하나의 회로 블록으로서 도시되더라도 실제의 회로 블록에서는 그 하나의 회로 블록에 의한 처리가, 복수의 회로 블록에 의하여 수행되는 경우도 있다.
본 명세서에 있어서 '평행'이란, 2개의 직선이 -10° 이상 10° 이하의 각도로 배치된 상태를 말한다. 따라서, -5° 이상 5° 이하의 경우도 그 범주에 포함된다. 또한, '수직'이란, 2개의 직선이 80° 이상 100° 이하의 각도로 배치된 상태를 말한다. 따라서, 85° 이상 95° 이하의 경우도 그 범주에 포함된다.
또한, 본 명세서에 있어서 삼방정 또는 능면체정(rhombohedral crystal system)은 육방정계에 포함된다.
또한, '막'이라는 용어와 '층'이라는 용어는 경우 또는 상황에 따라 서로 바꿀 수 있다. 예를 들어, '도전층'이라는 용어를 '도전막'이라는 용어로 바꿀 수 있는 경우가 있다. 또는 예를 들어 '절연막'이라는 용어를 '절연층'이라는 용어로 바꿀 수 있는 경우가 있다.
(실시형태 1)
본 발명의 일 형태에 따른 촬상 장치의 구성에 대하여 도 1을 참조하여 설명한다.
본 명세서 등에서 촬상 장치란, 촬상 기능을 가지는 장치 전반을 가리킨다. 또는, 촬상 기능을 가지는 회로, 또는 상기 회로를 포함하는 시스템 전체를 촬상 장치라고 한다.
도 1은 본 발명의 일 형태에 따른 촬상 장치의 구성을 도시한 블록 다이어그램이다.
도 1에서 촬상 장치(10)는 화소부(100), 아날로그 처리 회로(101), A/D 변환 회로(102), 열 드라이버(103), 및 행 드라이버(104)를 가진다. 화소부(100)는 화소(105)를 가진다. 아날로그 처리 회로(101)는 정전류 회로(111), 전류 비교 회로(112), 및 제어 회로(113)를 가진다. 정전류 회로(111)는 각 열의 화소(105)에 대응하여 정전류원(114)을 가진다.
촬상 장치(10)는 제 1 모드와 제 2 모드로 동작한다.
제 1 모드에서는 행 드라이버(104)에 의하여 각 행의 화소(105)가 순차적으로 선택되고 선택된 각 행의 화소(105)가 기준 프레임의 촬상 데이터와 현재의 프레임의 촬상 데이터의 차분 정보를 포함하는 데이터(차분 데이터)를 출력한다. 또한, 제 1 모드는 아날로그 동작(analog operation) 모드를 말하는 경우가 있다.
제 2 모드에서는 행 드라이버(104)에 의하여 각 행의 화소(105)가 순차적으로 선택되고 선택된 각 행의 화소(105)가 촬상 데이터를 출력한다. 또한, 제 2 모드는 디지털 동작(digital operation) 모드를 말하는 경우가 있다.
화소(105)는 촬상 소자와 적어도 하나의 트랜지스터를 가진다. 화소(105)는 촬상에 의하여 촬상 데이터를 취득하는 기능을 가진다. 또한, 화소(105)는 기준 프레임의 촬상 데이터와 현재의 프레임의 촬상 데이터의 차분 데이터를 유지하는 기능을 가진다. 촬상 데이터를 취득하는 기능, 차분 데이터를 유지하는 기능을 가지는 화소(105)의 구체적인 회로 구성, 및 동작에 대해서는 후술한다.
또한, 화소(105)가 가지는 트랜지스터를 제 1 트랜지스터라고 하는 경우가 있다. 제 1 트랜지스터로서는 오프 전류가 낮은 트랜지스터를 사용하는 것이 바람직하다. 트랜지스터의 오프 전류를 낮게 함으로써 차분 데이터의 유지에 우수한 특성을 가지는 화소를 구현할 수 있다. 또한, 촬상 소자로서는 예를 들어 포토다이오드와 같이 광기전력 효과를 이용한 광전 변환 소자나, 셀레늄계 반도체 등의 광도전 효과를 이용한 광전 변환 소자를 사용할 수 있다.
아날로그 처리 회로(101)는 각 화소(105)로부터 출력되는 아날로그 데이터인 촬상 데이터에 대하여 아날로그 데이터 처리를 수행하는 회로이다. 더 구체적으로는 각 화소(105)로부터 출력되는 차분 데이터를 아날로그 데이터인 전류값으로서 처리한다. 아날로그 처리 회로(101)는 차분 데이터의 변화를 검출하여 기준 프레임의 촬상 데이터와 현재의 프레임의 촬상 데이터의 차분을 검출한다. 차분 데이터의 변화를 검출한 경우에는 판정 신호 AOUT를 액티브 값으로 설정하고 차분 데이터의 변화가 검출되지 않는 경우에는 판정 신호 AOUT를 비(非)액티브 값으로 설정한다.
정전류 회로(111)가 가지는 정전류원(114)은 제어 신호 SET에 따라 정전류를 흘린다. 기준이 되는 차분 데이터에 따라 흐르는 전류를 제 1 전류로 한다면, 정전류원(114)을 흐르는 전류는 제 1 전류와 동일하게 되도록 미리 설정된다. 정전류 회로(111)에서는 차분 데이터의 변화에 따라 차분 데이터에 따라 흐르는 전류가 변화되기 때문에 제 1 전류와 차이가 생긴다. 이 차이를 없애도록 단자(OUTP) 및 단자(OUTM)를 통하여 정전류 회로(111)와 전류 비교 회로(112) 사이에 제 2 전류를 공급한다. 예를 들어, 단자(OUTP)를 흐르는 제 2 전류는 차분 데이터가 음으로 변화된 경우에 화소(105)를 흐르는 전류와 제 1 전류의 차이를 없애기 위하여 흐르는 전류이고, 단자(OUTM)를 흐르는 제 2 전류는 차분 데이터가 양으로 변화된 경우에, 화소(105)를 흐르는 전류와 제 1 전류의 차이를 없애기 위하여 흐르는 전류이다. 정전류 회로(111)의 구체적인 회로 구성 및 동작에 대해서는 후술한다.
전류 비교 회로(112)는 차분 데이터의 변화에 따라 단자(OUTP) 및 단자(OUTM)에 제 2 전류를 흘릴 수 있는 기능을 가진다. 전류 비교 회로(112)는 일례로서 콤퍼레이터, 증폭 회로, 트랜지스터, 및 래치 회로를 가진다. 콤퍼레이터는 참조 전압 및 바이어스 전압 BIAS가 입력되어 단자(OUTP) 및 단자(OUTM)에 제 2 전류를 공급할 수 있다. 예를 들어, 콤퍼레이터는 단자(OUTP) 및 단자(OUTM)에서의 전위의 변화에 따라 출력 신호가 변화된다. 이 변화를 이용하여 단자(OUTP) 및 단자(OUTM)에 제 2 전류를 공급할 수 있다. 증폭 회로는 콤퍼레이터의 출력 신호의 변화를 증폭하여 래치 회로에 공급한다. 래치 회로는 콤퍼레이터의 출력 신호의 변화, 즉 제 2 전류가 단자(OUTP) 및 단자(OUTM)를 흐름에 따라 변화되는 신호를 래치함으로써, 차분 데이터의 변화의 검출을 나타내는 판정 신호 AOUT를 액티브 값으로 설정한다. 판정 신호 AOUT를 비액티브 값으로 설정하는 경우에는 래치 회로에 리셋 신호를 공급하는 구성으로 하면 좋다. 콤퍼레이터와 증폭 회로 사이에는 트랜지스터를 제공하여 전기적인 접속을 제어한다. 트랜지스터의 도통 상태 또는 비도통 상태는 제어 신호 ENB, 제어 신호 ENBB를 제어하여 전환한다. 전류 비교 회로(112)의 구체적인 회로 구성 및 동작에 대해서는 후술한다.
제어 회로(113)는 판정 신호 AOUT가 액티브 값이 됨에 따라 전류 비교 회로(112)에 대한 바이어스 전압 BIAS의 출력의 정지와, 제어 신호 ENB, 제어 신호 ENBB를 제어하여 콤퍼레이터와 증폭 회로를 비도통 상태로 하는 전환과, 제어 신호 SET를 제어하여 제 1 전류가 정전류 회로(111)를 흐르지 않도록 하는 전환을 수행하는 기능을 가진다. 제어 회로(113)의 구체적인 회로 구성 및 동작에 대해서는 후술한다.
A/D 변환 회로(102)는 판정 신호 AOUT가 액티브 값이 됨에 따라 제 1 모드에서 제 2 모드로 전환할 수 있다. 제 1 모드에서 A/D 변환 회로(102)는 A/D 변환 등 방대한 전력을 소비하는 디지털 처리를 수행하지 않아도 되기 때문에 소비 전력을 저감할 수 있다. 제 2 모드에서 A/D 변환 회로(102)는 각 화소(105)로부터 출력되는 촬상 데이터를 A/D 변환에 의하여 디지털 데이터로 변환하고, 열 드라이버(103)는 각 열의 디지털 데이터를 데이터 DOUT로서 외부로 출력한다. 또한, A/D 변환 회로(102)는 디지털 처리를 수행하는 회로이고, 디지털 회로라고 하는 경우가 있다.
열 드라이버(103)와 행 드라이버(104)에는 다양한 회로, 예를 들어 디코더나 시프트 레지스터 등이 사용된다.
상술한 구성의 아날로그 처리 회로(101)를 가지는 촬상 장치(10)에서는 판정 신호 AOUT가 액티브 값이 됨에 따라 제어 회로(113)에 의하여 정전류 회로(111) 및 전류 비교 회로(112)를 흐르는 전류를 정지할 수 있다. 또한, 촬상 장치(10)에서는 판정 신호 AOUT가 액티브 값이 됨에 따라 제 1 모드에서 제 2 모드로 전환할 수 있다. 제 1 모드에서는 A/D 변환 등 방대한 전력을 소비하는 디지털 처리를 수행하지 않고 판정 신호 AOUT를 생성하기 위한 최저한의 아날로그 처리만 하면 되기 때문에 소비 전력을 저감할 수 있다. 제 2 모드에서는 아날로그 처리 회로(101)를 흐르는 전류를 낮게 할 수 있기 때문에 소비 전력을 저감할 수 있다.
또한, 판정 신호 AOUT를 액티브 값으로 설정한다는 것은 판정 신호 AOUT에 따라 동작하는 회로가 액티브 하이(active-high)의 회로인 경우에는 'H' 신호를 출력하는 것을 말한다. 반대로 판정 신호 AOUT를 비액티브 값으로 설정한다는 것은 액티브 하이의 회로인 경우에는 'L' 신호를 출력하는 것을 말한다. 또는, 판정 신호 AOUT를 비액티브 값으로 설정한다는 것은 액티브 로(active-low)의 회로인 경우에는 'H' 신호를 출력하는 것을 말한다. 판정 신호 AOUT에 따라 동작하는 회로가 액티브 로 회로인 경우에는 출력되는 신호의 레벨('H'와 'L')을 바꿔 생각하면 좋다. 본 명세서에서는 판정 신호 AOUT에 따라 동작이 제어되는 A/D 변환 회로(102)가 액티브 하이의 회로인 경우를 설명한다. 따라서, A/D 변환 회로(102)는 액티브 값인 'H' 신호에 따라 동작하고 비액티브 값인 'L' 신호에 따라 동작하지 않는다.
다음에, 도 1에 도시된 촬상 장치(10)의 동작에 대하여 도 2에 나타낸 흐름도를 사용하여 설명한다. 또한, 도 2에서는 제 1 모드로 전환한 상태를 초기 상태로 하여 설명한다.
먼저, 아날로그 처리 회로(101)를 초기화한다(단계 S01). 구체적으로는 전류 비교 회로(112)가 가지는 래치 회로를 리셋하여 제어 신호 ENB, 제어 신호 ENBB, 바이어스 전압 BIAS, 제어 신호 SET를 초기화한다. 이 초기화에 의하여 정전류 회로(111)를 제 1 전류가 흐르고 차분 데이터의 변화에 따라 전류 비교 회로(112)로부터 제 2 전류가 흐르는 상태가 된다.
다음에, 아날로그 동작을 수행한다(단계 S02). 아날로그 동작은 구체적으로는, 차분 데이터의 변화를 검출하는 동작을 한다. 이 아날로그 동작은 연속적으로 수행할 필요는 없고 필요에 따라 정기적으로 수행하는 구성으로 하면 좋다. 그리고, 차분 데이터의 변화를 검출하여 판정 신호 AOUT가 출력될지 여부를 판단한다(단계 S03). 판정 신호 AOUT가 출력되지 않으면 단계 S02를 계속하고 출력되면 단계 S04로 진행한다.
다음에, 아날로그 동작을 정지한다(단계 S04). 구체적으로는 판정 신호 AOUT가 액티브 값이 됨에 따라 제어 신호 ENB, 제어 신호 ENBB, 바이어스 전압 BIAS, 제어 신호 SET를 전환하여 정전류 회로(111) 및 전류 비교 회로(112)를 흐르는 전류를 정지한다.
단계 S05 이후는 제 2 모드로 전환한다. 단계 S03에서 판정 신호 AOUT가 액티브 값이 됨으로써 디지털 동작을 수행한다(단계 S05). 구체적으로는 화소(105)에서 얻어지는 촬상 데이터를 디지털 데이터로 변환하고 열 드라이버(103)에 의하여 각 열의 디지털 데이터를 데이터 DOUT로서 외부로 출력한다. 그리고 아날로그 동작을 재개(再開)할지 여부를 판단한다(단계 S06). 재개할 경우에는 단계 S01로 되돌아간다. 또한, 단계 S06에서는 미리 설정한 특정의 조건을 만족시키는 경우에 아날로그 동작을 재개할지 여부를 판단하면 좋다. 예를 들어, 특정의 조건으로서는 디지털 동작을 시작하고 나서 일정한 기간이 경과한 경우 등의 조건을 설정하면 좋다.
상술한 구성의 촬상 장치(10)에서는 판정 신호 AOUT가 액티브 값이 됨에 따라 제어 회로(113)에 의하여 정전류 회로(111) 및 전류 비교 회로(112)를 흐르는 전류를 정지할 수 있다. 그리고, 판정 신호 AOUT가 액티브 값이 됨에 따라 제 1 모드에서 제 2 모드로 전환한다. 제 1 모드에서는 A/D 변환 등 방대한 전력을 소비하는 디지털 처리를 수행하지 않고 판정 신호 AOUT를 생성하기 위한 최저한의 아날로그 처리만 하면 되기 때문에 소비 전력을 저감할 수 있다. 제 2 모드에서는 아날로그 처리 회로(101)를 흐르는 전류를 낮게 할 수 있기 때문에 소비 전력을 저감할 수 있다.
본 실시형태는 다른 실시형태에 기재된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 2)
본 실시형태에서는 상술한 실시형태 1에서 설명한 아날로그 처리 회로를 구성하는 정전류 회로, 전류 비교 회로, 및 제어 회로의 구체적인 구성예에 대하여 설명한다. 또한, 본 실시형태에서는 실제로 설계한 구성에 기초하여 각 구성을 설명한다. 그러므로, 행 방향, 열 방향으로 제공되는 화소의 수, 배선의 수, 클럭 신호 등의 주파수 등, 동작의 설명에 사용하는 구체적인 숫자는 일례에 불과하다.
<아날로그 처리 회로의 블록 다이어그램>
도 3은 아날로그 처리 회로(101), 및 아날로그 처리 회로(101)에 전기적으로 접속되는 화소부(100)의 화소(105)를 도시한 블록 다이어그램이다. 일례로서, 화소(105)가 240열(일부 생략)로 제공되는 경우를 도시하였다.
정전류 회로(111)에는 정전류원(114)이 열마다 제공된다. 제 2 전류는 단자(OUTP) 및 단자(OUTM)를 통하여 정전류원(114)과 전류 비교 회로(112) 사이를 흐른다. 제어 신호 SET는 제어 회로(113)로부터 출력된다. 그리고, 정전류를 흘리기 위한 전위 AVPO, 정전류를 설정하기 위한 신호 ASETC, 제 2 전류를 흘리기 위한 신호 ASW를 아날로그 처리 회로(101)의 외부로부터 공급받는다.
전류 비교 회로(112)는 정전류원(114)과 전류 비교 회로(112) 사이의 단자(OUTP) 및 단자(OUTM)에 제 2 전류를 공급한다. 제어 신호 ENB, 제어 신호 ENBB, 바이어스 전압 BIAS는 제어 회로(113)로부터 출력된다. 전류 비교 회로(112)는 판정 신호 AOUT를 출력한다. 그리고, 콤퍼레이터용의 전원 전압 AVDD2/AVSS2, 증폭 회로용의 전원 전압 DVDD2/DVSS2, 참조 전압 VREFP, 참조 전압 VREFM(<VREFP), 리셋용의 신호 ARES를 아날로그 처리 회로(101)의 외부로부터 공급받는다.
제어 회로(113)에는 전류 비교 회로(112)로부터 판정 신호 AOUT가 입력된다. 또한, 제어 회로(113)는 제어 신호 SET, 제어 신호 ENB, 제어 신호 ENBB, 바이어스 전압 BIAS를 출력한다. 그리고, 논리 회로용의 전원 전압 DVDD2/DVSS2, 바이어스 전압 생성용의 전위 VBIAS2, 전위 AVSS2, 아날로그 동작의 정지를 제어하는 신호 AFBSET, 정전류 회로(111)를 제어하는 신호 ASET, 전류 비교 회로(112)를 제어하는 신호 AENC를 아날로그 처리 회로(101)의 외부로부터 공급받는다.
<정전류 회로의 회로 구성예>
도 4는 정전류 회로(111)의 회로 구성예를 설명하기 위한 도면이다. 화소(105)에 대응하는 정전류원(114)은 트랜지스터(301~306), 및 용량 소자(307)를 가진다. 또한, 일례로서 트랜지스터(301~306)가 n채널형 트랜지스터인 경우를 설명한다.
트랜지스터(301)의 게이트에는 제어 신호 SET가 공급된다. 트랜지스터(302)의 게이트에는 신호 ASW가 공급된다. 트랜지스터(303)의 게이트에는 신호 ASETC가 공급된다. 또한, 정전류 회로(111)를 구성하는 기타 소자의 접속에 대해서는 도 4를 참조하면 좋다.
정전류 회로(111)의 동작의 일례에 대하여 설명한다.
기준이 되는 전류값을 설정하기 위한 동작에 대하여 설명한다. 제어 신호 SET를 'H'로, 신호 ASW를 'L'로, 신호 ASETC를 'H'로 한다. 이 때 임의의 행(예를 들어 1행째)에서 각 열의 정전류원(114)을 흐르는 전류의 전류값은 전류를 흘린 시점에서의 화소(105)의 차분 데이터에 따른 전류값이 된다. 이 전류값을 기준 전류값이라고 하는 경우도 있다.
트랜지스터(301)를 통하여 흐르는 전류의 전류값은 트랜지스터(304)를 통하여 흐르는 전류의 전류값과 같다. 각 열의 정전류원(114)의 용량 소자(307)에 충전되는 전위는 기준 전류값을 흘리는 데 필요한 게이트 전압에 상당하는 전위로 설정된다.
차분 데이터가 변화되지 않는 경우의 동작에 대하여 설명한다. 제어 신호 SET를 'H'로, 신호 ASW를 'H'로, 신호 ASETC를 'L'로 한다. 이 때 임의의 행에서의 각 화소의 차분 데이터에 상당하는 전류가 트랜지스터(301)를 통하여 흐른다. 여기서 임의의 행에서의 각 화소의 차분 데이터가 변화되지 않는 경우, 트랜지스터(304)를 통하여 흐르는 전류의 전류값은 기준 전류값과 같다. 그러므로, 트랜지스터(305) 및 트랜지스터(306)를 통하여 단자(OUTP) 및 단자(OUTM)로부터의 제 2 전류가 흐르지 않는다.
차분 데이터가 변화되는 경우의 동작에 대하여 설명한다. 제어 신호 SET를 'H'로, 신호 ASW를 'H'로, 신호 ASETC를 'L'로 한다. 이 때 임의의 행에서의 각 화소의 차분 데이터에 상당하는 전류가 트랜지스터(301)를 통하여 흐른다. 여기서 임의의 행에서의 각 화소의 차분 데이터가 변화되는 경우, 트랜지스터(304)를 통하여 흐르는 전류의 전류값은 기준 전류값과 다르다. 그러므로, 트랜지스터(305) 및 트랜지스터(306)를 통하여 단자(OUTP) 및 단자(OUTM)로부터의 제 2 전류가 흘러, 트랜지스터(304)를 흐르는 전류값이 기준 전류값과 같게 된다.
정전류원(114)의 동작을 정지하는 경우에 대하여 설명한다. 제어 신호 SET를 'L'로, 신호 ASW를 'L'로, 신호 ASETC를 'L'로 한다. 이 때 트랜지스터(301) 및 트랜지스터(304)를 통하여 전류가 흐르지 않도록 함으로써 정전류원으로서의 기능을 정지할 수 있다.
정전류원(114)의 동작을 재개하는 경우에 대하여 설명한다. 기준이 되는 전류값을 설정하기 위한 동작을 다시 수행하여도 좋다. 또는, 용량 소자(307)가 기준 전류값을 흘리는 데 필요한 게이트 전압에 상당하는 전위를 유지하고 있는 경우에는 제어 신호 SET를 'H'로, 신호 ASW를 'H'로, 신호 ASETC를 'L'로 하여 차분 데이터의 변화를 검출하여도 좋다.
<전류 비교 회로의 회로 구성예>
도 5는 전류 비교 회로(112)의 회로 구성예를 설명하기 위한 도면이다. 전류 비교 회로(112)는 콤퍼레이터(401 및 402), 트랜지스터(403~413), 및 래치 회로(414)를 가진다. 또한, 일례로서 트랜지스터(403~408)가 p채널형 트랜지스터, 트랜지스터(409~413)가 n채널형 트랜지스터인 경우를 설명한다.
콤퍼레이터(401, 402)에는 바이어스 전압 BIAS가 공급된다. 콤퍼레이터(401)에는 참조 전압 VREFM과 단자(OUTM)의 전위가 공급된다. 콤퍼레이터(402)에는 참조 전압 VREFP와 단자(OUTP)의 전위가 공급된다. 트랜지스터(403)의 게이트에는 콤퍼레이터(401)의 출력 신호가 공급된다. 콤퍼레이터(401)의 출력 신호는 트랜지스터(404)를 통하여 트랜지스터(406)의 게이트에 공급된다. 트랜지스터(409)의 게이트에는 콤퍼레이터(402)의 출력 신호가 공급된다. 콤퍼레이터(402)의 출력 신호는 트랜지스터(410)를 통하여 트랜지스터(413)의 게이트에 공급된다. 트랜지스터(413)를 흐르는 전류는 트랜지스터(408)를 흐른다. 트랜지스터(407)와 트랜지스터(408)는 전류 미러 회로를 형성한다. 트랜지스터(407) 및 트랜지스터(408)에 전류가 흐름으로써 래치 회로(414)에 전위 DVDD2가 공급되어 판정 신호 AOUT가 액티브 값이 된다. 래치 회로(414)는 리셋 신호 ARES에 의하여 리셋된다. 또한, 전류 비교 회로(112)를 구성하는 기타 소자의 접속에 대해서는 도 5를 참조하면 좋다.
전류 비교 회로(112)의 동작의 일례에 대하여 설명한다.
차분 데이터가 변화될 때에 정전류원(114)을 흐르는 전류를 보상하기 위하여 단자(OUTM) 또는 단자(OUTP)를 통하여 제 2 전류가 흐르는 경우의 동작에 대하여 설명한다. 또한, 전류 비교 회로(112)가 동작하는 기간에는 바이어스 전압 BIAS가 공급되고, 제어 신호 ENB가 'H'이고 제어 신호 ENBB가 'L'이다. 따라서, 트랜지스터(404, 410)가 도통 상태, 트랜지스터(405, 411, 412)가 비도통 상태이다.
먼저, 화소가 유지하는 차분 데이터가 유한(음)이고 단자(OUTM)를 제 2 전류가 흐르는 경우에 대하여 설명한다.
차분 데이터가 제로일 때 정전류원(114)을 흐르는 전류값을 I0로 하면, 차분 데이터가 유한(음)인 경우에는 화소를 통하여 흐르는 전류의 전류값은 (I0-ΔI1)이 된다. 이 전류값 -ΔI1을 보상하기 위하여 전류 비교 회로(112)에서는 콤퍼레이터(401)와 트랜지스터(403)의 동작에 의하여 전류값 ΔI1의 전류가 흐르게 된다. 여기서 트랜지스터(403)를 통하여 정전류원(114)에 공급되는 전류값이 ΔI1보다 작은(큰) 경우에는 콤퍼레이터(401)의 +단자의 전위가 낮아지고(높아지고), 콤퍼레이터(401)의 출력은 저하(상승)된다. 즉, 트랜지스터(403)의 게이트 전압이 저하(상승)되어 더 큰(작은) 전류 ΔI1을 공급할 수 있게 된다.
또한, 트랜지스터(403)의 게이트의 전위와 같은 전위가 트랜지스터(404)를 통하여 트랜지스터(406)에 공급되기 때문에 트랜지스터(403)에 대한 트랜지스터(406)의 W/L비(n1)배한 전류 n1·ΔI1이 트랜지스터(406)를 흐른다. 트랜지스터(406)와 트랜지스터(412)로 구성되는 증폭 회로에 의하여 래치 회로(414)에 래치 펄스가 공급되어 래치 회로(414)가 출력하는 판정 신호 AOUT가 'H'가 된다.
다음에, 화소가 유지하는 차분 데이터가 유한(양)이고 단자(OUTP)를 제 2 전류가 흐르는 경우에 대하여 설명한다.
차분 데이터가 제로일 때 정전류원(114)을 흐르는 전류값을 I0로 하면, 차분 데이터가 유한(양)인 경우에는 화소를 통하여 흐르는 전류의 전류값은 (I0+ΔI2)가 된다. 이 전류값 +ΔI2를 감소시키기 위하여 전류 비교 회로(112)에서는 콤퍼레이터(402)와 트랜지스터(409)의 동작에 의하여 전류값 ΔI2의 전류가 흐르게 된다. 여기서 트랜지스터(409)를 통하여 정전류원(114)에 공급되는 전류값이 ΔI2보다 작은(큰) 경우에는 콤퍼레이터(402)의 +단자의 전위가 높아지고(낮아지고), 콤퍼레이터(402)의 출력은 상승(저하)된다. 즉, 트랜지스터(409)의 게이트 전압이 상승(저하)되어 더 큰(작은) 전류 ΔI2를 공급할 수 있게 된다.
또한, 트랜지스터(409)의 게이트의 전위와 같은 전위가 트랜지스터(410)를 통하여 트랜지스터(413)에 공급되기 때문에 트랜지스터(409)에 대한 트랜지스터(413)의 W/L비(n2)배한 전류 n2·ΔI2가 트랜지스터(413)를 흐른다. 트랜지스터(413)를 흐르는 전류가 트랜지스터(408)에도 흐르고, 트랜지스터(408)에 대한 트랜지스터(407)의 W/L비(n3)배한 전류 n3·n2·ΔI2가 트랜지스터(407)를 흐른다. 트랜지스터(407)와 트랜지스터(412)로 구성되는 증폭 회로에 의하여 래치 회로(414)에 래치 펄스가 공급되어 래치 회로(414)가 출력하는 판정 신호 AOUT가 'H'가 된다.
또한, 각 행의 화소에서 열마다 차분 데이터가 다르더라도 상술한 콤퍼레이터(401, 402)의 동작에 의하여 래치 회로(414)에 래치 펄스가 공급되어 래치 회로(414)가 출력하는 판정 신호 AOUT가 'H'가 된다.
전류 비교 회로(112)의 동작을 정지하는 경우에 대하여 설명한다. 바이어스 전압 BIAS의 공급을 정지하여 제어 신호 ENB를 'L'로, 제어 신호 ENBB를 'H'로 한다. 이 때 트랜지스터(404, 410)를 통하여 전류가 흐르지 않도록 하고, 또한 트랜지스터(406, 412, 413)의 게이트의 전위를 전류가 흐르지 않는 전위로 설정함으로써 전류 비교 회로(112)의 기능을 정지할 수 있다.
전류 비교 회로(112)의 동작을 재개하는 경우에 대하여 설명한다. 바이어스 전압 BIAS의 공급을 재개하여 제어 신호 ENB를 'H'로, 제어 신호 ENBB를 'L'로 한다. 이에 따라, 트랜지스터(404, 410)가 도통 상태, 트랜지스터(405, 411, 412)가 비도통 상태가 된다.
또한, 래치 회로(414)의 구체적인 회로 구성의 일례에 대해서는 도 6의 (A)에 도시된 회로 구성을 적용하면 좋다. 도 6의 (A)에 도시된 래치 회로는 인버터(501) 및 NAND(502~504)를 가진다.
또한, 콤퍼레이터(401, 402)의 구체적인 회로 구성의 일례에 대해서는 도 6의 (B)에 도시된 회로 구성을 적용하면 좋다. 도 6의 (B)에 도시된 콤퍼레이터는 트랜지스터(511~517)를 가진다. 또한, 일례로서 트랜지스터(511~513)는 p채널형 트랜지스터, 트랜지스터(514~517)는 n채널형 트랜지스터이다. 또한, INP는 +단자, INM은 -단자를 나타낸다.
<제어 회로의 회로 구성예>
도 7은 제어 회로(113)의 회로 구성을 설명하기 위한 도면이다. 제어 회로(113)는 NAND(601~603), 인버터(604~608), 레벨 시프터(609), 및 트랜지스터(610, 611)를 가진다. 또한, 일례로서 트랜지스터(610)가 p채널형 트랜지스터, 트랜지스터(611)가 n채널형 트랜지스터인 경우를 설명한다.
NAND(601)에는 판정 신호 AOUT 및 신호 AFBSET가 공급된다. 레벨 시프터(609)에는 인버터(604)를 통하여 NAND(601)의 출력이 반전된 신호가 공급된다. 트랜지스터(610, 611)는 게이트에 레벨 시프터(609)가 출력하는 신호가 공급되고, 도통 상태의 선택에 따라 바이어스 전압 BIAS를 공급한다. NAND(602)에는 인버터(604, 605)를 통하여 NAND(601)가 출력하는 신호, 및 신호 ASET가 공급되고, 또한 NAND(602)는 인버터(606)를 통하여 신호 SET를 출력한다. NAND(603)에는 인버터(607)를 통하여 반전된 신호 AENC의 반전 신호, 및 NAND(601)가 출력하는 신호가 공급된다. NAND(603)가 출력하는 신호는 제어 신호 ENBB가 되고, 인버터(608)를 통하여 제어 신호 ENB가 된다. 또한, 제어 회로(113)를 구성하는 기타 소자의 접속에 대해서는 도 7을 참조하면 좋다.
또한, 레벨 시프터(609)의 구체적인 회로 구성의 일례에 대해서는 도 8에 도시된 회로 구성을 적용하면 좋다. 도 8에 도시된 레벨 시프터(609)는 트랜지스터(701~712)를 가진다. 또한, 일례로서 트랜지스터(701~706)는 p채널형 트랜지스터, 트랜지스터(707~712)는 n채널형 트랜지스터이다. 또한, IN은 입력 단자, INB는 반전 단자를 나타낸다.
제어 회로(113)의 동작의 일례에 대하여 설명한다.
먼저, 정전류원(114)에서 기준이 되는 전류값을 설정하기 위한 동작에 대하여 설명한다. 이 때의 각 신호의 동작에 대한 타이밍 차트를 도 9에 나타내었다. 도 9에 나타낸 제어 회로(113)의 동작은 리셋 기간 TRES와 설정 기간 TCONF로 나누어 설명한다.
도 9에 나타낸 타이밍 차트에는 행 드라이버에 공급되는, 클럭 신호 RCK1, 반전 클럭 신호 RCKB1, 펄스 폭 제어 신호 RPWC1[1], 펄스 폭 제어 신호 RPWC1[2], 및 스타트 펄스 RSP1과, 1행째의 출력 신호 ROUTS1, 행의 선택 순서 Row Line, 마지막 행(여기서는 160행째)의 출력 신호 ROUTE1을 나타내었다. 또한, 도 9에 나타낸 타이밍 차트에는 신호 ASET, 신호 ASW, 신호 AENC, 신호 ASETC, 신호 ARES, 판정 신호 AOUT, 및 기준 클럭 CCK를 나타내었다.
아날로그 처리 회로(101)의 초기화를 위한 리셋 기간 TRES에서의 동작에 대하여 설명한다. 리셋 기간 TRES에서는 신호 ARES를 'H'로 한다. 이 외에, 신호 ASET는 'L'로, 신호 ASW는 'L'로, 신호 AENC는 'H'로, 신호 ASETC는 'L'로 한다. 이 리셋 기간 TRES에서의 동작에 의하여 그 전의 기간에서의 상태에 상관없이 판정 신호 AOUT는 'L'이 된다.
다음에, 정전류원(114)에서 기준이 되는 전류값을 설정하기 위한 설정 기간 TCONF에서의 동작에 대하여 설명한다. 설정 기간 TCONF에서는 신호 ASET는 'H'로, 신호 ASW는 'L'로, 신호 AENC는 'H'로, 신호 ASETC는 'H'로, 신호 ARES는 'L'로 한다. 이 설정 기간 TCONF에서의 동작에 의하여 차분 데이터의 변화에 따라 판정 신호 AOUT가 'L'에서 'H'로 전환할 수 있다.
다음에, 판정 신호 AOUT의 변화에 따라 차분 데이터의 변화를 검출할 때의 동작에 대하여 설명한다. 이 때의 각 신호의 동작에 대한 타이밍 차트를 도 10에 나타내었다. 도 10에 나타낸 제어 회로(113)의 동작은 리셋 기간 TRES와 측정 기간 TMES로 나누어 설명한다. 또한, 리셋 기간 TRES에서의 동작과 타이밍 차트에 나타낸 각 신호에 대해서는 도 9와 마찬가지이므로 설명을 생략한다.
판정 신호 AOUT의 변화에 따라 차분 데이터의 변화를 검출하는, 측정 기간 TMES에서의 동작에 대하여 설명한다. 측정 기간 TMES에서는 하나의 수평 선택 기간이 기준 클럭 CCK의 65파장분의 길이인 경우, 신호 ASET는 40파장 동안 'L'로 하고 20파장 동안 'H'로 하고 5파장 동안 'L'로 한다. 신호 ASW는 신호 ASET가 'H'인 기간 내에 기준 클럭 CCK의 15파장분 동안만 'H'로 하고, 나머지 기간에는 'L'로 한다. 신호 AENC는 신호 ASW가 'H'인 기간 내에 기준 클럭 CCK의 5파장분 동안만 'L'로 하고, 나머지 기간에는 'H'로 한다. 신호 ASETC는 'L'로, 신호 ARES는 'L'로 한다. 이 측정 기간 TMES에서의 동작에 의하여 차분 데이터의 변화에 따라 판정 신호 AOUT를 'L'에서 'H'로 전환할 수 있다.
도 10에 나타낸 바와 같이 측정 기간 TMES에서는 신호 ASET, 신호 ASW, 및 신호 AENC를 화소의 수평 주사 기간 중 일정한 기간만 액티브 값이 되도록 동작시킨다. 이 구성으로 함으로써 수평 주사 기간에 차분 데이터를 검출하면서 정기적으로 소비 전력을 저감할 수 있다.
상술한 바와 같이 아날로그 처리 회로를 구성하는 정전류 회로, 전류 비교 회로, 및 제어 회로에 의하여 실시형태 1에서 설명한 촬상 장치(10)는, 판정 신호 AOUT가 액티브 값이 됨에 따른 제어 회로(113)에 의한 제어로 정전류 회로(111) 및 전류 비교 회로(112)를 흐르는 전류를 정지할 수 있다. 그러므로, 아날로그 처리 회로(101)를 흐르는 전류를 낮게 할 수 있기 때문에 소비 전력을 저감할 수 있다.
본 실시형태는 다른 실시형태에 기재된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 3)
본 실시형태에서는 상술한 실시형태 2에서의 아날로그 처리 회로의 일례와는 다른 구성예에 대하여 설명한다. 또한, 실시형태 2와 중복되는 개소에 대해서는 설명을 생략한다.
도 11은 도 3과 마찬가지로 도시한 아날로그 처리 회로(101), 및 아날로그 처리 회로(101)에 전기적으로 접속되는 화소부(100)의 화소(105)의 블록 다이어그램이다. 또한, 도 12에는 도 4와는 다른 회로 구성의 정전류원(310)을 가지는 정전류 회로(111)를 도시하였다.
도 11은 신호 ASETC 대신에 전위 AVREF를 공급한다는 점에서 도 3과 다르다. 또한, 도 12는 트랜지스터(303, 304) 및 용량 소자(307) 대신에 전위 AVREF가 게이트에 공급되는 트랜지스터(313)가 제공된다는 점에서 도 4와 다르다.
도 11에 도시된 정전류 회로(111)에는 정전류를 설정하기 위한 신호 ASETC 대신에 전위 AVREF를 공급함으로써 도 12에 도시된 바와 같이 기준이 되는 전류값을 설정하는 데 필요한 트랜지스터 및 용량 소자를 생략할 수 있다.
도 12에 도시된 회로 구성에 대하여 설명한다. 화소(105)에 대응하는 정전류원(310)은 트랜지스터(311~315)를 가진다. 또한, 일례로서 트랜지스터(311~315)가 n채널형 트랜지스터인 경우를 설명한다.
트랜지스터(311)의 게이트에는 제어 신호 SET가 공급된다. 트랜지스터(312)의 게이트에는 신호 ASW가 공급된다. 트랜지스터(313)의 게이트에는 전위 AVREF가 공급된다. 또한, 정전류원(310)을 구성하는 기타 소자의 접속에 대해서는 도 12를 참조하면 좋다.
정전류원(310)을 가지는 도 12에 도시된 정전류 회로(111)의 동작의 일례에 대하여 설명한다.
기준이 되는 전류값을 설정하기 위한 동작에 대하여 설명한다. 제어 신호 SET를 'H'로, 신호 ASW를 'L'로, 전위 AVREF를 소정의 전위로 한다. 이 때 임의의 행(예를 들어 1행째)에서 각 열의 정전류원(310)을 흐르는 전류의 전류값은 전위 AVREF에 따른 전류값이 된다.
트랜지스터(311)를 통하여 흐르는 전류의 전류값은 트랜지스터(313)를 통하여 흐르는 전류의 전류값과 같다. 각 열의 정전류원(310)의 트랜지스터(313)에 공급되는 전위 AVREF는 기준 전류값을 흘리는 데 필요한 게이트 전압에 상당하는 전위로 설정된다. 전위 AVREF는 정전류 회로(111)와 전류 비교 회로(112) 사이에서 전류가 흐르지 않는 전위로 설정되는 것이 바람직하다.
이 외의 동작에 대해서는 도 4에서의 설명과 마찬가지이므로 설명을 생략한다.
상술한 바와 같이 아날로그 처리 회로를 구성하는 정전류 회로를, 기준이 되는 전류를 흘리기 위한 전위를 내부에 유지하는 구성으로 하는 것이 아니라 외부로부터 공급받는 구성으로 한다. 이로써 정전류 회로가 가지는 정전류원의 회로 구성을 작게 할 수 있다.
본 실시형태는 다른 실시형태에 기재된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 4)
본 실시형태에서는 상술한 실시형태 1에서 설명한 촬상 장치(10)가 가지는, 차분 데이터를 유지할 수 있는 화소(105)의 구체적인 구성예에 대하여 설명한다.
화소(105)의 회로 구성예와 동작의 일례에 대하여 도 13 및 도 14를 사용하여 설명한다.
도 13의 (A)에 도시된 화소(105)는 트랜지스터(811~815), 용량 소자(821, 822), 및 포토다이오드(823)를 가진다. 또한, 화소(105)는 전원선(VPD), 전원선(VPR), 전원선(VC), 전원선(VFR), 및 전원선(VO)으로부터 전위가 공급되고, 신호선(TX), 신호선(PR), 신호선(FR), 및 신호선(SEL)으로부터 제어 신호가 공급되고, 신호선(OUT)에 화소(105)의 촬상 데이터가 출력된다. 또한, 노드(FD1)에 촬상 데이터에 대응하는 전하가 축적된다. 여기서, 용량 소자(821)의 용량값은 용량 소자(822)의 용량값과 트랜지스터(814)의 게이트 용량의 용량값의 합보다 큰 구성이 바람직하다.
트랜지스터(811)는 게이트가 신호선(TX)에, 소스 및 드레인 중 한쪽이 포토다이오드(823)의 한쪽 단자에, 소스 및 드레인 중 다른 쪽이 트랜지스터(812)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다. 트랜지스터(812)는 게이트가 신호선(PR)에, 소스 및 드레인 중 다른 쪽이 전원선(VPR)에 전기적으로 접속된다. 트랜지스터(813)는 게이트가 신호선(FR)에, 소스 및 드레인 중 한쪽이 용량 소자(822)의 한쪽 전극에, 소스 및 드레인 중 다른 쪽이 전원선(VFR)에 전기적으로 접속된다. 트랜지스터(814)는 게이트가 용량 소자(822)의 한쪽 전극에, 소스 및 드레인 중 한쪽이 전원선(VO)에, 소스 및 드레인 중 다른 쪽이 트랜지스터(815)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다. 트랜지스터(815)는 게이트가 신호선(SEL)에, 소스 및 드레인 중 다른 쪽이 신호선(OUT)에 전기적으로 접속된다. 용량 소자(821)는 한쪽 전극이 트랜지스터(811)의 소스 및 드레인 중 다른 쪽과 트랜지스터(812)의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 다른 쪽 전극이 용량 소자(822)의 한쪽 전극과 트랜지스터(813)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다. 용량 소자(822)의 다른 쪽 전극은 전원선(VC)에 전기적으로 접속된다. 포토다이오드(823)의 다른 쪽 단자는 전원선(VPD)에 전기적으로 접속된다.
화소(105)의 동작에 대하여 도 13의 (B) 및 도 14를 사용하여 설명한다. 여기서, 예를 들어 전원선(VPD)은 저전위, 전원선(VPR)은 고전위, 전원선(VC)은 저전위, 전원선(VFR)은 고전위, 전원선(VO)은 고전위로 한다.
우선, 화소(105)에서 촬상 데이터를 취득하는 제 2 모드에서의 동작에 대하여 도 13의 (B)를 참조하여 설명한다.
시각 T1~시각 T2에, 신호선(PR)을 'H'로, 신호선(FR)을 'H'로, 신호선(TX)을 'H'로 한다. 이 때, 노드(FD1)의 전위는 전원선(VFR)의 전위(V1로 함)로 설정되고, 노드(FD2)의 전위는 전원선(VPR)의 전위(V2로 함)로 설정된다. 시각 T2~시각 T3에 신호선(PR)을 'L'로, 신호선(FR)을 'L'로, 신호선(TX)을 'H'로 한다. 이 때, 포토다이오드(823)에 조사되는 광에 따라, 노드(FD2)의 전위는 저하된다. 여기서, 노드(FD2)의 전압 강하분을 ΔV2로 하면, 노드(FD2)의 전위는 V2-ΔV2가 된다. 또한, 용량 소자(821)(용량값 C1)와, 용량 소자(822)(용량값 C2)와 트랜지스터(814)의 게이트 용량(용량값 Cg)의 합성 용량의 용량 결합에 의하여 노드(FD1)의 전위도 저하된다. 여기서, 노드(FD1)의 전압 강하분을 ΔV1로 하면, ΔV1=ΔV2·C1/(C1+C2+Cg)=ΔV2·k1(0<k1<1)이며, 노드(FD1)의 전위는 V1-ΔV1이 된다. 또한, 포토다이오드(823)에 조사되는 광이 강할수록 노드(FD2)의 전위는 저하된다. 또한, 노드(FD1)의 전위도 저하된다. 시각 T4~시각 T5에 신호선(SEL)을 'H'로 한다. 이 때, 노드(FD1)의 전위에 따라, 신호선(OUT)에 촬상 데이터에 대응하는 신호가 출력된다. 또한, 노드(FD1)의 전위가 낮을수록 신호선(OUT)의 전위가 낮아진다. 즉, 포토다이오드(823)에 조사되는 광이 강할수록 신호선(OUT)의 전위가 낮아진다. 시각 T6~시각 T10에 대해서도 시각 T1~시각 T5와 같은 설명을 할 수 있다.
다음에, 제 1 모드에서의 동작에 대하여 도 14를 참조하여 설명한다.
시각 T01~시각 T06은 기준 프레임의 촬상 데이터를 취득하는 기간에 상당한다. 시각 T01~시각 T02에, 신호선(PR)을 'H'로, 신호선(FR)을 'H'로, 신호선(TX)을 'H'로 한다. 이 때, 노드(FD1)의 전위는 전원선(VFR)의 전위(V1)로 설정되고, 노드(FD2)의 전위는 전원선(VPR)의 전위(V2)로 설정된다. 시각 T02~시각 T03에 신호선(PR)을 'L'로, 신호선(FR)을 'H'로, 신호선(TX)을 'H'로 한다. 이 때, 포토다이오드(823)에 조사되는 광에 따라, 노드(FD2)의 전위는 저하된다. 여기서, 노드(FD2)의 전압 강하분을 ΔV2로 하면, 노드(FD2)의 전위는 V2-ΔV2가 된다. 또한, 포토다이오드(823)에 조사되는 광이 강할수록, 노드(FD2)의 전위는 저하된다. 또한, 노드(FD1)의 전위는 변화되지 않는다. 또한, 시각 T02~T03에 신호선(SEL)을 'H'로 한다. 이 때 노드(FD1)의 전위(V1)에 따라 신호선(OUT)에 촬상 데이터에 대응하는 신호가 출력된다. 신호선(OUT)을 흐르는 전류값은 아날로그 처리 회로의 정전류원을 흐르는 기준 전류값이 된다. 시각 T03~T04에 신호선(PR)을 'L'로, 신호선(FR)을 'L'로, 신호선(TX)을 'H'로 한다. 또한, 시각 T02~T03의 길이와 시각 T03~T04의 길이는 T로 같은 것으로 한다. 이 때, 포토다이오드(823)에 조사되는 광에 따라, 노드(FD2)의 전위는 저하되어 V2-2·ΔV2가 된다. 또한, 용량 소자(821)와, 용량 소자(822)와, 트랜지스터(814)의 게이트 용량의 용량 결합에 의하여 노드(FD1)의 전위도 저하된다. 여기서, 노드(FD1)의 전위 저하를 ΔV1로 하면, ΔV1=ΔV2·k1이며, 노드(FD1)의 전위는 V1-ΔV1이 된다. 또한, 포토다이오드(823)에 조사되는 광이 강할수록 노드(FD2)의 전위는 저하된다. 또한, 노드(FD1)의 전위도 저하된다. 또한, 여기서는 시각 T02~T03의 길이와 시각 T03~T04의 길이는 T로 같은 것으로 하였지만, 시각 T02~T03과 T03~T04에서의 노드(FD2)의 전압 강하분이 같게 되도록 설정하는 것이 본질이다. 따라서, 상기 조건을 만족시키도록 시각 T02~시각 T03과 시각 T03~시각 T04의 길이를 적절히 설정하는 구성이 바람직하다. 시각 T05~시각 T06에 신호선(SEL)을 'H'로 한다. 이 때, 노드(FD1)의 전위에 따라 신호선(OUT)에 촬상 데이터에 대응하는 신호가 출력된다. 또한, 시각 T05~T06에는 촬상 데이터에 대응하는 신호가 아날로그 처리 회로를 흐르지 않도록 신호 ASET을 'L'로 한다. 또한, 노드(FD1)의 전위가 낮을수록 신호선(OUT)의 전위가 낮아진다. 즉, 포토다이오드(823)에 조사되는 광이 강할수록 신호선(OUT)의 전위가 낮아진다.
시각 T11~시각 T15는 현재의 프레임의 촬상 데이터를 취득함으로써 차분 데이터를 취득하는 기간에 상당한다. 특히 기준 프레임의 촬상 데이터와 현재의 프레임의 촬상 데이터의 차분이 제로인 경우에 상당한다. 시각 T11~시각 T12에 신호선(PR)을 'H'로, 신호선(FR)을 'L'로, 신호선(TX)을 'H'로 한다. 이 때, 노드(FD2)의 전위는 전원선(VPR)의 전위(V2)로 설정된다. 즉, 시각 T02~시각 T04에서의 전압 강하분(2·ΔV2) 전위가 상승된다. 한편, 용량 소자(821)와, 용량 소자(822)와, 트랜지스터(814)의 게이트 용량의 용량 결합에 의하여 노드(FD1)의 전위도 상승되지만, 상승분(2·ΔV1)은 시각 T03~시각 T04에서의 전압 강하분의 2배에 상당한다. 즉, 전원선(VFR)의 전위(V1)에 시각 T03~시각 T04에서의 전압 강하분(ΔV1)을 더한 전위(V1+ΔV1)가 된다. 시각 T12~시각 T13에, 신호선(PR)을 'L'로, 신호선(FR)을 'L'로, 신호선(TX)을 'H'로 한다. 이 때, 포토다이오드(823)에 조사되는 광에 따라, 노드(FD2)의 전위는 저하되고, 용량 소자(821)와, 용량 소자(822)와, 트랜지스터(814)의 게이트 용량의 용량 결합에 의하여 노드(FD1)의 전위도 저하된다. 또한, 포토다이오드(823)에 조사되는 광이 강할수록 노드(FD2)의 전위는 저하된다. 또한, 노드(FD1)의 전위도 저하된다.
여기서, 시각 T12~시각 T13의 길이를 T로 하고, 시각 T02~시각 T04와 같은 강도의 광이 포토다이오드(823)에 조사되는 것으로 하면, 노드(FD2)의 전압 강하분은 시각 T03~시각 T04에서의 전압 강하분 ΔV2와 같다. 또한, 노드(FD1)의 전압 강하분도 시각 T03~시각 T04에서의 전압 강하분 ΔV1과 같다. 따라서, 노드(FD1)의 전위는 V1이 된다. 이것은 기준 프레임의 촬상 데이터와 현재의 프레임의 촬상 데이터의 차분이 제로라는 것이다. 또한, 노드(FD1)의 전위는 화소(105)에서 유지되는 차분 데이터에 상당한다.
시각 T14~시각 T15에 신호선(SEL)을 'H'로 한다. 이 때, 노드(FD1)의 전위에 따라, 신호선(OUT)에 촬상 데이터에 대응하는 신호가 출력된다. 또한, 상기 신호의 전위는 기준 프레임의 촬상 데이터와 현재의 프레임의 촬상 데이터의 차분이 제로인 경우의 전위가 된다. 또한, 신호선(OUT)으로부터 출력되는 신호의 전위는 노드(FD1)에 유지되는 차분 데이터에 상당하는 전위이다.
시각 T21~시각 T25는 현재의 프레임의 촬상 데이터를 취득하여 차분 데이터를 취득하는 기간에 상당한다. 특히 시각 T11~시각 T15와 마찬가지로 기준 프레임의 촬상 데이터와 현재의 프레임의 촬상 데이터의 차분이 제로인 경우에 상당한다.
시각 T31~시각 T35는 현재의 프레임의 촬상 데이터를 취득하여 차분 데이터를 취득하는 기간에 상당한다. 특히 기준 프레임의 촬상 데이터와 현재의 프레임의 촬상 데이터의 차분이 유한(음)인 경우에 상당한다. 시각 T31~시각 T32에 신호선(PR)을 'H'로, 신호선(FR)을 'L'로, 신호선(TX)을 'H'로 한다. 이 때, 노드(FD2)의 전위는 전원선(VPR)의 전위(V2)로 설정된다. 즉, 시각 T12~시각 T13에서의 전압 강하분(ΔV2) 전위가 상승된다. 한편, 용량 소자(821)와, 용량 소자(822)와, 트랜지스터(814)의 게이트 용량의 용량 결합에 의하여 노드(FD1)의 전위도 상승되지만, 전위 상승분(ΔV1)은 시각 T12~시각 T13에서의 전압 강하분에 상당한다. 즉, 전원선(VFR)의 전위(V1)에 시각 T03~시각 T04에서의 전압 강하분(ΔV1)을 더한 전위(V1+ΔV1)가 된다. 시각 T32~시각 T33에, 신호선(PR)을 'L'로, 신호선(FR)을 'L'로, 신호선(TX)을 'H'로 한다. 이 때, 포토다이오드(823)에 조사되는 광에 따라, 노드(FD2)의 전위는 저하되고, 용량 소자(821)와, 용량 소자(822)와, 트랜지스터(814)의 게이트 용량의 용량 결합에 의하여 노드(FD1)의 전위도 저하된다. 또한, 포토다이오드(823)에 조사되는 광은 시각 T12~시각 T13에 조사된 광보다 강하다. 여기서, 시각 T32~시각 T33의 길이를 T로 하면, 노드(FD2)의 전압 강하분(ΔV2')은 시각 T12~시각 T13에서의 전압 강하분(ΔV2)보다 크다(ΔV2'>ΔV2). 또한, 노드(FD1)의 전압 강하분(ΔV1'=ΔV2'·k1)도 시각 T12~시각 T13에서의 전압 강하분(ΔV1)보다 크다(ΔV1'>ΔV1). 따라서, 노드(FD1)의 전위(V1+ΔV1-ΔV1')는 전원선(VFR)의 전위(V1)보다 낮다. 이것은 기준 프레임의 촬상 데이터와 현재의 프레임의 촬상 데이터의 차분이 유한(음)이라는 것이다.
시각 T34~시각 T35에 신호선(SEL)을 'H'로 한다. 이 때, 노드(FD1)의 전위에 따라, 신호선(OUT)에 촬상 데이터에 대응하는 신호가 출력된다. 또한, 상기 신호의 전위는 시각 T24~시각 T25에서의 상기 신호의 전위보다 낮고, 기준 프레임의 촬상 데이터와 현재의 프레임의 촬상 데이터의 차분이 유한(음)인 경우의 전위가 된다.
시각 T41~시각 T45는 현재의 프레임의 촬상 데이터를 취득하여 차분 데이터를 취득하는 기간에 상당한다. 특히 기준 프레임의 촬상 데이터와 현재의 프레임의 촬상 데이터의 차분이 다시 제로가 된 경우에 상당한다. 시각 T41~시각 T42에 신호선(PR)을 'H'로, 신호선(FR)을 'L'로, 신호선(TX)을 'H'로 한다. 이 때, 노드(FD2)의 전위는 전원선(VPR)의 전위(V2)로 설정된다. 즉, 시각 T32~시각 T33에서의 전압 강하분(ΔV2') 전위가 상승된다. 한편, 용량 소자(821)와, 용량 소자(822)와, 트랜지스터(814)의 게이트 용량의 용량 결합에 의하여 노드(FD1)의 전위도 상승되지만, 전위 상승분(ΔV1')은 시각 T32~시각 T33에서의 전압 강하분에 상당한다. 즉, 전원선(VFR)의 전위(V1)에 시각 T03~시각 T04에서의 전압 강하분(ΔV1)을 더한 전위(V1+ΔV1)가 된다. 시각 T42~시각 T43에, 신호선(PR)을 'L'로, 신호선(FR)을 'L'로, 신호선(TX)을 'H'로 한다. 이 때, 포토다이오드(823)에 조사되는 광에 따라, 노드(FD2)의 전위는 저하되고, 용량 소자(821)와, 용량 소자(822)와, 트랜지스터(814)의 게이트 용량의 용량 결합에 의하여 노드(FD1)의 전위도 저하된다. 또한, 포토다이오드(823)에 조사되는 광이 강할수록 노드(FD2)의 전위는 저하된다. 또한, 노드(FD1)의 전위도 저하된다. 여기서, 시각 T42~시각 T43의 길이를 T로 하고, 시각 T02~시각 T04와 같은 강도의 광이 포토다이오드(823)에 조사되는 것으로 하면, 노드(FD2)의 전압 강하분은 시각 T03~시각 T04에서의 전압 강하분(ΔV2)과 같다. 또한, 노드(FD1)의 전압 강하분도 시각 T03~시각 T04에서의 전압 강하분(ΔV1)과 같다. 따라서, 노드(FD1)의 전위는 V1이 된다. 이것은 기준 프레임의 촬상 데이터와 현재의 프레임의 촬상 데이터의 차분이 제로라는 것이다. 시각 T44~시각 T45에 신호선(SEL)을 'H'로 한다. 이 때, 노드(FD1)의 전위에 따라, 신호선(OUT)에 촬상 데이터에 대응하는 신호가 출력된다. 또한, 상기 신호의 전위는 기준 프레임의 촬상 데이터와 현재의 프레임의 촬상 데이터의 차분이 제로인 경우의 전위가 된다.
시각 T51~시각 T55는 현재의 프레임의 촬상 데이터를 취득하여 차분 데이터를 취득하는 기간에 상당한다. 특히 기준 프레임의 촬상 데이터와 현재의 프레임의 촬상 데이터의 차분이 유한(양)인 경우에 상당한다. 시각 T51~시각 T52에 신호선(PR)을 'H'로, 신호선(FR)을 'L'로, 신호선(TX)을 'H'로 한다. 이 때, 노드(FD2)의 전위는 전원선(VPR)의 전위(V2)로 설정된다. 즉, 시각 T42~시각 T43에서의 전압 강하분(ΔV2) 전위가 상승된다. 한편, 용량 소자(821)와, 용량 소자(822)와, 트랜지스터(814)의 게이트 용량의 용량 결합에 의하여 노드(FD1)의 전위도 상승되지만, 상승분(ΔV1)은 시각 T42~시각 T43에서의 전압 강하분에 상당한다. 즉, 전원선(VFR)의 전위(V1)에 시각 T03~시각 T04에서의 전압 강하분(ΔV1)을 더한 전위(V1+ΔV1)가 된다.
시각 T52~시각 T53에, 신호선(PR)을 'L'로, 신호선(FR)을 'L'로, 신호선(TX)을 'H'로 한다. 이 때, 포토다이오드(823)에 조사되는 광에 따라, 노드(FD2)의 전위는 저하되고, 용량 소자(821)와, 용량 소자(822)와, 트랜지스터(814)의 게이트 용량의 용량 결합에 의하여 노드(FD1)의 전위도 저하된다. 또한, 포토다이오드(823)에 조사되는 광은 시각 T12~시각 T13에 조사된 광보다 약하다.
여기서, 시각 T52~시각 T53의 길이를 T로 하면, 노드(FD2)의 전압 강하분(ΔV2'')은 시각 T12~시각 T13에서의 전압 강하분(ΔV2)보다 작다(ΔV2''<ΔV2). 또한, 노드(FD1)의 전압 강하분(ΔV1''=ΔV2''·k1)도 시각 T12~시각 T13에서의 전압 강하분(ΔV1)보다 작다(ΔV1''<ΔV1). 따라서, 노드(FD1)의 전위(V1+ΔV1-ΔV1'')는 전원선(VFR)의 전위(V1)보다 높다. 이것은 기준 프레임의 촬상 데이터와 현재의 프레임의 촬상 데이터의 차분이 유한(양)이라는 것이다.
시각 T54~시각 T55에 신호선(SEL)을 'H'로 한다. 이 때, 노드(FD1)의 전위에 따라, 신호선(OUT)에 촬상 데이터에 대응하는 신호가 출력된다. 또한, 상기 신호의 전위는 시각 T24~시각 T25에서의 상기 신호의 전위보다 높고, 기준 프레임의 촬상 데이터와 현재의 프레임의 촬상 데이터의 차분이 유한(양)인 경우의 전위가 된다.
또한, 본 실시형태에서는 시각 T05~시각 T06에 기준 프레임의 촬상 데이터를 출력하는 경우에 대하여 설명하였지만, 기준 프레임의 촬상 데이터와 현재의 프레임의 촬상 데이터의 차분 데이터를 취득할 수 있으면 되는 경우, 즉 기준 프레임의 촬상 데이터를 출력할 필요가 없는 경우에는 시각 T03~시각 T06의 동작을 생략할 수 있다. 시각 T03~시각 T06의 동작을 생략한 경우의 동작은 다음과 같다. 즉, 시각 T11~시각 T12에, 신호선(PR)을 'H'로, 신호선(FR)을 'L'로, 신호선(TX)을 'H'로 하였을 때, 노드(FD2)의 전위는 시각 T03에서의 전위 V2-ΔV2로부터 전위 V2로 변화된다. 또한, 노드(FD1)의 전위는 시각 T03에서의 전위 V1로부터 전위 V1+ΔV1로 상승된다. 또한, 시각 T12 이후의 동작은 상기와 마찬가지로 설명할 수 있다.
상술한 바와 같은 구성으로 함으로써 화소(105)는 촬상에 의한 촬상 데이터의 취득, 및 기준 프레임의 촬상 데이터와 현재의 프레임의 촬상 데이터의 차분 데이터의 유지 및 출력을 할 수 있다.
또한, 도 13의 (A)에 도시된 트랜지스터(811) 및 포토다이오드(823)는 복수로 제공되어도 좋다. 예를 들어, 도 15의 (A)에 도시된 화소(105)와 같이 포토다이오드(823A) 및 포토다이오드(823B)를 제공하고, 트랜지스터(811A)의 게이트에 신호선(TXA)을 접속하고, 트랜지스터(811B)의 게이트에 신호선(TXB)을 접속하여도 좋다. 또는, 예를 들어, 도 15의 (B)에 도시된 화소(105)와 같이 포토다이오드(823A)~포토다이오드(823C)를 제공하고, 트랜지스터(811A)의 게이트에 신호선(TXA)을 접속하고, 트랜지스터(811B)의 게이트에 신호선(TXB)을 접속하고, 트랜지스터(811C)의 게이트에 신호선(TXC)을 접속하여도 좋다.
또한, 도 15의 (A) 및 (B)와 같이 복수의 포토다이오드를 배치하는 경우, 포토다이오드의 수광면의 크기를 다르게 하여도 좋다. 이 경우, 도 16의 (A)에 도시된 화소(105)와 같이 트랜지스터(811A) 및 트랜지스터(811B)와 대응하도록 다른 크기의 수광면을 가지는 포토다이오드(823A)와 포토다이오드(823B)를 제공하는 구성으로 하면 좋다. 또한, 포토다이오드(823A)는 전원선(VPD_A)에 접속되고, 포토다이오드(823B)는 전원선(VPD_B)에 접속된다. 전원선(VPD_A)과 전원선(VPD_B)의 전위는 같아도 좋고 달라도 좋다. 또는, 도 16의 (B)에 도시된 화소(105)와 같이 하나의 트랜지스터(811)에 다른 크기의 수광면을 가지는 포토다이오드(823A)와 포토다이오드(823B)를 제공하는 구성으로 하여도 좋다. 도 16의 (A) 또는 (B)에 도시된 구성으로 함으로써 분광 감도가 다른 포토다이오드를 제공하여 명암이 다른 장소에서의 촬상을 동시에 수행할 수 있다. 또한, 포토다이오드들의 분광 감도를 다르게 하는 수단으로서는 포토다이오드의 수광면의 크기를 다르게 하는 방법을 채용하여도 좋고, 다른 종류의 반도체 재료를 수광면에 사용하는 방법을 채용하여도 좋다.
또한, 도 13의 (A)에서는 트랜지스터(814)를 흐르는 전류가 전원선(VO)으로부터 신호선(OUT)으로의 방향으로 흐르는 것으로 하여 동작을 설명하였지만 이 반대라도 좋다. 즉, 트랜지스터(814)를 흐르는 전류가 신호선(OUT)으로부터 전원선(VO)으로의 방향으로 흐르는 회로 구성으로 하여도 좋다. 이 경우, 예를 들어 도 17에 도시된 화소(105)의 회로 구성을 채용하여도 좋다. 또한, 도 17에 도시된 화소(105)의 회로 구성의 경우, 전원선(VO)에 저전위를 공급하고 신호선(OUT)에 고전위를 공급하는 구성으로 하면 좋다.
또한, 도 13의 (A)에는 같은 전위를 공급하는 배선들이더라도 서로 다른 배선들로서 도시하였지만 동일한 배선으로 하여도 좋다.
실시형태 1에서 설명한 촬상 장치(10)는 화소(105)에서 차분 데이터를 유지한다. 그리고, 상술한 실시형태 1~3에서 설명한 구성과 조합하면 차분 데이터의 변화에 따라 변화하는 판정 신호 AOUT에 따라, 제어 회로(113)에 의하여 정전류 회로(111) 및 전류 비교 회로(112)를 흐르는 전류를 정지할 수 있다. 그리고, 판정 신호 AOUT가 액티브 값이 됨에 따라 제 1 모드에서 제 2 모드로 전환된다. 제 1 모드에서는 A/D 변환 등 방대한 전력을 소비하는 디지털 처리를 수행하지 않고 판정 신호 AOUT를 생성하기 위한 최저한의 아날로그 처리만 하면 되기 때문에 소비 전력을 저감할 수 있다. 제 2 모드에서는 아날로그 처리 회로(101)를 흐르는 전류를 낮게 할 수 있기 때문에 소비 전력을 저감할 수 있다.
본 실시형태는 다른 실시형태에 기재된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 5)
본 실시형태에서는 상술한 실시형태에서 설명한 화소(105)의 변형예에 대하여 설명한다.
도 18의 (A)는 도 13의 (A)의 회로도에서의 반도체층에 산화물 반도체를 포함하는 트랜지스터(OS 트랜지스터)를 사용한 회로도의 변형예이다. 도 18의 (A)에 도시된 화소(105)는 트랜지스터(811~815)를 OS 트랜지스터로 하는 구성이다. 또한, 도면에 있어서, OS 트랜지스터임을 명시하기 위하여 OS 트랜지스터의 회로 기호에 'OS'를 붙였다.
OS 트랜지스터는 매우 낮은 오프 전류 특성을 가지는 등의 특성을 가진다. 그러므로, 촬상의 다이내믹 레인지를 확대할 수 있다. 도 18의 (A)에 도시된 회로도에서는 포토다이오드(823)에 입사되는 광의 강도가 크면, 노드(FD1)의 전위가 낮아진다. OS 트랜지스터는 매우 낮은 오프 전류 특성을 가지기 때문에, 게이트 전위가 매우 낮은 경우에도 상기 게이트 전위에 따른 전류를 정확히 출력할 수 있다. 이로써, 검출할 수 있는 조도(照度)폭, 즉 다이내믹 레인지를 넓힐 수 있다.
또한, OS 트랜지스터는 매우 낮은 오프 전류 특성을 가지기 때문에, 노드(FD1)가 전하를 유지할 수 있는 기간을 매우 길게 할 수 있으므로, 회로 구성이나 동작 방법을 복잡화하지 않고 글로벌 셔터 방식을 적용할 수 있다. 따라서, 동체(動體)이어도 왜곡이 작은 화상을 용이하게 얻을 수 있다. 또한, 같은 이유로 노광 시간(전하의 축적 동작을 하는 기간)을 길게 할 수도 있으므로 조도가 낮은 환경에서의 촬상에도 적합하다.
또한, OS 트랜지스터는 실리콘을 반도체층에 포함하는 트랜지스터(Si 트랜지스터라고도 함)보다 전기 특성 변동의 온도 의존성이 작다. 그러므로, 매우 넓은 온도 범위에서 사용할 수 있다. 따라서, OS 트랜지스터를 가지는 촬상 장치 및 반도체 장치는 자동차, 항공기, 우주선 등에 탑재하기에도 적합하다.
도 18의 (A)에 도시된 바와 같은 구성으로 하는 경우, 실리콘으로 형성한 포토다이오드와, OS 트랜지스터로 화소를 구성할 수 있다. 이와 같은 구성의 경우, 화소에 Si 트랜지스터를 형성할 필요가 없기 때문에 포토다이오드의 유효 면적을 증대시키기 쉬워진다. 따라서, 촬상 감도를 향상시킬 수 있다.
또한, 화소(105)뿐만 아니라 아날로그 처리 회로(101), A/D 변환 회로(102), 열 드라이버(103), 행 드라이버(104) 등의 주변 회로를 OS 트랜지스터로 형성하는 구성이 유효하다. 주변 회로를 OS 트랜지스터만으로 형성하는 구성은 Si 트랜지스터의 형성 공정이 불필요하게 되기 때문에 촬상 장치의 저가격화에 유효하다. 또한, 주변 회로를 OS 트랜지스터와 p채널형 Si 트랜지스터만으로 형성하는 구성은 n채널형 Si 트랜지스터의 형성 공정이 불필요하게 되기 때문에 촬상 장치의 저가격화에 유효하다. 또한, 주변 회로를 CMOS 회로로 할 수 있기 때문에 주변 회로의 저소비 전력화, 즉 촬상 장치의 저소비 전력화에 유효하다.
또한, 도 18의 (B)는 도 18의 (A)에 도시된 화소(105)의 회로도의 변형예이다. 도 18의 (B)에 도시된 화소(105)는 트랜지스터(814) 및 트랜지스터(815)의 반도체층에 실리콘을 가지는 구성이다.
Si 트랜지스터는 OS 트랜지스터에 비하여 우수한 전계 효과 이동도를 가지는 등의 특성을 가진다. 그러므로, 증폭 트랜지스터로서 기능하는 트랜지스터를 흐르는 전류값을 증대시킬 수 있다. 예를 들어, 도 18의 (B)에서는 노드(FD1)에 축적된 전하에 따라, 트랜지스터(814) 및 트랜지스터(815)를 흐르는 전류값을 증대시킬 수 있다.
또한, 도 19는 도 13의 (A)의 회로도에서의 포토다이오드(823)를 센서(SIS)로 바꾼 화소(105)의 회로도이다.
센서(SIS)는 주어지는 물리량을, 소자를 흐르는 전류값 Is로 변환할 수 있는 소자이면 바람직하다. 또는, 주어지는 물리량을 한 번 다른 물리량으로 변환한 후, 소자를 흐르는 전류값으로 변환할 수 있는 소자인 것이 바람직하다.
센서(SIS)에는 다양한 센서를 사용할 수 있다. 예를 들어, 센서(SIS)로서 온도 센서, 광 센서, 가스 센서, 불꽃 센서, 연기 센서, 습도 센서, 압력 센서, 유량 센서, 진동 센서, 음성 센서, 자기 센서, 방사선 센서, 냄새 센서, 화분 센서, 가속도 센서, 경사각 센서, 자이로 센서, 방위 센서, 전력 센서 등을 사용할 수 있다.
예를 들어, 센서(SIS)로서 광 센서를 사용하는 경우에는 상술한 포토다이오드나 포토트랜지스터를 사용할 수 있다.
또한, 센서(SIS)로서 가스 센서를 사용하는 경우에는 산화 주석 등의 금속 산화물 반도체에 가스가 흡착되는 것에 의한 저항의 변화를 검출하는 반도체식 가스 센서, 접촉 연소(燃燒)식 가스 센서, 고체 전해질식 가스 센서 등을 사용할 수 있다.
또한, 도 20의 (A)는 도 13의 (A)의 회로도에서의 포토다이오드(823), 또는 도 19의 회로도에서의 센서(SIS)를 셀레늄계 반도체 소자(SSe)로 한 화소(105)의 회로도이다.
셀레늄계 반도체 소자(SSe)는 전압을 인가함으로써 하나의 입사 광자로부터 복수의 전자를 추출할 수 있는 애벌란시 증배(avalanche multiplication)라는 현상을 이용하여 광전 변환이 가능한 소자이다. 따라서, 셀레늄계 반도체 소자(SSe)를 가지는 화소(105)에서는 입사되는 광량에 대한 전자의 증폭률이 크고, 고감도의 센서를 얻을 수 있다.
셀레늄계 반도체 소자(SSe)에는 비정질성을 가지는 셀레늄계 반도체, 또는 결정성을 가지는 셀레늄계 반도체를 사용할 수 있다. 결정성을 가지는 셀레늄계 반도체는 일례로서 비정질성을 가지는 셀레늄계 반도체를 성막한 후, 가열 처리하여 얻으면 좋다. 또한, 결정성을 가지는 셀레늄계 반도체의 결정 입경을 화소 피치보다 작게 하면 화소들의 특성 편차가 저감되어, 얻어지는 화상의 화질이 균일하게 되므로 바람직하다.
셀레늄계 반도체 중에서도 결정성을 가지는 셀레늄계 반도체는 넓은 파장 대역에 걸친 광 흡수 계수를 가지는 등의 특성을 가진다. 그러므로, 가시광이나 자외광뿐만 아니라 X선이나 감마선 등 폭넓은 파장 대역의 촬상 소자로서 이용할 수 있고, X선이나 감마선 등 짧은 파장 대역의 광을 전하로 직접 변환할 수 있는 소위 직접 변환형 소자로서 사용할 수 있다.
도 20의 (B)는 도 20의 (A)에 도시된 회로 구성의 일부에 대응하는 단면 구조의 모식도이다. 도 20의 (B)에는 트랜지스터(811), 트랜지스터(811)에 접속되는 전극(EPIX), 셀레늄계 반도체 소자(SSe), 전극(EVPD), 및 기판(Sub)이 도시되어 있다.
전극(EVPD) 및 기판(Sub)이 제공되는 측으로부터 셀레늄계 반도체 소자(SSe)를 향하여 광이 입사된다. 그러므로, 전극(EVPD) 및 기판(Sub)은 투광성을 가지는 것이 바람직하다. 전극(EVPD)으로서는 인듐 주석 산화물(ITO: Indium Tin Oxide)을 사용하고, 기판(Sub)으로서 유리 기판을 사용할 수 있다.
셀레늄계 반도체 소자(SSe), 및 셀레늄계 반도체 소자(SSe)에 적층하여 제공하는 전극(EVPD)은 화소마다 형상을 가공하지 않고 사용할 수 있다. 형상을 가공하기 위한 공정을 삭감할 수 있기 때문에, 제작 비용의 저감 및 제조 수율 향상을 도모할 수 있다.
또한, 셀레늄계 반도체의 일례로서는 황동석(chalcopyrite)계 반도체를 사용할 수 있다. 구체적인 예로서는 CuIn1 - xGaxSe2(0≤x≤1)(CIGS라고 약기함)를 들 수 있다. CIGS는 증착법이나 스퍼터링법 등을 이용하여 형성할 수 있다.
황동석계 반도체의 셀레늄계 반도체는 몇 V(5V~20V) 정도의 전압을 인가함으로써, 애벌란시 증배를 발현할 수 있다. 셀레늄계 반도체에 전압을 인가함으로써, 광의 조사에 의하여 생기는 신호 전하의 이동에서의 직진성을 높일 수 있다. 또한, 셀레늄계 반도체의 막 두께는 1㎛ 이하로 얇게 하면, 인가 전압을 낮게 할 수 있다.
또한, 셀레늄계 반도체의 막 두께가 작은 경우, 전압 인가 시에 암 전류가 흐르지만, 상술한 황동석계 반도체인 CIGS에 암 전류가 흐르는 것을 방지하기 위한 층(정공 주입 장벽층)을 제공함으로써, 암 전류가 흐르는 것을 억제할 수 있다. 정공 주입 장벽층으로서는 산화물 반도체를 사용하면 좋고, 일례로서는 산화 갈륨을 사용할 수 있다. 정공 주입 장벽층의 막 두께는 셀레늄계 반도체의 막 두께보다 작은 것이 바람직하다.
도 20의 (C)는 도 20의 (B)와는 다른 단면 구조의 모식도이다. 도 20의 (C)에서는 트랜지스터(811), 트랜지스터(811)에 접속되는 전극(EPIX), 셀레늄계 반도체 소자(SSe), 전극(EVPD), 및 기판(Sub)에 더하여, 정공 주입 장벽층(EOS)이 도시되었다.
상술한 바와 같이 센서로서 셀레늄계 반도체 소자(SSe)를 사용함으로써 제작 비용의 저감 및 제조 수율의 향상이 가능하고, 화소들의 특성 편차를 저감할 수 있어, 고감도의 센서로 할 수 있다.
또한, 본 실시형태는 다른 실시형태와 적절히 조합하여 사용할 수 있다.
(실시형태 6)
본 실시형태에서는 촬상 장치를 구성하는 소자의 단면 구조에 대하여 도면을 참조하여 설명한다. 본 실시형태에서는 일례로서, 실시형태 5에서 도 18의 (B)를 참조하여 설명한, Si 트랜지스터 및 OS 트랜지스터를 사용하여 화소를 구성하는 경우의 단면 구조에 대하여 설명한다.
도 21의 (A) 및 (B)는 촬상 장치를 구성하는 소자의 단면도이다. 도 21의 (A)에 도시된 촬상 장치는 실리콘 기판(40)에 제공된 Si 트랜지스터(51), Si 트랜지스터(51) 위에 적층하여 제공된 OS 트랜지스터(52) 및 OS 트랜지스터(53), 및 실리콘 기판(40)에 제공된 포토다이오드(60)를 포함한다. 각 트랜지스터 및 포토다이오드(60)는 각종 콘택트 플러그(70) 및 배선층(71)과 전기적으로 접속된다. 또한, 포토다이오드(60)의 애노드(61)는 저저항 영역(63) 및 콘택트 플러그(70)를 통하여 캐소드(62)와 전기적으로 접속된다.
또한, 촬상 장치는 실리콘 기판(40)에 제공된 Si 트랜지스터(51) 및 포토다이오드(60)를 가지는 층(1100)과, 층(1100)과 접촉하여 제공되고 배선층(71)을 가지는 층(1200)과, 층(1200)과 접촉하여 제공되고 OS 트랜지스터(52) 및 OS 트랜지스터(53)를 가지는 층(1300)과, 층(1300)과 접촉하여 제공되고 배선층(72) 및 배선층(73)을 가지는 층(1400)을 가진다.
또한, 도 21의 (A)의 단면도의 일례에서는 실리콘 기판(40)에서 Si 트랜지스터(51)가 형성된 면과는 반대의 면에 포토다이오드(60)의 수광면을 가지는 구성으로 한다. 상기 구성으로 함으로써, 각종 트랜지스터나 배선 등의 영향을 받지 않고 광로를 확보할 수 있다. 그러므로, 고개구율의 화소를 형성할 수 있다. 또한, 포토다이오드(60)의 수광면을 Si 트랜지스터(51)가 형성된 면과 같게 할 수도 있다.
또한, 실시형태 5에서 도 18의 (A)를 참조하여 설명한 OS 트랜지스터를 사용하여 화소를 구성하는 경우에는 층(1100)을 OS 트랜지스터를 가지는 층으로 하면 좋다. 또는, 층(1100)을 생략하고 OS 트랜지스터만으로 화소를 구성하여도 좋다.
또한, Si 트랜지스터를 사용하여 화소를 구성하는 경우에는 층(1300)을 생략하면 좋다. 층(1300)을 생략한 단면도의 일례를 도 21의 (B)에 도시하였다.
또한, 실리콘 기판(40)은 벌크 실리콘 기판에 한정되지 않고 SOI 기판이어도 좋다. 또한, 실리콘 기판(40) 대신에 저마늄, 실리콘 저마늄, 탄소화 실리콘, 갈륨 비소, 알루미늄 갈륨 비소, 인화 인듐, 질화 갈륨, 유기 반도체를 재료로 하는 기판을 사용할 수도 있다.
여기서, 위치는 제한되지 않지만, Si 트랜지스터(51) 및 포토다이오드(60)를 가지는 층(1100)과, OS 트랜지스터(52) 및 OS 트랜지스터(53)를 가지는 층(1300) 사이에는 절연층(80)이 제공된다.
Si 트랜지스터(51)의 활성 영역 근방에 제공되는 절연층 내의 수소는 실리콘의 댕글링 본드를 종단시켜 Si 트랜지스터(51)의 신뢰성을 향상시키는 효과가 있다. 한편, 위에 제공되는 OS 트랜지스터(52) 및 OS 트랜지스터(53) 등의 활성층인 산화물 반도체층의 근방에 제공되는 절연층 내의 수소는 산화물 반도체 내에 캐리어를 생성하는 한 요인이 되기 때문에, OS 트랜지스터(52) 및 OS 트랜지스터(53) 등의 신뢰성을 저하시키는 요인이 될 수 있다. 따라서, 실리콘계 반도체 재료를 사용한 트랜지스터 위에 산화물 반도체를 사용한 트랜지스터를 적층하여 제공하는 경우, 이들 사이에 수소의 확산을 방지하는 기능을 가지는 절연층(80)을 제공하는 것이 바람직하다. 절연층(80)에 의하여 그 아래에 수소를 가둠으로써 Si 트랜지스터(51)의 신뢰성이 향상됨과 함께, 아래로부터 위로 수소가 확산되는 것이 억제됨으로써 OS 트랜지스터(52) 및 OS 트랜지스터(53) 등의 신뢰성도 향상시킬 수 있다.
절연층(80)으로서는 예를 들어, 산화 알루미늄, 산화 질화 알루미늄, 산화 갈륨, 산화 질화 갈륨, 산화 이트륨, 산화 질화 이트륨, 산화 하프늄, 산화 질화 하프늄, 이트리아 안정화 지르코니아(YSZ) 등을 사용할 수 있다.
또한, 도 21의 (A)의 단면도에서, 층(1100)에 제공되는 포토다이오드(60)와 층(1300)에 제공되는 트랜지스터를 중첩하도록 형성할 수 있다. 이렇게 하면, 화소의 집적도를 향상시킬 수 있다. 즉, 촬상 장치의 해상도를 높일 수 있다.
또한, 도 22의 (A1) 및 (B1)에 도시된 바와 같이 촬상 장치를 만곡시켜도 좋다. 도 22의 (A1)은 촬상 장치를 도면에 나타낸 이점 쇄선 X1-X2의 방향으로 만곡시킨 상태를 도시한 것이다. 도 22의 (A2)는 도 22의 (A1)을 이점 쇄선 X1-X2를 따라 자른 부위의 단면도이다. 도 22의 (A3)은 도 22의 (A1)을 이점 쇄선 Y1-Y2를 따라 자른 부위의 단면도이다.
도 22의 (B1)은 촬상 장치를 도면에 나타낸 이점 쇄선 X3-X4의 방향으로, 또한 이점 쇄선 Y3-Y4의 방향으로 만곡시킨 상태를 도시한 것이다. 도 22의 (B2)는 도 22의 (B1)을 이점 쇄선 X3-X4를 따라 자른 부위의 단면도이다. 도 22의 (B3)은 도 22의 (B1)을 이점 쇄선 Y3-Y4를 따라 자른 부위의 단면도이다.
촬상 장치를 만곡시킴으로써 상면 만곡이나 비점수차를 저감할 수 있다. 따라서, 촬상 장치와 조합하여 사용하는 렌즈 등의 광학 설계를 용이하게 할 수 있다. 예를 들어, 수차 보정을 위한 렌즈의 수를 줄일 수 있어, 촬상 장치의 소형화나 경량화를 용이하게 할 수 있다. 또한, 촬상되는 화상의 품질을 향상시킬 수 있다.
또한, 본 실시형태는 다른 실시형태와 적절히 조합하여 사용할 수 있다.
(실시형태 7)
본 실시형태에서는 촬상 장치에 컬러 필터 등을 부가한 형태의 일례의 단면 구조에 대하여 도면을 참조하여 설명한다.
도 23의 (A)는 도 21의 (A) 및 (B)에 도시된 촬상 장치에 컬러 필터 등을 부가한 형태의 일례의 단면도이며, 3화소분의 회로(회로(91a), 회로(91b), 회로(91c))가 차지하는 영역을 도시한 것이다. 층(1100)에 형성되는 포토다이오드(60) 위에 절연층(1500)이 형성된다. 절연층(1500)에는 가시광에 대한 투광성이 높은 산화 실리콘막 등을 사용할 수 있다. 또한, 패시베이션막으로서 질화 실리콘막을 적층하는 구성으로 하여도 좋다. 또한, 반사 방지막으로서 산화 하프늄 등의 유전체막을 적층하는 구성으로 하여도 좋다.
절연층(1500) 위에 차광층(1510)이 형성된다. 차광층(1510)은 상부의 컬러 필터를 통과하는 광의 혼색을 방지하는 작용을 가진다. 차광층(1510)에는 알루미늄, 텅스텐 등의 금속층이나 상기 금속층과 반사 방지막으로서의 기능을 가지는 유전체막의 적층을 사용할 수 있다.
절연층(1500) 및 차광층(1510) 위에 평탄화막으로서 유기 수지층(1520)이 형성되고, 회로(91a), 회로(91b), 및 회로(91c) 위에 각각 컬러 필터(1530a), 컬러 필터(1530b), 및 컬러 필터(1530c)가 쌍이 되도록 형성된다. 컬러 필터(1530a), 컬러 필터(1530b), 및 컬러 필터(1530c)에는 각각 R(적색), G(녹색), B(청색) 등의 색을 할당함으로써 컬러 화상을 얻을 수 있다.
컬러 필터(1530a), 컬러 필터(1530b), 및 컬러 필터(1530c) 위에는 마이크로 렌즈 어레이(1540)가 제공되고, 하나의 렌즈를 통과하는 광이 바로 아래의 컬러 필터를 통과하여 포토다이오드에 조사된다.
또한, 층(1400)과 접촉하도록 지지 기판(1600)이 제공된다. 지지 기판(1600)으로서는 실리콘 기판 등의 반도체 기판, 유리 기판, 금속 기판, 세라믹 기판 등의 경질(硬質) 기판을 사용할 수 있다. 또한, 층(1400)과 지지 기판(1600) 사이에는 접착층이 되는 무기 절연층이나 유기 수지층이 형성되어도 좋다.
상기 촬상 장치의 구성에 있어서, 컬러 필터(1530a), 컬러 필터(1530b), 및 컬러 필터(1530c) 대신에 광학 변환층(1550)을 사용하여도 좋다(도 23의 (B) 참조). 광학 변환층(1550)을 사용함으로써, 다양한 파장 대역의 화상이 얻어지는 촬상 장치로 할 수 있다.
예를 들어, 광학 변환층(1550)에 가시광선의 파장 이하의 광을 차단하는 필터를 사용하면, 적외선 촬상 장치로 할 수 있다. 또한, 광학 변환층(1550)에 근적외선의 파장 이하의 광을 차단하는 필터를 사용하면, 원적외선 촬상 장치로 할 수 있다. 또한, 광학 변환층(1550)에 가시광선의 파장 이상의 광을 차단하는 필터를 사용하면, 자외선 촬상 장치로 할 수 있다.
또한, 광학 변환층(1550)에 신틸레이터를 사용하면, 의료용 X선 촬상 장치 등 방사선의 강약을 가시화한 화상을 얻는 촬상 장치로 할 수 있다. 피사체를 투과한 X선 등의 방사선이 신틸레이터에 입사되면, 포토루미네선스라는 현상에 의하여 가시광선이나 자외광선 등의 광(형광)으로 변환된다. 그리고, 상기 광을 포토다이오드(60)에 의하여 검지함으로써 화상 데이터를 취득한다.
신틸레이터는 X선이나 감마선 등의 방사선이 조사되면 그 에너지를 흡수하여 가시광이나 자외광을 발하는 물질, 또는 상기 물질을 포함하는 재료로 이루어지고, 예를 들어 Gd2O2S:Tb, Gd2O2S:Pr, Gd2O2S:Eu, BaFCl:Eu, NaI, CsI, CaF2, BaF2, CeF3, LiF, LiI, ZnO 등의 재료나 이들을 수지나 세라믹스에 분산시킨 것이 알려져 있다.
본 실시형태는 다른 실시형태에 기재된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 8)
본 실시형태에서는 상술한 실시형태에서 설명한 OS 트랜지스터에 대하여 설명한다.
OS 트랜지스터는 산화물 반도체 중의 불순물 농도를 저감하고 산화물 반도체를 진성 또는 실질적으로 진성으로 함으로써, 오프 전류를 낮게 할 수 있다. 여기서, 실질적으로 진성이란, 산화물 반도체 중의 캐리어 밀도가 1×1017/cm3 미만, 바람직하게는 1×1015/cm3 미만, 더 바람직하게는 1×1013/cm3 미만임을 뜻한다. 산화물 반도체에서 수소, 질소, 탄소, 실리콘, 및 주성분 외의 금속 원소는 불순물이다. 예를 들어, 수소 및 질소는 도너 준위의 형성에 기여하며 캐리어 밀도를 증대시킨다.
진성 또는 실질적으로 진성으로 한 산화물 반도체를 사용한 트랜지스터는 캐리어 밀도가 낮기 때문에 전기 특성에 있어서 문턱 전압이 음이 되는 일이 적다. 또한, 상기 산화물 반도체를 사용한 트랜지스터는 산화물 반도체의 캐리어 트랩이 적기 때문에, 전기 특성의 변동이 작고 신뢰성이 높은 트랜지스터가 된다. 또한, 상기 산화물 반도체를 사용한 트랜지스터는 오프 전류를 매우 낮게 할 수 있다.
또한, 오프 전류가 낮은 OS 트랜지스터에서는, 정규화된 오프 전류가 실온(25℃ 정도)에서 채널 폭 1㎛당 1×10-18A 이하, 바람직하게는 1×10-21A 이하, 더 바람직하게는 1×10-24A 이하, 또는 85℃에서 1×10-15A 이하, 바람직하게는 1×10-18A 이하, 더 바람직하게는 1×10-21A 이하일 수 있다.
또한, OS 트랜지스터의 반도체층에 사용되는 산화물 반도체로서는 적어도 인듐(In) 또는 아연(Zn)을 포함하는 것이 바람직하다. 특히 In 및 Zn을 포함하는 것이 바람직하다. 또한, In 및 Zn에 더하여, 산소를 강하게 연결시키는 스테빌라이저를 가지는 것이 바람직하다. 스테빌라이저로서는 갈륨(Ga), 주석(Sn), 지르코늄(Zr), 하프늄(Hf), 및 알루미늄(Al) 중 적어도 어느 하나를 가지면 좋다.
또한 다른 스테빌라이저로서, 란타노이드인 란타넘(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 사마륨(Sm), 유로퓸(Eu), 가돌리늄(Gd), 터븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 어븀(Er), 툴륨(Tm), 이터븀(Yb), 루테튬(Lu) 중 어느 1종류 또는 복수 종류를 포함하여도 좋다.
트랜지스터의 반도체층에 사용하는 산화물 반도체로서는 예를 들어, 산화 인듐, 산화 주석, 산화 아연, In-Zn계 산화물, Sn-Zn계 산화물, Al-Zn계 산화물, Zn-Mg계 산화물, Sn-Mg계 산화물, In-Mg계 산화물, In-Ga계 산화물, In-Ga-Zn계 산화물(IGZO라고도 표기함), In-Al-Zn계 산화물, In-Sn-Zn계 산화물, Sn-Ga-Zn계 산화물, Al-Ga-Zn계 산화물, Sn-Al-Zn계 산화물, In-Hf-Zn계 산화물, In-Zr-Zn계 산화물, In-Ti-Zn계 산화물, In-Sc-Zn계 산화물, In-Y-Zn계 산화물, In-La-Zn계 산화물, In-Ce-Zn계 산화물, In-Pr-Zn계 산화물, In-Nd-Zn계 산화물, In-Sm-Zn계 산화물, In-Eu-Zn계 산화물, In-Gd-Zn계 산화물, In-Tb-Zn계 산화물, In-Dy-Zn계 산화물, In-Ho-Zn계 산화물, In-Er-Zn계 산화물, In-Tm-Zn계 산화물, In-Yb-Zn계 산화물, In-Lu-Zn계 산화물, In-Sn-Ga-Zn계 산화물, In-Hf-Ga-Zn계 산화물, In-Al-Ga-Zn계 산화물, In-Sn-Al-Zn계 산화물, In-Sn-Hf-Zn계 산화물, In-Hf-Al-Zn계 산화물 등이 있다.
예를 들어, 원자수비가 In:Ga:Zn=1:1:1, In:Ga:Zn=3:1:2, 또는 In:Ga:Zn=2:1:3인 In-Ga-Zn계 산화물이나 그 근방의 조성을 가지는 산화물을 사용하면 좋다.
반도체층을 구성하는 산화물 반도체막에 수소가 다량으로 포함되면, 산화물 반도체와 결합함으로써 수소의 일부가 도너가 되어, 캐리어인 전자를 생성하게 된다. 이에 의하여 트랜지스터의 문턱 전압이 음의 방향으로 변동된다. 그러므로, 산화물 반도체막을 형성한 후에 탈수화 처리(탈수소화 처리)를 수행하여 산화물 반도체막으로부터 수소 또는 수분을 제거함으로써 불순물이 가능한 한 포함되지 않도록 고순도화시키는 것이 바람직하다.
또한, 산화물 반도체막의 탈수화 처리(탈수소화 처리)에 의하여 산화물 반도체막에서 산소가 감소되는 경우가 있다. 따라서, 산화물 반도체막의 탈수화 처리(탈수소화 처리)에 의하여 증가된 산소 결손을 보전하기 위하여 산소를 산화물 반도체막에 첨가하는 처리를 수행하는 것이 바람직하다.
이와 같이 산화물 반도체막은 탈수화 처리(탈수소화 처리)에 의하여 수소 또는 수분이 제거되고, 가산소화 처리에 의하여 산소 결손을 보전함으로써, i형(진성) 또는 i형에 한없이 가깝고 실질적으로 i형(진성)인 산화물 반도체막으로 할 수 있다.
이와 같이 i형 또는 실질적으로 i형인 산화물 반도체막을 가지는 트랜지스터는 매우 우수한 오프 전류 특성을 실현할 수 있다.
또한, 특별히 언급이 없는 한, 본 명세서에서 오프 전류란 트랜지스터가 오프 상태(비도통 상태, 차단 상태라고도 함)일 때의 드레인 전류를 말한다. 특별히 언급이 없는 한, 오프 상태란 n채널형 트랜지스터의 경우에는 게이트와 소스 사이의 전압(Vgs)이 문턱 전압(Vth)보다 낮은 상태를 말하고, p채널형 트랜지스터의 경우에는 게이트와 소스 사이의 전압(Vgs)이 문턱 전압(Vth)보다 높은 상태를 말한다. 예를 들어, n채널형 트랜지스터의 오프 전류란 게이트와 소스 사이의 전압(Vgs)이 문턱 전압(Vth)보다 낮은 상태일 때의 드레인 전류를 말하는 경우가 있다.
트랜지스터의 오프 전류는 Vgs에 의존하는 경우가 있다. 따라서, 트랜지스터의 오프 전류가 I 이하라는 것은 트랜지스터의 오프 전류가 I 이하가 되는 Vgs가 존재하는 것을 말하는 경우가 있다. 트랜지스터의 오프 전류란, 소정의 Vgs에서의 오프 상태, 소정의 범위 내의 Vgs에서의 오프 상태, 또는 충분히 저감된 오프 전류가 얻어지는 Vgs에서의 오프 상태에 있어서의 오프 전류를 말하는 경우가 있다.
일례로서, 문턱 전압(Vth)이 0.5V이며 Vgs가 0.5V일 때의 드레인 전류가 1×10-9A이고, Vgs가 0.1V일 때의 드레인 전류가 1×10-13A이고, Vgs가 -0.5V일 때의 드레인 전류가 1×10-19A이고, Vgs가 -0.8V일 때의 드레인 전류가 1×10-22A인 n채널형 트랜지스터를 생각한다. 상기 트랜지스터의 드레인 전류는 Vgs가 -0.5V일 때, 또는 Vgs가 -0.5V~-0.8V의 범위 내일 때 1×10-19A 이하이므로, 상기 트랜지스터의 오프 전류는 1×10-19A 이하라고 하는 경우가 있다. 상기 트랜지스터의 드레인 전류가 1×10-22A 이하가 되는 Vgs가 존재하기 때문에 상기 트랜지스터의 오프 전류는 1×10-22A 이하라고 하는 경우가 있다.
본 명세서에서는 채널 폭(W)을 가지는 트랜지스터의 오프 전류를 채널 폭(W)당 전류값으로 나타내는 경우가 있다. 또한, 소정의 채널 폭(예를 들어, 1μm)당 전류값으로 나타내는 경우가 있다. 후자의 경우 오프 전류의 단위는 전류/길이의 차원의 단위(예를 들어, A/μm)로 나타내어지는 경우가 있다.
트랜지스터의 오프 전류는 온도에 의존하는 경우가 있다. 특별히 언급이 없는 한, 본 명세서에서 오프 전류란 실온, 60℃, 85℃, 95℃, 또는 125℃에서의 오프 전류를 말하는 경우가 있다. 또는, 상기 트랜지스터가 포함되는 반도체 장치 등의 신뢰성이 보증되는 온도, 또는 상기 트랜지스터가 포함되는 반도체 장치 등이 사용되는 온도(예를 들어, 5℃~35℃ 중 어느 하나의 온도)에서의 오프 전류를 말하는 경우가 있다. 트랜지스터의 오프 전류가 I 이하라는 것은 실온, 60℃, 85℃, 95℃, 125℃, 상기 트랜지스터가 포함되는 반도체 장치 등의 신뢰성이 보증되는 온도, 또는 상기 트랜지스터가 포함되는 반도체 장치 등이 사용되는 온도(예를 들어, 5℃~35℃ 중 어느 하나의 온도)에서 트랜지스터의 오프 전류가 I 이하가 되는 Vgs가 존재하는 것을 말하는 경우가 있다.
트랜지스터의 오프 전류는 드레인과 소스 사이의 전압(Vds)에 의존하는 경우가 있다. 특별히 언급이 없는 한, 본 명세서에서 오프 전류란 Vds가 0.1V, 0.8V, 1V, 1.2V, 1.8V, 2.5V, 3V, 3.3V, 10V, 12V, 16V, 또는 20V일 때의 오프 전류를 말하는 경우가 있다. 또는, 상기 트랜지스터가 포함되는 반도체 장치 등의 신뢰성이 보증되는 Vds 또는 상기 트랜지스터가 포함되는 반도체 장치 등에서 사용되는 Vds에서의 오프 전류를 말하는 경우가 있다. 트랜지스터의 오프 전류가 I 이하라는 것은 Vds가 0.1V, 0.8V, 1V, 1.2V, 1.8V, 2.5V, 3V, 3.3V, 10V, 12V, 16V, 20V, 상기 트랜지스터가 포함되는 반도체 장치 등의 신뢰성이 보증되는 Vds, 또는 상기 트랜지스터가 포함되는 반도체 장치 등에서 사용되는 Vds에서 트랜지스터의 오프 전류가 I 이하가 되는 Vgs가 존재하는 것을 말하는 경우가 있다.
상술한 오프 전류에 대한 설명에서 드레인을 소스로 바꿔 읽어도 좋다. 즉, 오프 전류란 트랜지스터가 오프 상태일 때 소스를 흐르는 전류를 말하는 경우도 있다.
본 명세서에서는 오프 전류와 같은 의미로 누설 전류라고 기재하는 경우가 있다.
본 명세서에서 오프 전류란 예를 들어, 트랜지스터가 오프 상태일 때 소스와 드레인 사이에 흐르는 전류를 말하는 경우가 있다.
본 실시형태는 다른 실시형태에 기재된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 9)
본 실시형태에서는 상술한 실시형태 1에서 설명한 촬상 장치를 감시 장치(감시 시스템이라고도 함)에 이용하는 경우에 대하여 설명한다.
도 24는 본 실시형태의 감시 장치의 구성예를 도시한 블록 다이어그램이다. 감시 장치는 카메라(200), 기억 장치(211), 표시 장치(212), 및 경보 장치(213)를 가진다. 카메라(200)는 촬상 장치(220)를 가진다. 카메라(200), 기억 장치(211), 표시 장치(212), 및 경보 장치(213)는 서로 기능적으로 접속된다. 카메라(200)로 촬상된 화상은 기억 장치(211)에 기록되고 표시 장치(212)에 표시된다. 또한, 경보 장치(213)는 카메라(200)가 움직임을 검출한 경우 등에 관리자에게 알리는 경보를 발한다.
촬상 장치(220)는 카메라(200)에서 차분 데이터를 검지하였을 때에 판정 신호를 생성한다. 이 판정 신호에 따라 촬상 장치(220)는 아날로그 처리를 정지하고 디지털 처리를 시작한다. 그러므로 아날로그 처리와 디지털 처리의 양쪽 모두를 계속 수행하지 않아도 되기 때문에 소비 전력을 저감할 수 있다.
예를 들어, 감시 구역 내에 침입자가 확실히 없는 상태일 때에는 아날로그 처리를 수행하고 디지털 처리를 수행하지 않는다. 여기서 촬상 장치(220)가 아날로그 처리를 수행하는 상태인 경우, 침입자가 없으면 촬상 데이터에 차분이 검출되지 않고 차분 데이터는 제로에 대응하게 된다. 따라서 판정 신호가 생성되지 않는다. 한편, 침입자가 있으면 촬상 데이터에 차분이 검출되고 차분 데이터는 유한이다. 따라서, 판정 신호가 생성된다. 판정 신호의 생성에 따라 촬상 장치(220)는 아날로그 처리를 정지한다. A/D 변환 회로 등에 의한 디지털 처리로 촬상 데이터를 디지털 데이터로 변환하여, PC 등을 이용한 디지털 처리에 의하여 촬상 화상에 관한 자세한 사항을 해석한다. 이로써 침입자에 관한 자세한 정보를 얻을 수 있다.
그러므로, 화상에 움직임이 검출되지 않는 기간에는 촬상 장치(220)는 디지털 처리를 수행하지 않는다. 그리고, 디지털 처리를 수행하는 동안에는 아날로그 처리를 수행하는 회로의 기능을 정지한다. 이 결과 카메라(200)에서의 전력 소비를 억제할 수 있다. 또한, 기억 장치(211)는 움직임이 검출되지 않는 기간에서의 화상 데이터분, 기억 장치(211)의 기억 용량을 절약할 수 있기 때문에 더 긴 시간 동안의 녹화가 가능해진다. 표시 장치(212)는 화상 데이터를 갱신하지 않는 기간에 구동 회로의 동작을 정지함으로써 소비 전력의 저감을 도모할 수 있다.
또한, 경보 장치(213)는 판정 신호가 생성된 경우에 주위에 경보를 발하면 좋다. 또는, 인증 시스템에서의 조합(照合)을 기초로 판정하고, 경보를 발할지 여부를 판정하여도 좋다.
본 실시형태는 다른 실시형태에 기재된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 10)
본 실시형태에서는 본 발명의 일 형태에 따른 촬상 장치를 적용 가능한 전자 기기의 일례에 대하여 설명한다.
본 발명의 일 형태에 따른 촬상 장치를 적용 가능한 전자 기기로서, 텔레비전이나 모니터 등의 표시 장치, 조명 장치, 데스크톱 또는 노트북 퍼스널 컴퓨터, 워드 프로세서, DVD(Digital Versatile Disc) 등의 기록 매체에 기억된 정지 화상 또는 동영상을 재생하는 화상 재생 장치, 포터블 CD 플레이어, 라디오, 테이프 리코더, 헤드폰 스테레오, 스테레오, 내비게이션 시스템, 탁상 시계, 벽걸이 시계, 무선 전화 핸드셋, 트랜스시버, 휴대 전화, 자동차 전화, 휴대용 게임기, 태블릿 단말, 파친코기 등의 대형 게임기, 계산기, 휴대 정보 단말, 전자 수첩, 전자 서적 단말, 전자 번역기, 음성 입력 기기, 비디오 카메라, 디지털 스틸 카메라, 전기 면도기, 전자 레인지 등의 고주파 가열 장치, 전기 밥솥, 전기 세탁기, 전기 청소기, 온수기, 선풍기, 헤어드라이어, 에어컨디셔너, 가습기, 제습기 등의 공기 조절 설비, 식기 세척기, 식기 건조기, 빨래 건조기, 이불 건조기, 전기 냉장고, 전기 냉동고, 전기 냉동 냉장고, DNA 보존용 냉동고, 손전등, 체인 톱 등의 공구, 연기 감지기, 투석 장치 등의 의료 기기, 팩시밀리, 프린터, 프린터 복합기, 현금 자동 입출금기(ATM), 자동 판매기 등을 들 수 있다. 또한, 유도등, 신호기, 벨트 컨베이어, 엘리베이터, 에스컬레이터, 산업용 로봇, 전력 저장 시스템, 전력의 평준화나 스마트 그리드를 위한 축전 장치 등의 산업 기기를 들 수 있다. 또한, 전력을 사용한 전동기에 의하여 추진하는 이동체 등도 전자 기기의 범주에 포함되는 것으로 한다. 상기 이동체로서 예를 들어, 전기 자동차(EV), 내연 기관과 전동기를 아울러 가지는 하이브리드 자동차(HEV), 플러그-인 하이브리드 자동차(PHEV), 이들의 타이어 차륜이 무한 궤도로 바뀐 장궤(裝軌) 차량, 전동 어시스트 자전거를 포함한 원동기 장치 자전거, 자동 이륜차, 전동 휠체어, 골프용 카트, 소형 또는 대형 선박, 잠수함, 헬리콥터, 항공기, 로켓, 인공 위성, 우주 탐사기, 혹성 탐사기, 우주선 등을 들 수 있다.
도 25의 (A)에 도시된 비디오 카메라는 하우징(941), 하우징(942), 표시부(943), 조작 키(944), 렌즈(945), 접속부(946) 등을 가진다. 조작 키(944) 및 렌즈(945)는 하우징(941)에 제공되고, 표시부(943)는 하우징(942)에 제공된다. 그리고, 하우징(941)과 하우징(942)은 접속부(946)로 연결되어 있고, 하우징(941)과 하우징(942) 사이의 각도는 접속부(946)에 의하여 조절이 가능하다. 표시부(943)에 표시되는 영상을 접속부(946)에서의 하우징(941)과 하우징(942) 사이의 각도에 따라 전환하는 구성으로 하여도 좋다. 렌즈(945)에는 본 발명의 일 형태에 따른 촬상 장치를 사용할 수 있다.
도 25의 (B)에 도시된 휴대 전화는 하우징(951)에 표시부(952), 마이크로폰(957), 스피커(954), 카메라(959), 입출력 단자(956), 조작용 버튼(955) 등을 가진다. 카메라(959)에는 본 발명의 일 형태에 따른 촬상 장치를 사용할 수 있다.
도 25의 (C)에 도시된 디지털 카메라는 하우징(921), 셔터 버튼(922), 마이크로폰(923), 발광부(927), 렌즈(925) 등을 가진다. 렌즈(925)에는 본 발명의 일 형태에 따른 촬상 장치를 사용할 수 있다.
도 25의 (D)에 도시된 휴대용 게임기는 하우징(901), 하우징(902), 표시부(903), 표시부(904), 마이크로폰(905), 스피커(906), 조작 키(907), 스타일러스(908), 카메라(909) 등을 가진다. 또한, 도 25의 (D)에 도시된 휴대용 게임기는 2개의 표시부(903)와 표시부(904)를 가지지만, 휴대용 게임기가 가지는 표시부의 수는 이에 한정되지 않는다. 카메라(909)에는 본 발명의 일 형태에 따른 촬상 장치를 사용할 수 있다.
도 25의 (E)에 도시된 손목시계형 정보 단말은 하우징(931), 표시부(932), 리스트 밴드(933), 카메라(939) 등을 가진다. 표시부(932)는 터치 패널이어도 좋다. 카메라(939)에는 본 발명의 일 형태에 따른 촬상 장치를 사용할 수 있다.
도 25의 (F)에 도시된 휴대 정보 단말은 하우징(911), 표시부(912), 카메라(919) 등을 가진다. 표시부(912)가 가지는 터치 패널 기능에 의하여 정보의 입출력을 수행할 수 있다. 카메라(919)에는 본 발명의 일 형태에 따른 촬상 장치를 사용할 수 있다.
또한, 본 발명의 일 형태에 따른 촬상 장치를 가지기만 하면, 상술한 전자 기기에 특별히 제한되지 않는 것은 말할 나위 없다.
본 실시형태는 다른 실시형태에 기재된 구성과 적절히 조합하여 실시할 수 있다.
(실시예 1)
본 실시예에서는 시험적으로 제작한, 본 발명의 일 형태에 따른 촬상 장치의 구성에 대하여 설명한다.
도 26의 (A) 및 (B)에 시험적으로 제작한 촬상 장치의 사진 도면을 나타내었다. 도 26의 (A)는 도 1에 도시된 각 블록의 배치예를 나타낸 사진 도면이고, 도 26의 (B)는 도 26의 (A)에서 일점 쇄선으로 둘러싸인 영역을 확대한 사진 도면이다.
도 26의 (A)에 나타낸 바와 같이 화소부(100)를 중앙에 배치하고, 화소부(100) 주변에 A/D 변환 회로(102), 열 드라이버(103), 및 행 드라이버(104)를 배치하였다. 또한, 도 26의 (B)에 도시된 바와 같이 아날로그 처리 회로(101)를 구성하는 정전류 회로(111)를 배치하고, 정전류 회로(111) 주변에 전류 비교 회로(112) 및 제어 회로(113)를 배치하였다.
도 26의 (A) 및 (B)에 나타낸 시험적으로 제작한 촬상 장치의 사진 도면을 보면 알 수 있듯이, 전류 비교 회로(112) 및 제어 회로(113)가 차지하는 면적은 다른 회로들에 비하여 작다. 제어 회로(113)는 촬상 장치의 회로 면적의 증대에 크게 기여하지 않고 정전류 회로(111) 및 전류 비교 회로(112)를 흐르는 전류를 정지하여 소비 전력을 저감하도록 동작할 수 있었다.
(실시예 2)
본 실시예에서는 시험적으로 제작한 촬상 장치의 구성에 대하여 자세히 설명한다.
시험적으로 제작한 촬상 장치의 사양은 아래 표와 같다.
Figure pat00001
위 표를 보면 알 수 있듯이, n채널형 트랜지스터는 OS 트랜지스터로, p채널형 트랜지스터는 Si 트랜지스터로 시험적으로 제작하였다. 또한, 다이 크기는 6.5mm×6.5mm로 설계하였다. 화소는 240개×160개 제공하였다. 화소의 크기는 20㎛×20㎛로 설계하였다. 화소의 구성은 5개의 트랜지스터, 2개의 용량 소자로 하였다. 개구율은 27.5%였다. 다이내믹 레인지는 63.0dB였다. 콘트라스트 감도는 광량 9000lux에서 ±1050lux의 변화에 대한 검출 감도였다. 전원 전압은 3.3V로 하였다.
또한, 시험적으로 제작한 촬상 장치는 차분 데이터를 취득하는 제 1 모드에 상당하는, 모션 검출 시(Motion Capturing)의 소비 전력이 25.3㎼이고, 대기 시(Wait)의 소비 전력은 1.88㎼였다. 한편, 촬상 데이터를 취득하는 제 2 모드에 상당하는, 촬상 시(Imaging)의 소비 전력은 3.6mW였다. 즉, 모션 검출 시와 대기 시의 소비 전력은 각각 촬상 시의 1/140, 1/2000이었다.
다음에, 도 27에 제작한 촬상 장치의 블록 다이어그램, 및 각 동작 모드에서의 각 블록의 동작 상태에 대하여 도시하였다.
도 27에 도시된 240개×160개의 화소는 상술한 실시형태에서 설명한 화소의 기능을 가진다. 즉, 촬상 방식을 전환함으로써 통상의 촬상 데이터를 취득할 뿐만 아니라 임의의 참조 프레임의 촬상 데이터와 현재의 프레임의 촬상 데이터 사이의 차분 데이터를 취득할 수 있다. 실제로 제작한 화소의 회로 구성, 및 동작을 설명하기 위한 타이밍 차트에 대해서는 후술한다.
또한, 도 27에 도시된 아날로그 처리 회로(도면 중 Analog Processor)는 상술한 실시형태에서 설명한 아날로그 처리 회로의 기능을 가진다. 즉, 각 행의 화소의 차분 데이터에서의 변화의 유무를 프레임마다 순차적으로 판정하여 1bit의 판정 신호(도면 중 Motion trigger)를 출력하는 기능을 가진다. 또한, 1bit의 판정 신호는 상술한 실시형태에서 설명한 판정 신호 AOUT에 상당한다.
또한, 도 27에 도시된 전원 가산 회로(도면 중 Current Addition(CA))는 상술한 실시형태에서 설명한 정전류 회로의 기능을 가진다. 또한, 도 27에 도시된 비교 회로(도면 중 COMP)는 상술한 실시형태에서 설명한 전류 비교 회로의 기능을 가진다. 또한, 도 27에 도시된 제어 회로(도면 중 Controller)는 상술한 실시형태에서 설명한 제어 회로의 기능을 가진다.
상술한 회로 구성을 가짐으로써, 제작한 촬상 장치는 통상의 프레임 베이스형과 달리 저속으로 변화하는 피사체부터 고속으로 변화하는 피사체까지 넓은 속도 범위로 피사체의 모션을 칩 내에서 검출할 수 있다. 또한, 제작한 촬상 장치는 글로벌 셔터 방식에 의하여 촬상 데이터를 8bit의 싱글 슬로프 방식의 A/D 변환 회로(ADC)로부터 출력할 수도 있다.
제작한 촬상 장치에는 모션 검출(Motion capturing), 대기(Wait), 표시(Imaging)의 세 가지 동작 모드가 있다. 모션 검출 모드에서 아날로그 처리 회로에 의한 모션 검출 중에는 ADC 및 칼럼 드라이버(X-decoder&ADC)가 정지 상태가 된다.
아날로그 처리 회로는 각 행의 화소의 차분 데이터를 순차적으로 판정하면서 어느 행에서 화소의 차분 데이터로부터 모션을 검출((A) Motion triggered)하고 나면 촬상 장치는 나머지 행의 화소의 차분 데이터의 판정을 하지 않고 자율적으로 대기 모드로 전환한다. 따라서, 모션 검출 후에 불필요하게 소비되는 전력을 저감할 수 있다.
대기 모드로의 전환은 모션 검출 시에 제어 회로가 아날로그 처리 회로를 정지 상태로 함으로써 수행된다. 대기 모드에서는 제어 회로 이외의 모든 회로 블록이 정지 상태가 된다. 촬상 장치는 모션이 검출된 대상 프레임의 기간이 종료되면 자율적으로 모션 검출 모드로 전환하거나((B) Reset), 또는 외부로부터의 신호(Out trigger)에 의하여 표시 모드로 전환한다((C) Out triggered).
표시 모드에서 아날로그 처리 회로는 정지 상태가 된다. 따라서, 불필요하게 소비되는 전력을 저감할 수 있다. 촬상 장치는 현재의 프레임의 촬상 데이터를 취득하거나 또는 그것을 취득하지 않고 모션을 검출한 프레임의 차분 데이터를 취득하고 그 데이터를 화상 데이터로서 출력한다.
상술한 바와 같이, 제작한 촬상 장치는 동작 모드에 따라 필요한 회로 블록만을 동작시켜 소비 전력을 저감한다.
도 28의 (A) 및 (B)에 제작한 촬상 장치에 채용한 화소의 회로도와 차분 데이터 취득 시의 타이밍 차트를 나타내었다. 화소는 도 13 및 도 14 등을 사용하여 위에서 설명한 구성의 일부를 변경한 것이지만 기본적인 동작은 마찬가지이므로 자세한 사항에 대해서는 도 28의 (A) 및 (B)를 참조하면 좋다.
도 28의 (A)의 화소는 OS 트랜지스터인 트랜지스터(M11~M15)를 포함하고, 이들의 오프 전류가 낮은 것을 이용하여 동작한다. 예를 들어, FD, CS로 나타낸 노드를 비휘발성 기억 노드로 간주할 수 있으므로 FD, CS로 나타낸 노드에 설정된, 촬상 데이터에 대응하는 전위는 장기간에 걸쳐 유지될 수 있다.
도 28의 (A)의 화소에서 차분 데이터를 취득할 때의 동작에 대하여 도 28의 (B)를 사용하여 설명한다.
먼저, 참조 프레임(도면 중 Reference frame) 중에 리셋(도면 중 Reset), 노광(도면 중 Exposure), 판독(도면 중 Readout)의 동작을 함으로써 CS로 나타낸 노드의 전위를 리셋 전위(VFR), FD로 나타낸 노드의 전위를 참조 프레임의 촬상 후의 전위(VPR-VA)로 설정한다.
다음에, 대상 프레임(도면 중 Target frame)의 리셋 기간 중, FD로 나타낸 노드의 전위를 리셋 전위(VPR)로 설정하면 용량 결합에 의하여 CS로 나타낸 노드의 전위가 참조 프레임에서 설정한 전위에 대응하는 전위(VFR+αVA)로 설정된다. 여기서 α는 용량 소자(C1), 용량 소자(C2), 트랜지스터(M14)의 게이트 용량값으로 결정되는 상수이다. 대상 프레임의 노광 기간 중, FD로 나타낸 노드의 전위가 대상 프레임의 촬상 후의 전위(VPR-VB)로 변화되면, CS로 나타낸 노드의 전위는 참조 프레임의 촬상 전위와 대상 프레임의 촬상 전위 사이의 차분에 대응하는 전위(VFR+α(VA-VB))로 설정된다. CS, FD로 나타낸 노드의 전위는, OS 트랜지스터의 오프 전류가 낮은 것을 이용하여 트랜지스터(M11, M12, 및 M13)를 오프 상태로 함으로써 장기간에 걸쳐 유지될 수 있다. 그러므로 이후 화소는 대상 프레임에서 계속 촬상함으로써 참조 프레임에 대한 차분 데이터를 취득할 수 있다. 또한, 현재의 프레임의 촬상은 CS로 나타낸 노드의 전위를 적당한 전위(예를 들어 VFR)로 설정한 후에 FR 노드를 PR 노드와 동기화하여 제어함으로써 수행된다.
도 29는 시험적으로 제작한 아날로그 처리 회로의 회로도이고, 도 30은 아날로그 처리 회로의 모션을 검출하는 기간의 타이밍 차트이다. 도 29에 도시된 아날로그 처리 회로는 도 4, 도 5 등에서 설명한 아날로그 처리 회로와 마찬가지로 동작할 수 있다. 구체적으로는 각 행의 화소의 차분 데이터의 변화를 전류 비교 방식으로 프레임마다 순차적으로 판정함으로써 모션을 검출할 수 있다.
도 29 및 도 30을 참조하여 아날로그 처리 회로의 모션 검출 방법에 대하여 설명한다. 먼저, 참조 프레임의 판독 기간 중, 전원 가산 회로(CA) 내의 각 열의 용량 소자(Cref)에 각 열의 화소의 전류(ic)에 따른 전위를 설정한다. 여기서, ic는 각 열의 화소의 CS 노드의 전위가 VFR, 즉 차분이 0일 때의 전류값에 대응한다. 각 열의 용량 소자(Cref)에 설정된 전위는 OS 트랜지스터인 트랜지스터(M23)를 오프 상태로 함으로써 장기간에 걸쳐 유지될 수 있다. 즉, 트랜지스터(M24)는 열마다 편차가 보정된 정전류원(전류(ic))으로서 동작한다.
다음에, 대상 프레임의 판독 기간 중, 선택된 행의 각 열의 화소는 CS로 나타낸 노드에 유지된 전위(VR+α(VA-VB))에 따른 전류(ib)를 각 열의 출력선(OUTP[0]~OUTP[239])에 출력한다. 여기서 선택된 각 열의 화소의 CS 노드의 변화 α(VA-VB)에 따라 차분 전류가 흐른다. 전류가 ic>ib일 때는 차분 전류 i+(=ic-ib)가 흐른다. 또한, 전류가 ic<ib일 때는 차분 전류 i-(=ib-ic)가 트랜지스터(M26 및 M25)를 통하여 흐른다. COM+, COM-로 나타낸 노드의 전위는 모든 열의 출력선의 차분 전류의 합 I+=∑i+, I-=∑i-에 따라 변화된다. 그리고, 2개의 콤퍼레이터(Comp+ 및 Comp-)가 그들의 전위와 참조 전압을 비교함으로써 아날로그 처리 회로는 모션의 검출 유무를 판정한다. 콤퍼레이터(Comp+ 및 Comp-)의 참조 전압 VREFM, VREFP는 화소의 편차나 노이즈를 포함하는 오차의 상한값과 하한값의 전압으로 설정된다. 상술한 동작에 의하여 임의적으로 설정한 참조 프레임에 대한 모션 검출이 가능하다. 또한, 모션을 검출하면 제어 회로가 콤퍼레이터의 바이어스(VBIAS)나 그 출력 회로의 인에이블 신호(AEN, AENB), 및 각 열의 정전류원을 제어하는 신호(ASET)를 제어하여, 아날로그 처리 회로의 소비 전력을 가능한 한 삭감하는 대기 모드로 촬상 장치가 자율적으로 전환한다.
또한, 아날로그 처리 회로는 각 프레임 내에서 행마다 순차적으로 선택된 화소의 차분 데이터의 변화를 판정하기 때문에, 상기 프레임 내에서의 판정 신호의 출력의 타이밍에 따라 모션을 검출한 행의 어드레스를 특정할 수 있다. 또한, 그 판정은 각 열의 차분 데이터의 합계를 검출하는 것에 상당하며 회로의 전력 낭비를 억제할 뿐만 아니라 화소의 불량 비트로 인한 모션 오검출의 확률을 억제할 수 있다. 아날로그 처리 회로의 검출 감도의 신뢰성은, 상술한 열 편차가 보정된 정전류원을 이용함으로써 가능한 한 보증된다.
도 31은 제작한 촬상 장치로 촬상한 문자가 쓰인 피사체와 그 촬상 화상, 그리고 그것을 참조 프레임으로 하여 시간의 경과에 따라 피사체의 문자를 변화시켰을 때의 차분 화상을 나타낸 것이다. 이 결과로부터 60초 경과 후에도 참조 프레임에 대한 현재의 프레임의 차분 데이터를 취득할 수 있음을 확인하였다.
도 32는 60fps로 1프레임당 8분의 7회전하는 DC 팬의 날개를 피사체로 하여, 프레임마다 촬상한 화상, 및 그것에 대응하는 리셋 신호(각 프레임의 시작 시점에 대응함)와, Motion trigger와, 칩의 소비 전류의 실측 파형이다. 날개가 도면 중 '1'을 붙인 위치에 있는 프레임을 참조 프레임으로 하고 날개를 회전시켰을 때, 날개가 도면 중 '1'을 붙인 위치 이외의 위치에 있을 때에 모션을 검출할 수 있었다. 또한, 참조 프레임의 날개의 위치에서 DC 팬을 꺼서 변화시키지 않고 60초가 경과하여도 모션 오검출이 없음을 확인하였다. 이것은 즉, 60초 걸려 저속으로 변화하는 피사체에 대하여 모션을 검출할 수 있다는 것을 뜻한다.
T01: 시각
T1: 시각
T02: 시각
T2: 시각
T03: 시각
T3: 시각
T04: 시각
T4: 시각
T05: 시각
T5: 시각
T06: 시각
T6: 시각
T10: 시각
T11: 시각
T12: 시각
T13: 시각
T14: 시각
T15: 시각
T21: 시각
T24: 시각
T25: 시각
T31: 시각
T32: 시각
T33: 시각
T34: 시각
T35: 시각
T41: 시각
T42: 시각
T43: 시각
T44: 시각
T45: 시각
T51: 시각
T52: 시각
T53: 시각
T54: 시각
T55: 시각
X1-X2: 이점 쇄선
X3-X4: 이점 쇄선
Y1-Y2: 이점 쇄선
Y3-Y4: 이점 쇄선
OUTM: 단자
OUTP: 단자
10: 촬상 장치
40: 실리콘 기판
51: Si 트랜지스터
52: OS 트랜지스터
53: OS 트랜지스터
60: 포토다이오드
61: 애노드
63: 저저항 영역
70: 콘택트 플러그
71: 배선층
72: 배선층
73: 배선층
80: 절연층
91a: 회로
91b: 회로
91c: 회로
100: 화소부
101: 아날로그 처리 회로
102: A/D 변환 회로
103: 열 드라이버
104: 행 드라이버
105: 화소
111: 정전류 회로
112: 전류 비교 회로
113: 제어 회로
114: 정전류원
200: 카메라
211: 기억 장치
212: 표시 장치
213: 경보 장치
220: 촬상 장치
301: 트랜지스터
302: 트랜지스터
303: 트랜지스터
304: 트랜지스터
305: 트랜지스터
306: 트랜지스터
307: 용량 소자
310: 정전류원
311: 트랜지스터
312: 트랜지스터
313: 트랜지스터
315: 트랜지스터
401: 콤퍼레이터
402: 콤퍼레이터
403: 트랜지스터
404: 트랜지스터
405: 트랜지스터
406: 트랜지스터
407: 트랜지스터
408: 트랜지스터
409: 트랜지스터
410: 트랜지스터
412: 트랜지스터
413: 트랜지스터
414: 래치 회로
501: 인버터
502: NAND
503: NAND
504: NAND
511: 트랜지스터
514: 트랜지스터
517: 트랜지스터
601: NAND
603: NAND
604: 인버터
605: 인버터
606: 인버터
607: 인버터
608: 인버터
609: 레벨 시프터
610: 트랜지스터
611: 트랜지스터
701: 트랜지스터
706: 트랜지스터
707: 트랜지스터
712: 트랜지스터
811: 트랜지스터
811A: 트랜지스터
811B: 트랜지스터
811C: 트랜지스터
812: 트랜지스터
813: 트랜지스터
814: 트랜지스터
815: 트랜지스터
821: 용량 소자
822: 용량 소자
823: 포토다이오드
823A: 포토다이오드
823B: 포토다이오드
823C: 포토다이오드
901: 하우징
902: 하우징
903: 표시부
904: 표시부
905: 마이크로폰
906: 스피커
907: 조작 키
908: 스타일러스
909: 카메라
911: 하우징
912: 표시부
919: 카메라
921: 하우징
922: 셔터 버튼
923: 마이크로폰
925: 렌즈
927: 발광부
931: 하우징
932: 표시부
933: 리스트 밴드
939: 카메라
941: 하우징
942: 하우징
943: 표시부
944: 조작 키
945: 렌즈
946: 접속부
951: 하우징
952: 표시부
954: 스피커
955: 버튼
956: 입출력 단자
957: 마이크로폰
959: 카메라
1100: 층
1200: 층
1300: 층
1400: 층
1500: 절연층
1510: 차광층
1520: 유기 수지층
1530a: 컬러 필터
1530b: 컬러 필터
1530c: 컬러 필터
1540: 마이크로 렌즈 어레이
1550: 광학 변환층
1600: 지지 기판

Claims (20)

  1. 촬상 장치에 있어서,
    화소;
    디지털 회로; 및
    정전류 회로, 전류 비교 회로, 및 제어 회로를 포함하는 아날로그 처리 회로를 포함하고,
    상기 화소는 차분 데이터를 출력할 수 있고,
    상기 정전류 회로는 제 1 제어 신호에 따라 상기 차분 데이터에 따른 제 1 전류를 공급할 수 있고,
    상기 전류 비교 회로는 상기 차분 데이터의 변화에 따라 상기 정전류 회로를 흐르는 제 2 전류를 공급할 수 있고,
    상기 전류 비교 회로는 상기 제 2 전류를 상기 정전류 회로에 공급할지 여부에 따라 판정 신호를 액티브로 설정할 수 있고,
    상기 제어 회로는 상기 판정 신호가 액티브가 될 때에 상기 정전류 회로 및 상기 전류 비교 회로의 기능을 정지할 수 있고,
    상기 디지털 회로는 상기 판정 신호가 액티브가 될 때에 동작할 수 있는, 촬상 장치.
  2. 감시 장치에 있어서,
    제 1 항에 따른 촬상 장치;
    상기 촬상 장치에 기능적으로 접속된 기억 장치;
    상기 촬상 장치에 기능적으로 접속된 경보 장치; 및
    상기 촬상 장치에 기능적으로 접속된 표시 장치를 포함하는, 감시 장치.
  3. 전자 기기에 있어서,
    제 2 항에 따른 감시 장치; 및
    조작 키를 포함하는, 전자 기기.
  4. 촬상 장치에 있어서,
    화소;
    디지털 회로; 및
    아날로그 처리 회로로서,
    정전류 회로;
    콤퍼레이터, 증폭 회로, 트랜지스터, 및 래치 회로를 포함하는 전류 비교 회로; 및
    제어 회로를 포함하는 상기 아날로그 처리 회로를 포함하고,
    상기 화소는 차분 데이터를 출력할 수 있고,
    상기 정전류 회로는 제 1 제어 신호에 따라 상기 차분 데이터에 따른 제 1 전류를 공급할 수 있고,
    상기 전류 비교 회로는 상기 차분 데이터의 변화에 따라 흐르는 제 2 전류를 상기 정전류 회로에 공급할 수 있고,
    상기 콤퍼레이터는 바이어스 전압이 인가될 때에 상기 제 2 전류를 입출력하기 위한 출력 신호를 생성할 수 있고,
    상기 증폭 회로는 상기 출력 신호를 증폭할 수 있고,
    상기 트랜지스터는 상기 콤퍼레이터와 상기 증폭 회로 사이에 제공되고,
    상기 트랜지스터의 온/오프 상태는 제 2 제어 신호에 따라 제어되고,
    상기 래치 회로는 증폭된 상기 출력 신호를 래치할 수 있고,
    상기 래치 회로는 판정 신호를 액티브로 설정할 수 있고,
    상기 제어 회로는 상기 판정 신호가 액티브가 될 때에, 상기 바이어스 전압의 출력을 정지하고, 상기 제 1 전류가 상기 정전류 회로를 흐르지 않도록 상기 제 1 제어 신호의 출력을 전환하고, 상기 트랜지스터가 오프 상태가 되도록 상기 제 2 제어 신호의 출력을 전환할 수 있고,
    상기 디지털 회로는 상기 판정 신호가 액티브가 될 때에 동작할 수 있는, 촬상 장치.
  5. 제 4 항에 있어서,
    상기 래치 회로는 리셋 신호에 의하여 초기화되는, 촬상 장치.
  6. 제 4 항에 있어서,
    상기 트랜지스터의 채널 형성 영역은 산화물 반도체를 포함하는, 촬상 장치.
  7. 감시 장치에 있어서,
    제 4 항에 따른 촬상 장치;
    상기 촬상 장치에 기능적으로 접속된 기억 장치;
    상기 촬상 장치에 기능적으로 접속된 경보 장치; 및
    상기 촬상 장치에 기능적으로 접속된 표시 장치를 포함하는, 감시 장치.
  8. 전자 기기에 있어서,
    제 7 항에 따른 감시 장치; 및
    조작 키를 포함하는, 전자 기기.
  9. 촬상 장치에 있어서,
    촬상 소자를 포함하는 화소;
    아날로그 처리 회로; 및
    디지털 회로를 포함하고,
    상기 아날로그 처리 회로는 상기 화소로부터 출력되는 전류와 상기 화소로부터 출력되는 기준 전류를 비교하여 상기 전류와 상기 기준 전류가 같은지 여부를 판정하고,
    상기 아날로그 처리 회로는 상기 전류가 상기 기준 전류와 다를 때에 제어 신호를 출력하고,
    상기 제어 신호는 상기 아날로그 처리 회로를 비(非)액티브로 하고 상기 디지털 회로를 액티브로 하는, 촬상 장치.
  10. 제 9 항에 있어서,
    상기 아날로그 처리 회로는 정전류 회로, 전류 비교 회로, 및 제어 회로를 포함하고,
    상기 정전류 회로에는 상기 기준 전류가 흐르고,
    상기 전류 비교 회로는 상기 기준 전류를 유지하고, 상기 화소로부터 출력되는 상기 전류가 상기 기준 전류와 다를 때에 상기 제어 신호를 출력하고,
    상기 제어 회로는 상기 제어 신호에 따라 상기 아날로그 처리 회로를 비액티브로 하는 신호를 출력하는, 촬상 장치.
  11. 제 10 항에 있어서,
    상기 제어 회로는 상기 제어 신호에 따라 상기 정전류 회로를 흐르는 상기 전류를 정지하는 신호를 출력하는, 촬상 장치.
  12. 제 10 항에 있어서,
    상기 제어 회로는 상기 전류 비교 회로가 상기 제어 신호를 출력하는 것을 정지하는 신호를 출력하는, 촬상 장치.
  13. 제 10 항에 있어서,
    상기 정전류 회로는,
    제 1 단자, 제 2 단자, 및 게이트를 각각 포함하는 제 1~제 6 트랜지스터; 및
    제 1 단자 및 제 2 단자를 포함하는 용량 소자를 포함하고,
    상기 제 1 트랜지스터의 상기 제 1 단자는 상기 화소에 전기적으로 접속되고,
    상기 제 1 트랜지스터의 상기 게이트는 상기 제어 회로에 전기적으로 접속되고,
    상기 제 1 트랜지스터의 상기 제 2 단자는 상기 제 2 트랜지스터의 상기 제 1 단자, 상기 제 3 트랜지스터의 상기 제 1 단자, 및 상기 제 4 트랜지스터의 상기 제 1 단자에 전기적으로 접속되고,
    상기 제 3 트랜지스터의 상기 제 2 단자는 상기 제 4 트랜지스터의 상기 게이트 및 상기 용량 소자의 상기 제 1 단자에 전기적으로 접속되고,
    상기 제 4 트랜지스터의 상기 제 2 단자는 상기 용량 소자의 상기 제 2 단자에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 상기 제 2 단자는 상기 제 5 트랜지스터의 상기 제 2 단자, 상기 제 6 트랜지스터의 상기 제 1 단자, 및 상기 제 6 트랜지스터의 상기 게이트에 전기적으로 접속되고,
    상기 제 5 트랜지스터의 상기 제 1 단자는 상기 전류 비교 회로 및 상기 제 5 트랜지스터의 상기 게이트에 전기적으로 접속되고,
    상기 제 6 트랜지스터의 상기 제 2 단자는 상기 전류 비교 회로에 전기적으로 접속되는, 촬상 장치.
  14. 제 10 항에 있어서,
    상기 화소는,
    제 1 단자, 제 2 단자, 및 게이트를 각각 포함하는 제 1~제 4 트랜지스터;
    제 1 단자 및 제 2 단자를 포함하는 제 1 용량 소자; 및
    상기 촬상 소자를 포함하고,
    상기 제 1 트랜지스터의 상기 제 1 단자는 상기 제 2 트랜지스터의 상기 제 1 단자 및 상기 제 1 용량 소자의 상기 제 1 단자에 전기적으로 접속되고,
    상기 제 1 트랜지스터의 상기 제 2 단자는 상기 촬상 소자에 전기적으로 접속되고,
    상기 제 1 용량 소자의 상기 제 2 단자는 상기 제 3 트랜지스터의 상기 제 1 단자 및 상기 제 4 트랜지스터의 상기 게이트에 전기적으로 접속되고,
    상기 제 4 트랜지스터의 상기 제 1 단자는 상기 정전류 회로에 전기적으로 접속되는, 촬상 장치.
  15. 제 14 항에 있어서,
    상기 화소는 제 2 용량 소자를 포함하고,
    상기 제 2 용량 소자의 제 1 단자는 상기 제 1 용량 소자의 상기 제 2 단자, 상기 제 3 트랜지스터의 상기 제 1 단자, 및 상기 제 4 트랜지스터의 상기 게이트에 전기적으로 접속되는, 촬상 장치.
  16. 제 14 항에 있어서,
    상기 제 3 트랜지스터는 채널 형성 영역을 포함하는 산화물 반도체층을 포함하는, 촬상 장치.
  17. 제 14 항에 있어서,
    상기 제 1 트랜지스터 및 상기 제 2 트랜지스터는 각각 채널 형성 영역을 포함하는 산화물 반도체층을 포함하는, 촬상 장치.
  18. 제 10 항에 있어서,
    상기 촬상 소자는 광전 변환 소자인, 촬상 장치.
  19. 제 10 항에 있어서,
    상기 디지털 회로는 A/D 변환 회로인, 촬상 장치.
  20. 제 10 항에 있어서,
    상기 디지털 회로는 상기 화소로부터 출력되는 촬상 데이터를 디지털 데이터로 변환하는, 촬상 장치.
KR1020150106748A 2014-07-31 2015-07-28 촬상 장치, 감시 장치, 및 전자 기기 KR20160016638A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220112726A KR20220127215A (ko) 2014-07-31 2022-09-06 촬상 장치, 감시 장치, 및 전자 기기

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014156296 2014-07-31
JPJP-P-2014-156296 2014-07-31
JPJP-P-2014-179769 2014-09-04
JP2014179769 2014-09-04

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220112726A Division KR20220127215A (ko) 2014-07-31 2022-09-06 촬상 장치, 감시 장치, 및 전자 기기

Publications (1)

Publication Number Publication Date
KR20160016638A true KR20160016638A (ko) 2016-02-15

Family

ID=55181414

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020150106748A KR20160016638A (ko) 2014-07-31 2015-07-28 촬상 장치, 감시 장치, 및 전자 기기
KR1020220112726A KR20220127215A (ko) 2014-07-31 2022-09-06 촬상 장치, 감시 장치, 및 전자 기기

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020220112726A KR20220127215A (ko) 2014-07-31 2022-09-06 촬상 장치, 감시 장치, 및 전자 기기

Country Status (4)

Country Link
US (1) US10021329B2 (ko)
JP (3) JP6555956B2 (ko)
KR (2) KR20160016638A (ko)
TW (4) TWI766782B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200101375A (ko) * 2017-12-11 2020-08-27 프로페시 이벤트 기반 이미지 센서 및 그 작동 방법
KR20210100221A (ko) * 2016-03-18 2021-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기
US11574945B2 (en) 2017-11-23 2023-02-07 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014112002A1 (ja) * 2013-01-15 2014-07-24 オリンパス株式会社 撮像素子、及び撮像装置
US9773832B2 (en) 2014-12-10 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10389961B2 (en) 2015-04-09 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US9848146B2 (en) 2015-04-23 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
JP6777421B2 (ja) 2015-05-04 2020-10-28 株式会社半導体エネルギー研究所 半導体装置
KR20160144314A (ko) 2015-06-08 2016-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 그 동작 방법, 및 전자 기기
US9860465B2 (en) 2015-06-23 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
TWI713367B (zh) 2015-07-07 2020-12-11 日商半導體能源研究所股份有限公司 成像裝置及其運作方法
US10373991B2 (en) 2015-08-19 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Imaging device, operating method thereof, and electronic device
JP6796461B2 (ja) * 2015-11-18 2020-12-09 株式会社半導体エネルギー研究所 半導体装置、コンピュータ及び電子機器
KR20170061602A (ko) 2015-11-26 2017-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
US10027896B2 (en) 2016-01-15 2018-07-17 Semiconductor Energy Laboratory Co., Ltd. Image display system, operation method of the same, and electronic device
US10250247B2 (en) 2016-02-10 2019-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
JP6906978B2 (ja) 2016-02-25 2021-07-21 株式会社半導体エネルギー研究所 半導体装置、半導体ウェハ、および電子機器
US10547803B2 (en) * 2016-09-30 2020-01-28 Canon Kabushiki Kaisha Imaging apparatuses, systems, and moving imaging objects
JP7058479B2 (ja) * 2016-10-18 2022-04-22 ソニーセミコンダクタソリューションズ株式会社 光検出器
KR20240042189A (ko) 2016-10-18 2024-04-01 소니 세미컨덕터 솔루션즈 가부시키가이샤 광검출기
TW201824870A (zh) * 2016-12-08 2018-07-01 日商半導體能源研究所股份有限公司 電子裝置及包含該電子裝置的系統
EP3462497A4 (en) * 2017-03-22 2020-04-08 Sony Semiconductor Solutions Corporation IMAGING DEVICE AND SIGNAL PROCESSING DEVICE
US11284033B2 (en) * 2017-10-13 2022-03-22 Sony Semiconductor Solutions Corporation Solid-state image sensor, method of driving solid-state image sensor, and electronic apparatus
JP2020162320A (ja) * 2019-03-27 2020-10-01 ソニー株式会社 医療用電源システム、情報処理装置、情報処理方法、画像処理装置、画像処理方法
FR3100925B1 (fr) * 2019-09-17 2021-10-15 Commissariat Energie Atomique Capteur d’image à plage dynamique augmentée
WO2021258303A1 (zh) * 2020-06-23 2021-12-30 庆鼎精密电子（淮安）有限公司 相机模组及其制备方法
CN111988568B (zh) * 2020-08-19 2022-01-28 淄博职业学院 轻轨路口沿线移动监控的机器人
CN112532899B (zh) * 2020-11-27 2023-06-30 京东方科技集团股份有限公司 光电转换电路、驱动方法、光电检测基板、光电检测装置
CN114823745A (zh) * 2021-01-28 2022-07-29 睿生光电股份有限公司 X射线装置
TWI813943B (zh) 2021-02-04 2023-09-01 神盾股份有限公司 影像感測器晶片及其感測方法
US11616926B2 (en) 2021-04-29 2023-03-28 Samsung Electronics Co., Ltd. Analog-to-digital converting circuit using output signal feedback and operation method thereof

Family Cites Families (120)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5705807A (en) 1994-10-24 1998-01-06 Nissan Motor Co., Ltd. Photo detecting apparatus for detecting reflected light from an object and excluding an external light componet from the reflected light
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4271268B2 (ja) 1997-09-20 2009-06-03 株式会社半導体エネルギー研究所 イメージセンサおよびイメージセンサ一体型アクティブマトリクス型表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3899886B2 (ja) * 2001-10-10 2007-03-28 株式会社日立製作所 画像表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US6919549B2 (en) * 2003-04-11 2005-07-19 Canesta, Inc. Method and system to differentially enhance sensor dynamic range
JP2004341144A (ja) * 2003-05-15 2004-12-02 Hitachi Ltd 画像表示装置
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577281B (zh) 2005-11-15 2012-01-11 株式会社半导体能源研究所 有源矩阵显示器及包含该显示器的电视机
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5178458B2 (ja) * 2008-10-31 2013-04-10 キヤノン株式会社 固体撮像装置、撮像システム、および、固体撮像装置の駆動方法
JP5562172B2 (ja) * 2010-08-10 2014-07-30 キヤノン株式会社 定電流回路及びそれを用いた固体撮像装置
US8896125B2 (en) * 2011-07-05 2014-11-25 Sony Corporation Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
JP5982748B2 (ja) * 2011-08-01 2016-08-31 ソニー株式会社 半導体装置、半導体装置の製造方法、および電子機器
US8836626B2 (en) 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
US8716823B2 (en) * 2011-11-08 2014-05-06 Aptina Imaging Corporation Backside image sensor pixel with silicon microlenses and metal reflector
JP2013182906A (ja) * 2012-02-29 2013-09-12 Sony Corp 固体撮像装置及びその製造方法、電子機器
JP6151530B2 (ja) 2012-02-29 2017-06-21 株式会社半導体エネルギー研究所 イメージセンサ、カメラ、及び監視システム
WO2013133143A1 (en) * 2012-03-09 2013-09-12 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
DE102013217278B4 (de) * 2012-09-12 2017-03-30 Semiconductor Energy Laboratory Co., Ltd. Photodetektorschaltung, Bildgebungsvorrichtung und Verfahren zum Ansteuern einer Photodetektorschaltung
JP6128787B2 (ja) * 2012-09-28 2017-05-17 キヤノン株式会社 半導体装置
JP5604700B2 (ja) * 2012-10-29 2014-10-15 弘一 関根 動き検出用撮像装置、動き検出カメラおよび動き検出システム
JP2014107448A (ja) * 2012-11-28 2014-06-09 Nikon Corp 積層半導体装置の製造方法および積層半導体製造装置
JP5747238B2 (ja) * 2012-12-07 2015-07-08 関根　弘一 動き検出用固体撮像装置及び動き検出システム
JP6612056B2 (ja) 2014-05-16 2019-11-27 株式会社半導体エネルギー研究所 撮像装置、及び監視装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210100221A (ko) * 2016-03-18 2021-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기
US11574945B2 (en) 2017-11-23 2023-02-07 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
KR20200101375A (ko) * 2017-12-11 2020-08-27 프로페시 이벤트 기반 이미지 센서 및 그 작동 방법

Also Published As

Publication number Publication date
JP6555956B2 (ja) 2019-08-07
JP2021184476A (ja) 2021-12-02
US10021329B2 (en) 2018-07-10
TWI766782B (zh) 2022-06-01
TW202005360A (zh) 2020-01-16
TWI672045B (zh) 2019-09-11
TW201607321A (zh) 2016-02-16
TWI736489B (zh) 2021-08-11
TW202213980A (zh) 2022-04-01
JP2019216426A (ja) 2019-12-19
US20160037106A1 (en) 2016-02-04
KR20220127215A (ko) 2022-09-19
TW202126029A (zh) 2021-07-01
JP2016054478A (ja) 2016-04-14
TWI714134B (zh) 2020-12-21

Similar Documents

Publication Publication Date Title
KR20220127215A (ko) 촬상 장치, 감시 장치, 및 전자 기기
KR102472507B1 (ko) 촬상 장치, 감시 장치, 및 전자 기기
JP6545541B2 (ja) 撮像装置、監視装置、及び電子機器
JP7493634B2 (ja) 表示システム
KR20160010317A (ko) 반도체 장치, 촬상 장치, 및 전자 기기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application
E801 Decision on dismissal of amendment
E601 Decision to refuse application
E801 Decision on dismissal of amendment
A107 Divisional application of patent