TWI813943B - 影像感測器晶片及其感測方法 - Google Patents

影像感測器晶片及其感測方法 Download PDF

Info

Publication number
TWI813943B
TWI813943B TW110104198A TW110104198A TWI813943B TW I813943 B TWI813943 B TW I813943B TW 110104198 A TW110104198 A TW 110104198A TW 110104198 A TW110104198 A TW 110104198A TW I813943 B TWI813943 B TW I813943B
Authority
TW
Taiwan
Prior art keywords
circuit
sensing
period
output
frame period
Prior art date
Application number
TW110104198A
Other languages
English (en)
Other versions
TW202232941A (zh
Inventor
謝志成
陳彥愷
徐子翔
Original Assignee
神盾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 神盾股份有限公司 filed Critical 神盾股份有限公司
Priority to TW110104198A priority Critical patent/TWI813943B/zh
Priority to US17/170,831 priority patent/US11683605B2/en
Publication of TW202232941A publication Critical patent/TW202232941A/zh
Application granted granted Critical
Publication of TWI813943B publication Critical patent/TWI813943B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本發明提供一種影像感測器晶片及其感測方法。影像感測器晶片包括像素陣列。像素陣列包括多個像素單元，其中這些像素單元的每一個包括一光感測電路、重置開關以及輸出電路。重置開關耦接至光感測電路的第一端。重置開關在重置期間重置光感測電路。輸出電路耦接至光感測電路的第一端。像素單元的輸出電路將光感測電路在第一幀期間中的第一感測結果與在第一幀期間後的第二幀期間中的第二感測結果之間的差異所對應的差異資訊輸出至像素陣列的多個讀出線中的一個對應讀出線。

Description

影像感測器晶片及其感測方法
本發明是有關於一種影像感測，且特別是有關於一種影像感測器晶片及其感測方法。
動態視覺影像感測技術的實現方式可分為兩大方式：基於事件（event-based）偵測型與基於幀（frame-based）運算型。無論如何，現有影像感測器的像素陣列不會對感測結果（在一個幀期間中所產生的資料幀）進行處理（例如幀差異運算）。現有影像感測器將多個資料幀（原始影像幀）輸出給處理器，然後運行於處理器的軟體/韌體再對這些資料幀進行影像處理（例如連續幀差異運算）。一般而言，處理器的運算負擔很大。所述連續幀差異運算可能加重處理器的運算負擔而使幀率下降。再者，為了進行所述連續幀差異運算，處理器需要一個幀緩衝器用以放置一個先前幀。
本發明提供一種影像感測器晶片及其感測方法，以提供在第一幀期間中的第一感測結果與在第二幀期間中的第二感測結果之間的差異。
在本發明的一實施例中，上述的影像感測器晶片包括像素陣列。像素陣列包括多個像素單元，其中這些像素單元的每一個包括一光感測電路、第一重置開關以及輸出電路。第一重置開關耦接至光感測電路的第一端。第一重置開關適於在重置期間重置光感測電路。輸出電路耦接至光感測電路的第一端。輸出電路被配置為將光感測電路在第一幀期間中的第一感測結果與在第一幀期間後的第二幀期間中的第二感測結果之間的差異所對應的差異資訊輸出至像素陣列的多個讀出線中的一個對應讀出線。
在本發明的一實施例中，上述的感測方法包括：由第一重置開關在第一幀期間中的重置期間重置光感測電路；由光感測電路在第一幀期間中產生第一感測結果；由第一重置開關在第一幀期間後的第二幀期間中的重置期間重置光感測電路；由光感測電路在第二幀期間中產生第二感測結果；由輸出電路將第一感測結果與第二感測結果之間的差異所對應的差異資訊輸出至像素陣列的多個讀出線中的一個對應讀出線。
基於上述，本發明諸實施例所述影像感測器晶片可以進行連續幀差異運算。所述影像感測器晶片可以儲存先前幀（在第一幀期間中的感測結果）。在第一幀期間後，所述影像感測器晶片可以產生先前幀與目前幀（在第二幀期間中的感測結果）之間的差異，並且所述影像感測器晶片可以儲存目前幀以便於在下一幀期間再一次進行連續幀差異運算。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
在本案說明書全文（包括申請專利範圍）中所使用的「耦接（或連接）」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接（或連接）於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。本案說明書全文（包括申請專利範圍）中提及的「第一」、「第二」等用語是用以命名元件（element）的名稱，或區別不同實施例或範圍，而並非用來限制元件數量的上限或下限，亦非用來限制元件的次序。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。
圖1是依照本發明的一實施例的一種影像感測器晶片100的電路方塊（circuit block）示意圖。圖1所示影像感測器晶片100包括數位控制電路110、列控制（row control）電路120、電壓產生器130、像素陣列140、讀出電路150以及行選擇（column select）電路160。讀出電路150耦接至像素陣列140的多條讀出線。依照系統所設定的操作參數，數位控制電路110可以控制列控制電路120、電壓產生器130、讀出電路150以及行選擇電路160，以便輸出影像串流VSout。舉例來說，基於數位控制電路110的控制，影像感測器晶片100可以選擇性地操作在影像擷取（image capature）模式、幀差（frame difference）模式以及顯著性偵測（saliency detection）模式其中一個。
像素陣列140包括多個像素單元141。基於數位控制電路110的控制，列控制電路120可以輸出控制訊號（例如開關的控制訊號）給像素陣列140的這些像素單元141。舉例來說，列控制電路120可以在每一個幀期間的重置期間中重置像素陣列140的每一個像素單元141的光感測電路，然後像素陣列140的每一個像素單元141可以在每一個幀期間的曝光期間中感測影像（入射光）。
基於數位控制電路110的控制，電壓產生器130可以在預設的時序提供對應電壓（例如參考電壓）給像素陣列140的這些像素單元141，而列控制電路120可以輸出致能電壓來掃描這些像素單元141。此外，基於數位控制電路110的控制，行選擇電路160可以去控制讀出電路150的讀出操作。基於數位控制電路110與行選擇電路160的控制，讀出電路150可以在每一個幀期間的讀出期間讀出像素陣列140的感測結果，以便輸出影像串流VSout。
依照不同的設計需求，上述數位控制電路110、列控制電路120以及（或是）行選擇電路160的實現方式可以是硬體（hardware）、韌體（firmware）、軟體（software，即程式）或是前述三者中的多者的組合形式。以硬體形式而言，上述數位控制電路110、列控制電路120以及（或是）行選擇電路160可以實現於積體電路（integrated circuit）上的邏輯電路。上述數位控制電路110、列控制電路120以及（或是）行選擇電路160的相關功能可以利用硬體描述語言（hardware description languages，例如Verilog HDL或VHDL）或其他合適的編程語言來實現為硬體。舉例來說，上述數位控制電路110、列控制電路120以及（或是）行選擇電路160的相關功能可以被實現於一或多個控制器、微控制器、微處理器、特殊應用積體電路（Application-specific integrated circuit, ASIC）、數位訊號處理器（digital signal processor, DSP）、場可程式邏輯閘陣列（Field Programmable Gate Array, FPGA）及/或其他處理單元中的各種邏輯區塊、模組和電路。
以軟體形式及/或韌體形式而言，上述數位控制電路110、列控制電路120以及（或是）行選擇電路160的相關功能可以被實現為編程碼（programming codes）。例如，利用一般的編程語言（programming languages，例如C、C++或組合語言）或其他合適的編程語言來實現上述數位控制電路110、列控制電路120以及（或是）行選擇電路160。所述編程碼可以被記錄/存放在「非臨時的電腦可讀取媒體（non-transitory computer readable medium）」中，包括唯讀記憶體（Read Only Memory，ROM）、硬碟（hard disk drive，HDD）、固態硬碟（Solid-state drive，SSD）或是其他儲存裝置。中央處理器（Central Processing Unit，CPU）、控制器、微控制器或微處理器可以從所述非臨時的電腦可讀取媒體中讀取並執行所述編程碼，從而實現上述數位控制電路110、列控制電路120以及（或是）行選擇電路160的相關功能。
圖2是依照本發明的一實施例的一種像素單元200的電路方塊示意圖。圖1所示像素單元141的任何一個可以參照圖2所示像素單元200的相關說明，以及（或是）圖2所示像素單元200可以參照圖1所示像素單元141的相關說明。在圖2所示實施例中，像素單元200包括光感測電路210、重置開關220與輸出電路230。
請參照圖1與圖2。重置開關220的第一端耦接至電壓產生器130，以接收重置電壓VRST。重置電壓VRST的準位可以依照實際設計來決定。重置開關220的第二端耦接至光感測電路210的第一端。列控制電路120可以輸出重置訊號RST給重置開關220的控制端。每一個幀期間包括重置期間、曝光期間與讀出期間。基於重置訊號RST的控制，重置開關220可以在每一個幀期間的重置期間被導通（turn on），以重置光感測電路210。在每一個幀期間的曝光期間與讀出期間，重置開關220為截止（turn off）。在重置期間結束後，光感測電路210可以在曝光期間持續感測入射光。
圖3是依照本發明的一實施例的一種影像感測器晶片的感測方法的流程示意圖。圖2所示像素單元200（圖1所示像素單元141）可以執行圖3所示感測方法。請參照圖1、圖2與圖3。重置開關220可以在第一幀期間的重置期間中重置光感測電路210（步驟S310）。輸出電路230耦接至光感測電路210的第一端。光感測電路210可以在第一幀期間中產生第一感測結果（步驟S320）。在第一幀期間的曝光期間結束後，輸出電路230可以在第一幀期間的讀出期間讀出光感測電路210的感測結果（第一感測結果）。亦即在步驟S320中，輸出電路230可以讀出並儲存光感測電路210在第一幀期間（例如先前幀的期間）中的感測結果。
在第一幀期間後的第二幀期間（例如目前幀的期間）中的重置期間，重置開關220可以再一次重置光感測電路210（步驟S330）。光感測電路210可以在第二幀期間中產生第二感測結果（步驟S340）。輸出電路230可以在第二幀期間的讀出期間中讀出光感測電路210的新感測結果（第二感測結果）。在步驟S350中，輸出電路230可以依據所述第一感測結果與所述第二感測結果之間的差異去產生對應的差異資訊。輸出電路230可以將所述差異資訊輸出至像素陣列140的多個讀出線中的一個對應讀出線COL＜j＞（步驟S350）。因此，讀出電路150可以在每一個幀期間的讀出期間通過對應讀出線COL＜j＞讀出光感測電路210所對應的差異資訊。
舉例來說，基於數位控制電路110的控制，輸出電路230操作於多種模式，例如影像擷取模式與幀差模式。當輸出電路230操作於幀差模式時，重置開關220可以在第一幀期間中的重置期間重置光感測電路210，而輸出電路230可以在第一幀期間記錄（儲存）第一感測結果。重置開關220可以在第二幀期間中的重置期間重置光感測電路，輸出電路230可以在第二幀期間產生第一感測結果與第二感測結果之間的差異所對應的差異資訊。舉例來說，輸出電路230可以將第一感測結果與第二感測結果之間的差異相較於第一參考電壓（例如斜坡電壓），以及輸出電路230可以在第二幀期間中的讀出期間將差異資訊輸出至對應讀出線COL＜j＞。
當輸出電路230操作於影像擷取模式時，重置開關220可以在第一幀期間中的重置期間重置光感測電路210，而輸出電路230可以在第一幀期間的讀出期間將光感測電路210的第一感測結果相較於第一參考電壓（例如斜坡電壓）以產生第一感測結果所對應的第一感測資訊。輸出電路230可以將第一感測資訊輸出至對應讀出線COL＜j＞。重置開關220可以在第二幀期間中的重置期間重置光感測電路210。在第二幀期間的讀出期間中，輸出電路230可以將光感測電路210的第二感測結果相較於第一參考電壓以產生第二感測結果所對應的第二感測資訊，以及輸出電路230可以將第二感測資訊輸出至對應讀出線COL＜j＞。
如前所述，輸出電路230可以進行連續幀差異運算，以輸出第一幀期間的第一感測結果與第二幀期間的第二感測結果之間的差異所對應的差異資訊。此外，輸出電路230可以儲存第二幀期間的第二感測結果，以便於在第二幀期間之後的第三幀期間再一次進行連續幀差異運算。因此，影像感測器晶片100的下一級電路（未繪示，例如處理器）可以省去連續幀差異運算，以減輕處理器的運算負擔，進而可以盡可能地提升幀率。再者，由於連續幀差異運算的省去，所述處理器可以省去幀緩衝器。
圖4是依照本發明的一實施例說明圖2所示光感測電路210與輸出電路230的電路方塊示意圖。在圖4所示實施例中，光感測電路210包括光感測元件211以及開關212。依照實際設計，光感測元件211可以包括光二極體（Photodiode）或是其他光感測元件。列控制電路120可以輸出控制訊號TX給開關212的控制端。基於控制訊號TX的控制，開關212在每一個幀期間的重置期間與曝光期間為導通。在每一個幀期間的讀出期間，開關212為截止。開關212的第一端耦接至光感測電路210的第一端，亦即耦接至重置開關220與輸出電路230。開關212的第二端耦接至光感測元件211的第一端（例如光二極體的陰極）。光感測元件211的第二端（例如光二極體的陽極）耦接至參考電壓（例如接地電壓GND）。
在圖4所示實施例中，輸出電路230包括第一電路231以及第二電路232。第一電路231的輸入端與第二電路232的輸入端均耦接至光感測電路210的第一端。第一電路231的輸出端與第二電路232的輸出端均耦接至對應讀出線COL＜j＞。
當輸出電路230操作於幀差模式時，圖4所示輸出電路230以乒乓架構進行連續幀差異運算。第一電路231在第一幀期間記錄（儲存）光感測電路210的第一感測結果。在第二幀期間，第二電路232記錄（儲存）光感測電路210的第二感測結果，而第一電路231產生第一感測結果與第二感測結果之間的差異所對應的第一差異資訊。因此，第一電路231可以在第二幀期間中的讀出期間將所述第一差異資訊輸出至對應讀出線COL＜j＞。重置開關220在第二幀期間後的第三幀期間中的重置期間再一次重置光感測電路210的光感測元件211。在第三幀期間中，第一電路231在第三幀期間記錄（儲存）光感測電路210的新感測結果（第三感測結果），第二電路232產生所述第二感測結果與所述第三感測結果之間的差異所對應的第二差異資訊，以及第二電路232在第三幀期間中的讀出期間將所述第二差異資訊輸出至對應讀出線COL＜j＞。
在輸出電路230操作於影像擷取模式的情況下，圖4所示輸出電路230可以不進行連續幀差異運算，而輸出光感測電路210所對應的原始像素資料至對應讀出線COL＜j＞。當輸出電路230操作於影像擷取模式時，第一電路231與第二電路232其中一者為禁能（disable），而第一電路231與第二電路232其中另一者分別在第一幀期間中的讀出期間與第二幀期間中的讀出期間將第一感測結果所對應的第一感測資訊與第二感測結果所對應的第二感測資訊輸出至對應讀出線COL＜j＞。舉例來說，列控制電路120可以輸出致能電壓ROW1與ROW2來致能（enable）第一電路231以及禁能第二電路232。在第一幀期間中的讀出期間，第一電路231可以將光感測電路210的第一感測結果所對應的第一感測資訊（原始像素資料）輸出至對應讀出線COL＜j＞。在第二幀期間中的讀出期間，第一電路231可以將光感測電路210的第二感測結果所對應的第二感測資訊（原始像素資料）輸出至對應讀出線COL＜j＞。
圖5是依照本發明的一實施例說明圖4所示輸出電路230的第一電路231與第二電路232的電路方塊示意圖。在圖5所示實施例中，第一電路231包括電容C51、比較器CMP51、重置開關SW51與電流源CS51，而第二電路232包括電容C52、比較器CMP52、重置開關SW52與電流源CS52。電容C51的第一端與電容C52的第一端耦接至光感測電路210的第一端。電流源CS51的電流端與電流源CS52的電流端耦接至對應讀出線COL＜j＞。
請參照圖1與圖5。比較器CMP51的電源端接收致能電壓ROW1。比較器CMP51的第一輸入端耦接至電容C51的第二端。比較器CMP51的第二輸入端耦接至電壓產生器130，以接收參考電壓VTH1。電流源CS51的控制端耦接至比較器CMP51的輸出端。電流源CS51的參考端耦接至參考電壓（例如參考電壓ROWB1）。重置開關SW51的第一端與第二端分別耦接至比較器CMP51的第一輸入端與比較器CMP51的輸出端。重置開關SW51的控制端耦接至列控制電路120，以接收重置訊號RSTAZ1。列控制電路120可以輸出重置訊號RSTAZ1來選擇性地重置第一電路231。比較器CMP52的電源端接收致能電壓ROW2。比較器CMP52的第一輸入端耦接至電容C52的第二端。比較器CMP52的第二輸入端耦接至電壓產生器130，以接收參考電壓VTH2。電流源CS52的控制端耦接至比較器CMP52的輸出端。電流源CS52的參考端耦接至參考電壓（例如參考電壓ROWB2）。重置開關SW52的第一端與第二端分別耦接至比較器CMP52的第一輸入端與比較器CMP52的輸出端。重置開關SW52的控制端耦接至列控制電路120，以接收重置訊號RSTAZ2。列控制電路120可以輸出重置訊號RSTAZ2來選擇性地重置第二電路232。
圖6是依照本發明的一實施例說明圖5所示輸出電路操作於影像擷取模式的訊號波形示意圖。當輸出電路230操作於影像擷取模式時，第一電路231與第二電路232其中一者為禁能，而第一電路231與第二電路232其中另一者將光感測電路210的感測結果所對應的感測資訊輸出至對應讀出線COL＜j＞。圖6所示實施例將假設，第一電路231將感測資訊輸出至對應讀出線COL＜j＞，而第二電路232為禁能。本實施例並不限制第二電路232的禁能機制。舉例來說，藉由將參考電壓ROWB2設置為高準位，第二電路232可以被禁能。或者（並且），藉由停止供電給比較器CMP52，亦即將致能電壓ROW2拉低，第二電路232可以被禁能。在圖6所示實施例中，重置訊號RSTAZ2持續導通重置開關SW52，使得比較器CMP52的輸入電壓VG2保持於重置準位。
圖6所示波形示意圖繪示了幀期間F1、幀期間F2與幀期間F3。在圖6所示實施例中，每一個幀期間包括重置期間A、曝光期間B與讀出期間C。讀出期間C被切分為多個子期間，而每一個子期間即為像素陣列140的一列像素單元的掃描時間。例如，圖7是依照本發明的一實施例說明在圖6所示讀出期間C中的一個對應子期間Cn的訊號波形示意圖。
請參照圖5與圖6。在幀期間F1的重置期間A中，重置訊號RST導通重置開關220，控制訊號TX導通開關212，重置訊號RSTAZ1導通重置開關SW51，以及比較器CMP51為禁能態（例如拉低致能電壓ROW1）。因此，光感測電路210的感測結果VS被拉升至重置電壓VRST，而比較器CMP51的輸入電壓VG1亦被重置為重置準位VAZ1。所述重置準位VAZ1可以依照實際設計來決定。
在幀期間F1的曝光期間B中，重置訊號RST截止重置開關220，控制訊號TX導通開關212，重置訊號RSTAZ1截止重置開關SW51，以及比較器CMP51為禁能態（例如拉低致能電壓ROW1）。在入射光照射光感測元件211的過程中，光感測電路210的感測結果VS會逐漸降低。在幀期間F1的曝光期間B結束後，感測結果VS的下降幅度為ΔVF1。以此類推，感測結果VS在幀期間F2的下降幅度為ΔVF2，而感測結果VS在幀期間F3的下降幅度為ΔVF3。
入射光的光量（光強度）越強，感測結果VS的準位的降低速度越快。亦即，下降幅度ΔVF1相關於照射光感測元件211的入射光的光量（光強度）。感測結果VS的下降幅度ΔVF1會被耦合至輸入電壓VG1。響應於感測結果VS的下降，比較器CMP51的輸入電壓VG1亦逐漸降低。例如，輸入電壓VG1的下降幅度可以正比於感測結果VS的下降幅度。
在幀期間F1的讀出期間C中，重置訊號RST截止重置開關220，控制訊號TX截止開關212，以及重置訊號RSTAZ1截止重置開關SW51。請參照圖5、圖6與圖7。在幀期間F1的讀出期間C的對應子期間Cn中，藉由將致能電壓ROW1設置為高準位，比較器CMP51為致能態。藉由將參考電壓ROWB1設置為低準位，第一電路231可以在對應子期間Cn中被致能。
當輸出電路230操作於影像擷取模式時，參考電壓VTH1在對應子期間Cn中為斜坡電壓，如圖7所示。比較器CMP51在對應子期間Cn中可以比較輸入電壓VG1與參考電壓VTH1。當輸入電壓VG1小於參考電壓VTH1時，比較器CMP51的輸出電壓VPW1為低準位。基於低準位的輸出電壓VPW1，電流源CS51可以減少向對應讀出線COL＜j＞汲取電流（或不汲取電流），使得對應讀出線COL＜j＞的電壓可以保持於高準位。當輸入電壓VG1大於參考電壓VTH1時，比較器CMP51的輸出電壓VPW1為高準位。基於高準位的輸出電壓VPW1，電流源CS51可以向對應讀出線COL＜j＞汲取電流（或增加汲取電流），使得對應讀出線COL＜j＞的電壓可以被拉低。
當輸出電路230操作於影像擷取模式時，讀出電路150可以計數在一個對應子期間Cn中對應讀出線COL＜j＞的電壓（第一感測資訊）的時間長度以獲得對應於第一感測結果的第一計數碼，以及讀出電路150可以計數在另一個對應子期間Cn中對應讀出線COL＜j＞的電壓（第二感測資訊）的第二時間長度以獲得對應於第二感測結果的第二計數碼。舉例來說，對應讀出線COL＜j＞的電壓在對應子期間Cn中維持高準位的期間在圖7中為比較結果PWIC。讀出電路150可以在對應子期間Cn中計數圖7所述比較結果PWIC的時間長度而產生計數結果（計數碼），以及將所述計數結果作為光感測電路210在幀期間F1的感測結果。在一些實施例中，讀出電路150可以計數時脈訊號（未繪示）在所述比較結果PWIC中的脈衝數量（計數結果），並以此脈衝數量作為所述比較結果PWIC的時間長度。以此類推，讀出電路150可以獲得光感測電路210在幀期間F2與幀期間F3的感測結果。
圖8是依照本發明的另一實施例說明圖5所示輸出電路操作於幀差模式的訊號波形示意圖。圖8所示波形示意圖繪示了幀期間F4、幀期間F5與幀期間F6。在圖8所示實施例中，每一個幀期間包括重置期間A、曝光期間B與讀出期間C。讀出期間C被切分為多個子期間，而每一個子期間即為像素陣列140的一列像素單元的掃描時間。例如，圖9是依照本發明的一實施例說明在圖8所示讀出期間C中的一個對應子期間Cn的訊號波形示意圖。
當輸出電路230操作於幀差模式時，像素單元200與讀出電路150的操作可以參照圖8與圖9的相關說明。請參照圖5、圖8與圖9。在幀期間F4的重置期間A中，重置訊號RST導通重置開關220，控制訊號TX導通開關212，重置訊號RSTAZ1導通重置開關SW51，重置訊號RSTAZ2截止重置開關SW52，以及比較器CMP51與比較器CMP52為禁能態（例如拉低致能電壓ROW1與ROW2）。因此，光感測電路210的感測結果VS被拉升至重置電壓VRST，而比較器CMP51的輸入電壓VG1亦被重置為重置準位VAZ1。
在幀期間F4的曝光期間B與幀期間F4的讀出期間C中，重置訊號RST截止重置開關220，控制訊號TX導通開關212，重置訊號RSTAZ1導通重置開關SW51，重置訊號RSTAZ2截止重置開關SW52，以及比較器CMP51與比較器CMP52為禁能態（例如拉低致能電壓ROW1與ROW2）。在入射光照射光感測元件211的過程中，光感測電路210的感測結果VS會逐漸降低。在幀期間F4的曝光期間B結束後，感測結果VS的下降幅度為ΔVF4。以此類推，感測結果VS在幀期間F5的下降幅度為ΔVF5，而感測結果VS在幀期間F6的下降幅度為ΔVF6。下降幅度ΔVF4、ΔVF5與ΔVF6相關於照射光感測元件211的入射光的光量（光強度）。感測結果VS的下降幅度ΔVF4、ΔVF5與ΔVF6會被耦合至輸入電壓VG1與VG2。
請參照圖5、圖8與圖9。在幀期間F4的讀出期間C的對應子期間Cn中，第一電路231的輸出為禁能態（例如拉高參考電壓ROWB1），比較器CMP51為禁能態（例如拉低致能電壓ROW1），第二電路232的輸出為致能態（例如拉低參考電壓ROWB2），以及比較器CMP52為致能態（例如拉高致能電壓ROW2）。此時（幀期間F4的曝光期間B與讀出期間C），光感測電路210在幀期間F4的感測結果可以被記錄（儲存）在電容C51。
在幀期間F5的重置期間A中，重置訊號RST導通重置開關220，控制訊號TX導通開關212，重置訊號RSTAZ1截止重置開關SW51，重置訊號RSTAZ2導通重置開關SW52，以及比較器CMP51與比較器CMP52為禁能態（例如拉低致能電壓ROW1與ROW2）。因此，光感測電路210的感測結果VS被拉升至重置電壓VRST，而比較器CMP52的輸入電壓VG2亦被重置為重置準位VAZ2。所述重置準位VAZ2可以依照實際設計來決定。當感測結果VS被拉升至重置電壓VRST時，感測結果VS的下降幅度ΔVF4會被耦合至輸入電壓VG1（亦即輸入電壓VG1的上升幅度相關於下降幅度ΔVF4）。
在幀期間F5的曝光期間B與幀期間F5的讀出期間C中，重置訊號RST截止重置開關220，控制訊號TX導通開關212，重置訊號RSTAZ1截止重置開關SW51，重置訊號RSTAZ2導通重置開關SW52，以及比較器CMP51與比較器CMP52為禁能態（例如拉低致能電壓ROW1與ROW2）。在入射光照射光感測元件211的過程中，光感測電路210的感測結果VS會逐漸降低。感測結果VS的下降幅度ΔVF5會被耦合至輸入電壓VG1（亦即輸入電壓VG1的下降幅度相關於下降幅度ΔVF5）。此時（幀期間F5的讀出期間C），「輸入電壓VG1與重置準位VAZ1的差異」相關於「下降幅度ΔVF4與下降幅度ΔVF5的差異」。亦即，在幀期間F5的讀出期間C中輸入電壓VG1的準位相關於「光感測元件211在幀期間F4的感測結果與光感測元件211在幀期間F5的感測結果之間的差異」。此時（幀期間F5的曝光期間B與讀出期間C），光感測電路210在幀期間F5的感測結果可以被記錄（儲存）在電容C52。
請參照圖5、圖8與圖9。在幀期間F5的讀出期間C的對應子期間Cn中，比較器CMP51為致能態（例如拉高致能電壓ROW1），以及比較器CMP52為禁能態（例如拉低致能電壓ROW2）。藉由將參考電壓ROWB1設置為低準位，第一電路231的輸出可以在幀期間F5的對應子期間Cn中被致能。藉由將參考電壓ROWB2設置為高準位，第二電路232的輸出可以在幀期間F5的對應子期間Cn中被禁能。
當輸出電路230操作於幀差模式時，參考電壓VTH1（或VTH2）在對應子期間Cn中為斜坡電壓，如圖9所示。此時（幀期間F5的對應子期間Cn），比較器CMP51可以比較輸入電壓VG1與參考電壓VTH1。當輸入電壓VG1小於參考電壓VTH1時，比較器CMP51的輸出電壓VPW1為低準位。基於低準位的輸出電壓VPW1，電流源CS51可以減少向對應讀出線COL＜j＞汲取電流（或不汲取電流），使得對應讀出線COL＜j＞的電壓可以保持於高準位。當輸入電壓VG1大於參考電壓VTH1時，比較器CMP51的輸出電壓VPW1為高準位。基於高準位的輸出電壓VPW1，電流源CS51可以向對應讀出線COL＜j＞汲取電流（或增加汲取電流），使得對應讀出線COL＜j＞的電壓可以被拉低。
讀出電路150可以計數所述差異資訊的時間長度，以獲得對應於所述差異資訊的計數碼。舉例而言，對應讀出線COL＜j＞的電壓在對應子期間Cn中維持高準位的期間在圖9中為比較結果PWFD。讀出電路150可以在對應子期間Cn中計數圖9所述比較結果PWFD的時間長度而產生計數結果（計數碼）。在一些實施例中，讀出電路150可以計數時脈訊號（未繪示）在所述比較結果PWFD中的脈衝數量（計數結果），並以此脈衝數量作為所述比較結果PWFD的時間長度。所述計數結果可以表示「光感測元件211在幀期間F4的感測結果與光感測元件211在幀期間F5的感測結果之間的差異」。
基於上述，第一電路231可以在幀期間F4記錄（儲存）光感測電路210的第一感測結果。在幀期間F5，第一電路231可以將光感測電路210在幀期間F4中的第一感測結果與在幀期間F5中的第二感測結果之間的差異所對應的差異資訊輸出至對應讀出線COL＜j＞，而第二電路232可以記錄（儲存）光感測電路210的所述第二感測結果。同理可推，在幀期間F6，第二電路232可以將光感測電路210在幀期間F5中的第二感測結果與在幀期間F6中的第三感測結果之間的差異所對應的差異資訊輸出至對應讀出線COL＜j＞，而第一電路231可以記錄（儲存）光感測電路210的所述第三感測結果。因此，當輸出電路230操作於幀差模式時，第一電路231與第二電路232以乒乓架構進行連續幀差異運算，使得像素單元200（亦即像素陣列140的每一個像素單元141）可以輸出不同幀期間的感測結果之間的差異。
圖10A、圖10B與圖10C是依照本發明的另一實施例說明在圖8所示讀出期間C中的一個對應子期間Cn的訊號波形示意圖。圖9的相關說明可以被類推至圖10A、圖10B與圖10C所示實施例。在圖10A、圖10B與圖10C所示實施例中，當輸出電路230操作於幀差模式時，參考電壓VTH1（或VTH2）包括電壓準位VTH_H與電壓準位VTH_L。在對應子期間Cn的比較期間P1中，參考電壓VTH1（或VTH2）為電壓準位VTH_H，輸出電路230可以將先前幀期間的感測結果與目前幀期間的感測結果之間的差異相較於電壓準位VTH_H，以輸出差異資訊的第一差異資訊至對應讀出線COL＜j＞。在對應子期間Cn的比較期間P2中，參考電壓VTH1（或VTH2）為電壓準位VTH_L，輸出電路230可以將先前幀期間的感測結果與目前幀期間的感測結果之間的差異相較於電壓準位VTH_L，以輸出差異資訊的第二差異資訊至對應讀出線COL＜j＞。讀出電路150可以將第一差異資訊與第二差異資訊作為對應於差異資訊的幀差碼。
舉例來說，在對應子期間Cn的比較期間P1中，輸出電路230可以將輸入電壓VG1（或VG2）相較於參考電壓VTH1（或VTH2）的電壓準位VTH_H，以輸出第一差異資訊至對應讀出線COL＜j＞。在對應子期間Cn的比較期間P2中，輸出電路230可以將輸入電壓VG1（或VG2）相較於參考電壓VTH1（或VTH2）的電壓準位VTH_L，以輸出第二差異資訊至對應讀出線COL＜j＞。讀出電路150可以將第一差異資訊與第二差異資訊作為對應於差異資訊的幀差碼。圖10A、圖10B與圖10C繪示了不同的操作情境。
在圖10A所示操作情境，輸入電壓VG1（或VG2）低於電壓準位VTH_H與電壓準位VTH_L。輸出電路230在比較期間P1中的比較結果與在比較期間P2中的比較結果均為邏輯「0」，亦即輸出電壓VPW1（或VPW2）為低準位。因此，輸出電路230在比較期間P1與比較期間P2中均輸出邏輯「1」（第一差異資訊與第二差異資訊）至對應讀出線COL＜j＞。第一差異資訊與第二差異資訊均為邏輯「1」表示，感測結果VS的下降幅度ΔVF4小於感測結果VS的下降幅度ΔVF5，亦即像素單元200感測到入射光由暗變亮。
在圖10B所示操作情境，輸入電壓VG1（或VG2）低於電壓準位VTH_H且高於電壓準位VTH_L。輸出電路230在比較期間P1中的比較結果為邏輯「0」，亦即輸出電壓VPW1（或VPW2）在比較期間P1中為低準位。輸出電路230在比較期間P2中的比較結果為邏輯「1」，亦即輸出電壓VPW1（或VPW2）在比較期間P2中為高準位。因此，輸出電路230在比較期間P1輸出邏輯「1」（第一差異資訊）至對應讀出線COL＜j＞，以及在比較期間P2中輸出邏輯「0」（第二差異資訊）至對應讀出線COL＜j＞。第一差異資訊為邏輯「1」而第二差異資訊為邏輯「0」表示，感測結果VS的下降幅度ΔVF4約略相同於感測結果VS的下降幅度ΔVF5，亦即像素單元200感測到入射光沒有明顯變化。
在圖10C所示操作情境，輸入電壓VG1（或VG2）高於電壓準位VTH_H與電壓準位VTH_L。輸出電路230在比較期間P1中的比較結果與在比較期間P2中的比較結果均為邏輯「1」，亦即輸出電壓VPW1（或VPW2）為高準位。因此，輸出電路230在比較期間P1與比較期間P2中均輸出邏輯「0」（第一差異資訊與第二差異資訊）至對應讀出線COL＜j＞。第一差異資訊與第二差異資訊均為邏輯「0」表示，感測結果VS的下降幅度ΔVF4大於感測結果VS的下降幅度ΔVF5，亦即像素單元200感測到入射光由亮變暗。
圖11是依照本發明的又一實施例說明在圖8所示讀出期間C中的一個對應子期間Cn的訊號波形示意圖。圖9的相關說明可以被類推至圖11所示實施例。在圖11所示實施例中，對應讀出線COL＜j＞連接多個目標像素單元，而在對應讀出線COL＜j＞上的這些目標像素單元的輸出在相同對應子期間Cn會被同時致能。這些目標像素單元的每一個可以參照像素單元200的相關說明去類推，故不再贅述。當輸出電路230操作於幀差模式時，參考電壓VTH1（或VTH2）包括第一電壓準位。依照實際設計，所述第一電壓準位可以是圖10A、圖10B與圖10C所示電壓準位VTH_H與電壓準位VTH_L其中一個。這些目標像素單元的每一個的輸出電路230將先前幀期間的第一感測結果與目前幀期間的第二感測結果之間的差異相較於所述第一電壓準位，以輸出差異資訊（電流訊號）至對應讀出線COL＜j＞。
在對應子期間Cn的子期間P3中，這些目標像素單元的致能電壓ROW1（或ROW2）被拉高以致能這些目標像素單元的輸出，使得這些目標像素單元可以輸出差異資訊（電流訊號）至對應讀出線COL＜j＞。讀出電路150可以在子期間P3中積分這些目標像素單元的這些差異資訊（電流訊號），以產生積分結果VSD。圖11繪示了積分結果VSD的多種可能性。在對應子期間Cn的子期間P4中，這些目標像素單元的致能電壓ROW1（或ROW2）被拉低以禁能這些目標像素單元的輸出。讀出電路150可以在子期間P4中將積分結果VSD相較於斜坡電壓VRAMP以產生比較結果PWSD。讀出電路150可以計數比較結果PWSD的時間長度，以獲得對應於積分結果VSD的計數碼。在一些實施例中，讀出電路150可以計數時脈訊號（未繪示）在比較結果PWSD的脈衝寬度中的脈衝數量，並以此脈衝數量作為比較結果PWSD的時間長度。
舉例來說，參考電壓VTH1（或VTH2）包括圖10A、圖10B與圖10C所示電壓準位VTH_H。這些目標像素單元的任何一個（例如像素單元200）的輸出電路230將先前幀期間的第一感測結果與目前幀期間的第二感測結果之間的差異（輸入電壓VG1或VG2）相較於電壓準位VTH_H，以輸出差異資訊（電流訊號）至對應讀出線COL＜j＞。當像素單元200判斷輸入電壓VG1（或VG2）高於電壓準位VTH_H時，表示像素單元200感測到入射光由亮變暗，此時像素單元200可以向對應讀出線COL＜j＞汲取電流（或增加汲取電流）（詳參圖10C的相關說明）。這些目標像素單元中「判斷由亮變暗」的像素單元數量越多，則積分結果VSD越大。
再舉例來說，參考電壓VTH1（或VTH2）包括圖10A、圖10B與圖10C所示電壓準位VTH_L。這些目標像素單元的任何一個（例如像素單元200）的輸出電路230將先前幀期間的第一感測結果與目前幀期間的第二感測結果之間的差異（輸入電壓VG1或VG2）相較於電壓準位VTH_L，以輸出差異資訊（電流訊號）至對應讀出線COL＜j＞。當像素單元200判斷輸入電壓VG1（或VG2）低於電壓準位VTH_L時，表示像素單元200感測到入射光由暗變亮，此時像素單元200減少向對應讀出線COL＜j＞汲取電流（或不汲取電流）（詳參圖10A的相關說明）。這些目標像素單元中「判斷由暗變亮」的像素單元數量越多，則積分結果VSD越小。
綜上所述，影像感測器晶片100可以在圖11所示實施例中選擇性地操作在顯著性偵測（saliency detection）模式。在參考電壓VTH1（或VTH2）為電壓準位VTH_H的情況下，影像感測器晶片100適於檢測「由亮變暗」的像素單元。在參考電壓VTH1（或VTH2）為電壓準位VTH_L的情況下，影像感測器晶片100適於檢測「由暗變亮」的像素單元。
圖12是依照本發明的一實施例說明圖5所示比較器CMP51與CMP52以及圖2所示讀出電路150的電路方塊示意圖。在圖12所示實施例中，比較器CMP51包括電晶體MCP1以及電晶體MCN1。電晶體MCP1的控制端（例如閘極）耦接至比較器CMP51的第二輸入端，以接收參考電壓VTH1。電晶體MCP1的第一端（例如源極）接收致能電壓ROW1。在幀期間中的重置期間A與曝光期間B，致能電壓ROW1為禁能態。在幀期間的讀出期間C的對應子期間Cn中，致能電壓ROW1可以選擇性地為致能態，以使輸出比較器CMP51輸出比較結果。電晶體MCP1的第二端（例如汲極）耦接至比較器CMP51的輸出端，以提供輸出電壓VPW1。電晶體MCN1的控制端（例如閘極）耦接至比較器CMP51的第一輸入端，以接收輸入電壓VG1。電晶體MCN1的第一端（例如源極）接收參考電壓（例如接地電壓GND）。電晶體MCN1的第二端（例如汲極）耦接至比較器CMP51的輸出端，以提供輸出電壓VPW1。
比較器CMP52包括電晶體MCP2以及電晶體MCN2。電晶體MCP2的控制端（例如閘極）耦接至比較器CMP52的第二輸入端，以接收參考電壓VTH2。電晶體MCP2的第一端（例如源極）接收致能電壓ROW2。在幀期間中的重置期間A與曝光期間B，致能電壓ROW2為禁能態。在幀期間的讀出期間C的對應子期間Cn中，致能電壓ROW2可以選擇性地為致能態，以使輸出比較器CMP52輸出比較結果。電晶體MCP2的第二端（例如汲極）耦接至比較器CMP52的輸出端，以提供輸出電壓VPW2。電晶體MCN2的控制端（例如閘極）耦接至比較器CMP52的第一輸入端，以接收輸入電壓VG2。電晶體MCN2的第一端（例如源極）接收參考電壓（例如接地電壓GND）。電晶體MCN2的第二端（例如汲極）耦接至比較器CMP52的輸出端，以提供輸出電壓VPW2。
在圖12所示實施例中，讀出電路150包括積分器151、比較器152、多工器153、計數器154以及閂鎖器155。積分器151的輸入端耦接至對應讀出線COL＜j＞。本實施例並不限制積分器151的實施方式。舉例來說，積分器151可以包括運算放大器151a以及電容151b。運算放大器151a的第一輸入端（例如反相輸入端）耦接至積分器151的輸入端，亦即耦接至對應讀出線COL＜j＞。運算放大器151a的第二輸入端（例如非反相輸入端）接收參考電壓VREF。所述參考電壓VREF的準位可以依照實際設計來決定。運算放大器151a的輸出端耦接至積分器151的輸出端，以提供積分結果VSD。電容151b的第一端與第二端分別耦接至運算放大器151a的第一輸入端與運算放大器151a的輸出端。
多工器153的第一輸入端耦接至對應讀出線COL＜j＞。比較器152的第一輸入端耦接至積分器151的輸出端，以接收積分結果VSD。比較器152的第二輸入端接收斜坡電壓VRAMP。比較器152的輸出端耦接至多工器153的第二輸入端，以提供比較結果PWSD。計數器154的輸入端耦接至多工器153的輸出端。計數器154的輸出端耦接至閂鎖器155的輸入端。
在影像感測器晶片100選擇性地操作在顯著性偵測（saliency detection）模式的情況下，多工器153可以選擇性地將比較器152的輸出端耦接至計數器154的輸入端。此時，圖12所示像素單元200、積分器151、比較器152與計數器154可以參照圖8與圖11的相關說明，故在此不再贅述。
在影像感測器晶片100選擇性地操作在幀差模式的情況下，多工器153可以選擇性地將對應讀出線COL＜j＞耦接至計數器154的輸入端。此時，圖12所示像素單元200、積分器151、比較器152與計數器154可以參照圖8與圖9的相關說明，或者參照圖8、圖10A、圖10B與圖10C的相關說明，故在此不再贅述。
在影像感測器晶片100選擇性地操作在影像擷取模式的情況下，多工器153可以選擇性地將對應讀出線COL＜j＞耦接至計數器154的輸入端。此時，圖12所示像素單元200、積分器151、比較器152與計數器154可以參照圖6與圖7的相關說明，故在此不再贅述。
綜上所述，上述諸實施例所述所述影像感測器晶片100可以進行連續幀差異運算。所述影像感測器晶片100可以儲存先前幀（在第一幀期間中的感測結果）。在第一幀期間後，所述影像感測器晶片100可以產生先前幀與目前幀（在第二幀期間中的感測結果）之間的差異，並且所述影像感測器晶片100可以儲存目前幀以便於在下一幀期間再一次進行連續幀差異運算。因此，影像感測器晶片100的下一級電路（未繪示，例如處理器）可以省去連續幀差異運算，以減輕處理器的運算負擔，進而可以盡可能地提升幀率。再者，由於連續幀差異運算的省去，處理器可以省去幀緩衝器。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:影像感測器晶片 110:數位控制電路 120:列控制電路 130:電壓產生器 140:像素陣列 141、200:像素單元 150:讀出電路 151:積分器 151a:運算放大器 151b:電容 152:比較器 153:多工器 154:計數器 155:閂鎖器 160:行選擇電路 210:光感測電路 211:光感測元件 212:開關 220:重置開關 230:輸出電路 231:第一電路 232:第二電路 A:重置期間 B:曝光期間 C:讀出期間 C51、C52:電容 CMP51、CMP52:比較器 Cn:對應子期間 COL＜j＞:對應讀出線 CS51、CS52:電流源 F1、F2、F3、F4、F5、F6:幀期間 GND:接地電壓 MCN1、MCN2、MCP1、MCP2:電晶體 P1、P2:比較期間 P3、P4:子期間 PWFD、PWIC:比較結果 PWSD:比較結果 ROW1、ROW2:致能電壓 ROWB1、ROWB2:參考電壓 RST:重置訊號 RSTAZ1、RSTAZ2:重置訊號 S310、S320、S330、S340、S350:步驟 SW51、SW52:重置開關 TX:控制訊號 VAZ1、VAZ2:重置準位 VG1、VG2:輸入電壓 VPW1、VPW2:輸出電壓 VRAMP:斜坡電壓 VRST:重置電壓 VS:感測結果 VSD:積分結果 VSout:影像串流 VTH1、VTH2:參考電壓 VTH_H、VTH_L:電壓準位 ΔVF1、ΔVF2、ΔVF3、ΔVF4、ΔVF5、ΔVF6:下降幅度
圖1是依照本發明的一實施例的一種影像感測器晶片的電路方塊（circuit block）示意圖。 圖2是依照本發明的一實施例的一種像素單元的電路方塊示意圖。 圖3是依照本發明的一實施例的一種影像感測器晶片的感測方法的流程示意圖。 圖4是依照本發明的一實施例說明圖2所示光感測電路與輸出電路的電路方塊示意圖。 圖5是依照本發明的一實施例說明圖4所示輸出電路的第一電路與第二電路的電路方塊示意圖。 圖6是依照本發明的一實施例說明圖5所示輸出電路操作於影像擷取模式的訊號波形示意圖。 圖7是依照本發明的一實施例說明在圖6所示讀出期間中的一個對應子期間的訊號波形示意圖。 圖8是依照本發明的另一實施例說明圖5所示輸出電路操作於幀差模式的訊號波形示意圖。 圖9是依照本發明的一實施例說明在圖8所示讀出期間中的一個對應子期間的訊號波形示意圖。 圖10A、圖10B與圖10C是依照本發明的另一實施例說明在圖8所示讀出期間中的一個對應子期間的訊號波形示意圖。 圖11是依照本發明的又一實施例說明在圖8所示讀出期間中的一個對應子期間的訊號波形示意圖。 圖12是依照本發明的一實施例說明圖5所示比較器以及圖2所示讀出電路的電路方塊示意圖。
210:光感測電路
211:光感測元件
212:開關
220:重置開關
231:第一電路
232:第二電路
C51、C52:電容
CMP51、CMP52:比較器
COL<j>:對應讀出線
CS51、CS52:電流源
GND:接地電壓
ROW1、ROW2:致能電壓
ROWB1、ROWB2:參考電壓
RST:重置訊號
RSTAZ1、RSTAZ2:重置訊號
SW51、SW52:重置開關
TX:控制訊號
VG1、VG2:輸入電壓
VPW1、VPW2:輸出電壓
VRST:重置電壓
VS:感測結果
VTH1、VTH2:參考電壓

Claims (26)

  1. 一種影像感測器晶片，包括：一像素陣列，包括多個像素單元，其中該些像素單元的每一個包括：一光感測電路；一第一重置開關，耦接至該光感測電路的一第一端，適於在一重置期間重置該光感測電路；以及一輸出電路，耦接於該光感測電路的該第一端與該像素陣列的多個讀出線中的一個對應讀出線之間，被配置為將該光感測電路在一第一幀期間中的一第一感測結果與在該第一幀期間後的一第二幀期間中的一第二感測結果之間的一差異所對應的一差異資訊輸出至該對應讀出線，其中，當該輸出電路操作於一幀差模式時，該第一重置開關在該第一幀期間中的該重置期間重置該光感測電路，該輸出電路在該第一幀期間記錄該第一感測結果，該第一重置開關在該第二幀期間中的該重置期間重置該光感測電路，該輸出電路在該第二幀期間產生該第一感測結果與該第二感測結果之間的該差異所對應的該差異資訊，以及該輸出電路在該第二幀期間中的一讀出期間將該差異資訊輸出至該對應讀出線；以及當該輸出電路操作於一影像擷取模式時，該第一重置開關在該第一幀期間中的該重置期間重置該光感測電路，該輸出電路在該第一幀期間不記錄該第一感測結果，該輸出電路在該第一幀期 間中的一讀出期間將該第一感測結果所對應的一第一感測資訊輸出至該對應讀出線，該第一重置開關在該第二幀期間中的該重置期間重置該光感測電路，以及該輸出電路在該第二幀期間中的該讀出期間將該第二感測結果所對應的一第二感測資訊輸出至該對應讀出線。
  2. 如請求項1所述的影像感測器晶片，其中該光感測電路包括：一光感測元件；以及一開關，具有一第一端與一第二端分別耦接至該光感測電路的該第一端與該光感測元件的一第一端。
  3. 如請求項2所述的影像感測器晶片，其中該光感測元件包括一光二極體。
  4. 一種影像感測器晶片，包括：一像素陣列，包括多個像素單元，其中該些像素單元的每一個包括：一光感測電路；一第一重置開關，耦接至該光感測電路的一第一端，適於在一重置期間重置該光感測電路；以及一輸出電路，耦接於該光感測電路的該第一端與該像素陣列的多個讀出線中的一個對應讀出線之間，被配置為將該光感測電路在一第一幀期間中的一第一感測結果與在該第一幀期間後的一第二幀期間中的一第二感測結果之間的一差異所對應的一差 異資訊輸出至該對應讀出線，其中該輸出電路包括：一第一電路，具有一輸入端耦接至該光感測電路的該第一端，其中該第一電路的一輸出端耦接至該對應讀出線；以及一第二電路，具有一輸入端耦接至該光感測電路的該第一端，其中該第二電路的一輸出端耦接至該對應讀出線；其中當該輸出電路操作於一幀差模式時，該第一重置開關在該第一幀期間中的該重置期間重置該光感測電路，該第一電路在該第一幀期間記錄該第一感測結果，該第一重置開關在該第二幀期間中的該重置期間重置該光感測電路，該第二電路在該第二幀期間記錄該第二感測結果，該第一電路在該第二幀期間產生該第一感測結果與該第二感測結果之間的一差異所對應的一第一差異資訊，該第一電路在該第二幀期間中的一讀出期間將該第一差異資訊輸出至該對應讀出線，該第一重置開關在該第二幀期間後的一第三幀期間中的該重置期間重置該光感測電路，該第一電路在該第三幀期間記錄該光感測電路在該第三幀期間中的一第三感測結果，該第二電路在該第三幀期間產生該第二感測結果與該第三感測結果之間的一差異所對應的一第二差異資訊，以及該第二電路在該第三幀期間中的一讀出期間將該第二差異資訊輸出至該對應讀出線。
  5. 如請求項4所述的影像感測器晶片，其中，當該輸出電路操作於一影像擷取模式時，該第一電路與該第二電路其中一者為禁能，而該第一電路與該第二電路其中另一者 分別在該第一幀期間中的一讀出期間與該第二幀期間中的該讀出期間將該第一感測結果所對應的一第一感測資訊與該第二感測結果所對應的一第二感測資訊輸出至該對應讀出線。
  6. 一種影像感測器晶片，包括：一像素陣列，包括多個像素單元，其中該些像素單元的每一個包括：一光感測電路；一第一重置開關，耦接至該光感測電路的一第一端，適於在一重置期間重置該光感測電路；以及一輸出電路，耦接於該光感測電路的該第一端與該像素陣列的多個讀出線中的一個對應讀出線之間，被配置為將該光感測電路在一第一幀期間中的一第一感測結果與在該第一幀期間後的一第二幀期間中的一第二感測結果之間的一差異所對應的一差異資訊輸出至該對應讀出線，其中該輸出電路包括：一第一電容，具有一第一端耦接至該光感測電路的該第一端；一第一比較器，具有一第一輸入端耦接至該第一電容的一第二端，其中該第一比較器的一第二輸入端適於接收一第一參考電壓；一第二重置開關，具有一第一端與一第二端分別耦接至該第一比較器的該第一輸入端與該第一比較器的一輸出端；以及 一第一電流源，具有一控制端耦接至該第一比較器的該輸出端，其中該第一電流源的一電流端耦接至該對應讀出線。
  7. 如請求項6所述的影像感測器晶片，其中，當該輸出電路操作於一影像擷取模式時，在該第一幀期間的該重置期間中該第一重置開關與該第二重置開關為導通以及該第一比較器為一禁能態，在該第一幀期間的一曝光期間中該第一重置開關與該第二重置開關為截止以及該第一比較器為該禁能態，以及在該第一幀期間的一讀出期間的一對應子期間中該第一重置開關與該第二重置開關為截止以及該第一比較器為一致能態。
  8. 如請求項6所述的影像感測器晶片，其中當該輸出電路操作於一影像擷取模式時，該第一參考電壓為一斜坡電壓。
  9. 如請求項6所述的影像感測器晶片，其中該第一比較器包括：一第一電晶體，具有一控制端耦接至該第一比較器的該第二輸入端以接收該第一參考電壓，其中該第一電晶體的一第一端接收一致能電壓，該第一電晶體的一第二端耦接至該第一比較器的該輸出端，在該第一幀期間中的該重置期間與一曝光期間該致能電壓為一禁能態，以及在該第一幀期間的該讀出期間的一對應子期間中該致能電壓為一致能態；以及一第二電晶體，具有一控制端耦接至該第一比較器的該第一輸入端，其中該第二電晶體的一第一端接收一第二參考電壓，以及該第二電晶體的一第二端耦接至該第一比較器的該輸出端。
  10. 如請求項6所述的影像感測器晶片，其中該輸出電路包括：一第二電容，具有一第一端耦接至該光感測電路的該第一端；一第二比較器，具有一第一輸入端耦接至該第二電容的一第二端，其中該第二比較器的一第二輸入端適於接收一第二參考電壓；一第三重置開關，具有一第一端與一第二端分別耦接至該第二比較器的該第一輸入端與該第二比較器的一輸出端；以及一第二電流源，具有一控制端耦接至該第二比較器的該輸出端，其中該第二電流源的一電流端耦接至該對應讀出線。
  11. 如請求項10所述的影像感測器晶片，其中當該輸出電路操作於一幀差模式時：在該第一幀期間的該重置期間中，該第一重置開關與該第二重置開關為導通，該第三重置開關為截止，以及該第一比較器與該第二比較器為一禁能態；在該第一幀期間的一曝光期間與該第一幀期間的一讀出期間中，該第一重置開關與該第三重置開關為截止，該第二重置開關為導通，以及該第一比較器與該第二比較器為該禁能態；在該第一幀期間的該讀出期間的一對應子期間中，該第一比較器為該禁能態，以及該第二比較器為一致能態；在該第二幀期間的該重置期間中，該第一重置開關與該第三重置開關為導通，該第二重置開關為截止，以及該第一比較器與該 第二比較器為該禁能態；在該第二幀期間的一曝光期間與該第二幀期間的一讀出期間中，該第一重置開關與該第二重置開關為截止，該第三重置開關為導通，以及該第一比較器與該第二比較器為該禁能態；以及在該第二幀期間的該讀出期間的一對應子期間中，該第一比較器為該致能態，以及該第二比較器為該禁能態。
  12. 一種影像感測器晶片，包括：一像素陣列，包括多個像素單元，其中該些像素單元的每一個包括：一光感測電路；一第一重置開關，耦接至該光感測電路的一第一端，適於在一重置期間重置該光感測電路；一輸出電路，耦接於該光感測電路的該第一端與該像素陣列的多個讀出線中的一個對應讀出線之間，被配置為將該光感測電路在一第一幀期間中的一第一感測結果與在該第一幀期間後的一第二幀期間中的一第二感測結果之間的一差異所對應的一差異資訊輸出至該對應讀出線；以及一讀出電路，耦接至該像素陣列的該些讀出線，其中，當該輸出電路操作於一影像擷取模式時，在該第一幀期間的一讀出期間中該輸出電路將該第一感測結果相較於一第一參考電壓以產生該第一感測結果所對應的一第一感測資訊以及該輸出電路將該第一感測資訊輸出至該對應讀出線，以及在該第二幀期間 的一讀出期間中該輸出電路將該第二感測結果相較於該第一參考電壓以產生該第二感測結果所對應的一第二感測資訊以及該輸出電路將該第二感測資訊輸出至該對應讀出線；以及當該輸出電路操作於一幀差模式時，該輸出電路將該第一感測結果與該第二感測結果之間的該差異相較於該第一參考電壓以輸出該差異資訊至該對應讀出線。
  13. 如請求項12所述的影像感測器晶片，其中當該輸出電路操作於該影像擷取模式時，該第一參考電壓為一斜坡電壓，該讀出電路計數該第一感測資訊的一第一時間長度以獲得對應於該第一感測結果的一第一計數碼，以及該讀出電路計數該第二感測資訊的一第二時間長度以獲得對應於該第二感測結果的一第二計數碼。
  14. 如請求項12所述的影像感測器晶片，其中當該輸出電路操作於該幀差模式時，該第一參考電壓為一斜坡電壓，以及該讀出電路計數該差異資訊的一時間長度以獲得對應於該差異資訊的一計數碼。
  15. 如請求項12所述的影像感測器晶片，其中當該輸出電路操作於該幀差模式時，該第一參考電壓包括一第一電壓準位與一第二電壓準位，該輸出電路將該第一感測結果與該第二感測結果之間的該差異相較於該第一電壓準位以輸出該差異資訊的一第一差異資訊至該對應讀出線，該輸出電路將該第一感測結果與該第二感測結果之間的該差異相較於該第二電壓準位以輸出該差 異資訊的一第二差異資訊至該對應讀出線，以及該讀出電路將該第一差異資訊與該第二差異資訊作為對應於該差異資訊的一幀差碼。
  16. 如請求項12所述的影像感測器晶片，其中該對應讀出線連接該些像素單元的多個目標像素單元，當該輸出電路操作於該幀差模式時，該第一參考電壓包括一第一電壓準位，該些目標像素單元的每一個的該輸出電路將該第一感測結果與該第二感測結果之間的該差異相較於該第一電壓準位以輸出該差異資訊至該對應讀出線，該讀出電路積分該些目標像素單元的該些差異資訊以產生一積分結果，該讀出電路將該積分結果相較於一斜坡電壓以產生一比較結果，以及該讀出電路計數該比較結果的一時間長度以獲得對應於該積分結果的一計數碼。
  17. 如請求項12所述的影像感測器晶片，其中該讀出電路包括：一多工器，具有一第一輸入端耦接至該對應讀出線；一積分器，具有一輸入端耦接至該對應讀出線；一比較器，具有一第一輸入端耦接至該積分器的一輸出端，其中該比較器的一第二輸入端接收一斜坡電壓，該比較器的一輸出端耦接至該多工器的一第二輸入端；以及一計數器，具有一輸入端耦接至該多工器的一輸出端。
  18. 如請求項17所述的影像感測器晶片，其中該積分器包括： 一運算放大器，具有一第一輸入端耦接至該積分器的該輸入端，其中該運算放大器的一第二輸入端接收一第二參考電壓，以及該運算放大器的一輸出端耦接至該積分器的該輸出端；以及一電容，具有一第一端與一第二端分別耦接至該運算放大器的該第一輸入端與該運算放大器的該輸出端。
  19. 一種影像感測器晶片的感測方法，該影像感測器晶片包括含有多個像素單元的一像素陣列，該些像素單元的每一個包括一光感測電路、一第一重置開關以及一輸出電路，所述感測方法包括：由該第一重置開關在一第一幀期間中的一重置期間重置該光感測電路，其中該第一重置開關耦接至該光感測電路的一第一端；由該光感測電路在該第一幀期間中產生一第一感測結果；由該第一重置開關在該第一幀期間後的一第二幀期間中的一重置期間重置該光感測電路；由該光感測電路在該第二幀期間中產生一第二感測結果；由該輸出電路將該第一感測結果與該第二感測結果之間的一差異所對應的一差異資訊輸出至該像素陣列的多個讀出線中的一個對應讀出線，其中所述輸出電路耦接於該光感測電路的該第一端與該對應讀出線之間；當該輸出電路操作於一幀差模式時，由該輸出電路在該第一幀期間記錄該第一感測結果，由該輸出電路在該第二幀期間產生該第一感測結果與該第二感測結果之間的該差異所對應的該差異 資訊，以及由該輸出電路在該第二幀期間中的一讀出期間將該差異資訊輸出至該對應讀出線；當該輸出電路操作於一影像擷取模式時，由該輸出電路在該第一幀期間不記錄該第一感測結果，由該輸出電路在該第一幀期間中的一讀出期間將該第一感測結果所對應的一第一感測資訊輸出至該對應讀出線，以及由該輸出電路在該第二幀期間中的該讀出期間將該第二感測結果所對應的一第二感測資訊輸出至該對應讀出線。
  20. 一種影像感測器晶片的感測方法，該影像感測器晶片包括含有多個像素單元的一像素陣列，該些像素單元的每一個包括一光感測電路、一第一重置開關以及一輸出電路，該輸出電路包括一第一電路以及一第二電路，所述感測方法包括：由該第一重置開關在一第一幀期間中的一重置期間重置該光感測電路，其中該第一重置開關耦接至該光感測電路的一第一端；由該光感測電路在該第一幀期間中產生一第一感測結果；由該第一重置開關在該第一幀期間後的一第二幀期間中的一重置期間重置該光感測電路；由該光感測電路在該第二幀期間中產生一第二感測結果；由該輸出電路將該第一感測結果與該第二感測結果之間的一差異所對應的一差異資訊輸出至該像素陣列的多個讀出線中的一個對應讀出線，其中所述輸出電路耦接於該光感測電路的該第一端與該對應讀出線之間；以及 當該輸出電路操作於一幀差模式時，由該第一電路在該第一幀期間記錄該第一感測結果，由該第二電路在該第二幀期間記錄該第二感測結果，由該第一電路在該第二幀期間產生該第一感測結果與該第二感測結果之間的一差異所對應的一第一差異資訊，由該第一電路在該第二幀期間中的一讀出期間將該第一差異資訊輸出至該對應讀出線，由該第一電路在該第二幀期間後的一第三幀期間記錄該光感測電路在該第三幀期間中的一第三感測結果，由該第二電路在該第三幀期間產生該第二感測結果與該第三感測結果之間的一差異所對應的一第二差異資訊，以及由該第二電路在該第三幀期間中的一讀出期間將該第二差異資訊輸出至該對應讀出線，其中該第一電路的一輸入端與該第二電路的一輸入端耦接至該光感測電路的該第一端，以及該第一電路的一輸出端與該第二電路的一輸出端耦接至該對應讀出線。
  21. 如請求項20所述的感測方法，更包括：當該輸出電路操作於一影像擷取模式時，禁能該第一電路與該第二電路其中一者，以及由該第一電路與該第二電路其中另一者分別在該第一幀期間中的一讀出期間與該第二幀期間中的該讀出期間將該第一感測結果所對應的一第一感測資訊與該第二感測結果所對應的一第二感測資訊輸出至該對應讀出線。
  22. 一種影像感測器晶片的感測方法，該影像感測器晶片包括含有多個像素單元的一像素陣列以及耦接至該像素陣列的 多個讀出線的一讀出電路，該些像素單元的每一個包括一光感測電路、一第一重置開關以及一輸出電路，所述感測方法包括：由該第一重置開關在一第一幀期間中的一重置期間重置該光感測電路，其中該第一重置開關耦接至該光感測電路的一第一端；由該光感測電路在該第一幀期間中產生一第一感測結果；由該第一重置開關在該第一幀期間後的一第二幀期間中的一重置期間重置該光感測電路；由該光感測電路在該第二幀期間中產生一第二感測結果；由該輸出電路將該第一感測結果與該第二感測結果之間的一差異所對應的一差異資訊輸出至該像素陣列的該些讀出線中的一個對應讀出線，其中所述輸出電路耦接於該光感測電路的該第一端與該對應讀出線之間；當該輸出電路操作於一影像擷取模式時，在該第一幀期間的一讀出期間中，由該輸出電路將該第一感測結果相較於一第一參考電壓以產生該第一感測結果所對應的一第一感測資訊，以及由該輸出電路將該第一感測資訊輸出至該對應讀出線；當該輸出電路操作於該影像擷取模式時，在該第二幀期間的一讀出期間中，由該輸出電路將該第二感測結果相較於該第一參考電壓以產生該第二感測結果所對應的一第二感測資訊，以及由該輸出電路將該第二感測資訊輸出至該對應讀出線；以及當該輸出電路操作於一幀差模式時，由該輸出電路將該第一感測結果與該第二感測結果之間的該差異相較於該第一參考電壓 以輸出該差異資訊至該對應讀出線。
  23. 如請求項22所述的感測方法，更包括：當該輸出電路操作於該影像擷取模式時，由該讀出電路計數該第一感測資訊的一第一時間長度以獲得對應於該第一感測結果的一第一計數碼，以及由該讀出電路計數該第二感測資訊的一第二時間長度以獲得對應於該第二感測結果的一第二計數碼，其中當該輸出電路操作於該影像擷取模式時該第一參考電壓為一斜坡電壓。
  24. 如請求項22所述的感測方法，更包括：當該輸出電路操作於該幀差模式時，由該讀出電路計數該差異資訊的一時間長度以獲得對應於該差異資訊的一計數碼，其中當該輸出電路操作於該幀差模式時該第一參考電壓為一斜坡電壓。
  25. 如請求項22所述的感測方法，其中當該輸出電路操作於該幀差模式時該第一參考電壓包括一第一電壓準位與一第二電壓準位，以及所述感測方法更包括：當該輸出電路操作於該幀差模式時，由該輸出電路將該第一感測結果與該第二感測結果之間的該差異相較於該第一電壓準位，以輸出該差異資訊的一第一差異資訊至該對應讀出線；當該輸出電路操作於該幀差模式時，由該輸出電路將該第一感測結果與該第二感測結果之間的該差異相較於該第二電壓準位以輸出該差異資訊的一第二差異資訊至該對應讀出線；以及當該輸出電路操作於該幀差模式時，由該讀出電路將該第一 差異資訊與該第二差異資訊作為對應於該差異資訊的一幀差碼。
  26. 如請求項22所述的感測方法，其中該對應讀出線連接該些像素單元的多個目標像素單元，當該輸出電路操作於該幀差模式時該第一參考電壓包括一第一電壓準位，以及所述感測方法更包括：當該輸出電路操作於該幀差模式時，由該些目標像素單元的每一個的該輸出電路將該第一感測結果與該第二感測結果之間的該差異相較於該第一電壓準位，以輸出該差異資訊至該對應讀出線；當該輸出電路操作於該幀差模式時，由該讀出電路積分該些目標像素單元的該些差異資訊以產生一積分結果；當該輸出電路操作於該幀差模式時，由該讀出電路將該積分結果相較於一斜坡電壓以產生一比較結果，以及當該輸出電路操作於該幀差模式時，由該讀出電路計數該比較結果的一時間長度，以獲得對應於該積分結果的一計數碼。
TW110104198A 2021-02-04 2021-02-04 影像感測器晶片及其感測方法 TWI813943B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110104198A TWI813943B (zh) 2021-02-04 2021-02-04 影像感測器晶片及其感測方法
US17/170,831 US11683605B2 (en) 2021-02-04 2021-02-08 Image sensor chip and sensing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110104198A TWI813943B (zh) 2021-02-04 2021-02-04 影像感測器晶片及其感測方法

Publications (2)

Publication Number Publication Date
TW202232941A TW202232941A (zh) 2022-08-16
TWI813943B true TWI813943B (zh) 2023-09-01

Family

ID=82611913

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110104198A TWI813943B (zh) 2021-02-04 2021-02-04 影像感測器晶片及其感測方法

Country Status (2)

Country Link
US (1) US11683605B2 (zh)
TW (1) TWI813943B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI805358B (zh) * 2022-05-11 2023-06-11 國立清華大學 影像感測器晶片及其感測方法
WO2024097128A1 (en) * 2022-10-31 2024-05-10 University Of Pittsburgh - Of The Commonwealth System Of Higher Education Neuromorphic programmable multiple pathways event-based sensors

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100194956A1 (en) * 2009-02-05 2010-08-05 The Hong Kong University Of Science And Technology Apparatus and method for improving dynamic range and linearity of CMOS image sensor
US20190297295A1 (en) * 2018-03-25 2019-09-26 Cree, Inc. High density parallel proximal image processing

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008062404A2 (en) 2006-11-20 2008-05-29 Ben Gurion University Of The Negev Research And Development Authority Optical pixel and image sensor
AT504582B1 (de) * 2006-11-23 2008-12-15 Arc Austrian Res Centers Gmbh Verfahren zur generierung eines bildes in elektronischer form, bildelement für einen bildsensor zur generierung eines bildes sowie bildsensor
US8587706B2 (en) 2008-01-30 2013-11-19 Gentex Corporation Imaging device
JP2014060573A (ja) 2012-09-18 2014-04-03 Sony Corp 固体撮像素子、制御方法、および電子機器
KR20140056986A (ko) * 2012-11-02 2014-05-12 삼성전자주식회사 모션 센서 어레이 장치, 상기 모선 센서 어레이를 이용한 거리 센싱 시스템, 및 거리 센싱 방법
EP3047647B1 (en) * 2013-09-16 2020-05-27 Prophesee Dynamic, single photodiode pixel circuit and operating method thereof
JP6555956B2 (ja) 2014-07-31 2019-08-07 株式会社半導体エネルギー研究所 撮像装置、監視装置、及び電子機器
WO2017013806A1 (ja) * 2015-07-23 2017-01-26 オリンパス株式会社 固体撮像装置
KR102337970B1 (ko) * 2016-04-04 2021-12-10 프로페시 샘플-앤드-홀드 기반 시간적 대비 비전 센서
US9838621B2 (en) 2016-05-05 2017-12-05 Omnivision Technologies, Inc. Method and system for implementing H-banding cancellation in an image sensor
EP3595294A1 (en) 2018-07-10 2020-01-15 CSEM Centre Suisse D'electronique Et De Microtechnique SA Pixel circuit for an ultra-low power image sensor
US11140349B2 (en) * 2018-09-07 2021-10-05 Samsung Electronics Co., Ltd. Image sensor incuding CMOS image sensor pixel and dynamic vision sensor pixel
JP2020088724A (ja) * 2018-11-29 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP7338974B2 (ja) 2019-01-11 2023-09-05 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
US11272132B2 (en) * 2019-06-07 2022-03-08 Pacific Biosciences Of California, Inc. Temporal differential active pixel sensor
US11394905B2 (en) * 2019-12-13 2022-07-19 Sony Semiconductor Solutions Corporation Dynamic region of interest and frame rate for event based sensor and imaging camera
US11290671B2 (en) * 2020-09-01 2022-03-29 Pixart Imaging Inc. Pixel circuit outputting pulse width signals and performing analog operation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100194956A1 (en) * 2009-02-05 2010-08-05 The Hong Kong University Of Science And Technology Apparatus and method for improving dynamic range and linearity of CMOS image sensor
US20190297295A1 (en) * 2018-03-25 2019-09-26 Cree, Inc. High density parallel proximal image processing

Also Published As

Publication number Publication date
US20220247953A1 (en) 2022-08-04
US11683605B2 (en) 2023-06-20
TW202232941A (zh) 2022-08-16

Similar Documents

Publication Publication Date Title
JP7129182B2 (ja) 固体撮像素子、撮像装置及び撮像方法
JP4065380B2 (ja) Ｃｍｏｓイメージセンサ
JP5938105B2 (ja) 固体撮像装置
TWI813943B (zh) 影像感測器晶片及其感測方法
US20090127438A1 (en) Image sensor with multiple integration periods
JP2007295189A (ja) 固体撮像装置
US10609317B2 (en) Time detection circuit, AD conversion circuit, and solid-state imaging device
JP2009033305A (ja) 固体撮像装置
US20190182442A1 (en) Image sensor, image capturing apparatus, and image capturing method
JP2014146849A (ja) 撮像装置、その駆動方法、及び撮像システム
US9560302B2 (en) Imaging apparatus having comparator configured to compare pixel signal with reference signal that changes with time
US10352765B2 (en) Radiation imaging apparatus having function of detecting start of radiation irradiation and radiation imaging system
JP2013197880A (ja) 固体撮像装置及びその駆動方法
US20130256511A1 (en) Image sensor
JP2017005392A (ja) 撮像装置、撮像システム
US11815394B2 (en) Photoelectric conversion device, method of controlling photoelectric conversion device, and information processing apparatus
KR20180031842A (ko) 비교 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
US10057527B2 (en) Analog-digital converter and method, and image sensor including the same
US20140247381A1 (en) Image pickup apparatus, driving method for image pickup apparatus, image pickup system, and driving method for image pickup system
JP6112871B2 (ja) 撮像素子及び撮像装置
JP2019103121A (ja) 撮像素子、撮像装置及び撮像方法
KR20120040857A (ko) 아날로그 디지털 컨버터 및 이를 포함하는 이미지 센서
US20230139066A1 (en) Image sensing apparatus
JP2009296500A (ja) 撮像装置
TWI805358B (zh) 影像感測器晶片及其感測方法