DE102020107390A1 - Profil einer tiefgrabenisolationsstruktur zur isolierung von hochspannungsvorrichtungen - Google Patents

Profil einer tiefgrabenisolationsstruktur zur isolierung von hochspannungsvorrichtungen Download PDF

Info

Publication number
DE102020107390A1
DE102020107390A1 DE102020107390.9A DE102020107390A DE102020107390A1 DE 102020107390 A1 DE102020107390 A1 DE 102020107390A1 DE 102020107390 A DE102020107390 A DE 102020107390A DE 102020107390 A1 DE102020107390 A1 DE 102020107390A1
Authority
DE
Germany
Prior art keywords
layer
protrusion
insulating
removal process
soi substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020107390.9A
Other languages
English (en)
Inventor
Hung-Ling Shih
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/807,632 external-priority patent/US11101168B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020107390A1 publication Critical patent/DE102020107390A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)

Abstract

Bei einigen Ausführungsformen betrifft die vorliegende Offenbarung einen integrierten Chip, der ein Silizium-auf-Isolator-Substrat (SOI-Substrat) aufweist, das eine Isolierschicht zwischen einer aktiven Schicht und einer Basisschicht aufweist. Eine Halbleitervorrichtung und eine Flachgrabenisolationsstruktur (SIT-Struktur) sind auf einer Vorderseite des SOI-Substrats angeordnet. Eine Halbleiterkernstruktur umgibt die Halbleitervorrichtung durchgehend und erstreckt sich durch die STI-Struktur hindurch und in Richtung auf eine Rückseite des SOI-Substrats. Ein erster Isolierauskleidungsabschnitt und ein zweiter Isolierauskleidungsabschnitt umgeben eine erste äußerste Seitenwand und eine zweite äußerste Seitenwand der Halbleiterkernstruktur. Die ersten und zweiten Isolierauskleidungsabschnitte weisen jeweils einen ersten Vorsprung und einen zweiten Vorsprung auf. Der erste und der zweite Vorsprung sind zwischen der STI-Struktur und der Isolierschicht des SOI-Substrats angeordnet.

Description

  • BEZUGNAHME AUF VERWANDTE ANMELDUNG
  • Die vorliegende Anmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung Nr. 62/927,926 , eingereicht am 30. Oktober 2019, deren Inhalt hiermit zur Bezugnahme vollständig übernommen wird.
  • TECHNISCHER HINTERGRUND
  • Moderne integrierte Chips weisen Millionen oder Milliarden von Halbleitervorrichtungen auf, die auf einem Halbleitersubstrat (z. B. Silizium) gebildet sind. Integrierte Chips (ICs) können in Abhängigkeit von der Anwendung eines ICs viele verschiedenartige Halbleitervorrichtungen verwenden. Um die Fläche des ICs zu reduzieren, können die Halbleitervorrichtungen dicht nebeneinander gebildet sein. Um Interferenzen zwischen den Halbleitervorrichtungen zu verhindern, wird nach Techniken und/oder Merkmalen für die Isolierung der Vorrichtungen in den ICs geforscht. Unter anderem sind Tiefgrabenisolationsstrukturen eine vielversprechende Möglichkeit, um eine elektrische Isolierung zwischen den Halbleitervorrichtungen bereitzustellen, um die Leistung der Vorrichtungen zu verbessern, ohne eine große Fläche auf dem IC zu opfern.
  • Figurenliste
  • Die Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Figuren verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1A und 1B veranschualichen diverse Ansichten von einigen Ausführungsformen eines integrierten Chips, der eine Tiefgrabenisolationsstruktur aufweist, die eine Halbleitervorrichtung umgibt, und eine Isolierauskleidungsstruktur aufweist, welche die äußersten Seitenwände einer Halbleiterkernstruktur bedeckt.
    • 2 bis 6 veranschualichen Querschnittsansichten von einigen diversen Ausführungsformen einer Tiefgrabenisolationsstruktur, die eine Isolierauskleidungsstruktur aufweist, welche die äußersten Seitenwände einer Halbleiterkernstruktur bedeckt, wobei die Isolierauskleidungsstruktur erste und zweite Vorsprünge aufweist.
    • 7 veranschualicht eine Querschnittsansicht von einigen zusätzlichen Ausführungsformen eines integrierten Chips, der eine Tiefgrabenisolationsstruktur aufweist, die mit einer Durchkontaktierung gekoppelt ist.
    • 8A bis 18 veranschualichen diverse Ansichten von einigen Ausführungsformen eines Verfahrens zum Bilden einer Tiefgrabenisolationsstruktur in einem Substrat, das ein isotropes Ätzen umfasst, um die Breite und somit die Zuverlässigkeit einer Isolierauskleidungsstruktur der Tiefgrabenisolationsstruktur zu erhöhen.
    • 19 veranschualicht ein Ablaufschema von einigen Ausführungsformen eines Verfahrens, das 8A bis 18 beschreibt.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt mehrere verschiedene Ausführungsformen oder Beispiele zum Umsetzen von verschiedenen Merkmalen des bereitgestellten Gegenstands bereit. Spezifische Beispiele von Komponenten und Anordnungen werden nachstehend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Es sind natürlich nur Beispiele, die nicht dazu bestimmt sind, einschränkend zu sein. Beispielsweise kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Merkmal in direktem Kontakt gebildet sind, und kann auch Ausführungsformen umfassen, bei denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal gebildet sind, so dass das erste und das zweite Merkmal vielleicht nicht in direktem Kontakt stehen. Zudem kann die vorliegende Offenbarung Bezugszeichen und/oder Buchstaben bei den diversen Beispielen wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und schreibt als solche keine Beziehung zwischen den diversen Ausführungsformen und/oder den besprochenen Konfigurationen vor.
  • Ferner können hier räumlich relative Begriffe, wie etwa „darunter“, „unterhalb“, „unterer“, „unter“, „über“, „oberer“ und dergleichen, hier zur einfachen Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Elementen oder Merkmalen, wie in den Figuren abgebildet, zu beschreiben. Die räumlich relativen Begriffe sind dazu gedacht, verschiedene Orientierungen der Vorrichtung im Gebrauch oder im Betrieb zusätzlich zu der in den Figuren abgebildeten Orientierung einzubeziehen. Die Vorrichtung kann anderweitig orientiert sein (z. B. um 90 Grad oder in anderen Orientierungen gedreht), und die hier verwendeten räumlich relativen Deskriptoren sind entsprechend auszulegen.
  • Bei einigen Anwendungen können mehr als eine Halbleitervorrichtung auf demselben Substrat integriert sein. Es kann jedoch schwierig werden, Stromverluste, Nebensprechen zwischen den Halbleitervorrichtungen und/oder eine letztendliche Verschlechterung der Vorrichtungsleistung zu verhindern, wenn die Vorrichtungsgröße abnimmt und die Spannungsbetriebsbedingungen zunehmen (z. B. mehr als 100 Volt). Um Stromverluste und eine Verschlechterung der Vorrichtungsleistung zu mindern, können bei einigen Ausführungsformen beispielsweise mehrere Halbleitervorrichtungen auf einem Silizium-auf-Isolator-Substrat (SOI-Substrat) integriert sein, das eine Isolierschicht zwischen einer aktiven Schicht und einer Basisschicht aufweist. Bei anderen Ausführungsformen können, um die Halbleitervorrichtungen noch näher aneinander anzuordnen und eine zuverlässigere Vorrichtungsisolation bereitzustellen, Isolationsstrukturen gebildet werden, um die Halbleitervorrichtungen elektrisch voneinander zu trennen. Beispielsweise kann eine Tiefgrabenisolationsstruktur (DTI-Struktur), die mit Polysilizium gefüllt ist, gebildet werden, um jede der Halbleitervorrichtungen durchgehend zu umgeben. Die DTI-Struktur kann sich in die Basisschicht hinein erstrecken, so dass das Polysilizium die Basisschicht des SOI-Substrats berührt. Das Polysilizium kann geerdet sein, um die Basisschicht des SOI-Substrats während des Betriebs zu erden, um eine elektrische Isolierung zu erreichen und die Vorrichtungsleistung zu verbessern.
  • Um die DTI-Struktur beispielsweise in einem SOI-Substrat zu bilden, wird ein Graben gebildet, der sich von einer oberen Oberfläche der aktiven Schicht und durch die Isolierschicht hindurch erstreckt, um die Basisschicht freizulegen. Es wird eine Isoliereinlage gebildet, um den Graben auszukleiden. Es kann ein Entfernungsprozess erfolgen, um die Isoliereinlage von der Basisschicht des SOI-Substrats zu entfernen, während die Isoliereinlage auf den Seitenwänden des Grabens zurückbleibt, die durch die aktive Schicht und die Isolierschicht des SOI-Substrats gebildet werden. Der Entfernungsprozess kann jedoch bewirken, dass sich die Dicke der oberen Abschnitte der Isoliereinlage reduziert, was die Wirksamkeit der DTI-Struktur verschlechtert. Falls die Isoliereinlage beispielsweise zu dünn ist, kann es sein, dass die Durchschlagspannung der Isoliereinlage zu gering ist und dass die Isoliereinlage durch die Vorspannung, die durch die Halbleitervorrichtung im Betrieb erzeugt wird, durchschlägt.
  • Diverse Ausführungsformen der vorliegenden Offenbarung betreffen ein Verfahren zum Bilden einer DTI-Struktur durch Erhöhen der Dicke der oberen Abschnitte einer Isoliereinlage, so dass sich, wenn ein Entfernungsprozess ausgeführt wird, um die Isoliereinlage von der Basisschicht des SOI-Substrats zu entfernen, eine Reduzierung der Dicke der Isoliereinlage nicht auf die Leistung der DTI-Struktur auswirkt. Somit umgibt bei einigen Ausführungsformen die sich ergebende DTI-Struktur eine Halbleitervorrichtung und weist eine Isoliereinlage mit einer Durchschlagspannung auf, die größer als die Vorspannungen ist, die durch die Halbleitervorrichtung erzeugt werden.
  • 1A bildet eine Querschnittsansicht 100A von einigen Ausführungsformen eines integrierten Chips ab, der eine Tiefgrabenisolationsstruktur (DTI-Struktur) aufweist, die eine Halbleitervorrichtung umgibt.
  • Der integrierte Chip aus 1A weist eine DTI-Struktur 110 auf, die in einem Silizium-auf-Isolator-Substrat (SOI-Substrat) 101 eingebettet ist. Das SOI-Substrat 101 weist eine Isolierschicht 104 zwischen einer Basisschicht 102 und einer aktiven Schicht 106 auf. Bei einigen Ausführungsformen erstreckt sich die DTI-Struktur 110 von einer Vorderseite 101f des SOI-Substrats 101 in Richtung auf eine Rückseite 101b des SOI-Substrats 101 bis auf eine erste Höhe h1 und berührt die Basisschicht 102. Die erste Höhe h1 kann in einer ersten Richtung 124 gemessen werden, die zur Vorderseite 101f des SOI-Substrats 101 im Wesentlichen senkrecht steht. Bei einigen Ausführungsformen liegt die erste Höhe h1 in einem Bereich zwischen beispielsweise ungefähr 4 Mikrometern und ungefähr 8 Mikrometern. Bei einigen Ausführungsformen weist der integrierte Chip ferner eine Flachgrabenisolationsstruktur (STI-Struktur) 108 auf, die sich von der Vorderseite 101f des SOI-Substrats 101 aus in die aktive Schicht 106 erstreckt. Bei solchen Ausführungsformen kann sich die DTI-Struktur 110 ganz durch die STI-Struktur 108 hindurch erstrecken.
  • Die DTI-Struktur 110 weist eine Isolierauskleidungsstruktur 114 auf, welche die äußersten Seitenwände einer Halbleiterkernstruktur 112 umgibt. Eine unterste Oberfläche 112b der Halbleiterkernstruktur 112 wird bei einigen Ausführungsformen von der Isolierauskleidungsstruktur 114 aufgedeckt, und die unterste Oberfläche 112b der Halbleiterkernstruktur 112 berührt die Basisschicht 102 des SOI-Substrats 101 direkt. Bei einigen Ausführungsformen trennt die Isolierauskleidungsstruktur 114 die Halbleiterkernstruktur 112 von der Isolierschicht 104, der aktiven Schicht 106 und der STI-Struktur 108.
  • Bei einigen Ausführungsformen umgibt die DTI-Struktur 110 eine Halbleitervorrichtung 120 durchgehend und vollständig. Die Halbleitervorrichtung 120 kann beispielsweise eine Transistorvorrichtung sein, wie etwa ein Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET), wohingegen sie bei anderen Ausführungsformen beispielsweise eine doppelt diffundierte Metalloxid-Halbleiter-Vorrichtung mit bipolarem komplementären Metalloxid-Halbleiter (BCD-Vorrichtung) ist, die mehrere Transistorvorrichtungen aufweist. Somit kann die Halbleitervorrichtung 120 bei einigen Ausführungsformen mindestens eine Drain-Region 120a, die mit einer Drain-Spannungsklemme VD gekoppelt ist, eine Source-Region 120b, die mit einer Source-Spannungsklemme Vs gekoppelt ist, und eine Gate-Elektrode 120d, die über einer Gate-Dielektrikumsschicht 120c angeordnet und mit einer Gate-Spannungsklemme VG gekoppelt ist, aufweisen.
  • Bei einigen Ausführungsformen kann die Halbleitervorrichtung 120 unter Hochspannungsbedingungen funktionieren, die beispielsweise als mehr als 100 Volt quantifiziert sein können. Es versteht sich, dass andersartige Halbleitervorrichtungen und/oder Betriebsspannungswerte ebenfalls im Umfang der Offenbarung liegen. Bei einigen Ausführungsformen kann die DTI-Struktur 110 mit einer Isolationsspannungsklemme Vi gekoppelt sein. Bei einigen Ausführungsformen kann die Isolationsspannungsklemme Vi während des Betriebs geerdet sein, um die Halbleiterkernstruktur 112 und die Basisschicht 102 zu erden, um andere Vorrichtungen, die auf dem SOI-Substrat 101 integriert sind, elektrisch zu isolieren. Bei anderen Ausführungsformen kann eine Vorspannung ungleich null an die Isolationsspannungsklemme Vi angelegt werden, um andere Vorrichtungen, die auf dem SOI-Substrat 101 integriert sind, elektrisch zu isolieren.
  • Außerdem weist die Isolierauskleidungsstruktur 114 bei einigen Ausführungsformen einen ersten Abschnitt 114x auf, der eine erste äußerste Seitenwand 112f der Halbleiterkernstruktur 112 bedeckt, und weist einen zweiten Abschnitt 114y auf, der eine zweite äußerste Seitenwand 112s der Halbleiterkernstruktur 112 bedeckt. Bei einigen Ausführungsformen weist der erste Abschnitt 114x der Isolierauskleidungsstruktur 114 eine erste Dicke t1 auf, die über die erste Höhe h1 der DTI-Struktur 110 variiert, und der zweite Abschnitt 114y der Isolierauskleidungsstruktur 114 weist eine zweite Dicke t2 auf, die über die erste Höhe h1 der DTI-Struktur 110 variiert. Bei derartigen Ausführungsformen weist der erste Abschnitt 114x der Isolierauskleidungsstruktur 114 einen ersten Vorsprung 114f auf, und der zweite Abschnitt 114y der Isolierauskleidungsstruktur 114 weist einen zweiten Vorsprung 114s auf. Der erste und der zweite Vorsprung 114f, 114s können zwischen der STI-Struktur 108 und der Isolierschicht 104 angeordnet sein. Bei derartigen Ausführungsformen stellen der erste und der zweite Vorsprung 114f, 114s sicher, dass wenn die Isolierauskleidungsstruktur 114 nicht von der STI-Struktur 108 umgeben ist, die Isolierauskleidungsstruktur 114 dick genug ist, um eine ausreichend hohe Durchschlagspannung zu haben, um die hohen Vorspannungen (z. B. mehr als 100 Volt) der Halbleitervorrichtung 120 gegenüber anderen Vorrichtungen, die auf dem SOI-Substrat 101 integriert sind, wirksam zu isolieren. Beispielsweise sind bei einigen Ausführungsformen die erste und die zweite Dicke t1, t2 der Isolierauskleidungsstruktur 114 mindestens auf den Höhen unterhalb der STI-Struktur 108 mindestens gleich ungefähr 5 Kilo-Ängström, um die Halbleitervorrichtung 120, die bei hohen Spannungen (z. B. mehr als 100 Volt) funktioniert, zu isolieren.
  • 1B bildet eine Draufsicht 100B von einigen Ausführungsformen eines integrierten Chips ab, der eine DTI-Struktur aufweist, die eine Halbleitervorrichtung durchgehend umgibt. Bei einigen Ausführungsformen kann die Querschnittsansicht 100A aus 1A der Querschnittslinie AA' aus 1B entsprechen.
  • Wie in der Draufsicht 100B aus 1B abgebildet, können die DTI-Struktur 110 und die STI-Struktur 108 die Halbleitervorrichtung 120 vollständig und durchgehend umgeben. Ferner kann die DTI-Struktur 110 eine innere Region 106i der aktiven Schicht 106 durchgehend von einer äußeren Region 1060 der aktiven Schicht 106 trennen. Bei diesen Ausführungsformen ist die Halbleitervorrichtung 120 auf der inneren Region 106i der aktiven Schicht 106 angeordnet, und andere Vorrichtungen können auf der äußeren Region 1060 der aktiven Schicht 106 angeordnet sein. Somit können die DTI-Struktur 110 und die STI-Struktur 108 Vorrichtungen auf der inneren Region 106i der aktiven Schicht 106 von Vorrichtungen auf der äußeren Region 1060 der aktiven Schicht 106 elektrisch isolieren. Bei einigen Ausführungsformen weist die DTI-Struktur 110 eine Art „ringartige“ Form auf, was bedeuten kann, dass sie eine durchgehend verbundene Struktur ist, die beispielsweise einen inneren Umkreis und einen äußeren Umkreis aufweist. Außerdem kann die DTI-Struktur 110 bei einigen Ausführungsformen eine rechteckige ringartige Form aufweisen, wohingegen die DTI-Struktur 110 bei anderen Ausführungsformen beispielsweise eine kreisringartige Form, eine ovale ringartige oder eine andere geometrische ringartige Form aufweisen kann.
  • 2 bis 6 bilden jeweils diverse Querschnittsansichten 200 bis 600 von einigen alternativen Ausführungsformen des ersten und des zweiten Vorsprungs der Isolierauskleidungsstruktur ab.
  • Wie in der Querschnittsansicht 200 aus 2 abgebildet, weisen der erste und der zweite Vorsprung 114f, 114s der Isolierauskleidungsstruktur 114 im Wesentlichen gekrümmte Profile auf. Ferner kann sich bei einigen Ausführungsformen der erste Vorsprung 114f des ersten Abschnitts 114x der Isolierauskleidungsstruktur 114 von der ersten äußersten Seitenwand 112f der Halbleiterkernstruktur 112 in einer zweiten Richtung 202, die anders als die erste Richtung ist, entfernen (124 aus 1A). Bei einigen Ausführungsformen ist die zweite Richtung 202 zu der ersten Richtung rechtwinklig (124 aus 1A). Ähnlich kann sich bei einigen Ausführungsformen der zweite Vorsprung 114s des zweiten Abschnitts 114y der Isolierauskleidungsstruktur 114 von der zweiten äußersten Seitenwand 112s der Halbleiterkernstruktur 112 in einer dritten Richtung 204, die der zweiten Richtung 202 entgegengesetzt ist, entfernen. Ferner liegen bei einigen Ausführungsformen der erste und der zweite Vorsprung 114f, 114s der Isolierauskleidungsstruktur 114 direkt unter der STI-Struktur 108 und berühren die STI-Struktur 108 direkt.
  • Wie in der Querschnittsansicht 300 aus 3 abgebildet, können der erste und der zweite Vorsprung 114f, 114s der Isolierauskleidungsstruktur 114 bei einigen Ausführungsformen ein raueres Profil als der erste und der zweite Vorsprung 114f, 114s, die in 2 abgebildet sind, aufweisen. Beispielsweise haben der erste und der zweite Vorsprung 114f, 114s bei einigen Ausführungsformen ein im Wesentlichen glattes, gekrümmtes Profil, das ein halbovales Profil aufweist, wie in 2, wohingegen bei anderen Ausführungsformen, wie etwa in 3, der erste und der zweite Vorsprung 114f, 114s ein eher gezacktes Profil haben, das einige gekrümmte und/oder ebene Abschnitte aufweist, aber kein gemeinsam geformtes Profil (z. B. kreisartig, ovalartig, längsrechteckartig usw.) aufweist.
  • Ferner kann die Isolierauskleidungsstruktur 114 eine erste Breite w1 aufweisen, die in der zweiten und/oder der dritten Richtung gemessen wird (202, 204 aus 2) und über die erste Höhe h1 der DTI-Struktur 110 variiert. Bei einigen Ausführungsformen enthält die erste Breite w1 die erste und die zweite Dicke (t1, t2 aus 1A) jeweils des ersten und des zweiten Abschnitts 114x, 114y, der Isolierauskleidungsstruktur 114 und enthält auch die Halbleiterkernstruktur 112. Bei einigen Ausführungsformen enthält eine maximale erste Breite w1mx der Isolierauskleidungsstruktur 114 den ersten und den zweiten Vorsprung 114f, 114s der Isolierauskleidungsstruktur 114. Ferner ist bei einigen Ausführungsformen die maximale erste Breite w1mx der Isolierauskleidungsstruktur 114 ein maximaler Wert der ersten Breite w1, befindet sich auf einer Höhe zwischen der STI-Struktur 108 und der Isolierschicht 104 des SOI-Substrats 101, wird in der zweiten und/oder der dritten Richtung gemessen (202, 204 aus 2), und enthält den ersten Abschnitt 114x und den zweiten Abschnitt 114y der Isolierauskleidungsstruktur 114. Eine minimale Breite der Isolierauskleidungsstruktur 114 kann eine minimale Breite der ersten Breite w1 sein, und somit wird die minimale Breite der Isolierauskleidungsstruktur 114 ebenfalls in der zweiten und/oder der dritten Richtung gemessen (202, 204 aus 2) und enthält den ersten Abschnitt 114x und den zweiten Abschnitt 114y der Isolierauskleidungsstruktur 114. Bei einigen Ausführungsformen ist die maximale erste Breite w1max der Isolierauskleidungsstruktur 114 um mindestens 400 Ängström größer als eine minimale Breite der Isolierauskleidungsstruktur 114, um sicherzustellen, dass die Isolierauskleidungsstruktur 114, die unterhalb der STI-Struktur 108 angeordnet ist, dick genug ist, um eine ausreichend hohe Durchschlagspannung zu haben, um die Halbleitervorrichtung (120 aus 1A) von anderen Vorrichtungen, die auf dem SOI-Substrat 101 integriert sind, wirksam zu isolieren.
  • Wie in der Querschnittsansicht 400 aus 4 abgebildet, weist mindestens der zweite Vorsprung 114s der Isolierauskleidungsstruktur 114 bei einigen Ausführungsformen eine oberste Oberfläche 402 auf, die oberhalb einer untersten Oberfläche 404 der STI-Struktur 108 liegt. Bei diesen Ausführungsformen sind die Abschnitte des ersten und des zweiten Vorsprungs 114f, 114s weiterhin unterhalb der STI-Struktur 108 angeordnet, um sicherzustellen, dass die Abschnitte der Isolierauskleidungsstruktur 114, die unterhalb der STI-Struktur 108 angeordnet sind, die Halbleitervorrichtung (120 aus 1A) von anderen Vorrichtungen, die auf dem SOI-Substrat 101 integriert sind, wirksam isolieren.
  • Ferner kann die Halbleiterkernstruktur 112 bei einigen Ausführungsformen eine zweite Breite w2 haben, die in der zweiten und/oder der dritten Richtung gemessen wird (202, 204 aus 2) und über die erste Höhe h1 der DTI-Struktur 110 variiert. Die zweite Breite w2 kann zwischen der ersten äußersten Seitenwand 112f und der zweiten äußersten Seitenwand 112s der Halbleiterkernstruktur 112 gemessen werden. Bei einigen Ausführungsformen nimmt die zweite Breite w2 durchgehend ab, wenn die zweite Breite w2 auf diversen Höhen von der Vorderseite 101f der SOI-Substrat 101 zur Rückseite 101b des SOI-Substrats 101 gemessen wird. Somit ist bei einigen Ausführungsformen eine maximale zweite Breite w2mx der Halbleiterkernstruktur 112 ein maximaler Wert der zweiten Breite w2 und wird an einer obersten Oberfläche der Halbleiterkernstruktur 112 gemessen. Bei einigen Ausführungsformen liegt die zweite Breite w2 in einem Bereich zwischen beispielsweise ungefähr 1 Mikrometer und ungefähr 1,5 Mikrometern. Es versteht sich, dass andere Werte für die zweite Breite w2 ebenfalls im Umfang der Offenbarung liegen.
  • Wie in der Querschnittsansicht 500 aus FIG. sabgebildet, kann die Halbleiterkernstruktur 112 bei einigen Ausführungsformen auch einen ersten Vorsprung 502 und einen zweiten Vorsprung 504 aufweisen. Bei diesen Ausführungsformen kann der erste Vorsprung 502 der Halbleiterkernstruktur 112 an der ersten äußersten Seitenwand 112f der Halbleiterkernstruktur 112 angeordnet sein und sich in der zweiten Richtung (202 aus 2) nach außen erstrecken, und der zweite Vorsprung 504 der Halbleiterkernstruktur 112 kann an der zweiten äußersten Seitenwand 112s der Halbleiterkernstruktur 112 angeordnet sein und sich in der dritten Richtung (204 aus 2) nach außen erstrecken. Bei diesen Ausführungsformen können der erste und der zweite Vorsprung 502, 504 der Halbleiterkernstruktur 112 auf einer Höhe zwischen der STI-Struktur 108 und der Isolierschicht 104 des SOI-Substrats 101 angeordnet sein. Bei diesen Ausführungsformen kann die zweite Breite w2 nicht durchgehend abnehmen, wenn die zweite Breite w2 auf diversen Höhen von der Vorderseite 101f des SOI-Substrats 101 bis zur Rückseite 101b des SOI-Substrats 101 gemessen wird.
  • Wie in der Querschnittsansicht 600 aus 6 abgebildet, kann die DTI-Struktur 110 bei einigen Ausführungsformen insgesamt gekrümmte untere Oberflächen aufweisen. Beispielsweise sind bei einigen Ausführungsformen die unterste Oberfläche 112b der Halbleiterkernstruktur 112 und die untersten Oberflächen 114b der Isolierauskleidungsstruktur 114 im Wesentlichen gekrümmt. Bei einigen Ausführungsformen ist die unterste Oberfläche 112b der Halbleiterkernstruktur 112 unterhalb der untersten Oberflächen 114b der Isolierauskleidungsstruktur 114 angeordnet.
  • 7 bildet eine Querschnittsansicht 700 von einigen Ausführungsformen eines integrierten Chips ab, der die DTI-Struktur und die Halbleitervorrichtung aufweist, die mit Durchkontaktierungen gekoppelt sind.
  • Bei einigen Ausführungsformen liegt eine untere Interconnect-Struktur 701 über dem SOI-Substrat 101, und innerhalb einer dielektrischen Struktur 704 sind Durchkontaktierungen 702 angeordnet. Mindestens eine der Durchkontaktierungen 702 kann mit der Halbleiterkernstruktur 112 der DTI-Struktur 110 gekoppelt sein. Ferner können die Durchkontaktierungen 702 die Drain-Region 120a der Halbleitervorrichtung 120 mit der Drain-Spannungsklemme VD, die Gate-Elektrode 120d der Halbleitervorrichtung 120 mit der Gate-Spannungsklemme VG und die Source-Region 120b der Halbleitervorrichtung 120 mit der Source-Spannungsklemme Vs koppeln. Bei einigen Ausführungsformen sind Netze von Interconnect-Durchkontaktierungen und Drähten (nicht gezeigt) mit den Durchkontaktierungen 702 gekoppelt.
  • Bei einigen Ausführungsformen enthält die dielektrische Struktur 704 beispielsweise ein Nitrid (z. B. Siliziumnitrid, Siliziumoxinitrid), ein Carbid (z. B. Siliziumcarbid), ein Oxid (z. B. Siliziumoxid), Borsilikatglas (BSG), Phosphorsilikatglas (PSG), Borphosphorsilikatglas (BPSG), ein Oxid mit niedriger Dielektrizitätszahl (z. B. ein kohlenstoffdotiertes Oxid, SiCOH) oder dergleichen auf. Bei einigen Ausführungsformen enthalten die Durchkontaktierungen 702 beispielsweise Kupfer, Wolfram, Aluminium oder ein anderes leitfähiges Material.
  • Ferner können die Halbleiterkernstruktur 112, die Basisschicht 102 und die aktive Schicht 106 bei einigen Ausführungsformen jeweils ein Halbleitermaterial, wie beispielsweise Silizium, Germanium oder dergleichen, enthalten. Beispielsweise kann die Basisschicht 102 bei einigen Ausführungsformen monokristallines Silizium enthalten, die aktive Schicht 106 kann dotiertes Silizium enthalten, und die Halbleiterkernstruktur 112 kann Polysilizium enthalten. Bei einigen Ausführungsformen können die Isolierauskleidungsstruktur 114, die Isolierschicht 104 und die STI-Struktur 108 jeweils einen Isolierstoff und/oder ein dielektrisches Material, wie beispielsweise Siliziumdioxid, Siliziumnitrid, Germaniumoxid, Siliziumoxinitrid oder dergleichen, enthalten. Beispielsweise können die Isolierauskleidungsstruktur 114 und die STI-Struktur 108 bei einigen Ausführungsformen das gleiche Material, wie etwa Siliziumdioxid, enthalten, wohingegen die Isolierschicht 104 ein anderes Material, wie etwa Germaniumoxid, enthalten kann. Bei einigen anderen Ausführungsformen können die Isolierauskleidungsstruktur 114, die STI-Struktur 108 und die Isolierschicht 104 jeweils die gleichen Materialien enthalten oder können jeweils unterschiedliche Materialien enthalten. Ferner können die STI-Struktur 108, die Isolierschicht 104 und/oder die Isolierauskleidungsstruktur 114 Isoliermaterialien und Strukturen (z. B. Dicken) aufweisen, die Durchschlagspannungen haben, die größer als die Vorspannungen sind (z. B. mehr als 100 Volt), die durch die Halbleitervorrichtung 120 erzeugt werden, um Verluste aus der Halbleitervorrichtung 120 während des Betriebs zu mindern.
  • 8A bis 18 bilden diverse Ansichten 800A bis 1800 von einigen Ausführungsformen eines Verfahrens zum Bilden eines integrierten Chips, der eine Tiefgrabenisolationsstruktur (DTI-Struktur) aufweist, ab. Obwohl 8A bis 18 mit Bezug auf ein Verfahren beschrieben werden, versteht es sich, dass die in 8A bis 18 offenbarten Strukturen nicht auf ein derartiges Verfahren eingeschränkt sind, sondern stattdessen als von dem Verfahren unabhängige Strukturen autonom sein können.
  • Wie in der Querschnittsansicht 8A gezeigt, wird bei einigen Ausführungsformen ein Silizium-auf-Isolator-Substrat (SOI-Substrat) 101 bereitgestellt. Bei einigen Ausführungsformen weist das SOI-Substrat 101 eine Basisschicht 102, eine aktive Schicht 106, die über der Basisschicht 102 angeordnet ist, und eine Isolierschicht 104, die zwischen der aktiven Schicht 106 und der Basisschicht 102 angeordnet ist, auf. Bei einigen Ausführungsformen enthält die Basisschicht 102 ein monokristallines Halbleitermaterial (z. B. Silizium, Germanium usw.). Ähnlich kann die aktive Schicht 106 auch ein Halbleitermaterial, wie beispielsweise Silizium, Germanium oder dergleichen, enthalten. Bei einigen Ausführungsformen kann die aktive Schicht 106 beispielsweise p-Silizium enthalten. Bei einigen anderen Ausführungsformen kann das SOI-Substrat 101 ein andersartiges Substrat sein und eine beliebige Art von Halbleiterkörper (z. B., Silizium/CMOS-Masse, SiGe usw.) aufweisen.
  • Bei einigen Ausführungsformen hat die aktive Schicht 106 eine Dicke in einem Bereich zwischen beispielsweise ungefähr 6,5 Mikrometern und ungefähr 7,5 Mikrometern. Bei anderen Ausführungsformen hat die aktive Schicht 106 eine Dicke von ungefähr 7 Mikrometern. Bei einigen Ausführungsformen kann die Isolierschicht 104 ein Massenoxid sein, das beispielsweise Siliziumoxid enthält. Bei anderen Ausführungsformen kann die Isolierschicht 104 beispielsweise ein Nitrid, ein Carbid oder ein anderes dielektrisches Material enthalten. Die Isolierschicht 104 kann eine Dicke in einem Bereich von beispielsweise ungefähr 0,2 Mikrometern und ungefähr 0,4 Mikrometern haben. Bei anderen Ausführungsformen kann die Isolierschicht 104 eine Dicke von ungefähr 0,3 Mikrometern haben.
  • Bei einigen Ausführungsformen wird eine Flachgrabenisolationsstruktur (STI-Struktur) 108 innerhalb des SOI-Substrats 101 gebildet. Die STI-Struktur 108 kann sich von einer Vorderseite 101f des SOI-Substrats 101 und in Richtung auf eine Rückseite 101b des SOI-Substrats 101 erstrecken. Die STI-Struktur 108 kann sich bei einigen Ausführungsformen in die aktive Schicht 106 bis auf eine Tiefe von beispielsweise ungefähr 1500 Ängström erstrecken. Bei anderen Ausführungsformen kann sich die STI-Struktur 108 in die aktive Schicht 106 bis auf eine Tiefe in einem Bereich zwischen beispielsweise ungefähr 350 Nanometern und ungefähr 400 Nanometern erstrecken. Es versteht sich, dass andere Werte ebenfalls im Umfang der Offenbarung liegen.
  • Bei einigen Ausführungsformen wird die STI-Struktur 108 durch diverse Schritte von Photolithographie-, Entfernungs- und/oder Abscheidungsprozessen gebildet, so dass die STI-Struktur 108 ein dielektrisches Material enthält. Beispielsweise kann die STI-Struktur 108 bei einigen Ausführungsformen Siliziumdioxid enthalten. Bei anderen Ausführungsformen kann die STI-Struktur 108 durch einen selektiven Ionenimplantationsprozess gebildet werden, so dass die STI-Struktur 108 eine andere Dotiermittelkonzentration als die aktive Schicht 106 hat.
  • 8B bildet eine Draufsicht 800B von einigen Ausführungsformen der STI-Struktur 108 ab, die über der aktiven Schicht 106 des SOI-Substrats 101 angeordnet ist. Bei einigen Ausführungsformen kann die Querschnittsansicht 800A aus 8A der Querschnittslinie BB' aus 8B entsprechen.
  • Wie in der Draufsicht 800B aus 8B gezeigt, ist die STI-Struktur 108 bei einigen bei einigen Ausführungsformen eine durchgehend verbundene ringartige Struktur. Aus der Draufsicht 800B kann die STI-Struktur 108 eine innere Region 106i der aktiven Schicht 106 von einer äußeren Region 1060 der aktiven Schicht 106 durchgehend trennen.
  • Wie in der Querschnittsansicht 900 aus 9 gezeigt, ist bei einigen Ausführungsformen eine Schutzstruktur 901 über der Vorderseite 101f des SOI-Substrats 101 gebildet. Die Schutzstruktur 901 kann beispielsweise zum Strukturieren und auch zum Schutz des SOI-Substrats 101 verwendet werden. Bei einigen Ausführungsformen weist die Schutzstruktur 901 eine oder mehrere Hartmaskenschichten (z. B. eine Siliziumnitrid-Schicht, eine Siliziumcarbid-Schicht oder dergleichen) auf. Beispielsweise kann die Schutzstruktur 901 bei einigen Ausführungsformen eine Nitridschicht 902, die über der Vorderseite 101f des SOI-Substrats 101 angeordnet ist, und eine Oxidschicht 904, die über der Nitridschicht 902 angeordnet ist, aufweisen. Bei einigen Ausführungsformen enthält die Nitridschicht 902 Siliziumnitrid, und die Oxidschicht 904 enthält Siliziumdioxid. Bei einigen anderen Ausführungsformen kann die Schutzstruktur 901 mehr oder weniger Schichten aufweisen und/oder kann unterschiedliche Materialien aufweisen.
  • Bei einigen Ausführungsformen kann die Nitridschicht 902 eine Dicke in einem Bereich von beispielsweise ungefähr 150 Nanometern und ungefähr 200 Nanometern haben. Bei einigen Ausführungsformen kann die Oxidschicht 904 eine Dicke in einem Bereich von beispielsweise ungefähr 950 Nanometern und ungefähr 1000 Nanometern haben. Es versteht sich, dass andere Werte ebenfalls im Umfang der Offenbarung liegen. Bei einigen Ausführungsformen können die Nitridschicht 902 und/oder die Oxidschicht 904 der Schutzstruktur 901 durch eine oder mehrere Abscheidungstechniken (z. B. physikalische Gasphasenabscheidung (PVD), chemische Gasphasenabscheidung (CVD), PE-CVD, Atomlagenabscheidung (ALD), Sputtern usw.) gebildet werden. Bei einigen anderen Ausführungsformen kann die Oxidschicht 904 durch einen thermischen Oxidationsprozess gebildet werden.
  • Wie in der Querschnittsansicht 1000 aus 10 gezeigt, wird eine Maskenschicht 1002 über der Schutzstruktur 901 gebildet. Die Maskenschicht 1002 weist eine Öffnung 1004 auf, die direkt über der STI-Struktur 108 liegt. Bei einigen Ausführungsformen hat die Öffnung 1004 eine dritte Breite w3, die geringer als eine vierte Breite w4 der STI-Struktur 108 ist. Bei einigen Ausführungsformen ist die vierte Breite w4 der STI-Struktur 108 eine Mindestbreite der STI-Struktur 108. Bei anderen Ausführungsformen kann die vierte Breite w4 der STI-Struktur 108 größer als eine Mindestbreite der STI-Struktur 108 sein. Bei einigen Ausführungsformen weist die Maskenschicht 1002 ein Photoresistmaterial auf, das anhand eines Rotationsbeschichtungsprozesses abgeschieden wird. Die Maskenschicht 1002 kann dann selektiv einer elektromagnetischen Strahlung gemäß einer Photomaske ausgesetzt werden. Die elektromagnetische Strahlung ändert eine Löslichkeit der freigelegten Regionen innerhalb der Maskenschicht 1002, um lösliche Regionen zu definieren. Die Maskenschicht 1002 ist folglich entwickelt, um die Öffnung 1004 zu definieren, nachdem die löslichen Regionen entfernt wurden.
  • Wie in der Querschnittsansicht 1100 aus 11 gezeigt, wird bei einigen Ausführungsformen ein erster Entfernungsprozess 1102 ausgeführt, um Abschnitte der Schutzstruktur 901 und der STI-Struktur 108 zu entfernen, die direkt unter der Öffnung 1004 der Maskenschicht 1002 liegen. Bei einigen Ausführungsformen umfasst der erste Entfernungsprozess 1102 einen Trockenätzprozess, der in einer im Wesentlichen senkrechten Richtung erfolgt. Bei einigen Ausführungsformen wird das gleiche Trockenätzmittel während des ersten Entfernungsprozesses 1102 verwendet, um die Oxidschicht 904, die Nitridschicht 902 und die STI-Struktur 108 zu entfernen, wohingegen bei anderen Ausführungsformen mehr als ein Trockenätzmittel bei dem ersten Entfernungsprozess 1102 verwendet werden kann, um die Oxidschicht 904, die Nitridschicht 902 und die STI-Struktur 108 zu entfernen. Dennoch werden bei diesen Ausführungsformen nach dem ersten Entfernungsprozess 1102 Abschnitte der aktiven Schicht 106, die direkt unter der Öffnung 1004 der Maskenschicht 1002 angeordnet sind, freigelegt.
  • Wie in der Querschnittsansicht 1200 aus 12 gezeigt, wird bei einigen Ausführungsformen ein zweiter Entfernungsprozess 1202 ausgeführt, um Abschnitte der aktiven Schicht 106, die unterhalb der STI-Struktur 108 angeordnet sind, seitlich zu entfernen. Bei einigen Ausführungsformen ist der zweite Entfernungsprozess 1202 ein isotroper Ätzprozess, der ein Trockenätzmittel verwendet. Bei diesen Ausführungsformen kann der zweite Entfernungsprozess 1202 Abschnitte der aktiven Schicht 106 des SOI-Substrats 101 seitlich und senkrecht entfernen. Bei einigen Ausführungsformen entfernt der zweite Entfernungsprozess 1202 seitlich mindestens eine erste Distanz d1 der aktiven Schicht 106. Die erste Distanz d1 kann von einer inneren Seitenwand 108s der STI-Struktur 108, die durch den ersten Entfernungsprozess gebildet wird (1102 aus 11), bis zu einer inneren Seitenwand 106s der aktiven Schicht 106, die durch den zweiten Entfernungsprozess 1202 gebildet wird, gemessen werden. Bei einigen Ausführungsformen ist die erste Distanz d1 mindestens gleich ungefähr 200 Ängström. Bei einigen anderen Ausführungsformen liegt die erste Distanz d1 beispielsweise in einem Bereich zwischen ungefähr 500 Ängström und ungefähr 1000 Ängström. Ferner entfernt bei einigen Ausführungsformen, dadurch dass der zweite Entfernungsprozess 1202 ein isotroper Ätzprozess ist, der zweite Entfernungsprozess 1202 senkrecht mindestens eine zweite Distanz d2 der aktiven Schicht 106 des SOI-Substrats 101, die direkt unterhalb der STI-Struktur 108 angeordnet ist. Bei einigen Ausführungsformen kann die zweite Distanz d2 beispielsweise größer als 100 Nanometer sein. Es versteht sich, dass andere Werte für die ersten und zweiten Distanzen d1 , d2 ebenfalls im Umfang der Offenbarung liegen. Beispielsweise kann bei einigen Ausführungsformen die zweite Distanz d2 ungefähr gleich der ersten Distanz d1 sein, falls der zweite Entfernungsprozess 1202 eine konstante Entfernungsrate der aktiven Schicht 106 in allen Richtungen aufweist. Bei einigen anderen Ausführungsformen kann die zweite Distanz d2 größer oder kleiner als die erste Distanz d1 sein, falls die Entfernungsrate der aktiven Schicht 106 in der seitlichen Richtung anders als in der senkrechten Richtung ist.
  • Bei einigen Ausführungsformen verwendet der zweite Entfernungsprozess 1202 ein Trockenätzmittel, das die aktive Schicht 106 des SOI-Substrats 101 entfernt, jedoch nicht die STI-Struktur 108 entfernt. Bei anderen Ausführungsformen können einige Abschnitte der STI-Struktur 108 als ein Restergebnis des zweiten Entfernungsprozesses 1202 entfernt werden. Bei einigen Ausführungsformen kann das Trockenätzmittel, das in dem zweiten Entfernungsprozess 1202 verwendet wird, beispielsweise eine gasförmige Mischung aus Xenon und Fluor (z. B. XeF6), Schwefel und Fluor (z. B. SF6) oder eine andere geeignete Mischung (z. B. gasförmige Mischung, Nassmischung), die Abschnitte der aktiven Schicht 106 isotrop entfernt, enthalten. Ferner können bei einigen Ausführungsformen die Zusammensetzung der gasförmigen Mischung, die Konzentration der gasförmigen Mischung und/oder die Dauer des zweiten Entfernungsprozesses 1202 angepasst werden, um die erste und die zweite Distanz, d1 , d2 zu steuern, die durch den zweiten Entfernungsprozess 1202 gebildet werden. Beispielsweise ist bei einigen Ausführungsformen, damit die Durchschlagspannung der Isolierauskleidungsstruktur (siehe 114 aus 18) größer als die Spannungen ist, die durch die Halbleitervorrichtung erzeugt werden (siehe 120 aus 18), die erste Distanz d1 aus 12, die durch den zweiten Entfernungsprozess 1202 gebildet wird, gleich mindestens 500 Ängström. Somit kann die Dauer des zweiten Entfernungsprozesses 1202 derart angepasst werden, dass die erste Distanz d1 gleich mindestens 500 Ängström ist, wodurch sichergestellt wird, dass die Isolierauskleidungsstruktur (siehe 114 aus 18) die Halbleitervorrichtung (siehe 120 aus 18) gegenüber anderen Vorrichtungen auf dem SOI-Substrat 101 elektrisch isoliert.
  • Wie in der Querschnittsansicht 1300A aus 13A gezeigt, wird bei einigen Ausführungsformen ein dritter Entfernungsprozess 1302 ausgeführt, um verbleibende Abschnitte der aktiven Schicht 106, die direkt unter der Öffnung 1004 der Maskenschicht 1002 liegen, zu entfernen. Der dritte Entfernungsprozess 1302 entfernt auch Abschnitte der Isolierschicht 104 des SOI-Substrats 101, die direkt unter der Öffnung 1004 der Maskenschicht 1002 liegen, um die Basisschicht 102 des SOI-Substrats 101 freizulegen. Bei einigen Ausführungsformen entfernt der dritte Entfernungsprozess 1302 die oberen Abschnitte der Basisschicht 102, die direkt unter der Öffnung 1004 der Maskenschicht 1002 liegen. Bei einigen Ausführungsformen ist der dritte Entfernungsprozess 1302 ein Trockenätzprozess, der in einer im Wesentlichen senkrechten Richtung ausgeführt wird, oder umfasst diesen. Bei einigen Ausführungsformen wird das gleiche Trockenätzmittel während des dritten Entfernungsprozesses 1302 verwendet, um die aktive Schicht 106, die Isolierschicht 104 und bei einigen Ausführungsformen die Basisschicht 102 zu entfernen. Bei anderen Ausführungsformen kann mehr als ein Trockenätzmittel bei dem dritten Entfernungsprozess 1302 verwendet werden, um die aktive Schicht 106, die Isolierschicht 104 und bei einigen Ausführungsformen die Basisschicht 102 zu entfernen. Dennoch werden bei diesen Ausführungsformen nach dem dritten Entfernungsprozess 1302 Abschnitte der aktiven Schicht 106 und der Isolierschicht 104, die direkt unter der Öffnung 1004 der Maskenschicht 1002 angeordnet sind, entfernt, und die Basisschicht 102 des SOI-Substrats 101 wird freigelegt.
  • 13B bildet eine Draufsicht 1300B einiger Ausführungsformen der freigelegten Abschnitte der Basisschicht 102 nach dem dritten Entfernungsprozess ab (1302 aus 13A). Bei einigen Ausführungsformen kann die Querschnittsansicht 1300A aus 13A der Querschnittslinie BB' aus 13B entsprechen.
  • Wie in der Draufsicht 1300B aus 13B gezeigt, ist die Öffnung 1004 der Maskenschicht 1002 bei einigen Ausführungsformen eine durchgehend verbundene ringartige Struktur. Somit weisen die freigelegten Abschnitte der Basisschicht 102, die in 13B abgebildet sind, auch eine durchgehend verbundene ringartige Struktur auf.
  • Wie in der Querschnittsansicht 1400 aus 14 gezeigt, ist bei einigen Ausführungsformen eine Isolatorauskleidungsschicht 1402 über dem SOI-Substrat 101 und innerhalb der inneren Oberflächen der STI-Struktur 108, der aktiven Schicht 106, der Isolierschicht 104 und der Basisschicht 102 gebildet, wie durch den ersten, den zweiten und den dritten Entfernungsprozess definiert (1102 aus 11, 1202 aus 12, 1302 aus 13A). Bei einigen Ausführungsformen wird die Maskenschicht (1002 aus 13A) vor der Bildung der Isolatorauskleidungsschicht 1402 entfernt. Bei anderen Ausführungsformen kann es sein, dass die Maskenschicht (1002 aus 13A) nicht entfernt wird und somit zwischen der Oxidschicht 904 und der Isolatorauskleidungsschicht 1402 in 14 vorhanden ist.
  • Bei einigen Ausführungsformen wird die Isolatorauskleidungsschicht 1402 in einer Ofenkammer durch einen thermischen Wachstumsprozess gebildet. Bei einigen anderen Ausführungsformen kann die Isolatorauskleidungsschicht 1402 durch einen Abscheidungsprozess (z. B. CVD, PE-CVD, ALD oder dergleichen) gebildet werden. Bei einigen Ausführungsformen kann die Isolatorauskleidungsschicht 1402 ein Oxid, wie beispielsweise Siliziumoxid, enthalten. Bei anderen Ausführungsformen kann die Isolatorauskleidungsschicht 1402 ein anderes dielektrisches Material, wie beispielsweise Siliziumcarbid, Siliziumoxid oder Siliziumoxinitrid, enthalten. Ferner kann die Isolatorauskleidungsschicht 1402 bei einigen Ausführungsformen eine dritte Dicke t3 haben, die beispielsweise mindestens gleich 5 Kilo-Ängström ist. Bei einigen Ausführungsformen verbleibt ein Zwischenraum, der eine zweite Breite w2 hat, zwischen den Abschnitten der Isolatorauskleidungsschicht 1402, welche die inneren Oberflächen der STI-Struktur 108, der aktiven Schicht 106, der Isolierschicht 104 und der Basisschicht 102 bedecken. Bei einigen Ausführungsformen liegt die zweite Breite w2 in einem Bereich zwischen beispielsweise ungefähr 1 Mikrometer und ungefähr 1,5 Mikrometern. Beispielsweise ist bei einigen Ausführungsformen die zweite Breite w2 gleich ungefähr 1,2 Mikrometern.
  • Bei einigen Ausführungsformen weist die Isolatorauskleidungsschicht 1402 auf Grund des zweiten Entfernungsprozesses (1202 aus 12) einen ersten Vorsprung 114f und einen zweiten Vorsprung 114s auf, die zwischen der STI-Struktur 108 und der Isolierschicht 104 angeordnet sind. Bei einigen Ausführungsformen hat die Isolatorauskleidungsschicht 1402 eine maximale dritte Dicke t3mx an dem ersten und/oder dem zweiten Vorsprung 114f, 114s. Beispielsweise ist bei einigen Ausführungsformen die maximale dritte Dicke t3mx ein maximaler Wert der dritten Dicke t3 der Isolatorauskleidungsschicht 1402 und ist mindestens gleich 5,2 Ängström. Es versteht sich, dass andere Werte der dritten Dicke t3 und der maximalen dritten Dicke t3mx ebenfalls im Umfang der Offenbarung liegen. Ferner weist die Isolatorauskleidungsschicht 1402 bei einigen Ausführungsformen Kerben1404 seitlich neben dem ersten und dem zweiten Vorsprung 114f, 114s auf. Bei diesen Ausführungsformen sind die Kerben 1404 das Ergebnis der Bildung der Isolatorauskleidungsschicht 1402 über dem ersten und dem zweiten Vorsprung 114f, 114s. Bei anderen Ausführungsformen kann es sein, dass die Kerben 1404 in der Isolatorauskleidungsschicht 1402 nicht vorhanden sind.
  • Wie in der Querschnittsansicht 1500 aus 15 gezeigt, wird bei einigen Ausführungsformen ein vierter Entfernungsprozess 1502 ausgeführt, um Abschnitte der Isolatorauskleidungsschicht (1402 aus 14), die über der Basisschicht 102 angeordnet sind, zu entfernen, um eine Isolierauskleidungsstruktur 114 zu bilden. Bei diesen Ausführungsformen kann der vierte Entfernungsprozess 1502 auch Abschnitte der Isolatorauskleidungsschicht (1402 aus 14), die über der Schutzstruktur 901 angeordnet sind, entfernen. Nach dem vierten Entfernungsprozess 1502 wird bei einigen Ausführungsformen die Basisschicht 102 des SOI-Substrats 101 freigelegt. Obwohl die Basisschicht 102 freigelegt ist, berühren nach dem vierten Entfernungsprozess 1502 die Abschnitte der Isolierauskleidungsstruktur 114 ferner weiterhin Abschnitte der Basisschicht 102 und decken sie ab. Bei einigen Ausführungsformen kann die Höhe der Schutzstruktur 901 auf Grund von Restwirkungen des vierten Entfernungsprozesses 1502 abnehmen. Nach dem vierten Entfernungsprozess 1502 kann die Schutzstruktur 901 jedoch das SOI-Substrat 101 weiter abdecken und schützen. Bei einigen Ausführungsformen werden nach dem vierten Entfernungsprozess 1502 die Kerben (1404 aus 14) in der Isolierauskleidungsstruktur 114 reduziert oder eliminiert. Bei anderen Ausführungsformen sind die Kerben (1404 aus 14), soweit vorhanden, von dem vierten Entfernungsprozess 1502 nicht betroffen.
  • Bei einigen Ausführungsformen erfolgt der vierte Entfernungsprozess 1502 in einer im Wesentlichen senkrechten Richtung. Ferner ist der vierte Entfernungsprozess 1502 bei einigen Ausführungsformen ein Ätzprozess, der ein Trockenätzmittel verwendet, und es wird keine Maskenschicht benötigt. Bei einigen Ausführungsformen entfernt der vierte Entfernungsprozess 1502 auch obere Abschnitte der Isolatorauskleidungsschicht (1402 aus 14), so dass die Isolierauskleidungsstruktur 114 gekrümmte obere Seitenwände 1504 aufweist. Mit anderen Worten kann die dritte Dicke t3 der Isolierauskleidungsstruktur 114 in der Nähe der Rückseite 101b des SOI-Substrats 101 größer als in der Nähe der Vorderseite 101f des SOI-Substrats 101 sein. Somit kann die dritte Dicke t3 der Isolierauskleidungsstruktur 114 in den oberen Abschnitten der Isolierauskleidungsstruktur 114 nach dem vierten Entfernungsprozess 1502 abnehmen. Bei diesen Ausführungsformen stellen die STI-Struktur 108 und der erste und der zweite Vorsprung 114f, 114s infolge des zweiten Entfernungsprozesses (1202 aus 2) sicher, dass die Abnahme der dritten Dicke t3 in den oberen Abschnitten der Isolierauskleidungsstruktur 114 die endgültige Vorrichtungsleistung nicht beeinträchtigt.
  • Wie in der Querschnittsansicht 1600 aus 16 gezeigt, wird ein Halbleitermaterial 1602 über dem SOI-Substrat 101 gebildet. Das Halbleitermaterial 1602 berührt die Basisschicht 102 und bedeckt die Isolierauskleidungsstruktur 114. Bei einigen Ausführungsformen ist das Halbleitermaterial 1602 beispielsweise Polysilizium oder ein anderes geeignetes Halbleitermaterial. Bei einigen Ausführungsformen wird das Halbleitermaterial 1602 anhand eines Abscheidungsprozesses (z. B., PVD, CVD, PE-CVD, Niederdruck-CVD (LPCVD), ALD) gebildet. Bei einigen Ausführungsformen füllt das Halbleitermaterial 1602 den Zwischenraum zwischen einem ersten Abschnitt 114X und einem zweiten Abschnitt 114y der Isolierauskleidungsstruktur 114 vollständig aus.
  • Wie in der Querschnittsansicht 1700 aus 17 gezeigt, wird bei einigen Ausführungsformen ein fünfter Entfernungsprozess ausgeführt, um Abschnitte des Halbleitermaterials (1602 aus 16), die über der Vorderseite 100f des SOI-Substrats 101 angeordnet sind, zu entfernen. Das übrige Halbleitermaterial (1602 aus 16) ist eine Halbleiterkernstruktur 112, die sich von der Vorderseite 100f des SOI-Substrats 101 bis zur Basisschicht 102 des SOI-Substrats 101 erstreckt. Ferner entfernt der fünfte Entfernungsprozess bei einigen Ausführungsformen auch die Schutzstruktur (901 aus 16) und eventuelle andere Schichten, die über der Vorderseite 100f des SOI-Substrats 101 angeordnet sind. Bei einigen Ausführungsformen ist der fünfte Entfernungsprozess ein Planarisierungsprozess, wie beispielsweise eine chemisch-mechanische Planarisierung (CMP). Bei anderen Ausführungsformen kann der fünfte Entfernungsprozess Ätzprozesse (z. B. Nass-, Trockenätzprozesse) umfassen. Nach dem fünften Entfernungsprozess wird eine Tiefgrabenisolationsstruktur (DTI-Struktur) 110 gebildet, welche die Isolierlagenstruktur 114 aufweist, welche die Halbleiterkernstruktur 112 umgibt. Die oberen Abschnitte der DTI-Struktur 110 sind von der STI-Struktur 108 umgeben. Ferner erstreckt sich die DTI-Struktur 110 ganz durch die aktive Schicht 106 und die Isolierschicht 104 des SOI-Substrats hindurch, so dass die Halbleiterkernstruktur 112 die Basisschicht 102 des SOI-Substrats 101 direkt berührt.
  • 17B bildet eine Draufsicht 1700B von einigen Ausführungsformen der DTI-Struktur 110 nach dem fünften Entfernungsprozess ab. Bei einigen Ausführungsformen kann die Querschnittsansicht 1700A aus 17A einer Querschnittlinie BB' aus 17B entsprechen.
  • Wie in der Draufsicht 1700B aus 17B gezeigt, ist bei einigen Ausführungsformen die DTI-Struktur 110 von der STI-Struktur 108 umgeben. Ferner kann die DTI-Struktur 110 eine durchgehend verbundene ringartige Struktur sein. Aus der Draufsicht 1700B kann die DTI-Struktur 110 die innere Region 106i des SOI-Substrats 101 von der äußeren Region 1060 des SOI-Substrats 101 durchgehend und vollständig trennen.
  • Wie in der Querschnittsansicht 1800 aus 18 gezeigt, kann eine Halbleitervorrichtung 120 bei einigen Ausführungsformen auf der Vorderseite 100f des SOI-Substrats 101 gebildet sein. Die Halbleitervorrichtung 120 kann auf der inneren Region 106i der aktiven Schicht 106 angeordnet sein, so dass die DTI-Struktur 110 und die STI-Struktur 108 die Halbleitervorrichtung 120 vollständig und durchgehend umgeben. Bei einigen Ausführungsformen kann die Halbleitervorrichtung 120 eine Transistorvorrichtung, wie etwa ein Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET), sein oder aufweisen, wohingegen sie bei anderen Ausführungsformen beispielsweise eine doppelt diffundierte Metalloxid-HalbleiterVorrichtung mit bipolarem komplementären Metalloxid-Halbleiter (BCD-Vorrichtung), die mehrere Transistorvorrichtungen aufweist, ist. Bei einigen Ausführungsformen kann die Halbleitervorrichtung 120 mindestens eine Drain-Region 120a, eine Source-Region 120b und eine Gate-Elektrode 120d aufweisen, die über einer Gate-Dielektrikumsschicht 120c und zwischen der Drain-Region und der Source-Region 120a, 120b angeordnet sind. Die Halbleitervorrichtung 120 kann unter Verwendung üblicher Herstellungsverfahren, wie etwa die Abscheidung von Schichten, Photolithographie und Ätzprozessen, hergestellt werden.
  • Ferner kann bei einigen Ausführungsformen eine untere Interconnect-Struktur 701, die Durchkontaktierungen 702 innerhalb einer dielektrischen Struktur 704 aufweist, über der Vorderseite 100f des SOI-Substrats 101 gebildet sein. Bei einigen Ausführungsformen kann mindestens eine der Durchkontaktierungen 702 mit der Halbleiterkernstruktur 112 gekoppelt sein, um die Halbleiterkernstruktur 112 mit einer Isolationsspannungsklemme Vi zu koppeln. Ferner kann bei einigen Ausführungsformen mindestens eine der Durchkontaktierungen 702 die Drain-Region 120a mit einer Drain-Spannungsklemme VD, die Gate-Elektrode 120d mit einer Gate-Spannungsklemme VG und die Source-Region 120b mit einer Source-Spannungsklemme Vs koppeln. Die untere Interconnect-Struktur 701 kann bei einigen Ausführungsformen anhand eines Damascene-Prozesses (z. B. Schritte von Abscheidungs-, Photolithographie- und Entfernungsprozessen) gebildet werden.
  • Bei einigen Ausführungsformen kann die dielektrische Struktur 704 beispielsweise ein Nitrid (z. B., Siliziumnitrid, Siliziumoxinitrid), ein Carbid (z. B. Siliziumcarbid), ein Oxid (z. B. Siliziumoxid), Borsilikatglas (BSG), Phosphorsilikatglas (PSG), Borphosphorsilikatglas (BPSG), ein Oxid mit niedriger Dielektrizitätszahl (z. B. ein kohlenstoffdotiertes Oxid, SiCOH), oder dergleichen enthalten. Bei einigen Ausführungsformen können die Durchkontaktierungen 702 ein leitfähiges Material, wie etwa Aluminium, Wolfram, Kupfer, oder ein anderes geeignetes Material enthalten. Die untere Interconnect-Struktur 701 wird nach dem Bilden der Halbleitervorrichtung 120 gebildet.
  • Bei einigen Ausführungsformen kann die Halbleitervorrichtung 120 bei Spannungen von mehr 100 Volt funktionieren. Die DTI-Struktur 110 und die STI-Struktur 108 können verhindern, dass die Betriebsspannungen der Halbleitervorrichtung 120 aus der inneren Region 106i der aktiven Schicht 106 zu anderen Vorrichtungen, die in der äußeren Region 1060 der aktiven Schicht 106 angeordnet sind, entweichen. Beispielsweise kann die Isolationsspannungsklemme Vi bei einigen Ausführungsformen die Halbleiterkernstruktur 112 der DTI-Struktur 110 erden, wodurch die Basisschicht 102 des SOI-Substrats 101 geerdet wird, um eine elektrische Isolierung für die Halbleitervorrichtung 120 bereitzustellen.
  • Ferner verhindern die STI-Struktur 108 und die Isolierauskleidungsstruktur 114 bei einigen Ausführungsformen, dass die Hochspannungs-Vorspannung (z. B. mehr als 100 Volt) entweicht und andere umgebende Vorrichtungen beeinträchtigt. Bei einigen Ausführungsformen hat der erste Abschnitt 114X der Isolierauskleidungsstruktur 114 eine erste Dicke t1, und der zweite Abschnitt 114y der Isolierauskleidungsstruktur 114 hat eine zweite Dicke t2. Die erste und die zweite Dicke t1, t2 sind in Bereichen der Isolierauskleidungsstruktur 114 in der Nähe der Vorderseite 100f des SOI-Substrats 101 kleiner als in der Nähe der Rückseite 101b des SOI-Substrats 101 auf Grund des vierten Entfernungsprozesses (1502 aus 15). In der Nähe der Vorderseite 100f des SOI-Substrats 101 ist die Isolierauskleidungsstruktur 114 jedoch von der STI-Struktur 108 umgeben, die einen Isolator und/oder ein dielektrisches Material, wie die Isolierauskleidungsstruktur 114, aufweist. Ferner befinden sich unterhalb der STI-Struktur 108 und näher an der Vorderseite 101f des SOI-Substrats 101 als an der Rückseite 101b des SOI-Substrats 101 der erste und der zweite Vorsprung 114f, 114s. Bei einigen Ausführungsformen gleichen der erste und der zweite Vorsprung 114f, 114s die gekrümmten oberen Seitenwände 1504 der Isolierauskleidungsstruktur 114 aus. Somit stellen der erste und der zweite Vorsprung 114f, 114s sicher, dass die Isolierauskleidungsstruktur 114 eine ausreichend große erste und zweite Dicke t1, t2 hat, so dass die Durchschlagspannung der Abschnitte der Isolierauskleidungsstruktur 114, die unterhalb der STI-Struktur 108 angeordnet sind, höher ist als die Vorspannungen (z. B. mehr als 100 Volt), die durch die Halbleitervorrichtung 120 während des Betriebs erzeugt werden. Daher wird ein Durchschlagen der Isolierauskleidungsstruktur 114 verhindert, und die DTI-Struktur 110 und die STI-Struktur 108 können die Halbleitervorrichtungen 120 auf der inneren Region 106i der aktiven Schicht 106 von Vorrichtungen auf der äußeren Region 1060 der aktiven Schicht 106 wirksam elektrisch trennen.
  • 19 bildet ein Ablaufschema einiger Ausführungsformen eines Verfahrens 1900 zum Bilden eines integrierten Chips, der eine DTI-Struktur hat, ab.
  • Obwohl das Verfahren 1900 nachstehend als eine Reihe von Schritten oder Ereignissen erläutert und beschrieben wird, versteht es sich, dass die abgebildete Reihenfolge dieser Schritte oder Ereignisse nicht einschränkend auszulegen ist. Beispielsweise können einige Schritte in anderen Reihenfolgen und/oder gleichzeitig mit anderen Schritten oder Ereignissen außer den hier erläuterten und/oder beschriebenen vorkommen. Zudem kann es sein, dass nicht alle abgebildeten Schritte notwendig sind, um einen oder mehrere Aspekte oder Ausführungsformen der vorliegenden Beschreibung umzusetzen. Ferner können einer oder mehrere der hier dargestellten Schritte in einem oder mehreren getrennten Schritten und/oder Phasen ausgeführt werden.
  • In Schritt 1902 wird eine Flachgrabenisolationsstruktur (STI-Struktur) gebildet und erstreckt sich in eine aktive Schicht eines Silizium-auf-Isolator-Substrats (SOI-Substrats). Das SOI-Substrat weist eine Isolierschicht zwischen der aktiven Schicht und einer Basisschicht auf. 8A bildet eine Querschnittsansicht 800A einiger Ausführungsformen ab, die dem Schritt 1902 entsprechen.
  • In Schritt 1904 wird eine Maskenschicht über der aktiven Schicht gebildet und weist eine Öffnung auf, die direkt über der STI-Struktur liegt. 10 bildet eine Querschnittsansicht 1000 einiger Ausführungsformen ab, die dem Schritt 1904 entsprechen.
  • In Schritt 1906 wird ein erster Entfernungsprozess ausgeführt, um Abschnitte der STI-Struktur zu entfernen, die direkt unter der Öffnung der Maskenschicht liegen. 11 bildet eine Querschnittsansicht 1100 einiger Ausführungsformen ab, die dem Schritt 1906 entsprechen.
  • In Schritt 1908 wird ein zweiter Entfernungsprozess ausgeführt, um Abschnitte der STI-Struktur, die direkt unter der STI-Struktur liegen, seitlich zu entfernen. 12 bildet eine Querschnittsansicht 1200 einiger Ausführungsformen ab, die dem Schritt 1908 entsprechen.
  • In Schritt 1910 wird ein dritter Entfernungsprozess ausgeführt, um verbleibende Abschnitte der aktiven Schicht zu entfernen, die direkt unter der Öffnung der Maskenschicht liegen, und um Abschnitte der Isolierschicht zu entfernen, die direkt unter der Öffnung der Maskenschicht liegen, um die Basisschicht freizulegen. 13A bildet eine Querschnittsansicht 1300A einiger Ausführungsformen ab, die dem Schritt 1910 entsprechen.
  • In Schritt 1912 wird eine Isoliereinlage innerhalb der inneren Oberflächen der aktiven Schicht, der Isolierschicht und der Basisschicht gebildet, wie durch den ersten, den zweiten und den dritten Entfernungsprozess definiert. 14 bildet eine Querschnittsansicht 1400 einiger Ausführungsformen ab, die dem Schritt 1912 entsprechen.
  • In Schritt 1914 wird ein vierter Entfernungsprozess ausgeführt, um Abschnitte der Isoliereinlage, welche die Basisschicht des SOI-Substrats bedecken, zu entfernen. 15 bildet eine Querschnittsansicht 1500 einiger Ausführungsformen ab, die dem Schritt 1914 entsprechen.
  • In Schritt 1916 wird ein Halbleitermaterial über dem SOI-Substrat gebildet und berührt die Isoliereinlage. 16 bildet eine Querschnittsansicht 1600 einiger Ausführungsformen ab, die dem Schritt 1916 entsprechen.
  • Daher betrifft die vorliegende Offenbarung ein Verfahren zum Herstellen einer Tiefgrabenisolationsstruktur, die ein isotropes Ätzen verwendet, um sicherzustellen, dass eine Isolierauskleidungsstruktur der Tiefgrabenisolationsstruktur für die elektrische Isolierung der umgebenden Vorrichtungen zuverlässig ist.
  • Entsprechend betrifft die vorliegende Offenbarung bei einigen Ausführungsformen einen integrierten Chip, der Folgendes aufweist: ein Silizium-auf-Isolator-Substrat (SOI-Substrat), das eine Isolierschicht zwischen einer aktiven Schicht und einer Basisschicht aufweist; eine Halbleitervorrichtung, die auf einer Vorderseite des SOI-Substrats angeordnet ist; eine Flachgrabenisolationsstruktur (STI-Struktur) auf der Vorderseite des SOI-Substrats; eine Halbleiterkernstruktur, welche die Halbleitervorrichtung durchgehend umgibt und sich von der Vorderseite des SOI-Substrats in Richtung auf eine Rückseite des SOI-Substrats in einer ersten Richtung erstreckt, wobei sich die Halbleiterkernstruktur durch die STI-Struktur hindurch erstreckt; und einen ersten Isolierauskleidungsabschnitt und einen zweiten Isolierauskleidungsabschnitt, die jeweils eine erste äußerste Seitenwand der Halbleiterkernstruktur und eine zweite äußerste Seitenwand der Halbleiterkernstruktur umgeben, wobei der erste Isolierauskleidungsabschnitt einen ersten Vorsprung aufweist, der zwischen der STI-Struktur und der Isolierschicht angeordnet ist, wobei sich der erste Vorsprung von der ersten äußersten Seitenwand der Halbleiterkernstruktur in einer zweiten Richtung, die anders als die erste Richtung ist, entfernt, und wobei der zweite Isolierauskleidungsabschnitt einen zweiten Vorsprung aufweist, der zwischen der STI-Struktur und der Isolierschicht angeordnet ist, wobei sich der zweite Vorsprung von der zweiten äußersten Seitenwand der Halbleiterkernstruktur in einer dritten Richtung, die der zweiten Richtung entgegengesetzt ist, entfernt.
  • Bei anderen Ausführungsformen betrifft die vorliegende Offenbarung einen integrierten Chip, der Folgendes aufweist: eine Basisschicht; eine aktive Schicht, die über der Basisschicht angeordnet ist; eine Isolierschicht, welche die aktive Schicht von der Basisschicht isoliert; eine Flachgrabenisolationsstruktur (STI-Struktur), die sich von einer oberen Oberfläche der aktiven Schicht in Richtung auf die Isolierschicht erstreckt; und eine Tiefgrabenisolationsstruktur (DTI-Struktur), die eine innere Region der aktiven Schicht von einer äußeren Region der aktiven Schicht durchgehend trennt, wobei sich die DTI-Struktur durch die STI-Struktur , durch die aktive Schicht und in die Basisschicht erstreckt, und wobei die DTI-Struktur Folgendes aufweist: eine Halbleiterkernstruktur, die sich von der aktiven Schicht bis zur Basisschicht erstreckt, und eine Isolierauskleidungsstruktur, welche die äußersten Seitenwände der Halbleiterkernstruktur bedeckt, wobei die Isolierauskleidungsstruktur und die Halbleiterkernstruktur die Basisschicht direkt berühren, und wobei die Isolierauskleidungsstruktur auf verschiedenen Höhen der Isolierauskleidungsstruktur eine variierende Breite aufweist und auf einer Höhe zwischen der STI-Struktur und der Isolierschicht eine maximale Breite aufweist.
  • Bei noch anderen Ausführungsformen betrifft die vorliegende Offenbarung ein Verfahren zum Bilden einer Tiefgrabenisolationsstruktur in einem Substrat, wobei das Verfahren folgende Schritte umfasst: Bilden einer Flachgrabenisolationsstruktur (STI-Struktur), die sich in eine aktive Schicht eines Silizium-auf-Isolator-Substrats (SOI-Substrats) erstreckt; Bilden einer Maskenschicht über der aktiven Schicht des SOI-Substrats, wobei die Maskenschicht eine Öffnung aufweist, die direkt über der STI-Struktur liegt; Ausführen eines ersten Entfernungsprozesses, um Abschnitte der STI-Struktur zu entfernen, die direkt unter der Öffnung der Maskenschicht liegen, wodurch die aktive Schicht des SOI-Substrats freigelegt wird; Ausführen eines zweiten Entfernungsprozesses, um Abschnitte der aktiven Schicht unterhalb der STI-Struktur seitlich zu entfernen; Ausführen eines dritten Entfernungsprozesses, um verbleibende Abschnitte der aktiven Schicht des SOI-Substrats und einer Isolierschicht des SOI-Substrats, die direkt unter der Öffnung der Maskenschicht liegen, zu entfernen, wodurch eine Basisschicht des SOI-Substrats freigelegt wird; Bilden einer Isolatorauskleidungsschicht innerhalb der inneren Oberflächen der aktiven Schicht, der Isolierschicht und der Basisschicht des SOI-Substrats, wie durch den ersten, den zweiten und den dritten Entfernungsprozess definiert; Ausführen eines vierten Entfernungsprozesses, um Abschnitte der Isolatorauskleidungsschicht zu entfernen, welche die Basisschicht des SOI-Substrats bedecken; und Bilden eines Halbleitermaterials über dem SOI-Substrat und Berühren der Isolatorauskleidungsschicht.
  • Das Vorstehende erläutert die Merkmale von mehreren Ausführungsformen, damit der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Der Fachmann wird erkennen, dass er die vorliegende Offenbarung ohne Weiteres als eine Grundlage zum Entwerfen oder Ändern von anderen Prozessen und Strukturen zum Ausführen der gleichen Zwecke und/oder zum Erreichen der gleichen Vorteile der hier eingeführten Ausführungsformen verwenden kann. Der Fachmann wird auch erkennen, dass diese gleichwertigen Konstruktionen Geist und Umfang der vorliegenden Offenbarung nicht verlassen, und dass er diverse Änderungen, Ersetzungen und Abänderungen daran vornehmen kann, ohne Geist und Umfang der vorliegenden Offenbarung zu verlassen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62/927926 [0001]

Claims (20)

  1. Integrierter Chip, aufweisend: ein Silizium-auf-Isolator-Substrat (SOI-Substrat), das eine Isolierschicht zwischen einer aktiven Schicht und einer Basisschicht aufweist; eine Halbleitervorrichtung, die auf einer Vorderseite des SOI-Substrats angeordnet ist; eine Flachgrabenisolationsstruktur (STI-Struktur) auf der Vorderseite des SOI-Substrats; eine Halbleiterkernstruktur, die die Halbleitervorrichtung durchgehend umgibt und sich von der Vorderseite des SOI-Substrats hin zu einer Rückseite des SOI-Substrats in einer ersten Richtung erstreckt, wobei sich die Halbleiterkernstruktur durch die STI-Struktur hindurch erstreckt; und einen ersten Isolierauskleidungsabschnitt und einen zweiten Isolierauskleidungsabschnitt, die eine erste äußerste Seitenwand der Halbleiterkernstruktur und eine zweite äußerste Seitenwand der Halbleiterkernstruktur umgeben, wobei der erste Isolierauskleidungsabschnitt einen ersten Vorsprung aufweist, der zwischen der STI-Struktur und der Isolierschicht angeordnet ist, wobei sich der erste Vorsprung weg von der ersten äußersten Seitenwand der Halbleiterkernstruktur in einer zweiten Richtung erstreckt, die anders als die erste Richtung ist, und wobei der zweite Isolierauskleidungsabschnitt einen zweiten Vorsprung aufweist, der zwischen der STI-Struktur und der Isolierschicht angeordnet ist, wobei sich der zweite Vorsprung weg von der zweiten äußersten Seitenwand der Halbleiterkernstruktur in einer dritten Richtung erstreckt, die der zweiten Richtung entgegengesetzt ist.
  2. Integrierter Chip nach Anspruch 1, wobei sich der erste Vorsprung von einer Seitenwand des ersten Isolierauskleidungsabschnitts um mindestens 500 Ängström in der zweiten Richtung erstreckt, wobei sich der zweite Vorsprung von einer Seitenwand des zweiten Isolierauskleidungsabschnitts um mindestens 500 Ängström in der zweiten Richtung erstreckt.
  3. Integrierter Chip nach Anspruch 1 oder 2, wobei der erste Vorsprung und der zweite Vorsprung im Wesentlichen gekrümmte Profile aufweisen.
  4. Integrierter Chip nach einem der vorhergehenden Ansprüche, wobei die zweite Richtung und die dritte Richtung im Wesentlichen senkrecht zu der ersten Richtung sind.
  5. Integrierter Chip nach einem der vorhergehenden Ansprüche, wobei die Halbleiterkernstruktur einen ersten Vorsprung, der sich in der zweiten Richtung nach außen erstreckt, und einen zweiten Vorsprung aufweist, der sich in der dritten Richtung nach außen erstreckt, wobei der erste Vorsprung und der zweite Vorsprung zwischen der STI-Struktur und der Isolierschicht angeordnet sind.
  6. Integrierter Chip nach einem der vorhergehenden Ansprüche, wobei der erste Vorsprung und der zweite Vorsprung eine jeweilige oberste Oberfläche aufweisen, die über einer untersten Oberfläche der STI-Struktur angeordnet ist.
  7. Integrierter Chip nach einem der vorhergehenden Ansprüche, wobei der erste Vorsprung und der zweite Vorsprung die STI-Struktur direkt berühren.
  8. Integrierter Chip, aufweisend: eine Basisschicht; eine aktive Schicht, die über der Basisschicht angeordnet ist; eine Isolierschicht, die die aktive Schicht von der Basisschicht trennt; eine Flachgrabenisolationsstruktur (STI-Struktur), die sich von einer oberen Oberfläche der aktiven Schicht hin zu der Isolierschicht erstreckt; und eine Tiefgrabenisolationsstruktur (DTI-Struktur), die eine innere Region der aktiven Schicht von einer äußeren Region der aktiven Schicht trennt, wobei sich die DTI-Struktur durch die STI-Struktur, durch die aktive Schicht und in die Basisschicht erstreckt, wobei die DTI-Struktur Folgendes aufweist: - eine Halbleiterkernstruktur, die sich von der aktiven Schicht zur Basisschicht erstreckt, und - eine Isolierauskleidungsstruktur, die die äußersten Seitenwände der Halbleiterkernstruktur bedeckt, wobei die Isolierauskleidungsstruktur und die Halbleiterkernstruktur die Basisschicht direkt berühren, und wobei die Isolierauskleidungsstruktur eine variierende Breite auf verschiedenen Höhen der Isolierauskleidungsstruktur und eine maximale Breite auf einer Höhe zwischen der STI-Struktur und der Isolierschicht hat.
  9. Integrierter Chip nach Anspruch 8, ferner aufweisend: eine Halbleitervorrichtung, die über der inneren Region der aktiven Schicht angeordnet ist, wobei die STI-Struktur und die DTI-Struktur die Halbleitervorrichtung durchgehend umgeben.
  10. Integrierter Chip nach Anspruch 8 oder 9, wobei die Halbleiterkernstruktur geerdet ist.
  11. Integrierter Chip nach einem der vorhergehenden Ansprüche 8 bis 10, wobei ein erster Abschnitt der Isolierauskleidungsstruktur einen ersten Vorsprung aufweist, wobei ein zweiter Abschnitt der Isolierauskleidungsstruktur einen zweiten Vorsprung aufweist, und wobei der erste Abschnitt und der zweite Abschnitt der Isolierauskleidungsstruktur durch die Halbleiterkernstruktur getrennt sind.
  12. Integrierter Chip nach Anspruch 11, wobei der erste Vorsprung und der zweite Vorsprung näher an der STI-Struktur als an der Isolierschicht angeordnet sind.
  13. Integrierter Chip nach Anspruch 11 oder 12, wobei die maximale Breite der Isolierauskleidungsstruktur zwischen dem ersten Vorsprung und dem zweiten Vorsprung gemessen ist.
  14. Verfahren zum Bilden einer Tiefgrabenisolationsstruktur in einem Substrat, wobei das Verfahren folgende Schritte umfasst: Bilden einer Flachgrabenisolationsstruktur (STI-Struktur), die sich in eine aktive Schicht eines Silizium-auf-Isolator-Substrats (SOI-Substrats) hinein erstreckt; Bilden einer Maskenschicht über der aktiven Schicht des SOI-Substrats, wobei die Maskenschicht eine Öffnung aufweist, die direkt über der STI-Struktur liegt; Ausführen eines ersten Entfernungsprozesses, um Abschnitte der STI-Struktur zu entfernen, die direkt unter der Öffnung der Maskenschicht liegen, wodurch die aktive Schicht des SOI-Substrats freigelegt wird; Ausführen eines zweiten Entfernungsprozesses, um Abschnitte der aktiven Schicht unterhalb der STI-Struktur seitlich zu entfernen; Ausführen eines dritten Entfernungsprozesses, um verbleibende Abschnitte der aktiven Schicht des SOI-Substrats und einer Isolierschicht des SOI-Substrats zu entfernen, die direkt unter der Öffnung der Maskenschicht liegen, wodurch eine Basisschicht des SOI-Substrats freigelegt wird; Bilden einer Isolatorauskleidungsschicht innerhalb innerer Oberflächen der aktiven Schicht, der Isolierschicht und der Basisschicht des SOI-Substrats, wie durch den ersten Entfernungsprozess, den zweiten Entfernungsprozess und den dritten Entfernungsprozess definiert; Ausführen eines vierten Entfernungsprozesses, um Abschnitte der Isolatorauskleidungsschicht zu entfernen, die die Basisschicht des SOI-Substrats bedecken; und Bilden eines Halbleitermaterials über dem SOI-Substrat und Berühren der Isolatorauskleidungsschicht.
  15. Verfahren nach Anspruch 14, wobei Abschnitte der Isolatorauskleidungsschicht direkt unter der STI-Struktur liegen.
  16. Verfahren nach Anspruch 14 oder 15, wobei das Halbleitermaterial Polysilizium ist.
  17. Verfahren nach einem der vorhergehenden Ansprüche 14 bis 16, wobei der erste Entfernungsprozess, der zweite Entfernungsprozess, der dritte Entfernungsprozess und der vierte Entfernungsprozess jeweils Trockenätzmittel umfassen.
  18. Verfahren nach einem der vorhergehenden Ansprüche 14 bis 16, wobei der erste Entfernungsprozess, der zweite Entfernungsprozess und der vierte Entfernungsprozess vertikale Ätzprozesse sind.
  19. Verfahren nach einem der vorhergehenden Ansprüche 14 bis 16, wobei der zweite Entfernungsprozess ein isotroper Ätzprozess ist und ein Trockenätzmittel umfasst.
  20. Verfahren nach Anspruch 19, wobei das Trockenätzmittel in dem zweiten Entfernungsprozess Xenon und Fluorid enthält.
DE102020107390.9A 2019-10-30 2020-03-18 Profil einer tiefgrabenisolationsstruktur zur isolierung von hochspannungsvorrichtungen Pending DE102020107390A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962927926P 2019-10-30 2019-10-30
US62/927,926 2019-10-30
US16/807,632 US11101168B2 (en) 2019-10-30 2020-03-03 Profile of deep trench isolation structure for isolation of high-voltage devices
US16/807,632 2020-03-03

Publications (1)

Publication Number Publication Date
DE102020107390A1 true DE102020107390A1 (de) 2021-05-06

Family

ID=75485401

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020107390.9A Pending DE102020107390A1 (de) 2019-10-30 2020-03-18 Profil einer tiefgrabenisolationsstruktur zur isolierung von hochspannungsvorrichtungen

Country Status (3)

Country Link
US (1) US20230377950A1 (de)
CN (1) CN112750751A (de)
DE (1) DE102020107390A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230082312A1 (en) * 2021-09-16 2023-03-16 Magvision Semiconductor (Beijing) Inc. Image Sensor Pixel with Deep Trench Isolation Structure

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102545170B1 (ko) * 2015-12-09 2023-06-19 삼성전자주식회사 이미지 센서 및 그 제조 방법
US10319716B2 (en) * 2017-05-05 2019-06-11 Newport Fab, Llc Substrate isolation for low-loss radio frequency (RF) circuits
US10319768B2 (en) * 2017-08-28 2019-06-11 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor scheme for optical and electrical improvement
US10529922B1 (en) * 2018-08-14 2020-01-07 Newport Fab, Llc Substrates and heat spreaders for heat management and RF isolation in integrated semiconductor devices having phase-change material (PCM) radio frequency (RF) switches
US10790326B2 (en) * 2018-09-26 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Pixel device on deep trench isolation (DTI) structure for image sensor
US11049932B2 (en) * 2018-12-20 2021-06-29 Globalfoundries U.S. Inc. Semiconductor isolation structures comprising shallow trench and deep trench isolation

Also Published As

Publication number Publication date
US20230377950A1 (en) 2023-11-23
CN112750751A (zh) 2021-05-04

Similar Documents

Publication Publication Date Title
DE112006002077B4 (de) Verfahren zum Bilden eines Feldeffekttransistors mit Inter-Poly-Dielektrikum und Feldeffekttransistor mit abgeschirmtem Gate
DE102014019257B4 (de) Metall-Gate-Struktur und diesbezügliches Fertigungsverfahren
DE102012025831B3 (de) Interpolydielektrikum in einer Abschirm-Gate-MOSFET-Vorrichtung und Verfahren zur Herstellung letzterer
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE102019205650A1 (de) Nanosheet-Feldeffekttransistor mit einem zweidimensionalen halbleitenden Material
EP2657961B1 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit lokaler Source-/Drainisolation
DE102006012416B4 (de) Halbleiterbauelement (FET) mit einem runden Nano-Leitungstransistorkanal
DE102018115901A1 (de) Dielektrischer Abstandshalter zur Vermeidung von Kurzschlüssen
DE102014113741B4 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung mit lateralen fet-zellen und feldplatten
DE102020125837A1 (de) Kapazitätsreduzierung für eine vorrichtung mit einer rückseitigen leistungsversorgungsschiene
DE102017112820A1 (de) Steckkontakte und Verfahren zu deren Bildung
DE102019117754A1 (de) Verfahren zum bilden eines halbleiter-auf-einem-isolator- (soi-) substrats
DE112006003402T5 (de) Verspannte Silizium-MOS-Vorrichtung mit BOX-Schicht zwischen den Source- und Drain-Gebieten
DE102020135005A1 (de) Drainseitige vertiefung für vorrichtung mit rückseitiger stromschiene
DE102018100050A1 (de) Integrierte Schaltung mit Seitenwandabstandhaltern für Gate-Stapel
DE102014105339A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102014108790B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Vorrichtungstrennungsstrukturen und Halbleitervorrichtung
DE102019215248B4 (de) Finfet mit isolierenden schichten zwischen dem gate und source/drain-kontakten sowie verfahren zu seiner herstellung
DE102011088584A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102021134457A1 (de) Verfahren und strukturen zum kontaktieren des abschirmleiters in einer halbleitervorrichtung
DE102014110450A1 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102014119124B4 (de) Halbleitervorrichtungsstruktur und Verfahren zur Herstellung derselben
DE102021109770B4 (de) Hybrid-halbleitervorrichtung
DE102020127451B4 (de) Verfahren zur Bildung einer rückseitigen Langkanalstromschienenvorrichtung und zugehörige Halbleitervorrichtung
DE102020107390A1 (de) Profil einer tiefgrabenisolationsstruktur zur isolierung von hochspannungsvorrichtungen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication