DE102019117754A1 - Verfahren zum bilden eines halbleiter-auf-einem-isolator- (soi-) substrats - Google Patents

Verfahren zum bilden eines halbleiter-auf-einem-isolator- (soi-) substrats Download PDF

Info

Publication number
DE102019117754A1
DE102019117754A1 DE102019117754.5A DE102019117754A DE102019117754A1 DE 102019117754 A1 DE102019117754 A1 DE 102019117754A1 DE 102019117754 A DE102019117754 A DE 102019117754A DE 102019117754 A1 DE102019117754 A1 DE 102019117754A1
Authority
DE
Germany
Prior art keywords
substrate
layer
semiconductor
insulator
device layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019117754.5A
Other languages
English (en)
Inventor
Cheng-ta Wu
Chia-Shiung Tsai
Jiech-Fun Lu
Kuan-Liang Liu
Shih Pei Chou
Yu-Hung Cheng
Yeur-Luen Tu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019117754A1 publication Critical patent/DE102019117754A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76262—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using selective deposition of single crystal silicon, i.e. SEG techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Unterschiedliche Ausführungsformen der vorliegenden Anmeldung betreffen ein Verfahren zum Bilden eines Halbleiter-auf-einem-Isolator- (SOI, Semiconductor-on-Isolator) Substrats mit einer dicken Vorrichtungsschicht und einer dicken Isolatorschicht. In einigen Ausführungsformen umfasst das Verfahren das Bilden einer Isolatorschicht, die ein Trägersubstrat abdeckt, und das epitaktische Bilden einer Vorrichtungsschicht auf einem Opfersubstrat. Das Opfersubstrat ist an ein Trägersubstrat gebondet, sodass die Vorrichtungsschicht und die Isolatorschicht zwischen den Opfer- und Trägersubstraten sind und das Opfersubstrat entfernt wird. Das Entfernen enthält Ausführen eines Ätzens in das Opfersubstrat, bis die Vorrichtungsschicht erreicht wird. Da die Vorrichtungsschicht durch Epitaxie gebildet und zum Trägersubstrat übertragen wird, kann die Vorrichtungsschicht mit einer großen Dicke gebildet werden. Ferner, da die Epitaxie nicht von der Dicke der Isolatorschicht beeinträchtigt wird, kann die Isolatorschicht mit einer großen Dicke gebildet werden.

Description

  • VERWEIS AUF VERWANDTE ANMELDUNGEN
  • Diese Anwendung beansprucht die Priorität der vorläufigen US-Patentanmeldung mit der Anmeldenummer 62/724332, eingereicht am 29. August 2018, deren Inhalte hiermit durch Bezugnahme in ihrer Gesamtheit einbezogen werden.
  • TECHNISCHER HINTERGRUND
  • Integrierte Schaltungen wurden traditionell auf Bulk-Halbleitersubstraten gebildet. In den letzten Jahren sind Halbleiter-auf-einem-Isolator (SOI, Semiconductor-On-Insulator) Substrate als eine Alternative zu Bulk-Halbleitersubstraten hervorgetreten. Ein SOI-Substrat umfasst ein Trägersubstrat (oder Stabilisierungssubstrat oder Griffsubstrat, handle substrate), eine Isolatorschicht, die über dem Trägersubstrat liegt, und eine Vorrichtungsschicht, die über der Isolatorschicht liegt. Ein SOI-Substrat bewirkt unter anderem eine reduzierte Parasitärkapazität, einen reduzierten Kriechstrom, ein reduziertes Latch-up und eine verbesserte Halbleitervorrichtung-Leistungsfähigkeit (beispielsweise niedrigerer Stromverbrauch und höhere Schaltgeschwindigkeit).
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden ausführlichen Beschreibung verstehen, wenn diese mit den beigefügten Figuren gelesen wird. Es ist zu beachten, dass in Übereinstimmung mit der gängigen Praxis in der Industrie unterschiedliche Merkmale nicht maßstabgetreu dargestellt sind. Tatsächlich können die Abmessungen der unterschiedlichen Merkmale zur Klarheit der Diskussion willkürlich vergrößert oder verkleinert sein.
    • 1 veranschaulicht eine Schnittansicht einiger Ausführungsformen eines Halbleiter-auf-einem-Isolator (SOI) Substrats mit einer dicken Vorrichtungsschicht.
    • 2 veranschaulicht eine Schnittansicht mancher alternativer Ausführungsformen des SOI-Substrats der 1, in dem eine fangstellenreiche Schicht ein Trägersubstrat des SOI-Substrats und eine Isolatorschicht des SOI-Substrats trennt.
    • 3 veranschaulicht eine Draufsicht einiger Ausführungsformen des SOI-Substrats der 1.
    • 4 veranschaulicht eine Schnittansicht einiger Ausführungsformen einer Halbleiterstruktur, in denen das SOI-Substrat der 1 Anwendung findet.
    • 5-16 veranschaulichen eine Serie von Schnittansichten einiger Ausführungsformen eines Verfahrens zum Bilden und Verwenden eines SOI-Substrats mit einer dicken Vorrichtungsschicht.
    • 17 veranschaulicht ein Blockdiagramm einiger Ausführungsformen des Verfahrens der 5-16.
  • DETAILLIERTE BESCHREIBUNG
  • Die vorliegende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale dieser Offenbarung, bereit. Spezifische Beispiele von Komponenten und Anordnungen werden unterhalb beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind selbstverständlich bloß Beispiele und nicht angedacht, einschränkend zu sein. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen enthalten, in denen die ersten und zweiten Merkmale in direktem Kontakt gebildet sind, und kann auch Ausführungsformen enthalten, in denen zusätzliche Merkmale zwischen den ersten und zweiten Merkmalen gebildet sein können, sodass die ersten und zweiten Merkmale nicht in direktem Kontakt sein könnten. Zusätzlich kann die vorliegende Offenbarung Bezugsnummern und/oder -buchstaben in den unterschiedlichen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Vereinfachung und Klarheit und gibt selbst keine Beziehung zwischen den unterschiedlichen besprochenen Ausführungsformen und/oder Konfigurationen vor.
  • Weiter können räumlich relative Ausdrücke, wie „unterhalb“, „unter“, „unten“, „oberhalb“, „oben“, „über“ und dergleichen, hierin zur Erleichterung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en) wie in den Figuren veranschaulicht zu beschreiben. Die räumlich relativen Ausdrücke sind angedacht, sich an verschiedene Ausrichtungen der Vorrichtung in Verwendung oder einen zusätzlichen Betrieb zu der in den Figuren abgebildeten Ausrichtung zu richten. Die Vorrichtung kann anders ausgerichtet (um 90 Grad gedreht oder in anderen Ausrichtungen) sein, und die hierin verwendeten räumlich relativen Deskriptoren können ebenfalls entsprechend interpretiert werden.
  • Gemäß einem Verfahren zum Bilden eines Halbleiter-auf-einem-Isolator (SOI) Substrats wird ein Vorrichtungssubstrat oxidiert, um eine Oxidschicht zu bilden, die das Vorrichtungssubstrat umgibt. Wasserstoffionen werden in das Vorrichtungssubstrat implantiert, um einen wasserstoffreichen Bereich zu bilden, der in dem Vorrichtungssubstrat versenkt ist. Das Vorrichtungssubstrat wird durch die Oxidschicht an ein Trägersubstrat gebondet und das Vorrichtungssubstrat wird entlang des wasserstoffreichen Bereichs geteilt, um einen Abschnitt der Oxidschicht und einen Abschnitt des Vorrichtungssubstrats vom Trägersubstrat teilweise zu entfernen. Eine chemisch-mechanische Politur (CMP) wird in einen Abschnitt des Vorrichtungssubstrats ausgeführt, der an dem Trägersubstrat verbleibt, um den verbleibenden Abschnitt abzuflachen. Der verbleibende Abschnitt des Vorrichtungssubstrats definiert eine Vorrichtungsschicht des SOI-Substrats und ein Abschnitt der Oxidschicht, die an dem Trägersubstrat verbleibt, definiert eine Isolatorschicht des SOI-Substrats.
  • Eine Herausforderung dieses Verfahrens ist es, dass das Verfahren darauf eingeschränkt ist, die Vorrichtungsschicht und die Isolatorschicht mit kleinen Dicken zu bilden. Zum Beispiel können die Vorrichtungsschicht und die Isolatorschicht jeweils auf eine Vorrichtungsschichtdicke weniger als etwa 2700 Ängström und eine Isolatorschichtdicke weniger als etwa 6800 Ängström eingeschränkt sein. Die kleinen Dicken können zum Beispiel aufgrund der Verwendung von Ionenimplantation aufkommen, um den wasserstoffreichen Bereich zu bilden. Die Vorrichtungsschichtdicke ist durch die Tiefe definiert, bei der Ionen implantiert werden. Dadurch, dass Ionenimplantation auf eine kleine Tiefe eingeschränkt ist, ist die Vorrichtungsschicht auf eine kleine Dicke eingeschränkt. Ferner werden die Ionen durch die Isolatorschicht hindurch implantiert, die einen Teil der Implantierungsenergie ableitet. Aufgrund dieser Ableitung nimmt die Tiefe ab, bei der Ionen implantiert werden können, wenn die Dicke der Isolatorschicht zunimmt, und schränkt die Isolatorschicht auf eine kleine Dicke ein.
  • Die kleinen Dicken schränken die Verwendung des SOI-Substrates ein. Zum Beispiel kann die kleine Dicke der Vorrichtungsschicht Vorrichtungen an der Vorrichtungsschicht auf kleine Halbleiterkontaktstellen (beispielsweise kleine PN-Kontaktstellen) einschränken, wodurch die Verwendung des SOI-Substrats auf Anwendungen eingeschränkt sein kann, die von großen Halbleiterkontaktstellen abhängig sind. Als ein anderes Beispiel kann die kleine Dicke der Isolatorschicht elektrische Isolierung zwischen Vorrichtungen an der Vorrichtungsschicht einschränken, wodurch die Verwendung des SOI-Substrats auf Anwendungen eingeschränkt sein kann, die von niedrigem Kriechstrom abhängig sind. Anwendungen, bei welchen die kleinen Dicken Herausforderungen darstellen, umfassen beispielsweise Hochspannungsanwendungen (beispielsweise größer als etwa 100 Volt), zweipolige komplementäre Metalloxidhalbleiter (CMOS, Complementary Metal-Oxide-Semiconductor), doppelt gesicherte Metalloxidhalbleiter-(DMOS, Double-diffused Metal-Oxide-Semiconductor) (BCD)-Anwendungen, eingebettete Flash- (eFlash, embedded Flash) Anwendungen, CMOS Bildsensor- (CIS, CMOS Image Sensor) Anwendungen, Nahinfrarot- (NIR) Anwendungen und weitere Anwendungen. Eine Lösung für die kleinen Dicken ist es, epitaktisches Nachwachsen auszuführen, um eine Dicke der Vorrichtungsschicht zu erhöhen. Dies erhöht jedoch die Kosten und reduziert den Herstellungsdurchsatz.
  • Unterschiedliche Ausführungsformen der vorliegenden Anwendung betreffen ein Verfahren zum Bilden eines SOI-Substrats mit einer dicken Vorrichtungsschicht und einer dicken Isolatorschicht. In einigen Ausführungsformen enthält das Verfahren Bilden einer Isolatorschicht, die ein Trägersubstrat vollständig abdeckt, und epitaktisches Bilden einer Vorrichtungsschicht an einem Opfersubstrat. Das Opfersubstrat wird an ein Trägersubstrat gebondet, sodass die Vorrichtungsschicht und die Isolatorschicht zwischen den Opfer- und Trägersubstraten sind und das Opfersubstrat wird entfernt. Das Entfernen enthält Ausführen einer Ätzung in das Opfersubstrat, bis die Vorrichtungsschicht erreicht wird. In einigen Ausführungsformen enthält das Verfahren weiter Ätzen von Randabschnitte der Vorrichtungsschicht und Stoppen an der Isolatorschicht, sodass das Trägersubstrat während des Ätzens vollständig abgedeckt ist.
  • Weil die Vorrichtungsschicht durch Epitaxie gebildet und an das Trägersubstrat übertragen wird, kann die Vorrichtungsschicht mit einer großen Dicke (beispielsweise einer Dicke größer als etwa 0,3 Mikrometer) gebildet werden. Epitaxie unterliegt nicht den Dickenbegrenzungen, die mit anderen Ansätzen zum Bilden der Vorrichtungsschicht (beispielsweise Ansätze zur Bildung der Vorrichtungsschicht unter Verwendung von Ionenimplantation) verknüpft sind. Ferner kann, da die Epitaxie nicht von der Dicke der Isolatorschicht beeinträchtigt wird, die Isolatorschicht mit einer großen Dicke (beispielsweise einer Dicke größer als etwa 1 Mikrometer) gebildet werden. Weil das Opfersubstrat unter Verwendung der Ätzung entfernt wird, kann das Entfernen in hohem Maße gesteuert werden und die Gesamtdickenvariation (TTV, Total Thickness Variation) der Vorrichtungsschicht kann niedrig sein. Die TTV kann zum Beispiel der Unterschied zwischen einem kleinsten Dickenwert über die Vorrichtungsschicht und einer größten Dicke über der Vorrichtungsschicht sein. Da das Trägersubstrat während der Ätzung der Randabschnitte vollständig abgedeckt bleibt, kann in Ausführungsformen, in welchen das Trägersubstrat einen hohen Widerstand hat und die Ätzung durch Trockenätzung ausgeführt wird, ein Lichtbogenüberschlag an dem Trägersubstrat vermieden werden. Ferner kann ein Lichtbogenüberschlag an dem Trägersubstrat für nachfolgende Plasmaverarbeitung (beispielsweise Plasmaätzung) vermieden werden, die verwendet wird, um Halbleitervorrichtungen auf dem SOI-Substrat zu bilden.
  • Mit Bezug auf 1 wird eine Schnittansicht 100 einiger Ausführungsformen eines SOI-Substrats 102 bereitgestellt. Das SOI-Substrat 102 kann zum Beispiel mit HochspannungsVorrichtungen, BCD-Vorrichtungen, eFlash-Vorrichtungen, CMOS-Bildsensoren, NIR-Bildsensoren und andern Vorrichtungen verwendet werden. Die Hochspannungsvorrichtungen können zum Beispiel Vorrichtungen sein, die bei größeren Spannungen als etwa 100 Volt arbeiten. In einigen Ausführungsformen hat das SOI-Substrat 102 eine kreisförmige Oberseitengestaltung und/oder hat einen Durchmesser von etwa 200, 300 oder 450 Millimeter. In anderen Ausführungsformen hat das SOI-Substrat 102 eine andere Form und/oder andere Abmessungen. Ferner ist das SOI-Substrat 102 in einigen Ausführungsformen ein Halbleiterwafer. Das SOI-Substrat 102 umfasst ein Trägersubstrat 104, eine Isolatorschicht 106 und eine Vorrichtungsschicht 108. Das Trägersubstrat 104 kann zum Beispiel ein Monokristallsilizium, ein anderes Siliziummaterial, ein anderes Halbleitermaterial oder irgendeine Kombination der Vorgenannten sein oder umfassen.
  • In einigen Ausführungsformen hat das Trägersubstrat 104 einen hohen Widerstand und/oder eine niedrige Sauerstoffkonzentration. Der hohe Widerstand kann zum Beispiel größer als etwa 1, 3, 4 oder 9 Kiloohm/Zentimeter (kΩ/cm) sein und/oder kann zum Beispiel etwa 1-4 kΩ/cm, etwa 4-9 kΩ/cm oder etwa 1-9 kΩ/cm sein. Die niedrige Sauerstoffkonzentration kann zum Beispiel weniger als etwa 1, 2 oder 5 Teile pro Millionen Atome (ppma) sein und/oder kann zum Beispiel zwischen etwa 0,1-2,5 ppma, etwa 2,5-5,0 ppma oder etwa 0,1-5,0 ppma sein. Die niedrige Sauerstoffkonzentration und der hohe Widerstand verringern jeweils Substrat- und/oder Hochfrequenz- (RF-) Verluste. In einigen Ausführungsformen hat das Trägersubstrat 104 einen niedrigen Widerstand. Der niedrige Widerstand reduziert die Kosten des Trägersubstrats 104, kann aber zu erhöhten Substrat- und/oder RF-Verlusten führen. Der niedrige Widerstand kann zum Beispiel weniger als etwa 8, 10 oder 12 Ω/cm sein und/oder kann zum Beispiel zwischen etwa 8-12 Ω/cm, etwa 8-10 Ω/cm oder etwa 10-12 Ω/cm sein. In einigen Ausführungsformen ist das Trägersubstrat 104 mit Dotierstoffen vom p-Typ oder n-Typ dotiert. Der Widerstand des Trägersubstrats 104 kann zum Beispiel durch eine Dotierstoffkonzentration des Trägersubstrats 104 kontrolliert werden. Zum Beispiel kann die Erhöhung der Dotierstoffkonzentration, den Widerstand verringern, wohingegen die Verringerung der Dotierstoffkonzentration, den Widerstand erhöhen kann, oder umgekehrt. In einigen Ausführungsformen ist eine Dicke Ths des Trägersubstrats 104 etwa 720-780 Mikrometer, etwa 720-750 Mikrometer oder etwa 750-780 Mikrometer.
  • Die Isolatorschicht 106 liegt über dem Trägersubstrat 104 und kann zum Beispiel Siliziumoxid, siliziumreiches Oxid (SRO), ein anderes Oxid, ein anderes Dielektrikum oder irgendeine Kombination der Vorgenannten sein oder umfassen. In einigen Ausführungsformen deckt die Isolatorschicht 106 eine obere Fläche 104us des Trägersubstrats 104 vollständig ab. In mindestens einigen Ausführungsformen, in welchen das Trägersubstrat 104 den hohen Widerstand hat, verhindert ein vollständiges Abdecken der oberen Fläche 104us des Trägersubstrats 104 einen Lichtbogenüberschlag während Plasmaverarbeitung (beispielsweise Plasmaätzung), die verwendet wird, um Vorrichtungen (nicht gezeigt) auf der Vorrichtungsschicht 108 zu bilden. In einigen Ausführungsformen umschließt die Isolatorschicht 106 das Trägersubstrat 104 vollständig. Die Isolatorschicht 106 hat eine erste Isolatordicke Tfi bei einer Oberseite des Trägersubstrats 104, zwischen der Vorrichtungsschicht 108 und dem Trägersubstrat 104. Die erste Isolatordicke Tfi ist groß, um einen hohen Grad elektrischer Isolation zwischen dem Trägersubstrat 104 und der Vorrichtungsschicht 108 bereitzustellen. Der hohe Grad elektrischer Isolation kann beispielsweise einen reduzierten Kriechstrom zwischen Vorrichtungen (nicht gezeigt) auf der Vorrichtungsschicht 108 ermöglichen und/oder kann zum Beispiel Arbeitsleistung der Vorrichtungen verbessern. In einigen Ausführungsformen ist die erste Isolatordicke Tfi etwa 0,2-25 Mikrometer, etwa 0,2-1,35 Mikrometer oder etwa 1,35-2,5 Mikrometer und/oder ist größer als etwa 1 oder 2 Mikrometer. In einigen Ausführungsformen hat die Isolatorschicht 106 eine zweite Isolatordicke Tsi bei einem Boden des Trägersubstrats 104 und/oder entlang von Seitenwänden des Trägersubstrats 104. In einigen Ausführungsformen ist die zweite Isolatordicke Tsi weniger als die erste Isolatordicke Tfi . In einigen Ausführungsformen ist die zweite Isolatordicke Tsi etwa 20-6000 Ängström, etwa 20-3010 Ängström oder etwa 3010-6000 Ängström.
  • In einigen Ausführungsformen hat die Isolatorschicht 106 abgestufte Profile an SOI-Randabschnitten 102e des SOI-Substrats 102, die jeweils an gegenüberliegenden Seiten des SOI-Substrats 102 sind. In einigen Ausführungsformen hat die Isolatorschicht obere Flächen, die bei den SOI-Randabschnitten 102e sind und die unter einer Deckfläche der Isolatorschicht 106 um ein vertikales Vertiefungsmaß VRi vertieft sind. Das vertikale Vertiefungsmaß VRi kann zum Beispiel etwa 20-6000 Ängström, etwa 20-3010 Ängström oder etwa 3010-6000 Ängström sein. In einigen Ausführungsformen ist die Summe des vertikalen Vertiefungsmaßes VRi und der zweiten Isolatordicke Tsi gleich oder etwa gleich der ersten Isolatordicke Tfi . In einigen Ausführungsformen hat die Isolatorschicht 106 Innenseitenwände, die beim SOI-Randabschnitt 102e sind und die seitlich jeweils von Außenseitenwänden der Isolatorschicht 106 um ein seitliches Isolatorvertiefungsmaß LRi vertieft sind. Das seitliche Isolatorvertiefungsmaß LRi kann zum Beispiel etwa 0,8-1,2 Millimeter, etwa 0,8-1,0 Millimeter oder etwa 1,0-1,2 Millimeter sein.
  • Die Vorrichtungsschicht 108 liegt über der Isolatorschicht 106 und kann zum Beispiel Monokristallsilizium, ein anderes Silizium, ein anderes Halbleitermaterial oder irgendeine Kombination der Vorgenannten sein oder umfassen. In einigen Ausführungsformen sind die Vorrichtungsschicht 108 und das Trägersubstrat 104 dasselbe Halbleitermaterial (beispielsweise Monokristallsilizium). Die Vorrichtungsschicht 108 hat eine Dicke Td , die groß ist. Die große Dicke der Vorrichtungsschicht 108 kann zum Beispiel Bildung großer Halbleiterkontaktstellen (beispielsweise PN-Kontaktstellen) ermöglichen, von denen gewisse Vorrichtungen (beispielsweise NIR-Bildsensoren) abhängen können. In einigen Ausführungsformen ist die Dicke Td der Vorrichtungsschicht 108 dadurch groß, dass sie größer als etwa 0,2, 0,3, 1,0, 5,0 oder 8,0 Mikrometer ist und/oder dadurch, dass sie etwa 0,2-8,0 Mikrometer, etwa 0,2-4,0 Mikrometer oder etwa 4,0-8,0 Mikrometer ist. In einigen Ausführungsformen hat die Vorrichtungsschicht 108 Seitenwände, die der SOI-Randabschnitt 102e sind und die seitlich jeweils von Seitenwänden des Trägersubstrats 104 um eine seitliche Vorrichtungsvertiefungsmenge LRd vertieft sind. Die seitliche Vorrichtungsvertiefungsmenge LRd kann zum Beispiel etwa 1,4-2,5 Millimeter, etwa 1,4-1,9 Millimeter oder etwa 1,9-2,5 Millimeter sein. Weiter kann die seitliche Vorrichtungsvertiefungsmenge LRd zum Beispiel größer als das seitliche Isolatorvertiefungsmaß LRi sein.
  • Mit Bezug auf 2 ist eine Schnittansicht 200 einiger alternativer Ausführungsformen des SOI-Substrats 102 der 1 bereitgestellt, in welchen eine fangstellenreiche Schicht 202 das Trägersubstrat 104 von der Isolatorschicht 106 trennt. Die fangstellenreiche Schicht 202 hat eine hohe Dichte von Trägerfangstellen, relativ zum Trägersubstrat 104 und/oder relativ zur Vorrichtungsschicht 108. Die Trägerfangstellen können zum Beispiel Versetzungen und/oder andere Defekte in einem Kristallgitter der fangstellenreichen Schicht 202 sein oder umfassen. Die Trägerfangstellen fangen bewegliche Ladungsträger (beispielsweise bewegliche Elektronen) entlang einer Deckfläche des Trägersubstrats 104, um die Effekte parasitärer Flächenleitung (PSC, Parasitic Surface Conduction) zu reduzieren. Die beweglichen Ladungsträger können zum Beispiel durch fixierte Ladung in der Isolatorschicht 106 zur Deckfläche des Trägersubstrats 104 angezogen werden. Durch die Reduktion von Effekten von PSC fördert die fangstellenreiche Schicht 202 niedrige Substrat- und/oder RF-Verluste, passive Vorrichtung mit hohen Q-Faktoren, niedriges Cross-Talk und hohe Linearität (beispielsweise niedrige zweite Harmonien).
  • In einigen Ausführungsformen ist oder umfasst die fangstellenreiche Schicht 202 undotiertes Polykristallsilizium, amorphes Silizium oder ein anderes geeignetes Halbleitermaterial, das eine hohe Dichte an Trägerfangstellen hat. In einigen Ausführungsformen, in denen die fangstellenreiche Stelle 202 undotiertes Polykristallsilizium ist oder umfasst, fängt der Träger Konzentrat bei Körnungsgrenzen des undotierten Polykristallsiliziums und eine Reduktion von Körnungsgrößen des undotierten Polykristallsiliziums erhöht die Dichte an Trägerfallen im undotierten Polykristallsilizium. In einigen Ausführungsformen ist eine Dicke Ttr der fangstellenreichen Schicht 202 zwischen etwa 1-2 Mikrometer, etwa 1,0-1,5 Mikrometer oder etwa 1,5-2,0 Mikrometer. Falls die Dicke Ttr zu klein ist (beispielsweise weniger als etwa 1,0 Mikrometer), kann die fangstellenreiche Schicht 202 darin ineffektiv sein, bewegliche Ladungsträger zu fangen und den Effekt von PSC zu reduzieren. Falls die Dicke Ttr zu groß ist (beispielsweise größer als etwa 2,0 Mikrometer), kann das SOI-Substrat 102 zu einem höheren Maß an Substratverzug geneigt sein. In einigen Ausführungsformen hat das Trägersubstrat 104 einen hohen Widerstand und/oder eine niedrige Sauerstoffkonzentration. Der hohe Widerstand kann zum Beispiel größer als etwa 1, 3, 4 oder 9 kΩ/cm sein und/oder kann zum Beispiel zwischen etwa 1-4 kΩ/cm, etwa 4-9 kΩ/cm oder etwa 1-9 kΩ/cm sein. Die niedrige Sauerstoffkonzentration kann zum Beispiel weniger als etwa 1, 2, 5 oder 10 ppma sein und/oder kann zum Beispiel zwischen etwa 1-2 ppma, 2-5 ppma oder 5-10 ppma sein.
  • Mit Bezug auf 3 wird eine Draufsicht 300 einiger Ausführungsformen des SOI-Substrats 102 der 1 bereitgestellt. Das SOI-Substrat 102 ist kreisförmig und umfasst eine Vielzahl von IC-Dies 302, die in einem Raster über die Vorrichtungsschicht 108 angeordnet sind. Zur Erleichterung der Veranschaulichung sind nur manche der IC-Dies 302 mit 302 gekennzeichnet. In einigen Ausführungsformen ist ein Durchmesser D des SOI-Substrats 102 etwa 150, 200, 300 oder 450 Millimeter. In einigen Ausführungsformen ist eine Innenseitenwand 106isw der Isolatorschicht 106 seitlich von einer Außenseitenwand 1060sw der Isolatorschicht 106 um ein seitliches Isolatorvertiefungsmaß LRi vertieft. In einigen Ausführungsformen ist eine Seitenwand 108sw der Vorrichtungsschicht 108 seitlich von einer Seitenwand 104sw (als Umriss gezeigt) des Trägersubstrats 104 um eine seitliche Vorrichtungsvertiefungsmenge LRd vertieft. Die seitliche Isolatorvertiefungsmenge LRi kann zum Beispiel etwa 0,8-1,2 Millimeter, etwa 0,8-1,0 Millimeter oder etwa 1,0-1,2 Millimeter sein. Die seitliche Vorrichtungsvertiefungsmenge LRd kann zum Beispiel größer als die seitliche Isolatorvertiefungsmenge LRi sein und/oder kann zum Beispiel etwa 1,4-2,5 Millimeter, etwa 1,4-1,9 Millimeter oder etwa 1,9-2,5 Millimeter sein.
  • Mit Bezug auf 4 wird eine Schnittansicht 400 einiger Ausführungsformen einer Halbleiterstruktur bereitgestellt, in der welchen SOI-Substrat 102 der 1 Anwendung findet. Die Halbleiterstruktur umfasst eine Vielzahl von Halbleitervorrichtungen 402, die seitlich über der Vorrichtungsschicht 108 beabstandet sind. Die Halbleitervorrichtungen 402 können zum Beispiel Metalloxidhalbleiter-Feldeffekttransistoren (MOSFETs, Metal-Oxide-Semiconductor Field-Effect Transistors), andere Metalloxidhalbleiter- (MOS-) Vorrichtungen, andere Feldeffekttransistoren mit isoliertem Gate (IGFETs, Insulated-Gate Field-Effect Transistors), andere Halbleitervorrichtungen oder irgendeine Kombination der Vorgenannten sein. Weiter können die Halbleitervorrichtungen 402 zum Beispiel Hochspannungsvorrichtungen, BCD-Vorrichtungen, eFlash-Vorrichtungen, CMOS-Bildsensoren, NIR-Bildsensoren, andere Vorrichtungen oder irgendeine Kombination der Vorgenannten sein.
  • In einigen Ausführungsformen umfassen die Halbleitervorrichtungen 402 entsprechende Source/Drain-Bereiche 404, entsprechende selektiv leitfähige Kanäle 406, entsprechende dielektrische Gate-Schichten 408, entsprechende Gate-Elektroden 410 und entsprechende Abstandhalter 412. Zur besseren Veranschaulichung sind nur manche der Source/Drain-Bereiche 404 mit dem Bezugszeichen 404 gekennzeichnet, nur einer der selektiv leitfähigen Kanäle 406 mit dem Bezugszeichen 406 gekennzeichnet, nur eine der dielektrischen Gate-Schichten 408 mit dem Bezugszeichen 408 gekennzeichnet, nur eine der Gate-Elektroden 410 mit dem Bezugszeichen 410 gekennzeichnet und nur einer der Abstandhalter 412 mit dem Bezugszeichen 412 gekennzeichnet. Die Source/Drain-bereiche 404 und die selektiv leitfähigen Kanäle 406 sind in der Vorrichtungsschicht 108. Die Source/Drain-Bereiche 404 sind jeweils an Enden der selektiv leitfähigen Kanäle 406 und jeder der selektiv leitfähigen Kanäle 406 erstreckt sich von einem der Source/Drain-Bereiche 404 zu einem anderen der Source/Drain-Bereiche 404. Die Source/Drain-Bereiche 404 haben einen ersten Dotierungstyp und liegen direkt an Abschnitten der Vorrichtungsschicht 108 an, die einen zweiten Dotierungstyp entgegen dem ersten Dotierungstyp haben.
  • Die dielektrische Gate-Schichten 408 liegen jeweils über den selektiv leitfähigen Kanälen 406 und die Gate-Elektroden 410 liegen jeweils über den dielektrischen Gate-Schichten 408. Die dielektrischen Gate-Schichten 408 können zum Beispiel Siliziumoxid und/oder anderes dielektrisches Material sein oder umfassen und/oder die Gate-Elektroden 410 können zum Beispiel dotiertes Polysilizium, Metall, anderes leitfähiges Material oder irgendeine Kombination der Vorgenannten sein oder umfassen. Die Abstandhalter 412 liegen über den Source/Drain-Bereichen 404 und kleiden jeweils Seitenwände der Gate-Elektroden 410 und Seitenwände der dielektrischen Gate-Schichten 408 aus. Die Abstandhalter 412 können zum Beispiel Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, Siliziumkarbid, ein anderes Dielektrikum oder irgendeine Kombination der Vorgenannten sein oder umfassen.
  • Eine Backend-der-Leitung (BEOL, Back-End-Of-Line) Zwischenverbindungsstruktur 414 deckt das SOI-Substrat 102 und die Halbleitervorrichtungen 402 ab. Die BEOL-Zwischenverbindungsstruktur 414 umfasst eine dielektrische Zwischenverbindungsschicht 416, eine Vielzahl von Drähten 418 und eine Vielzahl von Durchkontaktierungen 420. Zur Erleichterung der Veranschaulichung werden nur manche der Drähte 418 mit 418 gekennzeichnet und nur manche der Durchkontaktierungen 420 mit 420 gekennzeichnet. Die dielektrische Zwischenverbindungsschicht 416 kann zum Beispiel Borphosphorsilikatglas (BPSG), Phosphorsilikatglas (PSG), undotiertes Siliziumglas (USG), ein anderes Dielektrikum mit niedriger Dielektrizitätszahl, Siliziumoxid, ein anderes Dielektrikum oder irgendeine Kombination des Vorangehenden sein oder umfassen. Wie hierin verwendet, kann ein Dielektrikum mit niedriger Dielektrizitätszahl zum Beispiel ein Dielektrikum mit einer Dielektrizitätskonstante κ von weniger als etwa 3, 9, 3, 2 oder 1 sein oder umfassen.
  • Die Drähte 418 und die Durchkontaktierungen 420 sind abwechselnd in der dielektrischen Zwischenverbindungsschicht 416 gestapelt und definieren leitfähige Pfade, die sich zu den HalbleiterVorrichtungen 402 erstrecken. Die leitfähigen Pfade können zum Beispiel die Halbleitervorrichtungen 402 mit anderen Vorrichtungen (beispielsweise anderen HalbleiterVorrichtungen), Kontaktflächen oder anderen Strukturen elektrisch koppeln. Die Drähte 418 und die Durchkontaktierungen 420 können zum Beispiel Kupfer, Aluminiumkupfer, Aluminium, Wolfram, anderes Metall oder irgendeine Kombination der Vorgenannten sein oder umfassen. In einigen Ausführungsformen sind oberste Drähte der Drähte 418 dicker als darunterliegende Drähte der Drähte 418.
  • Während 3 und 4 in Bezug auf Ausführungsformen des SOI-Substrats 102 in 1 beschrieben werden, ist zu verstehen, dass Ausführungsformen des SOI-Substrats 102 in 2 alternativ in 3 und 4 verwendet werden können. Während 3 eine spezifische Zahl an IC-Dies 302 und eine spezifische Gestaltung von IC-Dies 302 veranschaulicht, sind mehr oder weniger IC-Dies 302 und/oder andere Gestaltungen von Dies 302 in anderen Ausführungsformen möglich. Während 4 eine spezifische Gestaltung der BEOL-Zwischenverbindungsstruktur 414 veranschaulicht, sind andere Gestaltungen der BEOL-Zwischenverbindungsstruktur 41 in anderen Ausführungsformen möglich. Während 4 drei Halbleitervorrichtungen 402 und eine spezifische Gestaltung für die Halbleitervorrichtungen 402 veranschaulicht, sind mehr oder weniger Halbleitervorrichtungen und/oder andere Gestaltungen für die Halbleitervorrichtungen 402 möglich.
  • Mit Bezug auf 5-16 wird eine Serie von Schnittansichten 500-1600 einiger Ausführungsformen eines Verfahrens zum Bilden und Verwenden eines SOI-Substrats 102 bereitgestellt. Während das Verfahren als Ausführungsformen des SOI-Substrats 102 in 1 bildend veranschaulicht ist, kann das Verfahren abwechselnd Ausführungsformen des SOI-Substrats 102 in 2 und andere Ausführungsformen des SOI-Substrats 102 bilden. Weiter, während die in 5-16 gezeigten Schnittansichten 500-1600 in Bezug auf ein Verfahren beschrieben werden, wird begrüßt werden, dass die in 5-16 gezeigten Strukturen nicht auf das Verfahren eingeschränkt sind und ohne das Verfahren alleine stehen können.
  • Wie von der Schnittansicht 500 der 5 veranschaulicht, ist ein Trägersubstrat 104 bereitgestellt. In einigen Ausführungsformen ist oder umfasst das Trägersubstrat 104 Monokristallsilizium, anderes Siliziummaterial, anderes Halbleitermaterial oder irgendeine Kombination der Vorgenannten. In einigen Ausführungsformen hat das Trägersubstrat 104 eine kreisförmige Oberseitengestaltung und/oder hat einen Durchmesser von etwa 200, 300 oder 450 Millimeter. In anderen Ausführungsformen hat das Trägersubstrat 104 eine andere Form und/oder andere Abmessungen. Weiter ist in einigen Ausführungsformen das Trägersubstrat 104 ein Halbleiterwafer. In einigen Ausführungsformen hat das Trägersubstrat 104 einen hohen Widerstand und/oder eine niedrige Sauerstoffkonzentration. Der hohe Widerstand und die niedrige Sauerstoffkonzentration reduzieren individuell Substrat- und/oder RF-Verluste. Der hohe Widerstand kann zum Beispiel größer als etwa 1, 3, 4 oder 9 kΩ/cm sein und/oder kann zum Beispiel zwischen etwa 1-4 kΩ/cm, etwa 4-9 kΩ/cm oder etwa 1-9 kΩ/cm sein. Die niedrige Sauerstoffkonzentration kann zum Beispiel weniger als etwa 1, 2 oder 5 ppma sein und/oder kann zum Beispiel zwischen etwa 0,1-2,5 ppma, etwa 2,5-5,0 ppma oder etwa 0,1-5,0 ppma sein. In einigen Ausführungsformen hat das Trägersubstrat 104 einen niedrigen Widerstand, um Substratkosten zu reduzieren, da ein Hochwiderstandssubstrat zum Beispiel kostspieliger als ein Niederwiderstandssubstrat sein kann. Der niedrige Widerstand kann zum Beispiel weniger als etwa 8,10 oder 12 Ω/cm sein und/oder kann zum Beispiel etwa 8-12 Ω/cm, etwa 8-10 Ω/cm oder etwa 10-12 Ω/cm sein. In einigen Ausführungsformen ist das Trägersubstrat 104 mit Dotierstoffen vom p-Typ oder n-Typ dotiert. Der Widerstand des Trägersubstrats 104 kann zum Beispiel durch eine Dotierungskonzentration des Trägersubstrats 104 kontrolliert werden. In einigen Ausführungsformen ist eine Dicke Ths des Trägersubstrats 104 etwa 720-780 Mikrometer, etwa 720-750 Mikrometer oder etwa 750-780 Mikrometer.
  • Wie von der Schnittansicht 500 der 5 veranschaulicht, wird eine erste Isolatorschicht 106a auf einer oberen Fläche 104us des Trägersubstrats 104 gebildet. In einigen Ausführungsformen deckt die erste Isolatorschicht 106a die obere Fläche 104us des Trägersubstrats 104 vollständig ab. In mindestens einigen Ausführungsformen, wo das Trägersubstrat 104 den hohen Widerstand hat, kann die obere Fläche 104us vollständig abzudecken zum Beispiel Lichtbogenüberschlag während Plasmaverarbeitung verhindern, die hiernachfolgend ausgeführt wird. In einigen Ausführungsformen umschließt die erste Isolatorschicht 106a das Trägersubstrat 104 vollständig. In einigen Ausführungsformen ist oder umfasst die erste Isolatorschicht 106a Siliziumoxid und/oder ein anderes Dielektrikum. In einigen Ausführungsformen ist eine Dicke Tfi' der ersten Isolatorschicht 106a etwa 0,2-2,0 Mikrometer, etwa 0,2-1,1 Mikrometer oder etwa 1,1-2,0 Mikrometer.
  • In einigen Ausführungsformen umfasst ein Prozess zum Bilden der ersten Isolatorschicht 106a Abscheiden der ersten Isolatorschicht 106a durch Wärmeoxidation, chemische Gasphasenabscheidung (CVD, Chemical Vapor Deposition), physikalische Gasphasenabscheidung (PVD, Physical Vapor Deposition), einen anderen Abscheidungsprozess oder irgendeine Kombination der Vorgenannten. Zum Beispiel kann die erste Isolatorschicht 106a durch einen Trockenoxidationsprozess unter Verwendung von Sauerstoffgas (beispielsweise 02) oder einem anderen Gas als ein Oxidationsmittel abgeschieden werden. Als ein anderes Beispiel kann die erste Isolatorschicht 106a durch einen Nassoxidationsprozess unter Verwendung von Wasserdampf als ein Oxidationsmittel abgeschieden werden. In einigen Ausführungsformen wird die erste Isolatorschicht 106a bei Temperaturen von etwa 800-1100 Grad Celsius (°C), etwa 800-950°C oder etwa 950-1100°C gebildet. Zum Beispiel, wo die erste Isolatorschicht 106a durch Wärmeoxidation (beispielsweise irgendeinem der Nass- und Trockenoxidationsprozesse) gebildet wird, kann die erste Isolatorschicht 106a bei diesen Temperaturen gebildet werden.
  • Wie von der Schnittansicht 600 der 6 veranschaulicht, wird ein Opfersubstrat 602 bereitgestellt. In einigen Ausführungsformen ist oder umfasst das Opfersubstrat 602 Monokristallsilizium, anderes Siliziummaterial, anderes Halbleitermaterial oder irgendeine Kombination der Vorgenannten. In einigen Ausführungsformen ist das Opfersubstrat 602 mit Dotierstoffen vom p-Typ oder n-Typ dotiert und/oder hat einen niedrigen Widerstand. Der niedrige Widerstand kann zum Beispiel weniger als etwa 0,01 oder 0,02 Ω/cm sein und/oder kann zum Beispiel etwa 0,01-0,2 Ω/cm sein. In einigen Ausführungsformen hat das Opfersubstrat 602 einen niedrigeren Widerstand als das Trägersubstrat 104 (siehe 5). In einigen Ausführungsformen hat das Opfersubstrat 602 eine kreisförmige Oberseitengestaltung und/oder hat einen Durchmesser von etwa 200, 300 oder 450 Millimeter. In anderen Ausführungsformen hat das Opfersubstrat 602 eine andere Form und/oder andere Abmessungen. In einigen Ausführungsformen ist das Opfersubstrat 602 ein Bulk-Halbleitersubstrat und/oder ist ein Halbleiterwafer. In einigen Ausführungsformen ist eine Dicke Tss des Opfersubstrats 602 etwa 720-780 Mikrometer, etwa 720-750 Mikrometer oder etwa 750-780 Mikrometer. In einigen Ausführungsformen ist die Dicke Tss des Opfersubstrats 602 dieselbe oder etwa dieselbe wie die Dicke Ths des Trägersubstrats 104 (siehe 5).
  • Auch von der Schnittansicht 600 der 6 veranschaulicht, wird eine Vorrichtungsschicht 108 am Opfersubstrat 602 gebildet. Die Vorrichtungsschicht 108 hat eine Dicke Td , die groß ist. In einigen Ausführungsformen ist die Dicke Td dadurch groß, dass sie etwa 0,7-10,0 Mikrometer, etwa 0,7-5,0 Mikrometer oder etwa 5,0-10,0 Mikrometer ist und/oder dadurch, dass sie größer als etwa 0,7, 5,0 oder 10,0 Mikrometer ist. In einigen Ausführungsformen ist oder umfasst die Vorrichtungsschicht 108 Monokristallsilizium, anderes Siliziummaterial, anderes Halbleitermaterial oder irgendeine Kombination der Vorgenannten. In einigen Ausführungsformen ist oder umfasst die Vorrichtungsschicht 108 dasselbe Halbleitermaterial wie das Opfersubstrat 602, hat denselben Dotierungstyp wie das Opfersubstrat 602, hat eine niedrigere Dotierungskonzentration als das Opfersubstrat 602, oder irgendeine Kombination der Vorgenannten. Zum Beispiel kann das Opfersubstrat 602 P+ Monokristallsilizium sein oder umfassen, wohingegen die Vorrichtungsschicht 108 P- Monokristallsilizium sein oder umfassen kann. In einigen Ausführungsformen hat die Vorrichtungsschicht 108 einen niedrigen Widerstand. Der niedrige Widerstand kann zum Beispiel größer als der des Opfersubstrats 602 sein. Weiter kann der niedrige Widerstand zum Beispiel weniger als etwa 8, 10 oder 12 Ω/cm sein und/oder kann zum Beispiel etwa 8-12 Ω/cm, etwa 8-10 Ω/cm oder etwa 10-12 Ω/cm sein. In einigen Ausführungsformen hat die Vorrichtungsschicht 108 denselben Dotierungstyp, dieselbe Dotierungskonzentration, dieselbe Resistivität oder irgendeine Kombination des Vorangehenden als das Trägersubstrat 104 (siehe 5). In einigen Ausführungsformen umfasst ein Prozess zum Bilden der Vorrichtungsschicht 108 Molekularstrahlepitaxie (MBE, Molecular Beam Epitaxy), Gasphasenepitaxie (VPE, Vapor Phase Epitaxy), Flüssigphasenepitaxie (LPE, Liquid Phase Epitaxy), einen anderen Epitalprozess oder irgendeine Kombination der Vorgenannten.
  • Wie von der Schnittansicht 700 der 7 veranschaulicht, werden die Vorrichtungsschicht 108 und das Opfersubstrat 602 strukturiert. Die Strukturierung entfernt Randbereiche 604 (siehe 6), die von der Vorrichtungsschicht 108 und dem Opfersubstrat 602 definiert werden. Durch Entfernen der Randbereiche 604 wird verhindert, dass sich Defekte an den Randbereichen 604 während nachfolgenden Schleifens und/oder chemischen Nassätzens bilden. Die Randdefekte haben eine Neigung, sich bei den Randbereichen 604 zu konzentrieren und die Qualität der Vorrichtungsschicht 108 negativ zu beeinträchtigen. Weiter bildet die Strukturierung einen Absatz 702 bei einem Rand des Opfersubstrats 602. Der Absatz 702 wird vom Opfersubstrat 602 definiert und hat ein Paar von Absatzsegmenten, die jeweils an gegenüberliegenden Seiten des Opfersubstrats 602 liegen. In einigen Ausführungsformen hat der Absatz 702 eine Oberseitengestaltung, die sich entlang eines Rands des Opfersubstrats 602 in einem ringförmigen Pfad oder einem anderen geschlossenen Pfad erstreckt. In einigen Ausführungsformen hat der Absatz 702 eine Breite W von etwa 0,8-1,2 Millimeter, etwa 0,8-1,0 Millimeter oder etwa 1,0-1,2 Millimeter. In einigen Ausführungsformen ist der Absatz 702 unter einer oberen oder Oberseitenfläche der Vorrichtungsschicht 108 um einen Abstand D von etwa 30-120 Mikrometer, etwa 30-75 Mikrometer oder etwa 75-120 Mikrometer vertieft. In einigen Ausführungsformen ist der Absatz 702 weiter unter einer oberen oder Oberseitenfläche des Opfersubstrats 602 vertieft.
  • In einigen Ausführungsformen wird die Strukturierung durch einen Fotolithografie-/Ätzungsprozess oder einen anderen Strukturierungsprozess ausgeführt. Weiter umfasst in einigen Ausführungsformen die Strukturierung Bilden einer Maske 704 über der Vorrichtungsschicht 108, Ausführen einer Ätzung in die Vorrichtungsschicht 108 und das Opfersubstrat 602 mit der Maske 704 an Stelle, und Entfernen der Maske 704. Die Maske 704 kann zum Beispiel so gebildet sein, dass die Vorrichtungsschicht 108 und das Opfersubstrat 602 vollständig abgedeckt sind, außer bei den Randbereichen 604. In einigen Ausführungsformen ist oder umfasst die Maske 704 Siliziumnitrid, Siliziumoxid, anderes Hartmaskenmaterial, Fotolack, anderes Maskenmaterial oder irgendeine Kombination der Vorgenannten. In einigen Ausführungsformen wird die Maske 704 unter Verwendung eines Waferrandbestrahlung- (WEE, Wafer Edge Exposure) -Prozesswerkzeugs gebildet. Zum Beispiel kann ein Prozess zum Bilden der Maske 704 umfassen: Abscheiden einer Fotolackschicht auf der Vorrichtungsschicht 108; selektives Bestrahlen eines Randabschnitts der Fotolackschicht mit Strahlung unter Verwendung des WEE-Prozesswerkzeugs; und Entwickeln der Fotolackschicht, um die Maske 704 zu bilden.
  • Wie von der Schnittansicht 800 der 8 veranschaulicht, werden die Vorrichtungsschicht 108 und das Opfersubstrat 602 gereinigt, um Ätzrückstand und/oder unerwünschte Nebenprodukte, die während dem Ausführen vorangehender Prozesse (beispielsweise der Strukturierung der 7) erzeugt werden, zu entfernen. In einigen Ausführungsformen scheuert der Reinigungsprozess die Vorrichtungsschicht 108 und das Opfersubstrat 602 unter Verwendung einer physischen Bürste oder eines Wasserstrahls. In einigen Ausführungsformen reinigt der Reinigungsprozess die Vorrichtungsschicht 108 und das Opfersubstrat 602 unter Verwendung einer chemischen Lösung. Die chemische Lösung kann zum Beispiel Flusssäure oder eine andere chemische Lösung sein oder umfassen. In einigen Ausführungsformen erhöht die Reinigung des Abstand D, bei dem der Absatz 702 unter der oberen oder Oberseitenfläche der Vorrichtungsschicht 108 vertieft ist. In anderen Ausführungsformen bleibt der Abstand D im Wesentlichen von der Strukturierung bei 7 unverändert.
  • Wie von der Schnittansicht 900 der 9 veranschaulicht, wird eine zweite Isolatorschicht 106b an einer oberen Fläche 108us der Vorrichtungsschicht 108 gebildet. In einigen Ausführungsformen deckt die zweite Isolatorschicht 106b die obere Fläche 108us der Vorrichtungsschicht 108 vollständig ab. In einigen Ausführungsformen umschließt die zweite Isolatorschicht 106b das Opfersubstrat 602 und die Vorrichtungsschicht 108 vollständig. In einigen Ausführungsformen ist oder umfasst die zweite Isolatorschicht 106b Siliziumoxid und/oder ein anderes Dielektrikum. In einigen Ausführungsformen ist die zweite Isolatorschicht 106b dasselbe dielektrische Material wie die erste Isolatorschicht 106a. In einigen Ausführungsformen ist eine Dicke Tsi' der zweiten Isolatorschicht 106b etwa 20-6000 Ängström, etwa 20-3010 Ängström oder etwa 3010-6000 Ängström.
  • In einigen Ausführungsformen umfasst ein Prozess zum Bilden der zweiten Isolatorschicht 106b Abscheiden der zweiten Isolatorschicht 106b durch Wärmeoxidation, CVD, PVD, einen anderen Abscheidungsprozess oder irgendeine Kombination der Vorgenannten. Zum Beispiel kann die zweite Isolatorschicht 106b durch einen Trockenoxidationsprozess unter Verwendung von Sauerstoffgas (beispielsweise 02) oder ein anderes Gas als ein Oxidationsmittel abgeschieden werden. Als ein anderes Beispiel kann die zweite Isolatorschicht 106b durch einen Nassoxidationsprozess unter Verwendung von Wasserdampf als ein Oxidationsmittel abgeschieden werden. In einigen Ausführungsformen wird die zweite Isolatorschicht 106b bei Temperaturen von etwa 750-1100°C, etwa 750-925°C oder etwa 925-1100°C gebildet. Zum Beispiel, wo die zweite Isolatorschicht 106b durch Wärmeoxidation (beispielsweise irgendeinen der Nass- und Trockenoxidationsprozesse) gebildet wird, kann die zweite Isolatorschicht 106b bei diesen Temperaturen gebildet werden. In einigen Ausführungsformen wird die zweite Isolatorschicht 106b bei einer Temperatur von weniger als jener der ersten Isolatorschicht 106b gebildet.
  • Wie durch die Schnittansicht 1000 der 10 veranschaulicht, wird das Opfersubstrat 602 an das Trägersubstrat 104 gebondet, sodass die Vorrichtungsschicht 108, die erste Isolatorschicht 106a und die zweite Isolatorschicht 106b zwischen dem Trägersubstrat 104 und dem Opfersubstrat 602 sind. Das Bonden drückt die ersten und zweiten Isolatorschichten 106a, 106b zusammen und bildet einen Verbund 1002 bei einer Schnittstelle, bei der die erste Isolatorschicht 106a und die zweite Isolatorschicht 106b sich direkt berühren. Das Bonden kann zum Beispiel durch Fusionsbonding, Vakuumbonding oder einen anderen Bondingprozess ausgeführt werden. Das Fusionsbonding kann zum Beispiel mit einem Druck bei etwa 1 Standardatmosphäre (atm), etwa 0,5-1,0 atm, etwa 1,0-1,5 oder etwa 0,5-1,5 atm ausgeführt werden. Das Vakuumbonding kann zum Beispiel mit einem Druck bei etwa 0,5-100 Millibar (mBar), etwa 0,5-50 mBar oder etwa 50-100 mBar ausgeführt werden.
  • In einigen Ausführungsformen wird ein Bindungstempern ausgeführt, um die Bindung 1002 zu stärken. In einigen Ausführungsformen wird das Bindungstempern bei einer Temperatur von etwa 300-1150°C, etwa 300-725°C oder etwa 735-1150°C ausgeführt. In einigen Ausführungsformen wird das Bindungstempern für etwa 2-5 Stunden, etwa 2-3,5 Stunden oder etwa 3,5-5 Stunden ausgeführt. In einigen Ausführungsformen wird das Bindungstempern mit einem Druck bei etwa 1 atm, etwa 0,5-1,0 atm, etwa 1,0-1,5 oder etwa 0,5-1,5 atm ausgeführt. In einigen Ausführungsformen wird das Bindungstempern ausgeführt, während Stickstoffgas (beispielsweise N2) und/oder ein anderes Gas über die Struktur der 10 strömt. Die Stromrate für das Gas kann zum Beispiel etwa 1-20 Standardliter pro Minute (slm), etwa 1-10 slm oder etwa 10-20 slm sein.
  • Wie von der Schnittansicht 1100 der 11 veranschaulicht, wird ein erster Verdünnungsprozess in die zweite Isolatorschicht 106b und das Opfersubstrat 602 ausgeführt. Der erste Verdünnungsprozess entfernt einen oberen Abschnitt der zweiten Isolatorschicht 106b und entfernt weiter einen oberen Abschnitt des Opfersubstrats 602. In einigen Ausführungsformen wird der erste Verdünnungsprozess in die zweite Isolatorschicht 106b und das Opfersubstrat 602 ausgeführt, bis die Vorrichtungsschicht 108 und das Opfersubstrat 602 gemeinsam eine vorbestimmte Dicke Tpd haben. Die vorbestimmte Dicke Tpd kann zum Beispiel etwa 20-45 Mikrometer, etwa 20-32,5 Mikrometer oder etwa 32,5-45 Mikrometer haben.
  • In einigen Ausführungsformen wird der erste Verdünnungsprozess teilweise oder gesamt durch einen mechanischen Schleifprozess ausgeführt. In einigen Ausführungsformen wird der erste Verdünnungsprozess teilweise oder gesamt durch eine chemisch-mechanische Politur (CMP) ausgeführt. In einigen Ausführungsformen wird der erste Verdünnungsprozess durch einen mechanischen Schleifprozess gefolgt von einer CMP ausgeführt. Wie zuvor angemerkt, verhindert Entfernen des Randbereichs 604 der 6, dass sich Randdefekte beim Randbereich 604 während des Schleifens bilden. Die Randdefekte haben eine Neigung, sich während des Schleifens zu bilden und beim Randabschnitt 604 zu konzentrieren und die Qualität der Vorrichtungsschicht 108 negativ zu beeinträchtigen.
  • Wie von der Schnittansicht 1200 der 12 veranschaulicht, wird ein Ätzen in das Opfersubstrat 602 ausgeführt (siehe 11). Das Ätzen stoppt an der Vorrichtungsschicht 108 und entfernt das Opfersubstrat 602. In einigen Ausführungsformen entfernt das Ätzen weiter einen Abschnitt der zweiten Isolatorschicht 106b an Seitenwänden des Opfersubstrats 602 und Seitenwänden der Vorrichtungsschicht 108. Weiter ätzt in einigen Ausführungsformen das Ätzen seitlich Seitenwände 108sw der Vorrichtungsschicht 108. Aufgrund des seitlichen Ätzens können die Seitenwände 108sw der Vorrichtungsschicht 108 zum Beispiel gekrümmt und/oder konkav sein. Nach Beendigung des Ätzens kann die Dicke Td der Vorrichtungsschicht 108 zum Beispiel etwa 0,6-9,5 Mikrometer, etwa 0,6-5,05 Mikrometer oder etwa 5,05-9,5 Mikrometer sein. In einigen Ausführungsformen reduziert das Ätzen die Dicke Td der Vorrichtungsschicht 108 aufgrund von zum Beispiel Überätzen minimal.
  • In einigen Ausführungsformen wird das Ätzen durch Fluss-/Salpeter-/Essig- (HNA, Hydrofluoric/Nitric/Acetic) -säure, ein anderes Nassätzen, ein Trockenätzen oder ein anderes Ätzen ausgeführt. Das HNA-Ätzen kann zum Beispiel das Opfersubstrat 602 mit einer chemischen Lösung ätzen, die Flusssäure, Salpetersäure und Essigsäure umfasst. Das ätzen hat eine erste Ätzrate für Material des Opfersubstrats 602 und hat weiter eine zweite Ätzrate für Material der Vorrichtungsschicht 108, die weniger als die erste Ätzrate ist. In einigen Ausführungsformen ist die erste Ätzrate etwa 90-100, 90-95 oder 95-100 Mal größer als die zweite Ätzrate. Diese Ausführungsformen der ersten und zweiten Ätzraten können zum Beispiel aufkommen, wenn das erste Ätzen durch das HNA-Ätzen ausgeführt wird, das Opfersubstrat 602 P+ Monokristallsilizium ist oder umfasst und die Vorrichtungsschicht 108 P- Monokristallsilizium ist oder umfasst.
  • Aufgrund der Verwendung des Ätzens (beispielsweise dem HNA-Ätzen), um das Opfersubstrat 602 zu entfernen, kann das Entfernen des Opfersubstrats 602 zum Beispiel stark kontrolliert werden. Deshalb kann die Dicke Td der Vorrichtungsschicht 108 zum Beispiel über die Vorrichtungsschicht hoch einheitlich sein und eine TTV der Vorrichtungsschicht 108 kann zum Beispiel niedrig sein. Die TTV kann zum Beispiel dadurch niedrig sein, dass sie weniger als etwa 500 oder 1500 Ängström ist. In einigen Ausführungsformen nimmt die TTV mit der Dicke Td der Vorrichtungsschicht 108 ab. Zum Beispiel kann die TTV weniger als etwa 500 Ängström sein, wo die Dicke Td der Vorrichtungsschicht 108 weniger als etwa 3000 Ängström ist und die TTV kann größer als etwa 500 Ängström sein, aber weniger als etwa 1500 Ängström, wo die Dicke Td der Vorrichtungsschicht 108 mehr als etwa 3000 Ängström ist.
  • Wie von der Schnittansicht 1300 der 13 veranschaulicht, ist die Vorrichtungsschicht 108 strukturiert. Das Strukturieren entfernt Randabschnitte 108e (siehe 12) der Vorrichtungsschicht 108. Durch Entfernen der Randabschnitte 108e werden Randdefekte, die sich bei den Randabschnitten 108e während des Ätzens der 12 bilden, entfernt. Die Randdefekte reduzieren die Qualität der Vorrichtungsschicht 108 und bilden sich aufgrund seitlichen Ätzens in die Seitenwände 108sw der Vorrichtungsschicht 108 während des Ätzens der 12. Das Strukturieren vertieft die Seitenwände 108sw der Vorrichtungsschicht 108 seitlich weiter. In einigen Ausführungsformen werden nach Entfernen der Randabschnitte 108e die Seitenwände 108sw der Vorrichtungsschicht 108 seitlich jeweils von Seitenwänden des Trägersubstrats 104 um eine seitliche Vorrichtungsvertiefungsmenge LRd vertieft. Die seitliche Vorrichtungsvertiefungsmenge LRd kann zum Beispiel etwa 1,4-2,5 Millimeter, etwa 1,4-1,95 Millimeter oder etwa 1,95-2,5 Millimeter sein.
  • In einigen Ausführungsformen wird das Strukturieren durch einen Fotolithografie-/Ätzprozess oder einen anderen Strukturierungsprozess ausgeführt. Weiter umfasst in einigen Ausführungsformen das Strukturieren Bilden einer Maske 1302 über der Vorrichtungsschicht 108, Ausführen eines Ätzens in die Vorrichtungsschicht 108 mit der Maske 1302 an Stelle und Entfernen der Maske 1302. Die Maske 1302 kann zum Beispiel Siliziumnitrid, Siliziumoxid, ein anderes Hartmaskenmaterial, Fotolack, ein anderes Maskenmaterial oder irgendeine Kombination der Vorgenannten sein. Die Maske 1302 kann zum Beispiel gebildet werden, damit die Vorrichtungsschicht 108 vollständig abgedeckt ist, außer bei den Randabschnitten 108e und/oder kann zum Beispiel unter Verwendung eines WEE-Prozesswerkzeugs gebildet sein. In einigen Ausführungsformen umfasst ein Prozess zum Bilden der Maske 1302 unter Verwendung des WEE-Prozesswerkzeugs: Abscheiden einer Fotolackschicht auf der Vorrichtungsschicht 108; selektives Belstrahlen eines Randabschnitts der Fotolackschicht mit Strahlung, unter Verwendung des WEE-Prozesswerkzeugs; und Entwickeln der Fotolackschicht, um die Maske 1302 zu bilden. Das Ätzen kann zum Beispiel durch ein Trockenätzen oder ein anderes Ätzen ausgeführt werden und/oder kann zum Beispiel an den ersten und zweiten Isolatorschichten 106a, 106b stoppen. In einigen Ausführungsformen, wo das Trägersubstrat 104 einen hohen Widerstand (beispielsweise einen Widerstand größer als etwa 1 Ω/cm) hat und das Ätzen unter Verwendung eines Trockenätzens ausgeführt wird, verhindern die ersten und zweiten Isolatorschichten 106a, 106b einen Lichtbogenüberschlag durch vollständiges Abdecken und/oder vollständiges Umschließen des Trägersubstrats 104. Die Maske 1302 kann zum Beispiel durch Plasmaveraschung oder eine andere Entfernung entfernt werden. Die Plasmaveraschung kann zum Beispiel Bestrahlung der Maske 1302 mit 02-Plasma umfassen und kann zum Beispiel ausgeführt werden, wenn Maske 1302 Fotolack ist oder umfasst.
  • In einigen Ausführungsformen wird ein Reinigungsschritt nach dem Strukturieren der 13 ausgeführt, um Ätzrückstand und/oder andere unerwünschte Nebenprodukte, die während des Strukturierens erzeugt werden, zu entfernen. In einigen Ausführungsformen entfernt der Reinigungsprozess Oxid, das während des Strukturierens auf der Vorrichtungsschicht 108 gebildet wird. Der Reinigungsprozess kann zum Beispiel das Reinigen unter Verwendung von HF-Säure oder einer anderen chemischen Lösung ausführen. Fluorwasserstoff kann zum Beispiel etwa bis zu 0,1-2,0%, etwa 0,1-1,0% oder etwa 1,0-2,0% des Volumens der HF-Säure ausmachen. Ein Rest der HF-Säure kann zum Beispiel entionisiertes Wasser oder ein anderes Wasser sein.
  • Wie von der Schnittansicht 1400 der 14 veranschaulicht, wird ein zweiter Verdünnungsprozess in die Vorrichtungsschicht 108 ausgeführt, um die Dicke Td der Vorrichtungsschicht 108 zu reduzieren. In einigen Ausführungsformen reduziert der zweite Verdünnungsprozess die Dicke Td auf etwa 0,3-8,0 Mikrometer, etwa 0,3-4,15 Mikrometer oder etwa 4,15-8,0 Mikrometer und/oder zu größer als etwa 0,3, 1,0, 2,0, 5,0 oder 8,0 Mikrometer. Gemeinsam definieren die Vorrichtungsschicht 108, die erste Isolatorschicht 106a, die zweite Isolatorschicht 106b und das Trägersubstrat 104 ein SOI-Substrat 102. In einigen Ausführungsformen wird der zweite Verdünnungsprozess durch eine CMP, einen anderen Verdünnungsprozess oder irgendeine Kombination der Vorgenannten ausgeführt.
  • Weil die Vorrichtungsschicht 108 durch Epitaxie gebildet und an das Trägersubstrat 104 übertragen wird, kann die Vorrichtungsschicht 108 mit einer großen Dicke (beispielsweise einer Dicke größer als etwa 0,3 Mikrometer) gebildet werden. Epitaxie unterliegt nicht den Dickenbegrenzungen, die mit anderen Ansätzen zum Bilden der Vorrichtungsschicht verbunden sind. Weiter, weil die Epitaxie nicht von der Dicke der ersten und zweiten Isolatorschichten 106a, 106b beeinträchtigt wird, können die ersten und zweiten Isolatorschichten 106a individuell und/oder gemeinsam mit einer großen Dicke (beispielsweise einer Dicke größer als etwa 1 Mikrometer) gebildet werden. Die große Dicke der Vorrichtungsschicht 108 kann zum Beispiel Bildung großer Halbleiterkontaktstellen (beispielsweise PN-Kontaktstellen) ermöglichen, von denen gewisse Vorrichtungen (beispielsweise NIR-Bildsensoren) abhängen können. Die große Dicke der ersten und zweiten Isolatorschichten 106a kann zum Beispiel verbesserte elektrische Isolation zwischen Vorrichtungen auf der Vorrichtungsschicht 108 erleichtern und/oder Kriechstrom zwischen den Vorrichtungen reduzieren. Vorrichtungen die von den großen Dicken profitieren können, enthalten zum Beispiel Hochspannungsvorrichtungen, BCD-Vorrichtungen, eFlash-Vorrichtungen, CMOS-Bildsensoren, NIR-Bildsensoren, andere Vorrichtungen oder irgendeine Kombination der Vorgenannten.
  • Wie von dem Schnitt 1500 der 15 veranschaulicht, wird eine Vielzahl von Halbleitervorrichtungen 402 auf der Vorrichtungsschicht 108 gebildet. In einigen Ausführungsformen, in denen das Trägersubstrat 104 einen hohen Widerstand (beispielsweise einen Widerstand größer als etwa 1 kΩ/cm) hat, verhindern die ersten und zweiten Isolatorschichten 106a, 106b einen Lichtbogenüberschlag während Plasmaverarbeitung (beispielsweise Plasmaätzen), das ausgeführt wird, um die Halbleitervorrichtungen 402 zu bilden, durch vollständiges Abdecken und/oder vollständiges Umschließen des Trägersubstrats 104. Die Halbleitervorrichtungen 402 können zum Beispiel Hochspannungsvorrichtungen, BCD-Vorrichtungen, eFlash-Vorrichtungen, CMOS-Bildsensoren, NIR-Bildsensoren, andere Vorrichtungen oder irgendeine Kombination der Vorgenannten sein. Die Hochspannungsvorrichtungen können zum Beispiel Vorrichtungen sein, die bei mehr als etwa 100 Volt arbeiten.
  • In einigen Ausführungsformen umfassen die Halbleitervorrichtungen 402 entsprechende Source/Drain-Bereiche 404, entsprechende selektiv leitfähige Kanäle 406, entsprechende dielektrische Gate-Schichten 408, entsprechende Gate-Elektroden 410 und entsprechende Abstandhalter 412. Zur Erleichterung der Veranschaulichung sind nur manche der Source/Drain-Bereiche 404 mit 404 gekennzeichnet, nur einer der selektiv leitfähigen Kanäle 406 ist mit 406 gekennzeichnet, nur eine der dielektrischen Gate-Schichten 408 ist mit 408 gekennzeichnet, nur eine der Gate-Elektroden 410 ist mit 410 gekennzeichnet und nur einer der Abstandhalter 412 ist mit 412 gekennzeichnet. Die Source/Drain-Bereiche 404 und die selektiv leitfähigen Kanäle 406 sind in der Vorrichtungsschicht 108. Die Source/Drain-Bereiche 404 sind an jeweiligen Enden der selektiv leitfähigen Kanäle 406 und jeder der selektiv leitfähigen Kanäle 406 erstreckt sich von einem der Source/Drain-Bereiche 404 zu einem anderen der Source/Drain-Bereiche 404. Die dielektrischen Gate-Schichten 408 liegen jeweils über den selektiv leitfähigen Kanälen 406, und die Gate-Elektroden 410 liegen jeweils über den dielektrischen Gate-Schichten 408. Die Abstandhalter 412 liegen über den Source/Drain-Bereichen 404 und kleiden jeweils Seitenwände der Gate-Elektroden 410 aus.
  • In einigen Ausführungsformen umfasst ein Prozess zum Bilden der Halbleitervorrichtungen 402 Abscheiden einer dielektrischen Schicht, die die Vorrichtungsschicht 108 abdeckt und weiter Abscheiden einer leitfähigen Schicht, die die dielektrische Schicht abdeckt. Die leitfähige Schicht und die dielektrische Schicht werden in die Gate-Elektroden 410 und die dielektrischen Gate-Schichten 408 strukturiert (beispielsweise durch einen Fotolithografie-/Ätzprozess). Dotierstoffe werden in die Vorrichtungsschicht 108 mit den Gate-Elektroden 410 an Stelle implantiert, um leicht dotierte Abschnitte der Source/Drain-Bereiche 404 zu definieren und eine Abstandhalterschicht wird gebildet, die die Source/Drain-Bereiche 404 und die Gate-Elektroden 410 abdeckt. Die Abstandhalterschicht wird zurückgeätzt, um die Abstandhalter 412 zu bilden und Dotierstoffe werden in die Vorrichtungsschicht 108 mit den Abstandhaltern 412 an Stelle implantiert, um die Source/Drain-Bereiche 404 zu erweitern.
  • Wie durch die Schnittansicht 1600 der 16 veranschaulicht, wird eine BEOL-Zwischenverbindungsstruktur 414 über der Vorrichtungsschicht 108 und den HalbleiterVorrichtungen 402 gebildet. Die BEOL-Zwischenverbindungsstruktur 414 umfasst eine Zwischenschichtdielektrikum- (ILD, Interlayer Dielectric) -schicht 416ild, eine Vielzahl von Zwischendrahtdielektrikum- (IWD, Interwire Dielectric) -schichten 4i6iwd und eine Passivierungsschicht 416p. Die IWD-Schichten 416iwd liegen über der ILD-Schicht 416ild, und die Passivierungsschicht 416p liegt über den IWD-Schichten 416iwd. Die ILD-Schicht 416ild, die IWD-Schichten 4i6iwd und die Passivierungsschicht 416p können zum Beispiel BPSG, PSG, USG, ein anderes Dielektrikum mit niedriger Dielektrizitätszahl, Siliziumoxid, ein anderes Dielektrikum oder irgendeine Kombination der Vorgenannten sein oder umfassen. Die BEOL-Zwischenverbindungsstruktur 414 umfasst weiter eine Vielzahl von Drähten 418 und eine Vielzahl von Durchkontaktierungen 420. Zur Erleichterung der Veranschaulichung sind nur manche der Drähte 418 mit 418 gekennzeichnet und nur manche der Durchkontaktierungen 420 sind mit 420 gekennzeichnet. Die Drähte 418 und die Durchkontaktierungen 420 werden abwechselnd in einer dielektrischen Zwischenverbindungsschicht gestapelt, die von der ILD-Schicht 416ild, den IWD-Schichten 4i6iwd und der Passivierungsschicht 416p definiert ist.
  • In einigen Ausführungsformen umfasst ein Prozess zum Bilden der BEOL-Zwischenverbindungsstruktur 414 Bilden einer untersten Schicht der Durchkontaktierungen 420 durch einen einzelnen Damaszenerprozess und nachfolgendes Bilden einer untersten Schicht der Drähte 418 durch den einzelnen Damaszenerprozess. Weiter umfasst in einigen Ausführungsformen der Prozess Bilden verbleibender Schichten der Durchkontaktierungen 420 und verbleibender Schichten der Drähte 418 durch wiederholtes Ausführen eines Doppeldamaszenerprozesses. In einigen Ausführungsformen umfasst der einzelne Damaszenerprozess Abscheiden einer dielektrischen Schicht, Strukturieren der dielektrischen Schicht mit Öffnungen für eine einzelne Schicht leitfähiger Merkmale (beispielsweise eine Schicht von Durchkontaktierungen oder Drähten) und Füllen der Öffnungen mit leitfähigem Material, um die einzelne Schicht leitfähiger Merkmale zu bilden. Die dielektrische Schicht kann zum Beispiel der ILD-Schicht 416ild oder einer Boden-IWD-Schicht der IWD-Schichten 4i6iwd entsprechen. In einigen Ausführungsformen umfasst der Doppeldamaszenerprozess Abscheiden einer dielektrischen Schicht, Strukturieren der dielektrischen Schicht mit Öffnungen für zwei Schichten von leitfähigen Merkmalen (beispielsweise eine Schicht von Durchkontaktierungen und einer Schicht von Drähten) und Füllen der Öffnungen mit leitfähigem Material, um die zwei Schichten von leitfähigen Merkmalen zu bilden. Die dielektrische Schicht kann zum Beispiel einer der IWD-Schichten 4i6iwd über der Boden-IWD-Schicht entsprechen.
  • Mit Bezug auf 17 wird ein Blockdiagramm 1700 einiger Ausführungsformen des Verfahrens der 5-16 bereitgestellt. Das Verfahren kann zum Beispiel ein SOI-Substrat mit einer dicken Vorrichtungsschicht und einer dicken Isolatorschicht bilden.
  • Bei 1702 wird eine erste Isolatorschicht gebildet, die ein Trägersubstrat abdeckt (beispielsweise vollständig abdeckt). Siehe zum Beispiel 5.
  • Bei 1704 wird eine Vorrichtungsschicht epitaktisch an einem Opfersubstrat gebildet. Siehe zum Beispiel 6.
  • Bei 1706 werden Randbereiche, die von der Vorrichtungsschicht und dem Opfersubstrat definiert sind, entfernt. Siehe zum Beispiel 7.
  • Bei 1708 werden die Vorrichtungsschicht und das Opfersubstrat gereinigt. Siehe zum Beispiel 8.
  • Bei 1710 wird eine zweite Isolatorschicht gebildet, die die Vorrichtungsschicht abdeckt. Siehe zum Beispiel 9.
  • Bei 1712 wird das Opfersubstrat an das Trägersubstrat gebondet, sodass die erste Isolatorschicht, die zweite Isolatorschicht und die Vorrichtungsschicht zwischen dem Opfersubstrat und dem Trägersubstrat liegen. Siehe zum Beispiel 10.
  • Bei 1714 wird das Opfersubstrat verdünnt. Siehe zum Beispiel 11.
  • Bei 1716 wird ein Ätzen in das Opfersubstrat ausgeführt, um das Opfersubstrat zu entfernen, wodurch die Vorrichtungsschicht freigelegt wird. Siehe zum Beispiel 12.
  • Bei 1718 werden Randabschnitte der Vorrichtungsschicht entfernt, wo das Trägersubstrat von den ersten und zweiten Isolatorschichten während des Entfernens abgedeckt (beispielsweise vollständig abgedeckt) bleibt. Siehe zum Beispiel 13. Lichtbogenüberschlag beim Trägersubstrat kann zum Beispiel durch die ersten und zweiten Isolatorschichten in Ausführungsformen verhindert werden, in denen das Trägersubstrat einen hohen Widerstand (beispielsweise einen Widerstand größer als etwa 1 kΩ/cm) hat, das Entfernen durch Trockenätzen ausgeführt wird und das Trägersubstrat von den ersten und zweiten Isolatorschichten während des Entfernens vollständig abgedeckt ist.
  • Bei 1720 wird die Vorrichtungsschicht verdünnt. Siehe zum Beispiel 14. Die Vorrichtungsschicht der ersten und zweiten Isolatorschichten und das Trägersubstrat definieren gemeinsam ein SOI-Substrat. Weil die Vorrichtungsschicht durch Epitaxie gebildet und auf das Trägersubstrat überführt wird, kann die Vorrichtungsschicht mit einer großen Dicke (beispielsweise eine Dicke größer als etwa 0,3 Mikrometer) gebildet werden. Epitaxie unterliegt nicht den Dickenbegrenzungen, die mit anderen Ansätzen zum Bilden der Vorrichtungsschicht verbunden sind. Weiter, weil die Epitaxie nicht von der Dicke der Isolatorschicht beeinträchtigt wird, kann die Isolatorschicht mit einer großen Dicke (beispielsweise einer Dicke größer als etwa 1 Mikrometer) gebildet werden.
  • Bei 1722 wird eine Halbleitervorrichtung auf der Vorrichtungsschicht gebildet. Siehe zum Beispiel 15. In einigen Ausführungsformen werden die Halbleitervorrichtungen unter Verwendung von Plasmaverarbeitung gebildet. Zum Beispiel kann Plasmaätzen verwendet werden, um eine dielektrische Schicht und eine leitfähige Schicht in eine dielektrische Gate-Schicht beziehungsweise eine Gate-Elektrode zu strukturieren. Lichtbogenüberschlag beim Trägersubstrat kann zum Beispiel durch die ersten und zweiten Isolatorschichten in Ausführungsformen verhindert werden, in denen das Trägersubstrat einen hohen Widerstand (beispielsweise einen Widerstand größer als etwa 1 kΩ/cm) hat, die Halbleitervorrichtungen unter Verwendung von Plasmaverarbeitung gebildet werden und das Trägersubstrat vollständig von den ersten und zweiten Isolatorschichten über die Plasmaverarbeitung abgedeckt wird.
  • Bei 1724 wird eine BEOL-Zwischenverbindungsstruktur gebildet, die die Vorrichtungsschicht und die Halbleitervorrichtung abdeckt. Siehe zum Beispiel 16.
  • Während das Blockdiagramm 1700 der 17 hierin als eine Reihe von Handlungen oder Ereignissen veranschaulicht und beschrieben wird, wird begrüßt werden, dass die veranschaulichte Reihung solcher Handlungen oder Ereignisse nicht in einem einschränkenden Sinn auszulegen ist. Zum Beispiel können manche Handlungen in verschiedenen Reihungen und/oder gleichzeitig mit anderen Handlungen oder Ereignissen nebst den hierin veranschaulichten und/oder beschriebenen auftreten. Weiter könnten nicht alle veranschaulichten Handlungen nötig sein, um einen oder mehrere Aspekte oder Ausführungsformen der Beschreibung hierin zu implementieren und eine oder mehrere der hierin abgebildeten Handlungen können in einer oder mehreren separaten Handlungen und/oder Phasen umgesetzt werden.
  • In einigen Ausführungsformen stellt die vorliegende Anmeldung ein Verfahren zum Bilden eines SOI-Substrats bereit, wobei das Verfahren enthält: Bilden einer Isolatorschicht an einem Trägersubstrat; epitaktisches Bilden einer Vorrichtungsschicht an einem Opfersubstrat; Bonden des Opfersubstrats an das Trägersubstrat, sodass die Vorrichtungsschicht und die Isolatorschicht zwischen den Opfer- und Trägersubstraten sind; und Entfernen des Opfersubstrats, wobei das Entfernen enthält, ein Ätzen in das Opfersubstrat auszuführen, bis die Vorrichtungsschicht erreicht wird. In einigen Ausführungsformen umfassen das Opfersubstrat und die Vorrichtungsschicht dasselbe Halbleitermaterial, wobei das Opfersubstrat und die Vorrichtungsschicht dieselben Dotierstofftypen aber verschiedene Dotierungskonzentrationen haben. In einigen Ausführungsformen enthält das Opfersubstrat P+ Monokristallsilizium und wobei die Vorrichtungsschicht P- Monokristallsilizium enthält. In einigen Ausführungsformen setzt das Ätzen ein HNA-Ätzmittel ein. In einigen Ausführungsformen enthält das Entfernen weiter Schleifen des Opfersubstrats vor dem Ätzen. In einigen Ausführungsformen wird die Isolatorschicht gebildet, indem sie eine Deckfläche des Opfersubstrats vollständig abdeckt, wobei das Verfahren weiter enthält: Strukturieren der Vorrichtungsschicht, um Randabschnitte der Vorrichtungsschicht zu entfernen, wobei die Deckfläche der Isolatorschicht während des Strukturierens vollständig abgedeckt bleibt. In einigen Ausführungsformen enthält das Strukturieren ein Trockenätzen in die Vorrichtungsschicht und wobei das Trockenätzen auf der Isolatorschicht stoppt. In einigen Ausführungsformen enthält das Strukturieren Bilden einer Maske auf der Vorrichtungsschicht unter Verwendung eines WEE-Prozesswerkzeugs. In einigen Ausführungsformen hat das Trägersubstrat einen hohen Widerstand, größer als etwa 1 kΩ/cm. In einigen Ausführungsformen umschließt die Isolatorschicht das Trägersubstrat vollständig.
  • In einigen Ausführungsformen stellt die vorliegende Anmeldung ein SOI-Substrat bereit, enthaltend: ein Trägersubstrat; eine Isolatorschicht, die das Trägersubstrat abdeckt, wobei die Isolatorschicht ein Paar von Randabschnitten entlang einer oberen Fläche der Isolatorschicht hat und wobei die Randabschnitte jeweils an entgegengesetzten Seiten der Isolatorschicht liegen und jede ein abgestuftes Profil hat; und eine Vorrichtungsschicht, die über der Isolatorschicht liegt. In einigen Ausführungsformen enthält die Isolatorschicht: ein Paar von ersten oberen Flächenabschnitten, die von der Vorrichtungsschicht freigelegt werden, wobei die ersten oberen Flächenabschnitte jeweils an den entgegengesetzten Seiten der Isolatorschicht sind; und ein Paar von zweiten oberen Flächenabschnitten, die von der Vorrichtungsschicht freigelegt werden, wobei die zweiten oberen Flächenabschnitte jeweils an den entgegengesetzten Seiten der Isolatorschicht sind, wobei die ersten oberen Flächenabschnitte seitlich zwischen den zweiten oberen Flächenabschnitten sind und relativ zu den zweiten oberen Flächenabschnitten angehoben sind. In einigen Ausführungsformen umschließt die Isolatorschicht das Trägersubstrat vollständig. In einigen Ausführungsformen ist eine Dicke der Isolatorschicht größer als etwa 0,7 Mikrometer und eine Dicke der Vorrichtungsschicht ist größer als etwa 0,3 Mikrometer. In einigen Ausführungsformen enthält das Trägersubstrat Silizium und hat einen Widerstand größer als etwa 1 kΩ/cm.
  • In einigen Ausführungsformen stellt die vorliegende Anmeldung ein Verfahren zum Bilden eines SOI-Substrats bereit, wobei das Verfahren enthält: Bilden einer dielektrischen Schicht, die ein erstes Halbleitersubstrat abdeckt; epitaktisches Bilden einer Halbleiterschicht an einem zweiten Halbleitersubstrat, wobei die Halbleiterschicht und das zweite Halbleitersubstrat dieselben Dotierungstypen haben und wobei das zweite Halbleitersubstrat relativ zur Halbleiterschicht hoch dotiert ist; Bonden des zweiten Halbleitersubstrats an das erste Halbleitersubstrat, sodass die Halbleiterschicht und die dielektrische Schicht zwischen dem ersten Halbleitersubstrat und dem zweiten Hableitersubstrat sind; Ausführen eines ersten Ätzens in das zweite Halbleitersubstrat, bis die Halbleiterschicht erreicht wird; und Ausführen eines zweiten Ätzens in die Halbleiterschicht, um Randabschnitte der Halbleiterschicht zu entfernen, wobei das zweite Ätzen an der dielektrischen Schicht stoppt. In einigen Ausführungsformen deckt die dielektrische Schicht das erste Halbleitersubstrat während des zweiten Ätzens vollständig ab, wobei das erste Halbleitersubstrat einen hohen Widerstand größer als etwa 1 kΩ/cm hat und wobei das zweite Ätzen mit einem Trockenätzmittel ausgeführt wird. In einigen Ausführungsformen hat das erste Ätzen eine erste Ätzrate für das zweite Hableitersubstrat und eine zweite Ätzrate für die Halbleiterschicht, wobei die erste Ätzrate etwa 90 oder mehrere Male größer als die zweite Ätzrate ist. In einigen Ausführungsformen sind die Halbleiterschicht und das zweite Halbleitersubstrat mit Dotierstoffen vom p-Typ dotiert, wobei das erste Ätzen ein HNA-Ätzmittel einsetzt. In einigen Ausführungsformen enthält das Verfahren weiter: Strukturieren der Halbleiterschicht und des zweiten Halbleitersubstrats, um einen Absatz zu definieren, wobei der Absatz unter einer oberen Fläche des zweiten Halbleitersubstrats vertieft ist und wobei der Absatz ein Paar von Absatzsegmenten hat, die jeweils an entgegengesetzten Seiten des zweiten Halbleitersubstrats liegen; und nach Definieren des Absatzes, Bilden einer zweiten dielektrischen Schicht, die die Halbleiterschicht abdeckt, wobei das Bonden so ausgeführt wird, dass die zweite dielektrische Schicht zwischen dem ersten Halbleitersubstrat und dem zweiten Halbleitersubstrat ist.
  • Das Vorangehende erläutert Merkmale einiger Ausführungsformen, sodass Fachkundige die Aspekte der vorliegenden Offenbarung besser verstehen. Fachkundige sollten begrüßen, dass sie die vorliegende Offenbarung bereits als eine Basis zum Gestalten und Modifizieren anderer Prozesse und Strukturen zum Umsetzen derselben Zwecke und/oder Erzielen derselben Vorteile der hierin vorgestellten Ausführungsformen verwenden können. Fachkundige sollten auch realisieren, dass gleichwertige Konstruktionen nicht vom Wesen und Umfang der vorliegenden Offenbarung abweichen und dass sie unterschiedliche Änderungen, Ersetzungen und Abweichungen hierin vornehmen können, ohne vom Wesen und Umfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Verfahren zum Bilden eines Halbleiter-auf-einem-Isolator- (SOI, Semiconductor-on-Insulator) Substrats, wobei das Verfahren umfasst: Bilden einer Isolatorschicht auf einem Trägersubstrat; Bilden einer Vorrichtungsschicht auf einem Opfersubstrat, wobei das Opfersubstrat und die Vorrichtungsschicht dasselbe Halbleitermaterial umfassen und wobei das Opfersubstrat und die Vorrichtungsschicht dieselben Dotierungstypen, jedoch verschiedene Dotierungskonzentrationen haben; Bonden des Opfersubstrats an das Trägersubstrat, so dass die Vorrichtungsschicht und die Isolatorschicht zwischen dem Opfersubstrat und dem Trägersubstrat sind; und Entfernen des Opfersubstrats, wobei das Entfernen Ausführen eines Ätzens in das Opfersubstrat umfasst, bis die Vorrichtungsschicht erreicht wird.
  2. Verfahren nach Anspruch 1, wobei das Opfersubstrat P+ Monokristallsilizium umfasst und wobei die Vorrichtungsschicht P- Monokristallsilizium umfasst.
  3. Verfahren nach Anspruch 1, wobei das Ätzen ein Fluss-/Salpeter-/Essigsäure (HNA, Hydrofluoric/Nitric/Acetic) Ätzmittel einsetzt.
  4. Verfahren nach einem der Vorgenannten Ansprüche, wobei das Entfernen weiter Schleifen des Opfersubstrats vor dem Ätzen umfasst.
  5. Verfahren nach einem der Vorgenannten Ansprüche, wobei das Halbleitersubstrat ein Bulk-Halbleitersubstrat ist und wobei die Vorrichtungsschicht durch Epitaxie gebildet wird.
  6. Verfahren nach einem der Vorgenannten Ansprüche, wobei die Isolatorschicht gebildet wird, so dass sie eine Deckfläche des Trägersubstrats vollständig abdeckt, und wobei das Verfahren weiter umfasst: Strukturieren der Vorrichtungsschicht, um Randabschnitte der Vorrichtungsschicht zu entfernen, wobei die Deckfläche der Isolatorschicht während des Strukturierens vollständig abgedeckt bleibt.
  7. Verfahren nach Anspruch 6, wobei das Strukturieren ein Trockenätzen in die Vorrichtungsschicht umfasst, und wobei das Trockenätzen an der Isolatorschicht stoppt.
  8. Verfahren nach Anspruch 6 oder 7, wobei das Strukturieren Bilden einer Maske auf der Vorrichtungsschicht unter Verwendung eines Waferrandbestrahlung- (WEE, Wafer Edge Exposure) Prozesswerkzeugs umfasst.
  9. Verfahren nach einem der Vorgenannten Ansprüche 6 bis 8, wobei das Trägersubstrat einen hohen Widerstand größer als etwa 1 Kiloohm/Zentimeter (kΩ/cm) hat.
  10. Verfahren nach einem der Vorgenannten Ansprüche, wobei die Isolatorschicht das Trägersubstrat vollständig umschließt.
  11. Halbleiter-auf-einem-Isolator (SOI) Substrat, aufweisend: ein Trägersubstrat; eine Isolatorschicht, die das Trägersubstrat abdeckt, wobei die Isolatorschicht ein Paar von Randabschnitten entlang einer oberen Fläche der Isolatorschicht aufweist, und wobei die Randabschnitte jeweils an entgegengesetzten Seiten der Isolatorschicht sind, und jeder ein abgestuftes Profil aufweist; und eine Vorrichtungsschicht, die über der Isolatorschicht liegt.
  12. SOI-Substrat nach Anspruch 11, wobei die Isolatorschicht umfasst: ein Paar erster oberer Flächenabschnitte, die durch die Vorrichtungsschicht freigelegt sind, wobei die ersten oberen Flächenabschnitte jeweils an den entgegengesetzten Seiten der Isolatorschicht sind; und ein Paar zweiter oberer Flächenabschnitte, die durch die Vorrichtungsschicht freigelegt sind, wobei die zweiten oberen Flächenabschnitte jeweils an den entgegengesetzten Seiten der Isolatorschicht sind, wobei die ersten oberen Flächenabschnitte seitlich zwischen den zweiten oberen Flächenabschnitten sind und relativ zu den zweiten oberen Flächenabschnitten angehoben sind.
  13. SOI-Substrat nach Anspruch 11 oder 12, wobei die Isolatorschicht das Trägersubstrat vollständig umschließt.
  14. SOI-Substrat nach Randabschnitten der Ansprüche 11 bis 13, wobei eine Dicke der Isolatorschicht größer als etwa 0,7 Mikrometer ist, und wobei eine Dicke der Vorrichtungsschicht größer als etwa 0,3 Mikrometer ist.
  15. SOI-Substrat nach Randabschnitten der Ansprüche 11 bis 14, wobei das Trägersubstrat Silizium umfasst und einen Widerstand größer als etwa 1 Kiloohm/Zentimeter (kΩ/cm) hat.
  16. Verfahren zum Bilden eines Halbleiter-auf-einem-Isolator (SOI) Substrats, das Verfahren umfassend: Bilden einer dielektrischen Schicht, die ein erstes Halbleitersubstrat abdeckt; Bilden einer Halbleiterschicht auf einem zweiten Halbleitersubstrat, wobei das zweite Halbleitersubstrat ein Bulk-Halbleitersubstrat ist; Bonden des zweiten Halbleitersubstrats an das erste Halbleitersubstrat, sodass die Halbleiterschicht und die dielektrische Schicht zwischen dem ersten Halbleitersubstrat und dem zweiten Halbleitersubstrat sind; Ausführen eines ersten Ätzens in das zweite Halbleitersubstrat, bis die Halbleiterschicht erreicht wird, wobei das erste Ätzen ein Fluss-/Salpeter-/Essigsäure- (HNA) Ätzmittel einsetzt; und Ausführen eines zweiten Ätzens in die Halbleiterschicht, um Randabschnitte der Halbleiterschicht zu entfernen, wobei das zweite Ätzen an der dielektrischen Schicht stoppt.
  17. Verfahren nach Anspruch 16, wobei die dielektrische Schicht das erste Halbleitersubstrat während des zweiten Ätzens vollständig abdeckt, wobei das erste Halbleitersubstrat einen hohen Widerstand größer als etwa 1 Kiloohm/Zentimeter (kΩ/cm) aufweist und wobei das zweite Ätzen mit einem Trockenätzmittel ausgeführt wird.
  18. Verfahren nach Anspruch 16 oder 17, wobei das erste Ätzen eine erste Ätzrate für das zweite Halbleitersubstrat und eine zweite Ätzrate für die Halbleiterschicht aufweist, und wobei die erste Ätzrate etwa um das 90-Fache oder mehr größer als die zweite Ätzrate ist.
  19. Verfahren nach Randabschnitten der Ansprüche 16 bis 18, wobei das zweite Halbleitersubstrat P+ Monokristallsilizium ist und wobei die Halbleiterschicht P-Monokristallsilizium ist.
  20. Verfahren nach Randabschnitten der Ansprüche 16 bis 19, weiter umfassend: Strukturieren der Halbleiterschicht und des zweiten Halbleitersubstrats, um einen Absatz zu definieren, wobei der Absatz unter einer oberen Fläche des zweiten Halbleitersubstrats vertieft ist, und wobei der Absatz ein Paar von Absatzsegmenten hat, die jeweils an entgegengesetzten Seiten des zweiten Halbleitersubstrats liegen; und nach Definieren des Absatzes, Bilden einer zweiten dielektrischen Schicht, die die Halbleiterschicht abdeckt, wobei das Bonden so ausgeführt wird, dass die zweite dielektrische Schicht zwischen dem ersten Halbleitersubstrat und dem zweiten Halbleitersubstrat ist.
DE102019117754.5A 2018-08-29 2019-07-02 Verfahren zum bilden eines halbleiter-auf-einem-isolator- (soi-) substrats Pending DE102019117754A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862724332P 2018-08-29 2018-08-29
US62/724,332 2018-08-29
US16/139,357 US10553474B1 (en) 2018-08-29 2018-09-24 Method for forming a semiconductor-on-insulator (SOI) substrate
US16/139,357 2018-09-24

Publications (1)

Publication Number Publication Date
DE102019117754A1 true DE102019117754A1 (de) 2020-03-05

Family

ID=69230165

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019117754.5A Pending DE102019117754A1 (de) 2018-08-29 2019-07-02 Verfahren zum bilden eines halbleiter-auf-einem-isolator- (soi-) substrats

Country Status (5)

Country Link
US (4) US10553474B1 (de)
KR (1) KR102330115B1 (de)
CN (1) CN110875241B (de)
DE (1) DE102019117754A1 (de)
TW (1) TWI754161B (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10553474B1 (en) 2018-08-29 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a semiconductor-on-insulator (SOI) substrate
CN110943066A (zh) * 2018-09-21 2020-03-31 联华电子股份有限公司 具有高电阻晶片的半导体结构及高电阻晶片的接合方法
US11282815B2 (en) 2020-01-14 2022-03-22 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices and electronic systems
US11705367B2 (en) 2020-06-18 2023-07-18 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, electronic systems, and additional methods
US11557569B2 (en) 2020-06-18 2023-01-17 Micron Technology, Inc. Microelectronic devices including source structures overlying stack structures, and related electronic systems
US11380669B2 (en) * 2020-06-18 2022-07-05 Micron Technology, Inc. Methods of forming microelectronic devices
US11563018B2 (en) 2020-06-18 2023-01-24 Micron Technology, Inc. Microelectronic devices, and related methods, memory devices, and electronic systems
US11335602B2 (en) 2020-06-18 2022-05-17 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices and electronic systems
US11699652B2 (en) 2020-06-18 2023-07-11 Micron Technology, Inc. Microelectronic devices and electronic systems
CN113889432A (zh) * 2020-07-01 2022-01-04 中芯集成电路（宁波）有限公司上海分公司 绝缘体上半导体结构的制造方法
US11825658B2 (en) 2020-08-24 2023-11-21 Micron Technology, Inc. Methods of forming microelectronic devices and memory devices
US11417676B2 (en) 2020-08-24 2022-08-16 Micron Technology, Inc. Methods of forming microelectronic devices and memory devices, and related microelectronic devices, memory devices, and electronic systems
US11751408B2 (en) 2021-02-02 2023-09-05 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
WO2022179615A1 (zh) * 2021-02-26 2022-09-01 中芯集成电路（宁波）有限公司上海分公司 绝缘体上半导体结构的制造方法
CN115863144A (zh) * 2022-11-04 2023-03-28 湖北三维半导体集成创新中心有限责任公司 晶圆的处理方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5013681A (en) * 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
JP3250673B2 (ja) * 1992-01-31 2002-01-28 キヤノン株式会社 半導体素子基体とその作製方法
US5937312A (en) * 1995-03-23 1999-08-10 Sibond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator wafers
JP3267199B2 (ja) * 1996-07-11 2002-03-18 株式会社デンソー 半導体装置の製造方法
US6291315B1 (en) * 1996-07-11 2001-09-18 Denso Corporation Method for etching trench in manufacturing semiconductor devices
SG78332A1 (en) * 1998-02-04 2001-02-20 Canon Kk Semiconductor substrate and method of manufacturing the same
JP2000349264A (ja) * 1998-12-04 2000-12-15 Canon Inc 半導体ウエハの製造方法、使用方法および利用方法
JP2007036279A (ja) * 2000-01-07 2007-02-08 Canon Inc 半導体基板の作製方法
WO2003098695A1 (fr) * 2002-05-20 2003-11-27 Sumitomo Mitsubishi Silicon Corporation Substrat stratifie, procede de fabrication de substrat, et gabarit de pressage de peripherie externe de plaquettes utilises dans ce procede
WO2007107176A1 (en) 2006-03-17 2007-09-27 Freescale Semiconductor, Inc. Method of reducing risk of delamination of a layer of a semiconductor device
EP1993128A3 (de) * 2007-05-17 2010-03-24 Semiconductor Energy Laboratory Co., Ltd. Verfahren zur Herstellung eines SOI-Substrats
JP5459899B2 (ja) * 2007-06-01 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2009035063A1 (en) * 2007-09-14 2009-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic appliance
US8455331B2 (en) * 2007-10-10 2013-06-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5490393B2 (ja) * 2007-10-10 2014-05-14 株式会社半導体エネルギー研究所 半導体基板の製造方法
US8163628B2 (en) * 2007-11-01 2012-04-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
US8093136B2 (en) * 2007-12-28 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US20100176495A1 (en) * 2009-01-12 2010-07-15 International Business Machines Corporation Low cost fabrication of double box back gate silicon-on-insulator wafers
US20100176482A1 (en) * 2009-01-12 2010-07-15 International Business Machine Corporation Low cost fabrication of double box back gate silicon-on-insulator wafers with subsequent self aligned shallow trench isolation
KR20110010326A (ko) * 2009-07-24 2011-02-01 한국전자거래진흥원 에스오아이 웨이퍼 제조방법
US9099526B2 (en) * 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
FR2957189B1 (fr) * 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage post meulage.
JP5275329B2 (ja) 2010-12-14 2013-08-28 旭硝子株式会社 無機質球状体の製造方法
US9123529B2 (en) * 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
US9269591B2 (en) * 2014-03-24 2016-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Handle wafer for high resistivity trap-rich SOI
US9378966B2 (en) * 2014-06-10 2016-06-28 International Business Machines Corporation Selective etching of silicon wafer
WO2016081313A1 (en) * 2014-11-18 2016-05-26 Sunedison Semiconductor Limited A method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers
US9455187B1 (en) * 2015-06-18 2016-09-27 International Business Machines Corporation Backside device contact
US20160379943A1 (en) * 2015-06-25 2016-12-29 Skyworks Solutions, Inc. Method and apparatus for high performance passive-active circuit integration
US11049797B2 (en) * 2016-04-15 2021-06-29 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing a semiconductor structure comprising a semiconductor device layer formed on a tem, porary substrate having a graded SiGe etch stop layer therebetween
FR3051595B1 (fr) * 2016-05-17 2022-11-18 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant
US10553474B1 (en) * 2018-08-29 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a semiconductor-on-insulator (SOI) substrate

Also Published As

Publication number Publication date
TW202010046A (zh) 2020-03-01
KR102330115B1 (ko) 2021-11-26
KR20200026736A (ko) 2020-03-11
TWI754161B (zh) 2022-02-01
US20230377948A1 (en) 2023-11-23
US20220359273A1 (en) 2022-11-10
US20200135541A1 (en) 2020-04-30
US11830764B2 (en) 2023-11-28
CN110875241B (zh) 2023-09-19
CN110875241A (zh) 2020-03-10
US11495489B2 (en) 2022-11-08
US10553474B1 (en) 2020-02-04

Similar Documents

Publication Publication Date Title
DE102019117754A1 (de) Verfahren zum bilden eines halbleiter-auf-einem-isolator- (soi-) substrats
DE102006062838B4 (de) Transistorbauelement mit einer vergrabenen Gateelektrode und Verfahren zum Herstellen eines Halbleiterbauelements
DE102012025831B3 (de) Interpolydielektrikum in einer Abschirm-Gate-MOSFET-Vorrichtung und Verfahren zur Herstellung letzterer
DE60019913T2 (de) Halbleiterbauelement und Herstellungsverfahren
DE112013006715B4 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE19747159B4 (de) Halbleiterbauteil mit MOS-Gatesteuerung und Verfahren zu seiner Herstellung
DE102012109921B4 (de) Vertikaler Leistungs-MOSFET und Verfahren zu dessen Herstellung
DE102012103369B4 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements und ein Halbleiterbauelement
DE102012102783A1 (de) Rippenfeldeffekttransistoren und Verfahren zur Herstellung derselben
DE112012004824T5 (de) Verfahren und Struktur zum Bilden von ETSOI-Kondensatoren, -Dioden, -Widerständen und - Back-Gate-Kontakten
EP1151478A1 (de) Mos-leistungsbauelement und verfahren zum herstellen desselben
DE102018100050A1 (de) Integrierte Schaltung mit Seitenwandabstandhaltern für Gate-Stapel
DE102015117469A1 (de) Verfahren zum herstellen einer halbleitervorrichtung mit grabengate durch verwenden einer screenoxidschicht
DE3603470A1 (de) Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat
DE102015108537A1 (de) Halbleitervorrichtung mit elektrostatischer Entladungsschutzstruktur
DE202014011291U1 (de) Vertikaler Grabengategrabenfeldplatten-Mosfet
DE112010004205T5 (de) MOSFET mit hohem Betriebsstrom
DE102020120509A1 (de) Halbleiter-auf-isolator-substrat (soi-substrat) und verfahren zur bildung
DE112009003199T5 (de) Lateraler MOSFET mit einer Substrat-Drainverbindung
DE102020107223A1 (de) Hf-schaltelement mit einem seitenwand-abstandshalter mit einer niedrigen dielektrizitätskonstante
DE102008050298B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102016125316B4 (de) Herstellen von rekombinationszentren in einem halbleiterbauelement
JP3393956B2 (ja) 縦型電界効果トランジスタ及びその製造方法、並びに相補型の縦型電界効果トランジスタ
DE102018103989A1 (de) Finnendiodenstruktur und deren Verfahren
DE102013112862B9 (de) Verfahren zur Herstellung einer Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication