DE102020107223A1 - Hf-schaltelement mit einem seitenwand-abstandshalter mit einer niedrigen dielektrizitätskonstante - Google Patents

Hf-schaltelement mit einem seitenwand-abstandshalter mit einer niedrigen dielektrizitätskonstante Download PDF

Info

Publication number
DE102020107223A1
DE102020107223A1 DE102020107223.6A DE102020107223A DE102020107223A1 DE 102020107223 A1 DE102020107223 A1 DE 102020107223A1 DE 102020107223 A DE102020107223 A DE 102020107223A DE 102020107223 A1 DE102020107223 A1 DE 102020107223A1
Authority
DE
Germany
Prior art keywords
layer
gate electrode
sidewall spacer
sidewall
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020107223.6A
Other languages
English (en)
Inventor
Cheng-ta Wu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020107223A1 publication Critical patent/DE102020107223A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verschiedene Ausführungsformen der vorliegenden Anmeldung sind auf ein Verfahren zum Herstellen eines integrierten Schaltkreises (IC) gerichtet. Das Verfahren umfasst ein Herstellen einer Gateelektrode und eines Gatedielektrikums aufeinandergestapelt über einem Substrat. Über dem Substrat und der Gateelektrode wird eine Seitenwand-Abstandshalterschicht abgeschieden, wobei die Seitenwand-Abstandshalterschicht Seitenwände der Gateelektrode belegt. An der Seitenwand-Abstandshalterschicht wird eine Rückätzung durchgeführt, um einen Seitenwand-Abstandshalter auf den Seitenwänden der Gateelektrode herzustellen. Die Rückätzung wird unter Verwendung eines Ätzmittels, das Fluorwasserstoff enthält, mit einer Ätzrate durchgeführt wird, die kleiner als etwa 8 Ä/min ist. Außerdem wird das Substrat dotiert, wenn der Seitenwand-Abstandshalter und die Gateelektrode positioniert sind, um ein Paar Source-/Drain-Bereiche auf entgegengesetzten Seiten der Gateelektrode herzustellen.

Description

  • Verweis auf verwandte Anmeldung
  • Die vorliegende Anmeldung beansprucht die Priorität der am 27. August 2019 eingereichten vorläufigen US-Patentanmeldung mit dem Aktenzeichen 62/892.115, die durch Bezugnahme aufgenommen ist.
  • Hintergrund
  • Moderne Integrierte Schaltkreise (ICs) umfassen Millionen oder Milliarden von Halbleiter-Bauelementen, die auf einem Halbleitersubstrat (z. B. Silizium) hergestellt sind. Für ICs können je nach Verwendungszweck viele verschiedene Arten von Transistorbauelementen verwendet werden. In den letzten Jahren hat der wachsende Markt für Mobil- und Hochfrequenz(HF)-Geräte zu einem starken Anstieg der Nachfrage nach HF-Schaltelementen geführt. Für ein Smartphone können zum Beispiel 10 oder mehr HF-Schaltelemente in ihrer Empfangskette verwendet werden, um ein empfangenes Signal auf geeignete Bänder umzuschalten.
  • Figurenliste
  • Aspekte der vorliegenden Erfindung lassen sich am besten anhand der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Es ist zu beachten, dass entsprechend der üblichen Praxis in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Vielmehr können der Übersichtlichkeit der Erörterung halber die Abmessungen der verschiedenen Elemente beliebig vergrößert oder verkleinert sein.
    • 1 zeigt eine Schnittansicht einiger Ausführungsformen eines Hochfrequenz(HF)-Schaltelements mit einem Seitenwand-Abstandshalter mit einer niedrigen Diel ektrizitätsko nstante.
    • 2 zeigt eine Schnittansicht einiger Ausführungsformen eines integrierten Schaltkreises (IC), bei dem das HF-Schaltelement von 1 auf einem vollständig verarmten Halbleiter-auf-Isolator-Substrat (FD-SOI-Substrat) angeordnet ist.
    • Die 3A bis 3E zeigen Schnittansichten einiger alternativer Ausführungsformen des IC von 2.
    • 4 zeigt eine Schnittansicht einiger Ausführungsformen einer Verbindungsstruktur über einem HF-Schaltelement mit einem Seitenwand-Abstandshalter mit einer niedrigeren Dielektrizitätskonstante.
    • Die 5 bis 12 zeigen eine Reihe von Schnittansichten einiger Ausführungsformen eines Verfahrens zum Herstellen eines HF-Schaltelements mit einem Seitenwand-Abstandshalter mit einer niedrigen Dielektrizitätskonstante.
    • 13 zeigt ein Ablaufdiagramm einiger Ausführungsformen, die dem Verfahren der 5 bis 12 entsprechen.
  • Detaillierte Beschreibung
  • Die nachstehende Beschreibung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der vorliegenden Erfindung. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element so hergestellt werden können, dass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen der in Gebrauch oder in Betrieb befindlichen Vorrichtung umfassen. Die Vorrichtung kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können ebenso entsprechend interpretiert werden.
  • Bei einigen Ausführungsformen weist ein HF-Schaltelement einen Drain-Bereich, einen Source-Bereich, eine Gateelektrode seitlich zwischen dem Drain- und dem Source-Bereich und einen Seitenwand-Abstandshalter mit zum Beispiel Siliziumnitrid auf Seitenwänden der Gateelektrode auf. Siliziumnitrid hat jedoch eine hohe Dielektrizitätskonstante, wie zum Beispiel von etwa 7 bis 11. Die hohe Dielektrizitätskonstante führt zu einer hohen parasitären Kapazität von der Gateelektrode bis zu dem Drain-Bereich. Durch die hohe parasitäre Kapazität entsteht ein Kriechweg von der Gateelektrode zu dem Drain-Bereich, und sie führt außerdem zu einer Einfügungsdämpfung. Somit mindert die hohe parasitäre Kapazität die Gesamtschaltleistung und die elektrische Isolation.
  • Bei einigen Ausführungsformen wird zum Herstellen des HF-Schaltelements eine Gateelektrode auf einem Substrat hergestellt. Über dem Substrat und der Gateelektrode wird eine Abstandshalterschicht, die zum Beispiel Siliziumnitrid aufweist, abgeschieden, und in die Abstandshalterschicht wird eine Rückätzung durchgeführt, sodass der Seitenwand-Abstandshalter entsteht. Außerdem kann bei einigen Ausführungsformen die Rückätzung mit einer Lösung durchgeführt werden, die 1 Masse-% Fluorwasserstoff enthält. Eine solche Lösung hat jedoch eine hohe Ätzrate für das Siliziumnitrid der Abstandshalterschicht, sodass es schwierig ist, die Rückätzung zu steuern. Dies kann wiederum zu einer Überätzung und/oder Beschädigung eines Substrats führen, auf dem sich das HF-Schaltelement befindet. Eine Beschädigung des Substrats kann wiederum zu einem Leckverlust führen, wodurch die Gesamtschaltleistung des HF-Schaltelements weiter gemindert wird.
  • Verschiedene Ausführungsformen der vorliegenden Anmeldung sind auf ein HF-Schaltelement mit einem Seitenwand-Abstandshalter mit einer niedrigeren Dielektrizitätskonstante als der von Siliziumnitrid sowie auf ein Verfahren zum Herstellen des HF-Schaltelements gerichtet. Es ist erkannt worden, dass durch Verwenden einer niedrigen Dielektrizitätskonstante für den Seitenwand-Abstandshalter die parasitäre Kapazität von der Gateelektrode bis zu dem Drain-Bereich niedrig ist. Dadurch ist der Leckverlust bei dieser parasitären Kapazität niedrig und die Isolation ist hoch, sodass die Leistung des HF-Schaltelements hoch ist. Bei einigen Ausführungsformen weist der Seitenwand-Abstandshalter ein dielektrisches Material auf, wie etwa Siliziumoxicarbonitrid (SiOCN), Siliziumoxidcarbid (SiOC) oder ein anderes geeignetes Material. Es ist außerdem erkannt worden, dass eine Lösung, die 1 Masse-% Fluorwasserstoff enthält, eine niedrigere Ätzrate für das dielektrische Material (z. B. SiOCN) als für Siliziumnitrid hat. Dadurch kann die Rückätzung zum Herstellen des HF-Schaltelements besser gesteuert werden. Dadurch können wiederum eine Überätzung und/oder Beschädigung eines Substrats reduziert werden, auf dem sich das HF-Schaltelement befindet, und die Gesamtschaltleistung des HF-Schaltelements kann somit weiter erhöht werden.
  • 1 zeigt eine Schnittansicht 100 einiger Ausführungsformen eines HF-Schaltelements 102 mit einem Seitenwand-Abstandshalter 104 mit einer niedrigen Dielektrizitätskonstante.
  • Bei einigen Ausführungsformen weist das HF-Schaltelement 102 eine Gate-Elektrode 106, eine dielektrische Gateschicht 108, den Seitenwand-Abstandshalter 104 und ein Paar Source-/Drain-Bereiche 112 auf. Die dielektrische Gateschicht 108 ist unter der Gate-Elektrode 106 angeordnet und beabstandet die Gate-Elektrode 106 von einer Halbleiterschicht 110, auf der das HF-Schaltelement 102 angeordnet ist. Die Halbleiterschicht 110 kann zum Beispiel Silizium oder ein anderes geeignetes Halbleitermaterial sein oder aufweisen. Der Seitenwand-Abstandshalter 104 ist entlang Seitenwänden der Gate-Elektrode 106 und entlang Seitenwänden der dielektrischen Gateschicht 108 angeordnet. Der Seitenwand-Abstandshalter 104 ist außerdem über einem Paar Source-/Drain-Verlängerungen 112e angeordnet. Die Source-/Drain-Verlängerungen 112e sind Teil des Paars Source-/Drain-Bereiche 112 jeweils auf gegenüberliegenden Seiten der Gate-Elektrode 106. Die Source-/Drain-Bereiche 112, und somit die Source-/Drain-Verlängerungen 112e, sind dotierte Bereiche der Halbleiterschicht 110, die eine Dotierungsart haben, die der eines benachbarten Teils der Halbleiterschicht 110 entgegengesetzt ist.
  • Bei einigen Ausführungsformen weist der Seitenwand-Abstandshalter 104 ein dielektrisches Seitenwand-Abstandshaltermaterial mit einer niedrigeren Dielektrizitätskonstante als der von Siliziumnitrid auf. Bei weiteren Ausführungsformen kann das dielektrische Seitenwand-Abstandshaltermaterial zum Beispiel Siliziumoxicarbonitrid (SiOCN), Siliziumoxidcarbid (SiOC) oder ein anderes geeignetes Material sein oder aufweisen. Bei noch weiteren Ausführungsformen beträgt die niedrige Dielektrizitätskonstante etwa 4,2 bis 5,5, etwa 4,2 bis 4,5, etwa 4,5 bis 5,0, etwa 5,0 bis 5,5, oder sie hat andere geeignete Werte. Bei einigen Ausführungsformen ist die niedrige Dielektrizitätskonstante des Seitenwand-Abstandshalters 104 kleiner als etwa 6, kleiner als etwa 7, oder sie hat einen anderen geeigneten Wert. Bei einigen Ausführungsformen weist der Seitenwand-Abstandshalter 104 Silizium, Kohlenstoff, Stickstoff und Sauerstoff auf, oder er besteht im Wesentlichen daraus, wobei Silizium etwa 30 bis 35 Atom-% des Seitenwand-Abstandshalters 104 ausmacht, Kohlenstoff etwa 3 bis 10 Atom-% des Seitenwand-Abstandshalters 104 ausmacht, Stickstoff etwa 16 bis 20 Atom-% des Seitenwand-Abstandshalters 104 ausmacht und Sauerstoff etwa 40 bis 45 Atom-% des Seitenwand-Abstandshalters 104 ausmacht. Andere Atomanteile und/oder andere Materialien sind jedoch ebenfalls möglich. Bei einigen Ausführungsformen hat die dielektrische Gateschicht 108 eine höhere Dielektrizitätskonstante als der Seitenwand-Abstandshalter 104.
  • Außerdem belegt ein Seitenwandbelag 114 den Seitenwand-Abstandshalter 104 und trennt den Seitenwand-Abstandshalter 104 von der Gate-Elektrode 106, der dielektrischen Gateschicht 108 und den Source-/Drain-Verlängerungen 112e. Der Seitenwandbelag 114 kann zum Beispiel Siliziumdioxid oder ein anderes geeignetes Material sein oder aufweisen und/oder kann zum Beispiel eine niedrigere Dielektrizitätskonstante als der Seitenwand-Abstandshalter 104 und/oder die dielektrische Gateschicht 108 haben.
  • Durch Verwenden einer relativ niedrigen Dielektrizitätskonstante (die z. B. kleiner als oder gleich 5,5 ist) für den Seitenwand-Abstandshalter 104 ist die parasitäre Kapazität von der Gate-Elektrode 106 bis zu dem Drain-Bereich des Paars Source-/Drain-Bereiche 112 niedrig. Das liegt daran, dass mit abnehmender Dielektrizitätskonstante die Kapazität zwischen der Gate-Elektrode 106 und dem Drain-Bereich des Paars Source-/Drain-Bereiche 112 abnimmt. Dadurch ist der Leckverlust bei dieser parasitären Kapazität niedrig und die Isolation ist hoch, wodurch die Leistung des HF-Schaltelements 102 hoch ist. Außerdem wird durch Reduzieren der parasitären Kapazität von der Gate-Elektrode 106 bis zu dem Drain-Bereich des Paars Source-/Drain-Bereiche 112 auch der Einfügungsverlust des HF-Schaltelements 102 verringert. Bei weiteren Ausführungsformen kann, wenn zum Beispiel die Dielektrizitätskonstante des Seitenwand-Abstandshalters 104 kleiner als etwa 4,2 ist, eine Ätzrate für den Seitenwand-Abstandshalter 104 steigen (z. B. bei einem Nassätzprozess). Dies kann zu einer Überätzung des Seitenwand-Abstandshalters 104 während der Herstellung führen, wodurch die Isolation zwischen dem HF-Schaltelement 102 und anderen Halbleiter-Bauelementen (nicht dargestellt), die in oder über der Halbleiterschicht 110 angeordnet sind, verringert wird.
  • Bei einigen Ausführungsformen nimmt die Dielektrizitätskonstante des Seitenwand-Abstandshalters 104 ab, wenn zum Beispiel der Atomanteil von Kohlenstoff in dem Seitenwand-Abstandshalter 104 kleiner als etwa 3 ist. Dadurch kann die parasitäre Kapazität zwischen dem Drain-Bereich des Paars Source-/Drain-Bereiche 112 und der Gate-Elektrode 106 des HF-Schaltelements 102 steigen. Bei weiteren Ausführungsformen kann die Dielektrizitätskonstante des Seitenwand-Abstandshalters 104 steigen, wenn zum Beispiel der Atomanteil von Stickstoff in dem Seitenwand-Abstandshalter 104 größer als etwa 20 ist. Dadurch kann die parasitäre Kapazität zwischen dem Drain-Bereich des Paars Source-/Drain-Bereiche 112 und der Gate-Elektrode 106 des HF-Schaltelements 102 weiter steigen. Bei noch weiteren Ausführungsformen kann die Dielektrizitätskonstante des Seitenwand-Abstandshalters 104 steigen, wenn zum Beispiel der Atomanteil von Sauerstoff in dem Seitenwand-Abstandshalter 104 kleiner als etwa 40 ist. Dadurch kann die parasitäre Kapazität zwischen dem Drain-Bereich des Paars Source-/Drain-Bereiche 112 und der Gate-Elektrode 106 des HF-Schaltelements 102 noch weiter steigen. Bei alternativen Ausführungsformen steigt eine Geschwindigkeit, mit der der Seitenwand-Abstandshalter 104 (z. B. eine Seitenwand-Abstandshalterschicht 904 von 9) z. B. mit einer Nassätzung unter Verwendung einer Lösung mit etwa 1 Masse-% Fluorwasserstoff geätzt wird, wenn zum Beispiel der Atomanteil von Sauerstoff in dem Seitenwand-Abstandshalter 104 größer als etwa 45 ist. Dies kann zu einer Überätzung des Seitenwand-Abstandshalters 104 (z. B. der Seitenwand-Abstandshalterschicht 904 von 9) während des Ätzprozesses führen, wodurch die Isolation zwischen dem HF-Schaltelement 102 und anderen Bauelementen (nicht dargestellt), die in/über der Halbleiterschicht 110 angeordnet sind, verringert wird.
  • 2 zeigt eine Schnittansicht 200 einiger Ausführungsformen eines integrierten Schaltkreises (IC), bei dem das HF-Schaltelement 102 von 1 auf einem Halbleiter-auf-Isolator(SOI)-Substrat 202 angeordnet ist.
  • Das SOI-Substrat 202 weist eine hochohmige Schicht 204, eine haftstellenreiche Schicht 206 über der hochohmigen Schicht 204, eine Isolierschicht 208 über der haftstellenreichen Schicht 206 und eine Bauelementschicht 210 über der Isolierschicht 208 auf. Die hochohmige Schicht 204 hat einen hohen Widerstand, um HF-Verluste von dem HF-Schaltelement 102 zu reduzieren und dadurch die Leistung des HF-Schaltelements 102 zu erhöhen. Der hohe Widerstand kann zum Beispiel etwa 1000 bis 10.000 Ω, etwa 1000 bis 5000 Ω oder etwa 5000 Ω bis 10.000 Ω betragen oder kann andere geeignete Werte haben. Die hochohmige Schicht 204 kann zum Beispiel Silizium oder ein anderes geeignetes Halbleitermaterial sein oder aufweisen.
  • Die haftstellenreiche Schicht 206 weist eine hohe Konzentration von Elektronenhaftstellen auf, um den PSC-Effekt (PSC: parasitäre Oberflächenleitung) entlang einer Oberseite der hochohmigen Schicht 204 zu reduzieren. Der PSC-Effekt kann zum Beispiel durch eine unbewegliche Ladung in der Isolierschicht 208 verursacht werden. Die haftstellenreiche Schicht 206 kann zum Beispiel Polysilizium oder ein anderes geeignetes Material sein oder aufweisen. Außerdem kann die haftstellenreiche Schicht 206 zum Beispiel eine Dicke von etwa 1,0 µm bis 2,0 µm, von etwa 1,0 µm bis 1,5 µm oder von etwa 1,5 µm bis 2,0 µm oder mit anderen geeigneten Werten haben.
  • Die Isolierschicht 208 ermöglicht eine elektrische Isolation zwischen der haftstellenreichen Schicht 206 und der Bauelementschicht 210. Bei einigen Ausführungsformen hat die Isolierschicht 208 eine niedrigere Dielektrizitätskonstante als der Seitenwand-Abstandshalter 104. Bei anderen Ausführungsformen hat die Isolierschicht 208 eine höhere Dielektrizitätskonstante als der Seitenwand-Abstandshalter 104. Die Isolierschicht 208 kann zum Beispiel Siliziumdioxid und/oder ein anderes geeignetes dielektrisches Material sein oder aufweisen. Die Isolierschicht 208 kann zum Beispiel eine Dicke von etwa 1000 Å bis 4000 Å, von etwa 1000 Å bis 2500 Å oder von etwa 2500 Å bis 4000 Å oder mit anderen geeigneten Werten haben.
  • Die Bauelementschicht 210 ist eine Halbleiterschicht, in der das HF-Schaltelement 102 hergestellt wird. Die Bauelementschicht 210 entspricht der Halbleiterschicht 110 von 1. Außerdem ist die Bauelementschicht 210 so dünn, dass sie eine vollständige Verarmung des HF-Schaltelements 102 unterstützt. Das heißt, ein Verarmungsbereich des HF-Schaltelements 102 erstreckt sich durch die gesamte Dicke der Bauelementschicht 210. Der Verarmungsbereich kann zum Beispiel dadurch in der Bauelementschicht 210 entstehen, dass die Gate-Elektrode 106, die Polysilizium ist, ein Dotierungsart hat, die der eines Teils der Bauelementschicht 210 direkt unter der Gate-Elektrode 106 entgegengesetzt ist. Die Bauelementschicht 210 kann zum Beispiel eine Dicke von etwa 50 nm bis 100 nm, von etwa 50 nm bis 75 nm oder von etwa 75 nm bis 100 nm oder mit anderen geeigneten Werten haben. Die Bauelementschicht 210 kann zum Beispiel Silizium oder ein anderes geeignetes Halbleitermaterial sein oder aufweisen. Bei einigen Ausführungsformen weisen die Bauelementschicht 210 und die hochohmige Schicht 204 das gleiche Halbleitermaterial auf.
  • Eine Isolationsstruktur 212 erstreckt sich in die Bauelementschicht 210 bis zu der Isolierschicht 208. Außerdem umschließt die Isolationsstruktur 212 das HF-Schaltelement 102. Die Isolationsstruktur 212 ermöglicht eine elektrische Isolation zwischen dem HF-Schaltelement 102 und anderen Bauelementen (nicht dargestellt) auf dem SOI-Substrat 202. Die Isolationsstruktur 212 weist Siliziumdioxid und/oder ein anderes geeignetes dielektrisches Material auf. Die Isolationsstruktur 212 kann zum Beispiel eine STI-Struktur (STI: flache Grabenisolation), eine DTI-Struktur (DTI: tiefe Grabenisolation) und/oder eine andere geeignete Isolationsstruktur sein.
  • Die 3A bis 3E zeigen Schnittansichten 300a bis 300e einiger alternativer Ausführungsformen des IC von 2. Wie in der Schnittansicht 300a von 3A gezeigt ist, werden die Source-/Drain-Verlängerungen 112e weggelassen. Wie in der Schnittansicht 300b von 3B gezeigt ist, wird der Seitenwandbelag 114 weggelassen. Wie in der Schnittansicht 300c von 3C gezeigt ist, ist die Bauelementschicht 210 dicker, sodass sich der Verarmungsbereich des HF-Schaltelements 102 nur teilweise, jedoch nicht vollständig, durch eine Dicke der Bauelementschicht 210 erstreckt. Wie in der Schnittansicht 300d von 3D gezeigt ist, wird die haftstellenreiche Schicht 206 weggelassen. Wie in der Schnittansicht 300e von 3E gezeigt ist, wird statt des SOI-Substrats 202 ein massives Halbleitersubstrat 302 verwendet, das der Halbleiterschicht 110 von 1 entspricht.
  • Während die 3A bis 3E jeweils eine andere Variante für den IC von 2 zeigen, kann 2 mit einer Kombination der Varianten der 3A bis 3E modifiziert werden. Zum Beispiel können die Source-/Drain-Verlängerungen 112e weggelassen werden (wie in 3A), und die haftstellenreiche Schicht 206 kann weggelassen werden (wie in 3D).
  • 4 zeigt eine Schnittansicht 400 einiger Ausführungsformen eines IC, der eine Verbindungsstruktur 401 über einem HF-Schaltelement 102 mit einem Seitenwand-Abstandshalter 104 mit einer niedrigeren Dielektrizitätskonstante aufweist.
  • Bei einigen Ausführungsformen weist der IC ein HF-Schaltelement 102 auf, das in/über dem SOI-Substrat 202 angeordnet ist. Bei weiteren Ausführungsformen weist das SOI-Substrat 202 eine hochohmige Schicht 204, eine haftstellenreiche Schicht 206 über der hochohmigen Schicht 204, eine Isolierschicht 208 über der haftstellenreichen Schicht 206 und eine Bauelementschicht 210 über der Isolierschicht 208 auf. Das SOI-Substrat 202 von 4 kann zum Beispiel das Gleiche wie das sein, das in 2 gezeigt ist und/oder unter Bezugnahme auf 2 beschrieben worden ist. Außerdem ist das HF-Schaltelement 102 über und/oder auf der Bauelementschicht 210 des SOI-Substrats 202 angeordnet, und/oder es kann wie das HF-Schaltelement 102 der 1 bis 3E konfiguriert sein.
  • Bei einigen Ausführungsformen kann die Bauelementschicht 210 eine erste Dotierungsart (z. B. p) mit einer ersten Dotierungskonzentration haben, und das Paar Source-/Drain-Bereiche 112 des HF-Schaltelements 102 kann eine zweite Dotierungsart (z. B. n), die der ersten Dotierungsart entgegengesetzt ist, mit einer zweiten Dotierungskonzentration haben. Bei einigen Ausführungsformen kann die erste Dotierungsart p sein, und die zweite Dotierungsart kann n sein, oder umgekehrt. Bei weiteren Ausführungsformen ist die erste Dotierungskonzentration der Bauelementschicht 210 kleiner als die zweite Dotierungskonzentration des Paars Source-/Drain-Bereiche 112. Bei einigen Ausführungsformen kann die Gate-Elektrode 106 zum Beispiel Polysilizium, dotiertes Polysilizium oder ein Metall, wie etwa Wolfram, Titannidrid, Tantalnitrid, Titan oder Tantal, ein Silizid, ein anderes leitfähiges Material oder eine Kombination davon sein oder aufweisen. Bei einigen Ausführungsformen kann die dielektrische Gateschicht 108 zum Beispiel ein Oxid, wie etwa Siliziumdioxid, ein dielektrisches High-k-Material, wie etwa Siliziumoxidnitrid, Hafniumoxid, Hafniumoxidnitrid, Hafnium-Aluminiumoxid oder Zirconiumoxid, ein anderes geeignetes dielektrisches Material oder eine Kombination davon sein oder aufweisen. Ein hier verwendetes dielektrisches High-k-Material ist ein dielektrisches Material mit einer Dielektrizitätskonstante von mehr als 3,9.
  • Die Verbindungsstruktur 401 ist über dem SOI-Substrat 202 angeordnet. Die Verbindungsstruktur 401 weist eine Mehrzahl von leitfähigen Durchkontaktierungen 402, eine Mehrzahl von leitfähigen Drähten 404 und eine dielektrische Verbindungsstruktur auf. Die mehreren leitfähigen Durchkontaktierungen und Drähte 402 und 404 sind in der dielektrischen Verbindungsstruktur angeordnet und sind so konfiguriert, dass sie Bauelemente, die in und/oder über dem SOI-Substrat 202 angeordnet sind, miteinander oder mit einem anderen IC (nicht dargestellt) elektrisch verbinden. Die dielektrische Verbindungsstruktur weist eine Mehrzahl von Zwischenebenendielektrikum-Schichten (ILD-Schichten) 406 und eine Mehrzahl von dielektrischen Schutzschichten 408 auf. Eine unterste Schicht von leitfähigen Durchkontaktierungen 402 erstreckt sich von einer untersten Schicht von leitfähigen Drähten 404 bis zu dem Paar Source-/Drain-Bereiche 112 und der Gate-Elektrode 106 des HF-Schaltelements 102. Die leitfähigen Durchkontaktierungen 402 erstrecken sich durch die dielektrischen Schutzschichten 408 (die aus dielektrischem Material hergestellt werden können und/oder als Ätzstoppschichten während der Herstellung des IC fungieren können). Bei einigen Ausführungsformen können die leitfähigen Durchkontaktierungen und/oder Drähte 402 und 404 zum Beispiel jeweils Aluminium, Kupfer, Wolfram, Titannidrid, Tantalnitrid, ein anderes leitfähiges Material oder eine Kombination davon sein oder aufweisen. Bei einigen Ausführungsformen können die ILD-Schichten 406 zum Beispiel ein Oxid, wie etwa Siliziumdioxid, ein dielektrisches Low-k-Material, ein dielektrisches Extrem-low-k-Material, ein anderes dielektrisches Material oder eine Kombination davon sein oder aufweisen. Ein hier verwendetes dielektrisches Low-k-Material ist ein dielektrisches Material mit einer Dielektrizitätskonstante von weniger als 3,9. Somit hat bei einigen Ausführungsformen der Seitenwand-Abstandshalter 104 eine Dielektrizitätskonstante, die größer als die der ILD-Schichten 406 ist. Bei weiteren Ausführungsformen können die dielektrischen Schutzschichten 408 zum Beispiel Siliziumnitrid, Siliziumcarbid, Siliziumoxidnitrid, ein anderes geeignetes dielektrisches Material oder dergleichen sein oder aufweisen. Daher hat bei einigen Ausführungsformen der Seitenwand-Abstandshalter 104 eine Dielektrizitätskonstante, die niedriger als die der dielektrischen Schutzschichten 408 ist.
  • Die 5 bis 12 zeigen Schnittansichten 500 bis 1200 einiger Ausführungsformen eines Verfahrens zum Herstellen eines HF-Schaltelements mit einem Seitenwand-Abstandshalter mit einer niedrigen Dielektrizitätskonstante gemäß der vorliegenden Erfindung. Die Schnittansichten 500 bis 1200, die in 5 bis 12 gezeigt sind, werden zwar für ein Verfahren beschrieben, aber es dürfte wohlverstanden sein, dass die in diesen Figuren gezeigten Strukturen nicht auf das Verfahren beschränkt sind, sondern als Strukturen eigenständig und unabhängig von dem Verfahren verwendet werden können. Die 5 bis 12 werden zwar als eine Reihe von Schritten beschrieben, aber es dürfte wohlverstanden sein, dass die Reihenfolge dieser Schritte bei anderen Ausführungsformen geändert werden kann und die offenbarten Verfahren auch für andere Strukturen verwendet werden können. Einige der dargestellten und/oder beschriebenen Schritte können bei anderen Ausführungsformen vollständig oder teilweise weggelassen werden.
  • Wie in der Schnittansicht 500 von 5 gezeigt ist, wird ein SOI-Substrat 202 bereitgestellt. Bei einigen Ausführungsformen weist das SOI-Substrat 202 eine hochohmige Schicht 204, eine haftstellenreiche Schicht 206 über der hochohmigen Schicht 204, eine Isolierschicht 208 über der haftstellenreichen Schicht 206 und eine Bauelementschicht 210 über der Isolierschicht 208 auf. Bei diesen Ausführungsformen kann das SOI-Substrat 202 das SOI-Substrat 202 sein, das in 2 gezeigt ist und unter Bezugnahme auf 2 beschrieben worden ist. Bei alternativen Ausführungsformen wird das SOI-Substrat 202 durch ein massives Halbleitersubstrat ersetzt, wie zum Beispiel in 3E gezeigt ist. Bei alternativen Ausführungsformen wird die haftstellenreiche Schicht 206 weggelassen, wie zum Beispiel in 3D gezeigt ist.
  • Wie in der Schnittansicht 600 von 6 gezeigt ist, wird eine Isolationsstruktur 212 so hergestellt, dass sie sich in eine Oberseite der Bauelementschicht 210 bis zu der Isolierschicht 208 erstreckt. Die Isolationsstruktur 212 umschließt einen Bauelementbereich und grenzt ihn ab. Zum Beispiel kann sich die Isolationsstruktur 212, von oben nach unten betrachtet, seitlich in einem geschlossenen Pfad entlang einer Grenze des Bauelementbereichs erstrecken. Bei einigen Ausführungsformen umfasst ein Verfahren zum Herstellen der Isolationsstruktur 212 die folgenden Schritte: Abscheiden, z. B. durch chemische Aufdampfung (CVD), physikalische Aufdampfung (PVD), Atomlagenabscheidung (ALD) usw., einer Pad-Oxidschicht so, dass sie das SOI-Substrat 202 bedeckt; Abscheiden, z. B. durch CVD, PVD, ALD usw., einer Pad-Nitridschicht so, dass sie die Pad-Oxidschicht bedeckt; Strukturieren der Pad-Oxidschicht und der Pad-Nitridschicht, um einen Graben mit einem Layout der Isolationsstruktur 212 zu erzeugen; Durchführen einer Ätzung, z. B. einer Nassätzung und/oder einer Trockenätzung, in das SOI-Substrat 202, wenn die Pad-Oxidschicht und die Pad-Nitridschicht an der richtigen Stelle sind, um den Graben in das SOI-Substrat 202 hinein zu verlängern; Abscheiden, z. B. durch, CVD, PVD, ALD, thermische Oxidation usw., einer dielektrischen Schicht, die den Graben füllt und die Bauelementschicht 210 bedeckt; Durchführen eines Planarisierungsprozesses, z. B. einer chemisch-mechanischen Planarisierung (CMP) in einen oberen Bereich der dielektrischen Schicht; und Entfernen der Pad-Oxidschicht und/oder der Pad-Nitridschicht. Andere Verfahren zum Herstellen der Isolationsstruktur 212 sind ebenfalls möglich.
  • Wie in der Schnittansicht 700 von 7 gezeigt ist, werden eine Gate-Elektrode 106 und eine dielektrische Gateschicht 108 übereinander auf dem Bauelementbereich hergestellt. Wie vorstehend dargelegt worden ist, ist der Bauelementbereich ein Bereich der Bauelementschicht 210, der von der Isolationsstruktur 212 umschlossen und abgegrenzt wird. Bei einigen Ausführungsformen umfasst ein Verfahren zum Herstellen der Gate-Elektrode 106 und der dielektrischen Gateschicht 108 die folgenden Schritte: Abscheiden, z. B. durch CVD, PVD, ALD, thermische Oxidation usw., einer dielektrischen Schicht so, dass sie die Bauelementschicht 210 bedeckt; Abscheiden, z. B. durch CVD, PVD, ALD, Sputtern, stromlose Plattierung, Elektroplattierung usw., einer leitfähigen Schicht so, dass sie die dielektrische Schicht bedeckt; und Strukturieren der dielektrischen Schicht und der leitfähigen Schicht, sodass die dielektrische Gateschicht 108 bzw. die Gate-Elektrode 106 definiert werden. Es sind aber auch andere Verfahren möglich. Zum Beispiel können die Gate-Elektrode 106 und/oder die dielektrische Gateschicht 108 mit einem High-k-Metall-Gate(HKMG)-Ersetzungsprozess hergestellt werden. Bei dieser Ausführungsform kann der Seitenwand-Abstandshalter 104 von 10 vor dem Abscheiden der Gate-Elektrode 106 hergestellt werden.
  • Wie in der Schnittansicht 800 von 8 gezeigt ist, wird ein oberer Teil der Bauelementschicht 210 auf Seitenwänden der Gate-Elektrode 106 leicht dotiert. Durch das Dotieren entsteht ein Paar Source-/Drain-Verlängerungen 112e, die eine Dotierungsart haben, die der von benachbarten Teilen der Bauelementschicht 210 entgegengesetzt ist. Bei alternativen Ausführungsformen entfällt die leichte Dotierung, und die Source-/Drain-Verlängerungen 112e werden nicht hergestellt. Bei weiteren Ausführungsformen kann die Bauelementschicht 210 eine erste Dotierungsart (z. B. p) haben, und das Paar Source-/Drain-Verlängerungen 112e kann eine zweite Dotierungsart (z. B. n) haben, die der ersten Dotierungsart entgegengesetzt ist. Bei alternativen Ausführungsformen entfällt die leichte Dotierung, und die Source-/Drain-Verlängerungen 112e werden nicht hergestellt. Für die Dotierung kann z. B. die Gate-Elektrode 106 [oder eine Hartmaske (nicht dargestellt) auf der Gate-Elektrode 106] als eine Maske verwendet werden. Die Dotierung kann zum Beispiel durch Ionenimplantation oder mit einem anderen geeigneten Dotierungsverfahren erfolgen.
  • Wie in der Schnittansicht 900 von 9 gezeigt ist, wird eine Seitenwand-Belagschicht 902 z. B. durch CVD, PVD, ALD, thermische Oxidation usw., über der Bauelementschicht 210 und der Gate-Elektrode 106 so abgeschieden, dass sie auch Seitenwände der Gate-Elektrode 106 belegt. Bei alternativen Ausführungsformen entfällt das Abscheiden der Seitenwand-Belagschicht 902 (siehe z. B. 3B, 3C und 3E, in denen der Seitenwandbelag 114 fehlt). Bei einigen Ausführungsformen kann die Seitenwand-Belagschicht 902 zum Beispiel Siliziumdioxid, ein anderes geeignetes dielektrisches Material oder eine Kombination davon sein oder aufweisen.
  • Wie außerdem in der Schnittansicht 900 von 9 gezeigt ist, wird eine Seitenwand-Abstandshalterschicht 904 über der Seitenwand-Belagschicht 902 abgeschieden. Bei Ausführungsformen, bei denen die Seitenwand-Belagschicht 902 fehlt, nimmt die Seitenwand-Abstandshalterschicht 904 außerdem den Platz ein, der gegenwärtig von dem Seitenwand-Belagschicht 902 eingenommen wird. Bei einigen Ausführungsformen weist die Seitenwand-Abstandshalterschicht 904 ein dielektrisches Seitenwand-Abstandshaltermaterial mit einer niedrigeren Dielektrizitätskonstante als der von Siliziumnitrid auf. Bei weiteren Ausführungsformen kann das dielektrische Seitenwand-Abstandshaltermaterial zum Beispiel Siliziumoxicarbonitrid (SiOCN), Siliziumoxidcarbid (SiOC) oder ein anderes geeignetes Material sein oder aufweisen. Bei noch weiteren Ausführungsformen beträgt die niedrige Dielektrizitätskonstante etwa 4,2 bis 5,5, etwa 4,2 bis 4,5, etwa 4,5 bis 5,0 oder etwa 5,0 bis 5,5, oder sie hat andere geeignete Werte. Bei einigen Ausführungsformen ist die niedrige Dielektrizitätskonstante der Seitenwand-Abstandshalterschicht 904 kleiner als etwa 6, kleiner als etwa 7, oder sie hat einen anderen geeigneten Wert. Bei einigen Ausführungsformen weist die Seitenwand-Abstandshalterschicht 904 Silizium, Kohlenstoff, Stickstoff und Sauerstoff auf, oder sie besteht im Wesentlichen daraus, wobei Silizium etwa 30 bis 35 Atom-% der Seitenwand-Abstandshalterschicht 904 ausmacht, Kohlenstoff etwa 3 bis 10 Atom-% der Seitenwand-Abstandshalterschicht 904 ausmacht, Stickstoff etwa 16 bis 20 Atom-% der Seitenwand-Abstandshalterschicht 904 ausmacht und Sauerstoff etwa 40 bis 45 Atom-% der Seitenwand-Abstandshalterschicht 904 ausmacht. Andere Atomanteile und/oder andere Materialien sind jedoch ebenfalls möglich. Bei einigen Ausführungsformen hat die dielektrische Gateschicht 108 eine höhere Dielektrizitätskonstante als die Seitenwand-Abstandshalterschicht 904, und/oder die Seitenwand-Belagschicht 902 hat eine niedrigere Dielektrizitätskonstante als die Seitenwand-Abstandshalterschicht 904. Außerdem kann die Seitenwand-Abstandshalterschicht 904 zum Beispiel eine Dielektrizitätskonstante haben, die kleiner als die der Pad-Nitridschicht ist, die unter Bezugnahme auf 6 beschrieben worden sind, und/oder die größer als die der Pad-Oxidschicht ist, die unter Bezugnahme auf 6 beschrieben worden ist.
  • Bei einigen Ausführungsformen wird die Seitenwand-Abstandshalterschicht 904 durch ALD, chemische Aufdampfung bei Tiefdruck (LPCVD) oder mit einem anderen geeigneten Abscheidungsverfahren abgeschieden. Bei weiteren Ausführungsformen kann die Seitenwand-Abstandshalterschicht 904 nur durch ALD oder nur durch LPCVD hergestellt werden. Bei einigen Ausführungsformen, bei denen die Seitenwand-Abstandshalterschicht 904 mit einem ersten ALD-Prozess abgeschieden wird, umfasst das Abscheiden der Seitenwand-Abstandshalterschicht 904 ein Leiten der folgenden Gase über die Bauelementschicht 210 in der Reihenfolge 1) Hexachlordisilan (Si2Cl6), 2) Propen (C3H6), 3) zweiatomiger Sauerstoff (02) und 4) Ammoniak (NH3), sodass eine Seitenwand-Abstandshalterschicht 904 entsteht, die zum Beispiel Siliziumoxicarbonitrid (SiOCN) aufweist. Bei einigen Ausführungsformen wird die Behandlung in der vorstehenden Reihenfolge bei einer Umgebungstemperatur von etwa 580 °C bis 650 °C, von etwa 580 °C bis 615 °C oder von etwa 615 °C bis 650 °C oder bei anderen geeigneten Temperaturen durchgeführt. Bei noch weiteren Ausführungsformen ist das Hexachlordisilan in dem vorgenannten Schritt 1) hochreines Hexachlordisilan (HCD). Dadurch, dass der erste ALD-Prozess bei der vorgenannten Umgebungstemperatur durchgeführt wird, weist die Seitenwand-Abstandshalterschicht 904 Silizium, Kohlenstoff, Stickstoff und Sauerstoff auf, oder sie besteht im Wesentlichen daraus, zum Beispiel in Form von Siliziumoxicarbonitrid (SiOCN), wobei Silizium etwa 30 bis 35 Atom-% der Seitenwand-Abstandshalterschicht 904 ausmacht, Kohlenstoff etwa 3 bis 10 Atom-% der Seitenwand-Abstandshalterschicht 904 ausmacht, Stickstoff etwa 16 bis 20 Atom-% der Seitenwand-Abstandshalterschicht 904 ausmacht und Sauerstoff etwa 40 bis 45 Atom-% der Seitenwand-Abstandshalterschicht 904 ausmacht. Dies gewährleistet bei einigen Ausführungsformen, dass die Seitenwand-Abstandshalterschicht 904 Siliziumoxicarbonitrid (SiOCN) aufweist und/oder eine niedrige Dielektrizitätskonstante hat, die etwa 4,5 bis 5,5 beträgt.
  • Bei einigen Ausführungsformen steigt die Dielektrizitätskonstante der Seitenwand-Abstandshalterschicht 904, wenn zum Beispiel der Atomanteil von Kohlenstoff in der Seitenwand-Abstandshalterschicht 904 kleiner als etwa 3 ist. Dadurch kann die parasitäre Kapazität zwischen einem Drain-Bereich und der Gate-Elektrode 106 des HF-Schaltelements (102 von 11) steigen. Bei einigen Ausführungsformen kann eine Geschwindigkeit, mit der die Seitenwand-Abstandshalterschicht 904 z. B. mit einer Nassätzung während späterer Bearbeitungsschritte geätzt wird, erhöht werden, wenn zum Beispiel der Atomanteil von Kohlenstoff in der Seitenwand-Abstandshalterschicht 904 größer als etwa 10 ist. Dies kann zum Beispiel zu einer Überätzung der Seitenwand-Abstandshalterschicht 904 während späterer Bearbeitungsschritte führen, wodurch die Isolation zwischen dem HF-Schaltelement (102 von 11) und anderen Bauelementen (nicht dargestellt), die in/über dem SOI-Substrat 202 angeordnet sind, verringert wird. Bei einigen Ausführungsformen kann die Dielektrizitätskonstante der Seitenwand-Abstandshalterschicht 904 erhöht werden, wenn zum Beispiel der Atomanteil von Stickstoff in der Seitenwand-Abstandshalterschicht 904 größer als etwa 20 ist. Dadurch kann die parasitäre Kapazität zwischen einem Drain-Bereich und der Gate-Elektrode 106 des HF-Schaltelements (102 von 11) weiter steigen. Bei weiteren Ausführungsformen steigt die Dielektrizitätskonstante der Seitenwand-Abstandshalterschicht 904, wenn zum Beispiel der Atomanteil von Sauerstoff in der Seitenwand-Abstandshalterschicht 904 kleiner als etwa 40 ist. Dadurch kann die parasitäre Kapazität zwischen einem Drain-Bereich und der Gate-Elektrode 106 des HF-Schaltelements (102 von 11) weiter steigen. Bei alternativen Ausführungsformen kann eine Geschwindigkeit, mit der die Seitenwand-Abstandshalterschicht 904 z. B. mit einer Nassätzung während späterer Bearbeitungsschritte geätzt wird, erhöht werden, wenn zum Beispiel der Atomanteil von Sauerstoff in der Seitenwand-Abstandshalterschicht 904 größer als etwa 45 ist. Dies kann zu einer Überätzung der Seitenwand-Abstandshalterschicht 904 während späterer Bearbeitungsschritte führen, wodurch die Isolation zwischen dem HF-Schaltelement (102 von 11) und anderen Bauelementen (nicht dargestellt), die in/über dem SOI-Substrat 202 angeordnet sind, verringert wird.
  • Bei alternativen Ausführungsformen wird die Seitenwand-Abstandshalterschicht 904 mit einem zweiten ALD-Prozess abgeschieden, der ein Leiten der folgenden Gase über die Bauelementschicht 210 in der Reihenfolge 1) Hexachlordisilan (Si2Cl6), 2) Propen (C3H6) und 3) zweiatomiger Sauerstoff (02) umfasst, sodass eine Seitenwand-Abstandshalterschicht 904 entsteht, die zum Beispiel Siliziumoxidcarbid (SiOC) aufweist. Bei einigen Ausführungsformen wird der zweite ALD-Prozess in der vorstehenden Reihenfolge bei einer Umgebungstemperatur von etwa 580 °C bis 650 °C, von etwa 580 °C bis 615 °C oder von etwa 615 °C bis 650 °C oder bei anderen geeigneten Temperaturen durchgeführt. Dies gewährleistet bei einigen Ausführungsformen, dass die Seitenwand-Abstandshalterschicht 904 Siliziumoxidcarbid (SiOC) aufweist und/oder eine niedrige Dielektrizitätskonstante hat, die etwa 4,2 bis 4,5 beträgt. Dadurch kann die parasitäre Kapazität zwischen einem Drain-Bereich und der Gate-Elektrode 106 des HF-Schaltelements (102 von 11) verringert werden, wodurch die Gesamtschaltleistung des HF-Schaltelements (102 von 11) erhöht wird. Bei noch weiteren alternativen Ausführungsformen kann die Seitenwand-Abstandshalterschicht 904 zum Beispiel Siliziumcarbid (SiC) und/oder ein anderes geeignetes dielektrisches Material sein oder aufweisen.
  • Bei weiteren Ausführungsformen kann bei dem zweiten ALD-Prozess das Einleiten von Propen im Schritt 2) weggelassen werden und stattdessen ein Polierprozess zum Entfernen von Fremdstoffen nach dem Einleiten von Hexachlordisilan durchgeführt werden. Somit kann bei diesen Ausführungsformen der zweite ALD-Prozess 1) ein Leiten von Hexachlordisilan (Si2Cl6) über die Bauelementschicht 210, 2) ein Durchführen des Polierprozesses und 3) ein Leiten von zweiatomigem Sauerstoff (02) über die Bauelementschicht 210 umfassen, sodass die Seitenwand-Abstandshalterschicht 904 entsteht. Bei einigen Ausführungsformen kann der Polierprozess ein Behandeln der Struktur von 9 mit einem oder mehreren Ätzmitteln umfassen, wie etwa Fluorwasserstoffsäure, Salpetersäure, Eisessig, einem anderen geeigneten Ätzmittel oder einer Kombination davon.
  • Wie in der Schnittansicht 1000 von 10 gezeigt ist, wird eine Rückätzung in die Seitenwand-Belagschicht (902 von 9) und die Seitenwand-Abstandshalterschicht (904 von 9) durchgeführt. Durch die Rückätzung entstehen der Seitenwand-Abstandshalter 104 und der Seitenwandbelag 114 aus der Seitenwand-Abstandshalterschicht (904 von 9) bzw. der Seitenwand-Belagschicht (902 von 9). Bei einigen Ausführungsformen umfasst die Rückätzung ein Durchführen eines Nassätzprozesses an der Seitenwand-Belagschicht (902 von 9) und der Seitenwand-Abstandshalterschicht (904 von 9) mit einer Ätzlösung, die etwa 1 Masse-% Fluorwasserstoff enthält. Für den Fluorwasserstoff sind aber auch andere Anteile möglich. Zum Beispiel kann die Ätzlösung etwa 0,001 bis 1,0 Masse-% Fluorwasserstoff enthalten. Bei einigen Ausführungsformen ist die Ätzlösung eine wässrige Lösung, bei der das Lösungsmittel vollentsalztes Wasser oder ein anderes geeignetes Lösungsmittel ist. Bei einigen Ausführungsformen wird die Rückätzung bei einer Umgebungstemperatur von etwa 600 °C bis 650 °C, von etwa 630 °C oder bei anderen geeigneten Temperaturen durchgeführt.
  • Bei einigen Ausführungsformen wird die Seitenwand-Abstandshalterschicht (904 von 9) mit einer niedrigeren Geschwindigkeit als der hohen Geschwindigkeit geätzt, mit der Siliziumnitrid während der Rückätzung geätzt wird. Bei weiteren Ausführungsformen kann Siliziumnitrid zum Beispiel mit einer hohen Geschwindigkeit von etwa 8 Ä/min während der Rückätzung geätzt werden, während die Seitenwand-Abstandshalterschicht (904 von 9) zum Beispiel mit einer niedrigen Geschwindigkeit von etwa 5 Å/min während der Rückätzung geätzt werden kann. Somit wird bei einigen Ausführungsformen die Seitenwand-Abstandshalterschicht (904 von 9) bei der Rückätzung mit einer niedrigen Geschwindigkeit von weniger als etwa 8 Ä/min oder mit einer anderen geeigneten Geschwindigkeit geätzt. Zum Beispiel kann zumindest bei Ausführungsformen, bei denen die Seitenwand-Abstandshalterschicht (904 von 9) Siliziumoxicarbonitrid ist oder aufweist und die Rückätzung mittels einer wässrigen Lösung, die etwa 1 Masse-% Fluorwasserstoff enthält, durchgeführt wird, die Rückätzung mit einer Geschwindigkeit von etwa 5 Å/min erfolgen. Durch Rückätzen der Seitenwand-Abstandshalterschicht (904 von 9) mit einer niedrigen Geschwindigkeit kann die Rückätzung besser gesteuert werden, sodass eine Form und/oder Breite des Seitenwand-Abstandshalters 104 gesteuert werden kann. Dadurch können wiederum eine Überätzung und/oder Beschädigung der Bauelementschicht 210 verringert werden, sodass der Leckverlust reduziert werden kann. Außerdem kann dadurch die Isolation zwischen dem HF-Schaltelement (102 von 11) und anderen Halbleiter-Bauelementen (nicht dargestellt), die in/über dem SOI-Substrat 202 angeordnet sind, erhöht werden. Bei noch weiteren Ausführungsformen kann die Seitenwand-Belagschicht (902 von 9) während der Rückätzung schneller als die Seitenwand-Abstandshalterschicht (904 von 9) geätzt werden. Bei einigen Ausführungsformen können, wenn die Ätzlösung zum Beispiel mehr als etwa 1,0 Masse-% Fluorwasserstoff enthält, die Seitenwand-Abstandshalterschicht (904 von 9) und/oder die Bauelementschicht 210 während der Rückätzung überätzt werden, wodurch die Leistung des HF-Schaltelements (102 von 11) gemindert wird.
  • Wie in der Schnittansicht 1100 von 11 gezeigt ist, wird die Bauelementschicht 210 dotiert, um ein Paar Source-/Drain-Bereiche 112 herzustellen, wodurch das HF-Schaltelement 102 definiert wird. Die Source-/Drain-Bereiche 112 überlappen sich mit den Source-/Drain-Verlängerungen 112e, und sie haben die gleiche Dotierungsart wie, allerdings eine höhere Dotierungskonzentration als, die Source-/Drain-Verlängerungen 112e. Bei alternativen Ausführungsformen wird die Dotierung bei 11 zum Herstellen der Source-/Drain-Bereiche 112 in 8 statt der leichten Dotierung zum Herstellen der Source-/Drain-Verlängerungen 112e durchgeführt, sodass die Source-/Drain-Verlängerungen entfallen. Für die Dotierung können zum Beispiel der Seitenwand-Abstandshalter 104 und die Gate-Elektrode 106 [oder eine Hartmaske (nicht dargestellt) auf der Gate-Elektrode 106] als eine Maske verwendet werden. Die Dotierung kann zum Beispiel durch Ionenimplantation oder mit einem anderen geeigneten Dotierungsverfahren erfolgen.
  • Durch Verwenden einer niedrigen Dielektrizitätskonstante für den Seitenwand-Abstandshalter 104 ist die parasitäre Kapazität von der Gate-Elektrode 106 bis zu einem Drain-Bereich des Paars Source-/Drain-Bereiche 112 niedrig. Dadurch ist der Leckverlust bei dieser parasitären Kapazität niedrig und die Isolation ist hoch, sodass die Leistung des HF-Schaltelements 102 hoch ist.
  • Wie in der Schnittansicht 1200 von 12 gezeigt ist, wird eine Verbindungsstruktur 401 über dem SOI-Substrat 202 und dem HF-Schaltelement 102 hergestellt. Die Verbindungsstruktur 401 weist eine Mehrzahl von leitfähigen Durchkontaktierungen 402, eine Mehrzahl von leitfähigen Drähten 404, eine Mehrzahl von Zwischenebenendielektrikum-Schichten (ILD-Schichten) 406 und eine Mehrzahl von dielektrischen Schutzschichten 408 auf. Bei einigen Ausführungsformen können die leitfähigen Durchkontaktierungen und Drähte 402 und 404 mit einem Single-Damascene-Prozess und/oder einem Dual-Damascene-Prozess hergestellt werden. Bei weiteren Ausführungsformen können die ILD-Schichten 406 und/oder die dielektrischen Schutzschichten 408 zum Beispiel jeweils durch CVD, PVD, ALD, thermische Oxidation oder mit einem anderen geeigneten Aufwachs- oder Abscheidungsverfahren abgeschieden werden. Bei noch weiteren Ausführungsformen können die dielektrischen Schutzschichten 408 jeweils so konfiguriert sein, dass sie als eine Ätzstoppschicht während des Single- oder Dual-Damascene-Prozesses fungieren.
  • Bei einigen Ausführungsformen können die ILD-Schichten 406 zum Beispiel ein Oxid, wie etwa Siliziumdioxid, ein dielektrisches Low-k-Material, ein dielektrisches Extrem-low-k-Material, ein anderes dielektrisches Material oder eine Kombination davon sein oder aufweisen. Somit hat bei einigen Ausführungsformen der Seitenwand-Abstandshalter 104 eine Dielektrizitätskonstante, die größer als die der ILD-Schichten 406 ist. Bei weiteren Ausführungsformen können die dielektrischen Schutzschichten 408 zum Beispiel Siliziumnitrid, Siliziumcarbid, Siliziumoxidnitrid, ein anderes geeignetes dielektrisches Material oder dergleichen sein oder aufweisen. Daher hat bei einigen Ausführungsformen der Seitenwand-Abstandshalter 104 eine Dielektrizitätskonstante, die niedriger als die der dielektrischen Schutzschichten 408 ist.
  • 13 zeigt ein Ablaufdiagramm einiger Ausführungsformen eines Verfahrens 1300 zum Herstellen eines HF-Schaltelements mit einem Seitenwand-Abstandshalter mit einer niedrigen Dielektrizitätskonstante gemäß der vorliegenden Erfindung. Das Verfahren 1300 von 13 wird hier zwar als eine Reihe von Schritten oder Ereignissen dargestellt und beschrieben, aber es dürfte wohlverstanden sein, dass die dargestellte Reihenfolge dieser Schritte oder Ereignisse nicht in einem beschränkenden Sinn ausgelegt werden darf. Zum Beispiel können einige Schritte in anderen Reihenfolgen und/oder gleichzeitig mit anderen Schritten oder Ereignissen als denen ausgeführt werden, die hier dargestellt und/oder beschrieben werden. Darüber hinaus sind möglicherweise nicht alle dargestellten Schritte erforderlich, um hier einen oder mehrere Aspekte oder Ausführungsformen der Beschreibung zu implementieren, und ein oder mehrere der hier beschriebenen Schritte können in einem oder in mehreren getrennten Schritten und/oder Phasen ausgeführt werden.
  • In einem Schritt 1302 wird ein Silizium-auf-Isolator(SOI)-Substrat bereitgestellt. Das SOI-Substrat weist eine Bauelementschicht über einer hochohmigen Schicht auf. 5 zeigt eine Schnittansicht 500 einiger Ausführungsformen, die dem Schritt 1302 entspricht.
  • In einem Schritt 1304 wird eine Isolationsstruktur in der Bauelementschicht hergestellt. Die Isolationsstruktur umschließt einen Bauelementbereich in der Bauelementschicht und grenzt diesen ab. 6 zeigt eine Schnittansicht 600 einiger Ausführungsformen, die dem Schritt 1304 entspricht.
  • In einem Schritt 1306 werden eine dielektrische Gateschicht und eine Gateelektrode über der Bauelementschicht und seitlich in dem Bauelementbereich hergestellt. 7 zeigt eine Schnittansicht 700 einiger Ausführungsformen, die dem Schritt 1306 entspricht.
  • In einem Schritt 1308 wird eine Seitenwand-Belagschicht über der Gateelektrode und der Bauelementschicht hergestellt, und über der Seitenwand-Belagschicht wird eine Seitenwand-Abstandshalterschicht hergestellt. Die Seitenwand-Abstandshalterschicht hat eine niedrige Dielektrizitätskonstante. 9 zeigt eine Schnittansicht 900 einiger Ausführungsformen, die dem Schritt 1308 entspricht.
  • In einem Schritt 1310 werden die Seitenwand-Belagschicht und die Seitenwand-Abstandshalterschicht geätzt, wodurch ein Seitenwandbelag bzw. ein Seitenwand-Abstandshalter definiert werden. Bei einigen Ausführungsformen wird die Seitenwand-Belagschicht schneller als die Seitenwand-Abstandshalterschicht geätzt. 10 zeigt eine Schnittansicht 1000 einiger Ausführungsformen, die dem Schritt 1310 entspricht.
  • In einem Schritt 1312 wird ein Paar Source-/Drain-Bereiche in der Bauelementschicht und auf gegenüberliegenden Seiten der Gateelektrode hergestellt. 11 zeigt eine Schnittansicht 1100 einiger Ausführungsformen, die dem Schritt 1312 entspricht.
  • In einem Schritt 1314 wird eine Verbindungsstruktur über dem SOI-Substrat hergestellt. 12 zeigt eine Schnittansicht 1200 einiger Ausführungsformen, die dem Schritt 1314 entspricht.
  • Somit stellt die vorliegende Erfindung bei einigen Ausführungsformen ein HF-Schaltelement bereit, das auf/über einem SOI-Substrat angeordnet ist, wobei das HF-Schaltelement eine dielektrische Gateschicht, eine Gateelektrode, Source-/Drain-Bereiche und einen Seitenwand-Abstandshalter aufweist. Der Seitenwand-Abstandshalter umschließt Seitenwände der Gateelektrode und der dielektrischen Gateschicht seitlich, wobei der Seitenwand-Abstandshalter eine Dielektrizitätskonstante hat, die niedriger als die von Siliziumnitrid ist.
  • Bei einigen Ausführungsformen stellt die vorliegende Anmeldung ein Verfahren zum Herstellen eines integrierten Schaltkreises (IC) mit den folgenden Schritten bereit: Herstellen einer Gateelektrode und eines Gatedielektrikums über einem Substrat; Abscheiden einer Seitenwand-Abstandshalterschicht so, dass sie das Substrat und die Gateelektrode bedeckt und außerdem Seitenwände der Gateelektrode belegt; Rückätzen der Seitenwand-Abstandshalterschicht, um einen Seitenwand-Abstandshalter auf den Seitenwänden der Gateelektrode herzustellen, wobei das Rückätzen unter Verwendung eines Ätzmittels, das Fluorwasserstoff enthält, mit einer Ätzrate durchgeführt wird, die kleiner als etwa 8 Ä/min ist; und Dotieren des Substrats, wenn der Seitenwand-Abstandshalter und die Gateelektrode an der richtigen Stelle sind, um ein Paar Source-/Drain-Bereiche jeweils auf gegenüberliegenden Seiten der Gateelektrode herzustellen.
  • Bei einigen Ausführungsformen stellt die vorliegende Anmeldung ein Verfahren zum Herstellen eines integrierten Schaltkreises (IC) mit den folgenden Schritten bereit: Abscheiden einer ersten Padschicht so, dass sie ein Substrat bedeckt; Abscheiden einer zweiten Padschicht so, dass sie die erste Padschicht bedeckt; Strukturieren der ersten und der zweiten Padschicht mit einer Struktur für eine Isolationsstruktur; Durchführen einer Ätzung in das Substrat, wenn die erste und die zweite Padschicht an der richtigen Stelle sind, um einen Graben mit der Struktur in dem Substrat zu erzeugen, wobei der Graben einen Vorrichtungsbereich umschließt und abgrenzt; Füllen des Grabens mit einem dielektrischen Material; Herstellen einer Gateelektrode und einer dielektrischen Gateschicht aufeinandergestapelt auf dem Vorrichtungsbereich; Abscheiden einer ersten dielektrischen Schicht so, dass sie das Substrat und die Gateelektrode bedeckt und außerdem Seitenwände der Gateelektrode belegt, wobei die erste dielektrische Schicht eine Dielektrizitätskonstante hat, die größer als die der ersten Padschicht und kleiner als die der zweiten Padschicht ist; Rückätzen der ersten dielektrischen Schicht, um einen Seitenwand-Abstandshalter auf den Seitenwänden der Gateelektrode herzustellen; und Dotieren des Substrats, wenn der Seitenwand-Abstandshalter und die Gateelektrode an der richtigen Stelle sind, um ein Paar Source-/Drain-Bereiche jeweils auf gegenüberliegenden Seiten der Gateelektrode herzustellen.
  • Bei einigen Ausführungsformen stellt die vorliegende Anmeldung einen integrierten Schaltkreis (IC) bereit, der Folgendes aufweist: ein Halbleiter-auf-Isolator(SOI)-Substrat mit einer Vorrichtungsschicht über einer Isolierschicht und einer hochohmigen Schicht unter der Isolierschicht; ein Paar Source-/Drain-Bereiche in der Vorrichtungsschicht; eine dielektrische Gateschicht auf der Vorrichtungsschicht und seitlich zwischen den Source-/Drain-Bereichen; eine Gateelektrode über der dielektrischen Gateschicht; einen Seitenwandbelag, der entlang Seitenwänden der Gateelektrode und entlang einer Oberseite der Vorrichtungsschicht angeordnet ist; und einen Seitenwand-Abstandshalter über der Vorrichtungsschicht auf Seitenwänden und einer Oberseite des Seitenwandbelags, wobei der Seitenwand-Abstandshalter ein Paar Segmente jeweils auf gegenüberliegenden Seiten der Gateelektrode aufweist und der Seitenwand-Abstandshalter eine Dielektrizitätskonstante hat, die kleiner als etwa 7 ist, wobei die Dielektrizitätskonstante des Seitenwand-Abstandshalters größer als die des Seitenwandbelags und als die der Isolierschicht ist.
  • Vorstehend sind Merkmale verschiedener Ausführungsformen beschrieben worden, sodass Fachleute die Aspekte der vorliegenden Erfindung besser verstehen können. Fachleuten dürfte klar sein, dass sie die vorliegende Erfindung ohne Weiteres als eine Grundlage zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erreichen der gleichen Ziele und/oder zum Erzielen der gleichen Vorzüge wie bei den hier vorgestellten Ausführungsformen verwenden können. Fachleute dürften ebenfalls erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.

Claims (20)

  1. Verfahren zum Herstellen eines integrierten Schaltkreises mit den folgenden Schritten: Herstellen einer Gateelektrode und eines Gatedielektrikums aufeinandergestapelt über einem Substrat; Abscheiden einer Seitenwand-Abstandshalterschicht so, dass sie das Substrat und die Gateelektrode bedeckt und außerdem Seitenwände der Gateelektrode belegt; Rückätzen der Seitenwand-Abstandshalterschicht, um einen Seitenwand-Abstandshalter auf den Seitenwänden der Gateelektrode herzustellen, wobei das Rückätzen unter Verwendung eines Ätzmittels, das Fluorwasserstoff enthält, mit einer Ätzrate durchgeführt wird, die kleiner als etwa 8 Ä/min ist; und Dotieren des Substrats, wenn der Seitenwand-Abstandshalter und die Gateelektrode positioniert sind, um ein Paar Source-/Drain-Bereiche auf entgegengesetzten Seiten der Gateelektrode herzustellen.
  2. Verfahren nach Anspruch 1, wobei die Seitenwand-Abstandshalterschicht eine Dielektrizitätskonstante von etwa 4,2 bis 5,5 hat.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Ätzmittel eine Lösung ist, die etwa 1 Masse-% Fluorwasserstoff enthält.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Rückätzen bei einer Umgebungstemperatur von etwa 630 °C durchgeführt wird.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Seitenwand-Abstandshalterschicht mit einem Atomlagenabscheidungsprozess (ALD-Prozess) durchgeführt wird.
  6. Verfahren nach Anspruch 5, wobei der ALD-Prozess ein Leiten von Hexachlordisilan, Propen, zweiatomigem Sauerstoff und Ammoniak über das Substrat und die Gateelektrode umfasst.
  7. Verfahren nach Anspruch 5, wobei der ALD-Prozess ein Leiten von Hexachlordisilan und zweiatomigem Sauerstoff über das Substrat und die Gateelektrode umfasst, wobei der ALD-Prozess weiterhin ein Durchführen eines Polierprozesses nach dem Leiten des Hexachlordisilans und vor dem Leiten des zweiatomigen Sauerstoffs über das Substrat und die Gateelektrode umfasst.
  8. Verfahren nach einem der vorhergehenden Ansprüche, das weiterhin Folgendes umfasst: Abscheiden einer Seitenwand-Belagschicht über der Gateelektrode und dem Substrat, wobei die Seitenwand-Belagschicht zwischen der Seitenwand-Abstandshalterschicht und dem Substrat angeordnet wird, wobei eine Dielektrizitätskonstante der Seitenwand-Belagschicht kleiner als eine Dielektrizitätskonstante der Seitenwand-Abstandshalterschicht ist.
  9. Verfahren nach Anspruch 8, wobei durch das Rückätzen Teile der Seitenwand-Belagschicht entfernt werden, um einen Seitenwandbelag herzustellen, wobei die Seitenwand-Belagschicht während des Rückätzens schneller als die Seitenwand-Abstandshalterschicht geätzt wird.
  10. Verfahren zum Herstellen eines integrierten Schaltkreises mit den folgenden Schritten: Abscheiden einer ersten Padschicht so, dass sie ein Substrat bedeckt; Abscheiden einer zweiten Padschicht so, dass sie die erste Padschicht bedeckt; Strukturieren der ersten und der zweiten Padschicht mit einer Struktur für eine Isolationsstruktur; Durchführen einer Ätzung in das Substrat, wenn die erste und die zweite Padschicht positioniert sind, um einen Graben mit der Struktur in dem Substrat zu erzeugen, wobei der Graben einen Vorrichtungsbereich umschließt und abgrenzt; Füllen des Grabens mit einem dielektrischen Material; Herstellen einer Gateelektrode und einer dielektrischen Gateschicht aufeinandergestapelt auf dem Vorrichtungsbereich; Abscheiden einer ersten dielektrischen Schicht so, dass sie das Substrat und die Gateelektrode bedeckt und außerdem Seitenwände der Gateelektrode belegt, wobei die erste dielektrische Schicht eine Dielektrizitätskonstante hat, die größer als die der ersten Padschicht und kleiner als die der zweiten Padschicht ist; Rückätzen der ersten dielektrischen Schicht, um einen Seitenwand-Abstandshalter auf den Seitenwänden der Gateelektrode herzustellen; und Dotieren des Substrats, wenn der Seitenwand-Abstandshalter und die Gateelektrode an der richtigen Stelle sind, um ein Paar Source-/Drain-Bereiche auf entgegengesetzten Seiten der Gateelektrode herzustellen.
  11. Verfahren nach Anspruch 10, das weiterhin ein Entfernen der zweiten Padschicht vor dem Herstellen der Gateelektrode umfasst.
  12. Verfahren nach Anspruch 10 oder 11, wobei die erste und die zweite Padschicht Siliziumoxid bzw. Siliziumnitrid aufweisen.
  13. Verfahren nach einem der Ansprüche 10 bis 12, wobei das Rückätzen ein Aufbringen einer wässrigen Lösung auf die erste dielektrische Schicht umfasst, wobei die wässrige Lösung Fluorwasserstoff enthält.
  14. Verfahren nach einem der Ansprüche 10 bis 13, wobei das Substrat Folgendes aufweist: eine erste Siliziumschicht; eine Polysiliziumschicht über der ersten Siliziumschicht; eine Isolierschicht über der Polysiliziumschicht; und eine zweite Siliziumschicht über der Isolierschicht.
  15. Verfahren nach einem der Ansprüche 10 bis 14, wobei der Seitenwand-Abstandshalter Siliziumoxicarbonitrid aufweist, wobei Silizium etwa 30 bis 35 Atom-% des Seitenwand-Abstandshalters ausmacht, Kohlenstoff etwa 3 bis 10 Atom-% des Seitenwand-Abstandshalters ausmacht, Stickstoff etwa 16 bis 20 Atom-% des Seitenwand-Abstandshalters ausmacht und Sauerstoff etwa 40 bis 45 Atom-% des Seitenwand-Abstandshalters ausmacht.
  16. Verfahren nach einem der Ansprüche 10 bis 15, wobei die erste dielektrische Schicht während des Rückätzens mit einer Rate von etwa 5 Å/min geätzt wird.
  17. Integrierter Schaltkreis (IC) mit: einem Halbleiter-auf-Isolator-Substrat, das eine Vorrichtungsschicht über einer Isolierschicht und eine hochohmige Schicht unter der Isolierschicht aufweist; einem Paar Source-/Drain-Bereiche in der Vorrichtungsschicht; einer dielektrischen Gateschicht auf der Vorrichtungsschicht und seitlich zwischen den Source-/Drain-Bereichen; einer Gateelektrode über der dielektrischen Gateschicht; einem Seitenwandbelag, der entlang Seitenwänden der Gateelektrode und entlang einer Oberseite der Vorrichtungsschicht angeordnet ist; und einem Seitenwand-Abstandshalter über der Vorrichtungsschicht auf Seitenwänden und einer Oberseite des Seitenwandbelags, wobei der Seitenwand-Abstandshalter ein Paar Segmente jeweils auf entgegengesetzten Seiten der Gateelektrode aufweist und der Seitenwand-Abstandshalter eine Dielektrizitätskonstante hat, die kleiner als etwa 7 ist, wobei die Dielektrizitätskonstante des Seitenwand-Abstandshalters größer als die des Seitenwandbelags und als die der Isolierschicht ist.
  18. IC nach Anspruch 17, wobei der Seitenwand-Abstandshalter im Wesentlichen aus Siliziumoxicarbonitrid besteht und eine Dielektrizitätskonstante von etwa 4,5 bis 5,5 hat.
  19. IC nach Anspruch 17, wobei der Seitenwand-Abstandshalter im Wesentlichen aus Siliziumoxidcarbid besteht und eine Dielektrizitätskonstante von etwa 4,2 bis 4,5 hat.
  20. IC nach einem der Ansprüche 17 bis 19, wobei der Seitenwandbelag und der Seitenwand-Abstandshalter direkt über dem Paar Source-/Drain-Bereiche angeordnet sind.
DE102020107223.6A 2019-08-27 2020-03-17 Hf-schaltelement mit einem seitenwand-abstandshalter mit einer niedrigen dielektrizitätskonstante Pending DE102020107223A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962892115P 2019-08-27 2019-08-27
US62/892,115 2019-08-27
US16/815,131 2020-03-11
US16/815,131 US11296209B2 (en) 2019-08-27 2020-03-11 RF switch device with a sidewall spacer having a low dielectric constant

Publications (1)

Publication Number Publication Date
DE102020107223A1 true DE102020107223A1 (de) 2021-03-18

Family

ID=74682693

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020107223.6A Pending DE102020107223A1 (de) 2019-08-27 2020-03-17 Hf-schaltelement mit einem seitenwand-abstandshalter mit einer niedrigen dielektrizitätskonstante

Country Status (5)

Country Link
US (3) US11296209B2 (de)
KR (1) KR102354659B1 (de)
CN (1) CN112447523A (de)
DE (1) DE102020107223A1 (de)
TW (1) TWI756709B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11195715B2 (en) * 2020-03-17 2021-12-07 Globalfoundries U.S. Inc. Epitaxial growth constrained by a template
US11371144B2 (en) * 2020-06-10 2022-06-28 Applied Materials, Inc. Low-k films
CN116169171B (zh) * 2021-11-25 2024-05-14 苏州华太电子技术股份有限公司 Soi-ldmos器件及其制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100728173B1 (ko) 2003-03-07 2007-06-13 앰버웨이브 시스템즈 코포레이션 쉘로우 트렌치 분리법
US8536619B2 (en) 2007-02-05 2013-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Strained MOS device and methods for forming the same
KR20090113523A (ko) 2008-04-28 2009-11-02 주식회사 하이닉스반도체 반도체 장치 제조 방법
US8389371B2 (en) 2010-06-30 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating integrated circuit device, including removing at least a portion of a spacer
US20150228546A1 (en) * 2014-02-11 2015-08-13 United Microelectronics Corp. Semiconductor device and method of removing spacers on semiconductor device
CN106356299B (zh) * 2015-07-13 2021-04-13 联华电子股份有限公司 具有自我对准间隙壁的半导体结构及其制作方法
KR102301249B1 (ko) 2015-11-16 2021-09-10 삼성전자주식회사 반도체 장치
US9633838B2 (en) * 2015-12-28 2017-04-25 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Vapor deposition of silicon-containing films using penta-substituted disilanes
US10714621B2 (en) 2016-12-14 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming doped channel thereof
JP7249952B2 (ja) * 2017-05-05 2023-03-31 エーエスエム アイピー ホールディング ビー．ブイ． 酸素含有薄膜の制御された形成のためのプラズマ増強堆積プロセス
US10304677B2 (en) * 2017-09-29 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Low-k feature formation processes and structures formed thereby
US10468486B2 (en) * 2017-10-30 2019-11-05 Taiwan Semiconductor Manufacturing Company Ltd. SOI substrate, semiconductor device and method for manufacturing the same
CN115692202A (zh) * 2018-05-09 2023-02-03 联华电子股份有限公司 半导体元件及其制作方法
CN112003785B (zh) * 2018-08-23 2022-08-16 Oppo广东移动通信有限公司 链路聚合方法及相关产品

Also Published As

Publication number Publication date
US11296209B2 (en) 2022-04-05
TWI756709B (zh) 2022-03-01
US11901435B2 (en) 2024-02-13
KR20210027056A (ko) 2021-03-10
KR102354659B1 (ko) 2022-01-24
TW202123311A (zh) 2021-06-16
CN112447523A (zh) 2021-03-05
US20240154023A1 (en) 2024-05-09
US20220223714A1 (en) 2022-07-14
US20210066472A1 (en) 2021-03-04

Similar Documents

Publication Publication Date Title
DE102014019257B4 (de) Metall-Gate-Struktur und diesbezügliches Fertigungsverfahren
DE102013220852B4 (de) Integrierte Schaltungen und Verfahren zum Herstellen von integrierten Schaltungen mit Metall-Gate-Elektroden
DE112012005166B4 (de) Verfahren und Struktur zum Bilden von On-Chip-Kondensatoren hoher Qualität mit ETSOI-Transistoren
DE102011090163B4 (de) Halbleiterbauelement mit Austauschgateelektrodenstrukturen und selbstjustierten Kontaktelementen, die durch eine späte Kontaktfüllung hergestellt sind und Herstellungsverfahren dafür
DE10056871B4 (de) Feldeffekttransistor mit verbessertem Gatekontakt und Verfahren zur Herstellung desselben
DE102008035707B4 (de) Bipolartransistor-Finfet-Technologie
DE102016118956B4 (de) Verfahren und vorrichtung zur zweistufigen dummy-gate-bildung
DE102020125837A1 (de) Kapazitätsreduzierung für eine vorrichtung mit einer rückseitigen leistungsversorgungsschiene
DE102019117754A1 (de) Verfahren zum bilden eines halbleiter-auf-einem-isolator- (soi-) substrats
DE102014113741B4 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung mit lateralen fet-zellen und feldplatten
DE102013214436B4 (de) Verfahren zum Bilden einer Halbleiterstruktur, die silizidierte und nicht silizidierte Schaltkreiselemente umfasst
DE102013108147B4 (de) Verfahren und Struktur für vertikalen Tunnel-Feldeffekttransistor und planare Vorrichtungen
DE112012000850B4 (de) Verfahren zum Ausbilden eines randlosen Kontakts für Transistoren in einem Ersatzmetall-Gate-Prozess und derartige Halbleiter-Transistorstruktur
DE102020107223A1 (de) Hf-schaltelement mit einem seitenwand-abstandshalter mit einer niedrigen dielektrizitätskonstante
DE112018003323T5 (de) Verwenden eines mehrschichtigen gate-abstandshalters zur reduzierung der erosion eines halbleiter-fin während einer abstandshalter-strukturierung
DE4127967A1 (de) Mos-transistor mit gate-drain-elektrodenueberlapp und verfahren zu seiner herstellung
DE102014108966B4 (de) Halbleitervorrichtung mit thermisch gewachsener Oxidschicht zwischen Feld- und Gateelektrode und Herstellungsverfahren
DE102010002411B4 (de) Verfahren zur Herstellung von Kontaktbalken mit reduzierter Randzonenkapazität in einem Halbleiterbauelement
DE102019215248B4 (de) Finfet mit isolierenden schichten zwischen dem gate und source/drain-kontakten sowie verfahren zu seiner herstellung
DE102020129746A1 (de) Source/drain-kontakte und verfahren zu ihrer bildung
DE102020120658A1 (de) Transistorgates und Verfahren zu deren Herstellung
DE102021134457A1 (de) Verfahren und strukturen zum kontaktieren des abschirmleiters in einer halbleitervorrichtung
DE102020120002A1 (de) Wärmeableitung in halbleitervorrichtungen
DE10345374B4 (de) Halbleiterbauteil mit einem Nickel/Kobaltsilizidgebiet, das in einem Siliziumgebiet gebildet ist und Verfahren zu seiner Herstellung
DE102022107309A1 (de) Metallgate-finnenelektrodenstruktur und verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication