KR20220087221A - 반도체 소자 및 그의 제조 방법 - Google Patents

반도체 소자 및 그의 제조 방법 Download PDF

Info

Publication number
KR20220087221A
KR20220087221A KR1020200177705A KR20200177705A KR20220087221A KR 20220087221 A KR20220087221 A KR 20220087221A KR 1020200177705 A KR1020200177705 A KR 1020200177705A KR 20200177705 A KR20200177705 A KR 20200177705A KR 20220087221 A KR20220087221 A KR 20220087221A
Authority
KR
South Korea
Prior art keywords
layer
interlayer insulating
etch stop
stop layer
contact
Prior art date
Application number
KR1020200177705A
Other languages
English (en)
Inventor
이의복
유동곤
김완돈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200177705A priority Critical patent/KR20220087221A/ko
Priority to US17/373,573 priority patent/US11664310B2/en
Priority to CN202111536264.5A priority patent/CN114649263A/zh
Publication of KR20220087221A publication Critical patent/KR20220087221A/ko
Priority to US18/299,926 priority patent/US20230253310A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5221—Crossover interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자 및 그의 제조 방법에 관한 것으로, 더욱 상세하게는 기판 상의 트랜지스터들; 상기 트랜지스터들 상의 제1 층간 절연막; 상기 제1 층간 절연막의 상부에 제공된 제1 하부 배선 및 제2 하부 배선; 상기 제1 및 제2 하부 배선들의 상면들을 제외한 상기 제1 층간 절연막의 상면 상에 선택적으로 제공된 유전막; 상기 제1 및 제2 하부 배선들 및 상기 유전막 상의 식각 정지막; 상기 식각 정지막 상의 제2 층간 절연막; 및 상기 제2 층간 절연막 내에 제공된 상부 배선을 포함한다. 상기 상부 배선은: 라인; 및 상기 라인으로부터 상기 식각 정지막을 관통하여 상기 제1 및 제2 하부 배선들로 연장되는 바 비아를 포함하고, 상기 바 비아는: 상기 제1 및 제2 하부 배선들에 각각 연결되는 제1 콘택부 및 제2 콘택부; 및 상기 제1 및 제2 콘택부들 사이의 제1 연결부를 포함하며, 상기 제1 연결부의 바닥면은, 상기 유전막에 의해 상기 제1 층간 절연막의 상면보다 높으며, 상기 식각 정지막의 상면보다 낮다.

Description

반도체 소자 및 그의 제조 방법{Semiconductor device and method for manufacturing the same}
본 발명은 반도체 소자 및 그의 제조 방법에 관한 것으로, 더욱 상세하게는 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그의 제조 방법에 관한 것이다.
반도체 소자는 모스 전계 효과 트랜지스터들(MOS(Metal Oxide Semiconductor) FET)로 구성된 집적회로를 포함한다. 반도체 소자의 크기 및 디자인 룰(Design rule)이 점차 축소됨에 따라, 모스 전계 효과 트랜지스터들의 크기 축소(scale down)도 점점 가속화되고 있다. 모스 전계 효과 트랜지스터들의 크기 축소에 따라 반도체 소자의 동작 특성이 저하될 수 있다. 이에 따라, 반도체 소자의 고집적화에 따른 한계를 극복하면서 보다 우수한 성능을 반도체 소자를 형성하기 위한 다양한 방법이 연구되고 있다.
본 발명이 해결하고자 하는 과제는, 신뢰성 및 전기적 특성이 향상된 반도체 소자 및 그의 제조 방법을 제공하는데 있다.
본 발명의 개념에 따른, 반도체 소자는, 기판 상의 트랜지스터들; 상기 트랜지스터들 상의 제1 층간 절연막; 상기 제1 층간 절연막의 상부에 제공된 제1 하부 배선 및 제2 하부 배선; 상기 제1 및 제2 하부 배선들의 상면들을 제외한 상기 제1 층간 절연막의 상면 상에 선택적으로 제공된 유전막; 상기 제1 및 제2 하부 배선들 및 상기 유전막 상의 식각 정지막; 상기 식각 정지막 상의 제2 층간 절연막; 및 상기 제2 층간 절연막 내에 제공된 상부 배선을 포함할 수 있다. 상기 상부 배선은: 라인; 및 상기 라인으로부터 상기 식각 정지막을 관통하여 상기 제1 및 제2 하부 배선들로 연장되는 바 비아를 포함하고, 상기 바 비아는: 상기 제1 및 제2 하부 배선들에 각각 연결되는 제1 콘택부 및 제2 콘택부; 및 상기 제1 및 제2 콘택부들 사이의 제1 연결부를 포함하며, 상기 제1 연결부의 바닥면은, 상기 유전막에 의해 상기 제1 층간 절연막의 상면보다 높으며, 상기 식각 정지막의 상면보다 낮을 수 있다.
본 발명의 다른 개념에 따른, 반도체 소자는, 기판 상의 트랜지스터들; 상기 트랜지스터들 상의 제1 층간 절연막; 상기 제1 층간 절연막의 상부에 제공된 제1 하부 배선 및 제2 하부 배선; 상기 제1 및 제2 하부 배선들의 상면들을 제외한 상기 제1 층간 절연막의 상면 상에 선택적으로 제공된 유전막; 상기 제1 및 제2 하부 배선들 및 상기 유전막 상의 식각 정지막; 상기 식각 정지막 상의 제2 층간 절연막; 및 상기 제2 층간 절연막 내에 제공된 제1 상부 배선을 포함할 수 있다. 상기 제1 상부 배선은: 제1 라인; 및 상기 제1 라인으로부터 상기 식각 정지막을 관통하여 상기 제1 및 제2 하부 배선들로 연장되는 바 비아를 포함하고, 상기 바 비아는: 상기 제1 및 제2 하부 배선들에 각각 연결되는 제1 콘택부 및 제2 콘택부; 및 상기 제1 및 제2 콘택부들 사이의 제1 연결부를 포함하며, 상기 제1 및 제2 콘택부들 사이의 상기 유전막의 상면은, 상기 제1 연결부에 의해 덮이고, 상기 제1 및 제2 콘택부들 사이의 상기 유전막의 두께는, 상기 제1 콘택부에서 상기 제2 콘택부로 갈수록 증가하다가 최대값에 도달하고, 이후 다시 감소할 수 있다.
본 발명의 또 다른 개념에 따른, 반도체 소자는, 활성 영역을 포함하는 기판; 상기 활성 영역 상의 활성 패턴들을 정의하는 소자 분리막, 상기 소자 분리막은 상기 활성 패턴들 각각의 하부 측벽을 덮고, 상기 활성 패턴들 각각의 상부는 상기 소자 분리막 위로 돌출되며; 상기 활성 패턴들 각각의 상부에 제공된 한 쌍의 소스/드레인 패턴들; 상기 한 쌍의 소스/드레인 패턴들 사이에 개재된 채널 패턴; 상기 채널 패턴을 가로지르며 제1 방향으로 연장되는 게이트 전극; 상기 게이트 전극의 양 측 상에 제공되어, 상기 게이트 전극과 함께 상기 제1 방향으로 연장되는 게이트 스페이서; 상기 게이트 전극과 상기 채널 패턴 사이, 및 상기 게이트 전극과 상기 게이트 스페이서 사이에 개재된 게이트 절연막; 상기 게이트 전극의 상면 상에 제공되어, 상기 게이트 전극과 함께 상기 제1 방향으로 연장되는 게이트 캐핑 패턴; 상기 게이트 캐핑 패턴 상의 제1 층간 절연막; 상기 제1 층간 절연막을 관통하여 적어도 하나의 상기 소스/드레인 패턴들과 전기적으로 연결되는 활성 콘택; 상기 제1 층간 절연막 상의 제2 층간 절연막 내에 제공된 제1 금속 층; 상기 제2 층간 절연막 상의 제3 층간 절연막 내에 제공된 제2 금속 층; 및 상기 제2 층간 절연막과 상기 제3 층간 절연막 사이에 개재된 유전막 및 식각 정지막을 포함할 수 있다. 상기 식각 정지막은 상기 유전막을 덮고, 상기 제1 금속 층은, 제1 하부 배선 및 제2 하부 배선을 포함하고, 상기 제2 금속 층은, 상기 제1 및 제2 하부 배선들과 전기적으로 연결되는 제1 상부 배선을 포함하며, 상기 제1 상부 배선은: 제1 라인; 및 상기 제1 라인으로부터 상기 식각 정지막을 관통하여 상기 제1 및 제2 하부 배선들로 연장되는 바 비아를 포함하고, 상기 바 비아는: 상기 제1 및 제2 하부 배선들에 각각 연결되는 제1 콘택부 및 제2 콘택부; 및 상기 제1 및 제2 콘택부들 사이의 제1 연결부를 포함하며, 상기 제1 연결부의 바닥면은, 상기 유전막에 의해 상기 제2 층간 절연막의 상면보다 높으며, 상기 식각 정지막의 상면보다 낮을 수 있다.
본 발명의 또 다른 개념에 따른, 반도체 소자의 제조 방법은, 기판 상에 트랜지스터들을 형성하는 것; 상기 트랜지스터들 상에 제1 층간 절연막을 형성하는 것; 상기 제1 층간 절연막의 상부에 제1 하부 배선 및 제2 하부 배선을 형성하는 것; 상기 제1 및 제2 하부 배선들의 상면들을 제외한 상기 제1 층간 절연막의 상면 상에 선택적으로 유전막을 형성하는 것; 상기 제1 및 제2 하부 배선들 및 상기 유전막 상에 식각 정지막을 형성하는 것; 상기 식각 정지막 상에 제2 층간 절연막을 형성하는 것; 상기 제2 층간 절연막을 패터닝하여 상부 배선 홀을 형성하는 것; 및 상기 상부 배선 홀을 채우는 상부 배선을 형성하는 것을 포함할 수 있다. 상기 상부 배선 홀은, 상기 식각 정지막을 관통하여 상기 제1 및 제2 하부 배선들의 상면들을 각각 노출하는 제1 콘택홀 및 제2 콘택홀을 포함하고, 상기 제1 및 제2 콘택홀들 사이의 상기 유전막은 상기 상부 배선 홀에 의해 노출될 수 있다.
본 발명에 따른 반도체 소자는, 상부 배선이 바 형태의 바 비아를 포함할 수 있다. 매우 작은 피치로 서로 인접하는 하부 배선들이 상기 바 비아를 통해 동시에 상기 상부 배선과 연결될 수 있다. 결과적으로 본 발명은 BEOL 공정의 라우팅 자유도를 향상시킬 수 있다.
또한 본 발명은 상기 바 비아로부터 상기 하부 배선들 사이에서 아래로 연장되는 돌출부가 형성되는 것을 방지할 수 있다. 이로써 상기 하부 배선들 사이에서 발생될 수 있는 공정 결함을 방지하여, 반도체 소자의 신뢰성 및 전기적 특성을 향상시킬 수 있다.
도 1은 본 발명의 실시예들에 따른 반도체 소자를 설명하기 위한 평면도이다.
도 2a 내지 도 2d는 각각 도 1의 A-A'선, B-B'선, C-C'선 및 D-D'선에 따른 단면도들이다.
도 3은 도 2d의 M 영역을 확대한 단면도이다.
도 4는 본 발명의 비교예에 따른 반도체 소자를 설명하기 위한 것으로, 도 1의 D-D'선에 따른 단면도의 다른 예이다.
도 5, 도 7, 도 9 및 도 11은 본 발명의 실시예들에 따른 반도체 소자의 제조방법을 설명하기 위한 평면도들이다.
도 6, 도 8a, 도 10a 및 도 12a는 각각 도 5, 도 7, 도 9 및 도 11의 A-A'선에 따른 단면도들이다.
도 8b, 도 10b 및 도 12b는 각각 도 7, 도 9 및 도 11의 B-B'선에 따른 단면도들이다.
도 10c 및 도 12c는 각각 도 9 및 도 11의 C-C'선에 따른 단면도들이다.
도 10d 및 도 12d는 각각 도 9 및 도 11의 D-D'선에 따른 단면도들이다.
도 13 내지 도 17은 본 발명의 실시예들에 따른 상부 배선을 형성하는 방법을 설명하기 위한 것으로, 도 2d의 M 영역을 확대한 단면도들이다.
도 18 내지 도 20 각각은 본 발명의 다른 실시예에 따른 반도체 소자를 설명하기 위한 것으로, 도 1의 D-D'선에 따른 단면도이다.
도 21은 본 발명의 다른 실시예에 따른 반도체 소자를 설명하기 위한 것으로, 도 1의 A-A'선에 따른 단면도이다.
도 22a 내지 도 22d는 본 발명의 실시예들에 따른 반도체 소자를 설명하기 위한 것으로, 각각 도 1의 A-A'선, B-B'선, C-C'선 및 D-D'선에 따른 단면도들이다.
도 1은 본 발명의 실시예들에 따른 반도체 소자를 설명하기 위한 평면도이다. 도 2a 내지 도 2d는 각각 도 1의 A-A'선, B-B'선, C-C'선 및 D-D'선에 따른 단면도들이다. 도 3은 도 2d의 M 영역을 확대한 단면도이다.
도 1 및 도 2a 내지 도 2d를 참조하면, 기판(100) 상에 로직 셀(LC)이 제공될 수 있다. 본 명세서에서 로직 셀(LC)은 특정 기능을 수행하는 논리 소자(예를 들어, 인버터, 플립 플롭 등)를 의미할 수 있다. 즉, 로직 셀(LC)은 논리 소자를 구성하기 위한 트랜지스터들 및 상기 트랜지스터들을 서로 연결하는 배선들을 포함할 수 있다.
기판(100)은 제1 활성 영역(PR) 및 제2 활성 영역(NR)을 포함할 수 있다. 본 발명의 일 실시예로, 제1 활성 영역(PR)은 PMOSFET 영역일 수 있고, 제2 활성 영역(NR)은 NMOSFET 영역일 수 있다. 기판(100)은 실리콘, 게르마늄, 실리콘-게르마늄 등을 포함하는 반도체 기판이거나 화합물 반도체 기판일 수 있다. 일 예로, 기판(100)은 실리콘 기판일 수 있다.
기판(100)의 상부에 형성된 제2 트렌치(TR2)에 의해 제1 활성 영역(PR) 및 제2 활성 영역(NR)이 정의될 수 있다. 제1 활성 영역(PR) 및 제2 활성 영역(NR) 사이에 제2 트렌치(TR2)가 위치할 수 있다. 제1 활성 영역(PR) 및 제2 활성 영역(NR)은, 제2 트렌치(TR2)를 사이에 두고 제1 방향(D1)으로 서로 이격될 수 있다. 제1 활성 영역(PR) 및 제2 활성 영역(NR) 각각은 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장될 수 있다.
제1 활성 영역(PR) 및 제2 활성 영역(NR) 상에 각각 제1 활성 패턴들(AP1) 및 제2 활성 패턴들(AP2)이 제공될 수 있다. 제1 및 제2 활성 패턴들(AP1, AP2)은 제2 방향(D2)으로 서로 평행하게 연장될 수 있다. 제1 및 제2 활성 패턴들(AP1, AP2)은 기판(100)의 일부로써, 수직한 방향(즉, 제3 방향(D3))으로 돌출된 부분들일 수 있다. 서로 인접하는 제1 활성 패턴들(AP1) 사이 및 서로 인접하는 제2 활성 패턴들(AP2) 사이에 제1 트렌치(TR1)가 정의될 수 있다. 제1 트렌치(TR1)는 제2 트렌치(TR2)보다 얕을 수 있다.
소자 분리막(ST)이 제1 및 제2 트렌치들(TR1, TR2)을 채울 수 있다. 소자 분리막(ST)은 실리콘 산화막을 포함할 수 있다. 제1 및 제2 활성 패턴들(AP1, AP2)의 상부들은 소자 분리막(ST) 위로 수직하게 돌출될 수 있다 (도 2d 참조). 제1 및 제2 활성 패턴들(AP1, AP2)의 상부들 각각은 핀(Fin) 형태를 가질 수 있다. 소자 분리막(ST)은 제1 및 제2 활성 패턴들(AP1, AP2)의 상부들을 덮지 않을 수 있다. 소자 분리막(ST)은 제1 및 제2 활성 패턴들(AP1, AP2)의 하부 측벽들을 덮을 수 있다.
제1 활성 패턴들(AP1)의 상부들에 제1 소스/드레인 패턴들(SD1)이 제공될 수 있다. 제1 소스/드레인 패턴들(SD1)은 제1 도전형(예를 들어, p형)의 불순물 영역들일 수 있다. 한 쌍의 제1 소스/드레인 패턴들(SD1) 사이에 제1 채널 패턴(CH1)이 개재될 수 있다. 제2 활성 패턴들(AP2)의 상부들에 제2 소스/드레인 패턴들(SD2)이 제공될 수 있다. 제2 소스/드레인 패턴들(SD2)은 제2 도전형(예를 들어, n형)의 불순물 영역들일 수 있다. 한 쌍의 제2 소스/드레인 패턴들(SD2) 사이에 제2 채널 패턴(CH2)이 개재될 수 있다.
제1 및 제2 소스/드레인 패턴들(SD1, SD2)은 선택적 에피택시얼 성장 공정으로 형성된 에피택시얼 패턴들일 수 있다. 일 예로, 제1 및 제2 소스/드레인 패턴들(SD1, SD2)의 상면들은 제1 및 제2 채널 패턴들(CH1, CH2)의 상면들과 공면을 이룰 수 있다. 다른 예로, 제1 및 제2 소스/드레인 패턴들(SD1, SD2)의 상면들은 제1 및 제2 채널 패턴들(CH1, CH2)의 상면들보다 더 높을 수 있다.
제1 소스/드레인 패턴들(SD1)은 기판(100)의 반도체 원소의 격자 상수보다 큰 격자 상수를 갖는 반도체 원소(예를 들어, SiGe)를 포함할 수 있다. 이로써, 제1 소스/드레인 패턴들(SD1)은 제1 채널 패턴들(CH1)에 압축 응력(compressive stress)을 제공할 수 있다. 일 예로, 제2 소스/드레인 패턴들(SD2)은 기판(100)과 동일한 반도체 원소(예를 들어, Si)를 포함할 수 있다.
제1 및 제2 활성 패턴들(AP1, AP2)을 가로지르며 제1 방향(D1)으로 연장되는 게이트 전극들(GE)이 제공될 수 있다. 게이트 전극들(GE)은 제1 피치(P1)로 제2 방향(D2)을 따라 배열될 수 있다. 게이트 전극들(GE)은 제1 및 제2 채널 패턴들(CH1, CH2)과 수직적으로 중첩될 수 있다. 각각의 게이트 전극들(GE)은, 제1 및 제2 채널 패턴들(CH1, CH2) 각각의 상면 및 양 측벽들을 둘러쌀 수 있다.
도 2d를 다시 참조하면, 게이트 전극(GE)은 제1 채널 패턴(CH1)의 제1 상면(TS1) 및 제1 채널 패턴(CH1)의 적어도 하나의 제1 측벽(SW1) 상에 제공될 수 있다. 게이트 전극(GE)은 제2 채널 패턴(CH2)의 제2 상면(TS2) 및 제2 채널 패턴(CH2)의 적어도 하나의 제2 측벽(SW2) 상에 제공될 수 있다. 다시 말하면, 본 실시예에 따른 트랜지스터는, 게이트 전극(GE)이 채널(CH1, CH2)을 3차원적으로 둘러싸는 3차원 전계 효과 트랜지스터(예를 들어, FinFET)일 수 있다.
도 1 및 도 2a 내지 도 2d를 다시 참조하면, 게이트 전극들(GE) 각각의 양 측벽들 상에 한 쌍의 게이트 스페이서들(GS)이 배치될 수 있다. 게이트 스페이서들(GS)은 게이트 전극들(GE)을 따라 제1 방향(D1)으로 연장될 수 있다. 게이트 스페이서들(GS)의 상면들은 게이트 전극들(GE)의 상면들보다 높을 수 있다. 게이트 스페이서들(GS)의 상면들은 후술할 제1 층간 절연막(110)의 상면과 공면을 이룰 수 있다. 게이트 스페이서들(GS)은 SiCN, SiCON 및 SiN 중 적어도 하나를 포함할 수 있다. 다른 예로, 게이트 스페이서들(GS)은 SiCN, SiCON 및 SiN 중 적어도 두 개로 이루어진 다중 막(multi-layer)을 포함할 수 있다.
각각의 게이트 전극들(GE) 상에 게이트 캐핑 패턴(GP)이 제공될 수 있다. 게이트 캐핑 패턴(GP)은 게이트 전극(GE)을 따라 제1 방향(D1)으로 연장될 수 있다. 게이트 캐핑 패턴(GP)은 후술하는 제1 및 제2 층간 절연막들(110, 120)에 대하여 식각 선택성이 있는 물질을 포함할 수 있다. 구체적으로, 게이트 캐핑 패턴들(GP)은 SiON, SiCN, SiCON 및 SiN 중 적어도 하나를 포함할 수 있다.
게이트 전극(GE)과 제1 활성 패턴(AP1) 사이 및 게이트 전극(GE)과 제2 활성 패턴(AP2) 사이에 게이트 절연막(GI)이 개재될 수 있다. 게이트 절연막(GI)은, 그 위의 게이트 전극(GE)의 바닥면을 따라 연장될 수 있다. 일 예로, 게이트 절연막(GI)은, 제1 채널 패턴(CH1)의 제1 상면(TS1) 및 제1 측벽(SW1)을 덮을 수 있다. 게이트 절연막(GI)은, 제2 채널 패턴(CH2)의 제2 상면(TS2) 및 양 제2 측벽(SW2)을 덮을 수 있다. 게이트 절연막(GI)은, 게이트 전극(GE) 아래의 소자 분리막(ST)의 상면을 덮을 수 있다 (도 2d 참조).
본 발명의 일 실시예로, 게이트 절연막(GI)은 실리콘 산화막보다 유전상수가 높은 고유전율 물질을 포함할 수 있다. 일 예로, 상기 고유전율 물질은 하프늄 산화물, 하프늄 실리콘 산화물, 하프늄 지르코늄 산화물, 하프늄 탄탈 산화물, 란탄 산화물, 지르코늄 산화물, 지르코늄 실리콘 산화물, 탄탈 산화물, 티타늄 산화물, 바륨 스트론튬 티타늄 산화물, 바륨 티타늄 산화물, 스트론튬 티타늄 산화물, 리튬 산화물, 알루미늄 산화물, 납 스칸듐 탄탈 산화물, 및 납 아연 니오브산염 중 적어도 하나를 포함할 수 있다.
다른 실시예로, 본 발명의 반도체 소자는 네거티브 커패시터(Negative Capacitor)를 이용한 NC(Negative Capacitance) FET을 포함할 수 있다. 예를 들어, 게이트 절연막(GI)은 강유전체 특성을 갖는 강유전체 물질막과, 상유전체 특성을 갖는 상유전체 물질막을 포함할 수 있다.
강유전체 물질막은 음의 커패시턴스를 가질 수 있고, 상유전체 물질막은 양의 커패시턴스를 가질 수 있다. 예를 들어, 두 개 이상의 커패시터가 직렬 연결되고, 각각의 커패시터의 커패시턴스가 양의 값을 가질 경우, 전체 커패시턴스는 각각의 개별 커패시터의 커패시턴스보다 감소하게 된다. 반면, 직렬 연결된 두 개 이상의 커패시터의 커패시턴스 중 적어도 하나가 음의 값을 가질 경우, 전체 커패시턴스는 양의 값을 가지면서 각각의 개별 커패시턴스의 절대값보다 클 수 있다.
음의 커패시턴스를 갖는 강유전체 물질막과, 양의 커패시턴스를 갖는 상유전체 물질막이 직렬로 연결될 경우, 직렬로 연결된 강유전체 물질막 및 상유전체 물질막의 전체적인 커패시턴스 값은 증가할 수 있다. 전체적인 커패시턴스 값이 증가하는 것을 이용하여, 강유전체 물질막을 포함하는 트랜지스터는 상온에서 60 mV/decade 미만의 문턱전압이하 스윙(subthreshold swing(SS))을 가질 수 있다.
강유전체 물질막은 강유전체 특성을 가질 수 있다. 강유전체 물질막은 예를 들어, 하프늄 산화물(hafnium oxide), 하프늄 지르코늄 산화물(hafnium zirconium oxide), 바륨 스트론튬 티타늄 산화물(barium strontium titanium oxide), 바륨 티타늄 산화물(barium titanium oxide) 및 납 지르코늄 티타늄 산화물(lead zirconium titanium oxide) 중 적어도 하나를 포함할 수 있다. 여기에서, 일 예로, 하프늄 지르코늄 산화물(hafnium zirconium oxide)은 하프늄 산화물(hafnium oxide)에 지르코늄(Zr)이 도핑된 물질일 수 있다. 다른 예로, 하프늄 지르코늄 산화물(hafnium zirconium oxide)은 하프늄(Hf)과 지르코늄(Zr)과 산소(O)의 화합물일 수도 있다.
강유전체 물질막은 도핑된 도펀트를 더 포함할 수 있다. 예를 들어, 도펀트는 알루미늄(Al), 티타늄(Ti), 니오븀(Nb), 란탄(La), 이트륨(Y), 마그네슘(Mg), 실리콘(Si), 칼슘(Ca), 세륨(Ce), 디스프로슘(Dy), 어븀(Er), 가돌리늄(Gd), 게르마늄(Ge), 스칸듐(Sc), 스트론튬(Sr) 및 주석(Sn) 중 적어도 하나를 포함할 수 있다. 강유전체 물질막이 어떤 강유전체 물질을 포함하냐에 따라, 강유전체 물질막에 포함된 도펀트의 종류는 달라질 수 있다.
강유전체 물질막이 하프늄 산화물을 포함할 경우, 강유전체 물질막에 포함된 도펀트는 예를 들어, 가돌리늄(Gd), 실리콘(Si), 지르코늄(Zr), 알루미늄(Al) 및 이트륨(Y) 중 적어도 하나를 포함할 수 있다.
도펀트가 알루미늄(Al)일 경우, 강유전체 물질막은 3 내지 8 at%(atomic %)의 알루미늄을 포함할 수 있다. 여기에서, 도펀트의 비율은 하프늄 및 알루미늄의 합에 대한 알루미늄의 비율일 수 있다.
도펀트가 실리콘(Si)일 경우, 강유전체 물질막은 2 내지 10 at%의 실리콘을 포함할 수 있다. 도펀트가 이트륨(Y)일 경우, 강유전체 물질막은 2 내지 10 at%의 이트륨을 포함할 수 있다. 도펀트가 가돌리늄(Gd)일 경우, 강유전체 물질막은 1 내지 7 at%의 가돌리늄을 포함할 수 있다. 도펀트가 지르코늄(Zr)일 경우, 강유전체 물질막은 50 내지 80 at%의 지르코늄을 포함할 수 있다.
상유전체 물질막은 상유전체 특성을 가질 수 있다. 상유전체 물질막은 예를 들어, 실리콘 산화물(silicon oxide) 및 고유전율을 갖는 금속 산화물 중 적어도 하나를 포함할 수 있다. 상유전체 물질막에 포함된 금속 산화물은 예를 들어, 하프늄 산화물(hafnium oxide), 지르코늄 산화물(zirconium oxide) 및 알루미늄 산화물(aluminum oxide) 중 적어도 하나를 포함할 수 있지만, 이에 제한되는 것은 아니다.
강유전체 물질막 및 상유전체 물질막은 동일한 물질을 포함할 수 있다. 강유전체 물질막은 강유전체 특성을 갖지만, 상유전체 물질막은 강유전체 특성을 갖지 않을 수 있다. 예를 들어, 강유전체 물질막 및 상유전체 물질막이 하프늄 산화물을 포함할 경우, 강유전체 물질막에 포함된 하프늄 산화물의 결정 구조는 상유전체 물질막에 포함된 하프늄 산화물의 결정 구조와 다르다.
강유전체 물질막은 강유전체 특성을 갖는 두께를 가질 수 있다. 강유전체 물질막의 두께는 예를 들어, 0.5 내지 10nm 일 수 있지만, 이에 제한되는 것은 아니다. 각각의 강유전체 물질마다 강유전체 특성을 나타내는 임계 두께가 달라질 수 있으므로, 강유전체 물질막의 두께는 강유전체 물질에 따라 달라질 수 있다.
일 예로, 게이트 절연막(GI)은 하나의 강유전체 물질막을 포함할 수 있다. 다른 예로, 게이트 절연막(GI)은 서로 간에 이격된 복수의 강유전체 물질막을 포함할 수 있다. 게이트 절연막(GI)은 복수의 강유전체 물질막과, 복수의 상유전체 물질막이 교대로 적층된 적층막 구조를 가질 수 있다.
게이트 전극(GE)은, 제1 금속, 및 상기 제1 금속 상의 제2 금속을 포함할 수 있다. 제1 금속은 게이트 절연막(GI) 상에 제공되어, 제1 및 제2 채널 패턴들(CH1, CH2)에 인접할 수 있다. 제1 금속은 트랜지스터의 문턱 전압을 조절하는 일함수 금속을 포함할 수 있다. 제1 금속의 두께 및 조성을 조절하여, 목적하는 문턱 전압을 달성할 수 있다.
제1 금속은 금속 질화막을 포함할 수 있다. 예를 들어, 제1 금속은 티타늄(Ti), 탄탈(Ta), 알루미늄(Al), 텅스텐(W) 및 몰리브덴(Mo)으로 이루어진 군에서 선택된 적어도 하나의 금속, 및 질소(N)를 포함할 수 있다. 제1 금속은 탄소(C)를 더 포함할 수 있다. 제1 금속은, 적층된 복수개의 일함수 금속막들을 포함할 수 있다.
제2 금속은 제1 금속에 비해 저항이 낮은 금속을 포함할 수 있다. 예를 들어, 제2 금속은 텅스텐(W), 알루미늄(Al), 티타늄(Ti) 및 탄탈(Ta)로 이루어진 군에서 선택된 적어도 하나의 금속을 포함할 수 있다.
기판(100) 상에 제1 층간 절연막(110)이 제공될 수 있다. 제1 층간 절연막(110)은 게이트 스페이서들(GS) 및 제1 및 제2 소스/드레인 패턴들(SD1, SD2)을 덮을 수 있다. 제1 층간 절연막(110)의 상면은, 게이트 캐핑 패턴들(GP)의 상면들 및 게이트 스페이서들(GS)의 상면들과 실질적으로 공면을 이룰 수 있다. 제1 층간 절연막(110) 상에, 게이트 캐핑 패턴들(GP)을 덮는 제2 층간 절연막(120)이 제공될 수 있다. 제2 층간 절연막(120) 상에 제3 층간 절연막(130)이 제공될 수 있다. 제3 층간 절연막(130) 상에 제4 층간 절연막(140)이 제공될 수 있다. 일 예로, 제1 내지 제4 층간 절연막들(110-140)은 실리콘 산화막을 포함할 수 있다.
로직 셀(LC)의 제2 방향(D2)으로 서로 대향하는 양 측에, 한 쌍의 분리 구조체들(DB)이 각각 제공될 수 있다. 분리 구조체(DB)는 제1 방향(D1)으로 게이트 전극들(GE)과 평행하게 연장될 수 있다. 분리 구조체(DB)와 그에 인접하는 게이트 전극(GE)간의 피치는 제1 피치(P1)와 동일할 수 있다.
분리 구조체(DB)는 제1 및 제2 층간 절연막들(110, 120)을 관통하여, 제1 및 제2 활성 패턴들(AP1, AP2) 내부로 연장될 수 있다. 분리 구조체(DB)는 제1 및 제2 활성 패턴들(AP1, AP2) 각각의 상부를 관통할 수 있다. 분리 구조체(DB)는 로직 셀(LC)의 제1 및 제2 활성 영역들(PR, NR)을 인접하는 로직 셀의 활성 영역으로부터 분리시킬 수 있다.
제1 및 제2 층간 절연막들(110, 120)을 관통하여 제1 및 제2 소스/드레인 패턴들(SD1, SD2)과 각각 전기적으로 연결되는 활성 콘택들(AC)이 제공될 수 있다. 각각의 활성 콘택들(AC)은, 한 쌍의 게이트 전극들(GE) 사이에 제공될 수 있다.
활성 콘택(AC)은 자기 정렬된 콘택(self-aligned conatact)일 수 있다. 다시 말하면, 활성 콘택(AC)은 게이트 캐핑 패턴(GP) 및 게이트 스페이서(GS)를 이용하여 자기 정렬적으로 형성될 수 있다. 예를 들어, 활성 콘택(AC)은 게이트 스페이서(GS)의 측벽의 적어도 일부를 덮을 수 있다. 도시되진 않았지만, 활성 콘택(AC)은, 게이트 캐핑 패턴(GP)의 상면의 일부를 덮을 수 있다.
활성 콘택(AC)과 제1 소스/드레인 패턴(SD1) 사이, 및 활성 콘택(AC)과 제2 소스/드레인 패턴(SD2) 사이에 실리사이드 패턴(SC)이 개재될 수 있다. 활성 콘택(AC)은, 실리사이드 패턴(SC)을 통해 소스/드레인 패턴(SD1, SD2)과 전기적으로 연결될 수 있다. 실리사이드 패턴(SC)은 금속-실리사이드(Metal-Silicide)를 포함할 수 있으며, 일 예로 티타늄-실리사이드, 탄탈륨-실리사이드, 텅스텐-실리사이드, 니켈-실리사이드, 및 코발트-실리사이드 중 적어도 하나를 포함할 수 있다.
제2 층간 절연막(120) 및 게이트 캐핑 패턴(GP)을 관통하여 게이트 전극(GE)에 연결되는 게이트 콘택(GC)이 제공될 수 있다. 평면적 관점에서, 게이트 콘택(GC)은 제1 및 제2 활성 영역들(PR, NR) 사이에 제공될 수 있다. 게이트 콘택(GC)의 바닥면은 게이트 전극(GE)의 상면과 접할 수 있다. 게이트 콘택(GC)의 상면은, 제2 층간 절연막(120)의 상면과 공면을 이룰 수 있다.
활성 콘택(AC) 및 게이트 콘택(GC) 각각은, 도전 패턴(FM) 및 도전 패턴(FM)을 감싸는 배리어 패턴(BM)을 포함할 수 있다. 예를 들어, 도전 패턴(FM)은 알루미늄, 구리, 텅스텐, 몰리브데늄 및 코발트 중 적어도 하나의 금속을 포함할 수 있다. 배리어 패턴(BM)은 도전 패턴(FM)의 측벽들 및 바닥면을 덮을 수 있다. 배리어 패턴(BM)은 금속막/금속 질화막을 포함할 수 있다. 상기 금속막은 티타늄, 탄탈륨, 텅스텐, 니켈, 코발트 및 백금 중 적어도 하나를 포함할 수 있다. 상기 금속 질화막은 티타늄 질화막(TiN), 탄탈륨 질화막(TaN), 텅스텐 질화막(WN), 니켈 질화막(NiN), 코발트 질화막(CoN) 및 백금 질화막(PtN) 중 적어도 하나를 포함할 수 있다.
제3 층간 절연막(130) 내에 제1 금속 층(M1)이 제공될 수 있다. 제1 금속 층(M1)은 제1 및 제2 파워 배선들(PIL1, PIL2), 제1 내지 제5 하부 배선들(LIL1- LIL5), 및 하부 비아들(VI)을 포함할 수 있다. 하부 비아들(VI)은, 제1 및 제2 파워 배선들(PIL1, PIL2) 및 제1 내지 제5 하부 배선들(LIL1- LIL5) 아래에 제공될 수 있다.
제1 및 제2 파워 배선들(PIL1, PIL2)은 로직 셀(LC)을 가로지르며 제2 방향(D2)으로 서로 평행하게 연장될 수 있다. 제1 및 제2 파워 배선들(PIL1, PIL2)에 드레인 전압(VDD) 및 소스 전압(VSS)이 각각 인가될 수 있다.
도 1을 참조하면, 로직 셀(LC)에 제2 방향(D2)으로 연장되는 제1 셀 경계(CB1)가 정의될 수 있다. 로직 셀(LC)에 있어서, 제1 셀 경계(CB1)의 반대편에 제2 방향(D2)으로 연장되는 제2 셀 경계(CB2)가 정의될 수 있다. 제1 셀 경계(CB1) 상에 드레인 전압(VDD)이 인가되는 제1 파워 배선(PIL1)이 배치될 수 있다. 다시 말하면, 드레인 전압(VDD)이 인가되는 제1 파워 배선(PIL1)은 제1 셀 경계(CB1)를 따라 제2 방향(D2)으로 연장될 수 있다. 제2 셀 경계(CB2) 상에 소스 전압(VSS), 즉 접지 전압이 인가되는 제2 파워 배선(PIL2)이 배치될 수 있다. 다시 말하면, 소스 전압(VSS)이 인가되는 제2 파워 배선(PIL2)은 제2 셀 경계(CB2)를 따라 제2 방향(D2)으로 연장될 수 있다.
제1 내지 제5 하부 배선들(LIL1-LIL5)은, 제1 파워 배선(PIL1)과 제2 파워 배선(PIL2) 사이에 배치될 수 있다. 제1 내지 제5 하부 배선들(LIL1-LIL5)은 제2 방향(D2)으로 서로 평행하게 연장될 수 있다. 평면적 관점에서, 제1 내지 제5 하부 배선들(LIL1-LIL5) 각각은 라인 형태 또는 바 형태를 가질 수 있다. 제1 내지 제5 하부 배선들(LIL1-LIL5)은 제2 피치(P2)로 제1 방향(D1)을 따라 배열될 수 있다. 제2 피치(P2)는, 제1 피치(P1)보다 작을 수 있다.
제1 및 제2 파워 배선들(PIL1, PIL2) 각각의 선폭은 제1 폭(W1)일 수 있다. 제1 내지 제5 하부 배선들(LIL1-LIL5) 각각의 선폭은 제2 폭(W2)일 수 있다. 제2 폭(W2)은 제1 폭(W1)보다 작을 수 있다. 예를 들어, 제2 폭(W2)은 12nm보다 작을 수 있다. 제1 폭(W1)은 12nm보다 클 수 있다.
하부 비아들(VI)은, 제1 및 제2 파워 배선들(PIL1, PIL2)과 활성 콘택들(AC) 사이에 개재될 수 있다. 하부 비아들(VI)은, 제1 내지 제5 하부 배선들(LIL1- LIL5)과 활성 및 게이트 콘택들(AC, GC) 사이에 개재될 수 있다.
제1 및 제2 파워 배선들(PIL1, PIL2) 및 제1 내지 제5 하부 배선들(LIL1- LIL5) 각각은, 제1 배리어 금속 패턴(BAP1) 및 제1 배리어 금속 패턴(BAP1) 상의 제1 금속 패턴(MEP1)을 포함할 수 있다.
제1 배리어 금속 패턴(BAP1)은 U자 형태를 가질 수 있다. 제1 배리어 금속 패턴(BAP1)의 상면은 제3 층간 절연막(130)의 상면과 실질적으로 동일할 수 있다. 다른 예로, 제1 배리어 금속 패턴(BAP1)의 상면은 제3 층간 절연막(130)의 상면보다 낮을 수도 있다.
제1 배리어 금속 패턴(BAP1)은, 제1 금속 패턴(MEP1)과 제3 층간 절연막(130)간의 접착 특성(adhesion)을 향상시킬 수 있다. 제1 배리어 금속 패턴(BAP1)은, 제1 금속 패턴(MEP1)의 금속 성분이 제3 층간 절연막(130)으로 확산되는 것을 방지하는 배리어 역할을 수행할 수 있다. 제1 배리어 금속 패턴(BAP1)은, 탄탈륨 질화막(TaN), 티타늄 질화막(TiN), 탄탈륨 산화막(TaO), 티타늄 산화막(TiO), 망간 질화막(MnN) 및 망간 산화막(MnO) 중 적어도 하나를 포함할 수 있다.
제1 배리어 금속 패턴(BAP1) 상에 제1 금속 패턴(MEP1)이 제공될 수 있다. 제1 배리어 금속 패턴(BAP1)은 제1 금속 패턴(MEP1)의 양 측벽들과 바닥면을 덮을 수 있다. 제1 금속 패턴(MEP1)의 상면은 제3 층간 절연막(130)의 상면과 실질적으로 동일하거나 더 낮을 수 있다. 도시되진 않았지만, 제1 금속 패턴(MEP1)은 볼록한 상면을 가질 수도 있다.
제1 금속 패턴(MEP1)의 부피는, 제1 배리어 금속 패턴(BAP1)의 부피보다 클 수 있다. 제1 금속 패턴(MEP1)은, 구리(Cu), 알루미늄(Al), 루테늄(Ru), 코발트(Co), 텅스텐(W), 몰리브덴(Mo), Aluminum binary alloy(예를 들어, Al3Sc, Nb3Al, AlRu), Mo binary(예를 들어, MoTa, Co3Mo), Ru binary, Ni binary, MAX 및 이들의 조합으로 이루어진 군에서 선택될 수 있다. MAX는 Mn+1AXn로 표현되는 금속상으로, n은 1, 2 또는 3이고, M은 전이 금속이며, A는 13족 또는 14족의 원소이고, X는 C 및/또는 N일 수 있다. 일 예로, MAX는 V2SiN, V2AlC 또는 Cr2AlC일 수 있다.
본 발명의 다른 실시예로, 도시되진 않았지만, 제1 금속 패턴(MEP1)의 상면 상에 금속 캐핑 패턴이 추가로 제공될 수 있다. 금속 캐핑 패턴은 얇고 균일한 두께를 가질 수 있다. 예를 들어, 금속 캐핑 패턴은, 루테늄(Ru), 코발트(Co), 또는 그래핀(Graphene)을 포함할 수 있다.
제3 및 제4 층간 절연막들(130, 140) 사이에 유전막(DOD) 및 식각 정지막(ESL)이 개재될 수 있다. 유전막(DOD)은 제3 층간 절연막(130)의 상면과 직접 접촉할 수 있다. 유전막(DOD)은 제1 금속 층(M1)의 배선들(PIL1, PIL2, LIL1-LIL5)을 제외한 제3 층간 절연막(130)의 상면 상에만 선택적으로 배치될 수 있다. 이는, 유전막(DOD)이 배선을 제외한 제3 층간 절연막(130)의 상면 상에만 선택적으로 형성되었기 때문이다. 제1 금속 층(M1)의 배선들(PIL1, PIL2, LIL1-LIL5) 각각의 상면은 유전막(DOD)의 상면보다 낮을 수 있다.
유전막(DOD)은 X 및 Y를 함유할 수 있다. 상기 X는 Si, Ge, Al, Zr, Y, Hf 및 Mo으로 이루어진 군에서 선택된 원소이고, 상기 Y는 O 또는 N일 수 있다. 유전막(DOD)은 탄소(C)를 더 함유할 수도 있다. 일 실시예로, 유전막(DOD)은 제3 층간 절연막(130)과 실질적으로 동일한 물질을 포함할 수 있다. 일 예로, 유전막(DOD)은 SiOC를 포함할 수 있다.
유전막(DOD) 상에 식각 정지막(ESL)이 제공될 수 있다. 식각 정지막(ESL)은 유전막(DOD)을 직접 덮을 수 있다. 식각 정지막(ESL)은 유전막(DOD)에 의해 덮이지 않은 제1 금속 층(M1)의 배선들(PIL1, PIL2, LIL1-LIL5) 각각의 상면을 덮을 수 있다. 다시 말하면, 식각 정지막(ESL)은 유전막(DOD)의 상면 및 배선(PIL1, PIL2, LIL1-LIL5)의 상면과 직접 접촉할 수 있다.
식각 정지막(ESL)은 금속 산화막 또는 금속 질화막을 포함할 수 있다. 상기 금속 산화막 또는 금속 질화막은, Al, Zr, Y, Hf 및 Mo으로 이루어진 군에서 선택된 적어도 하나의 금속을 함유할 수 있다. 예를 들어, 식각 정지막(ESL)은 알루미늄 산화물, 하프늄 산화물, 하프늄 지르코늄 산화물, 알루미늄 질화물, 하프늄 질화물 또는 하프늄 지르코늄 질화물을 포함할 수 있다.
식각 정지막(ESL)은 하나의 층 또는 적층된 두 개 이상의 층들을 포함할 수 있다. 식각 정지막(ESL)에 관한 구체적인 설명은 도 3을 참조하여 후술한다.
제4 층간 절연막(140)이 식각 정지막(ESL)의 상면을 덮을 수 있다. 제4 층간 절연막(140) 내에 제2 금속 층(M2)이 제공될 수 있다. 제2 금속 층(M2)은 제1 내지 제4 상부 배선들(UIL1-UIL4)을 포함할 수 있다. 제1 내지 제4 상부 배선들(UIL1-UIL4)은 제1 방향(D1)으로 서로 평행하게 연장될 수 있다. 평면적 관점에서, 제1 내지 제4 상부 배선들(UIL1-UIL4) 각각은 라인 형태 또는 바 형태를 가질 수 있다. 일 예로, 제1 내지 제3 상부 배선들(UIL1-UIL3)은 제2 방향(D2)을 따라 배열될 수 있다.
제1 내지 제4 상부 배선들(UIL1-UIL4) 각각은, 제2 배리어 금속 패턴(BAP2) 및 제2 배리어 금속 패턴(BAP2) 상의 제2 금속 패턴(MEP2)을 포함할 수 있다. 제2 배리어 금속 패턴(BAP2) 및 제2 금속 패턴(MEP2)에 관한 상세한 설명은, 앞서 제1 배리어 금속 패턴(BAP1) 및 제1 금속 패턴(MEP1)에서 설명한 것과 실질적으로 동일할 수 있다.
일 실시예로, 도 2a 내지 도 2c를 참조하면, 제1 상부 배선(UIL1)은 라인(LIN) 및 그 아래의 상부 비아들(UVI)을 포함할 수 있다. 라인(LIN)은 제4 층간 절연막(140)의 상부에 제공되어, 제1 방향(D1)으로 연장되는 부분일 수 있다. 상부 비아들(UVI)은 제4 층간 절연막(140)의 하부에 제공되어, 라인(LIN)으로부터 제1 및 제5 하부 배선들(LIL1, LIL5)을 향해 각각 연장될 수 있다. 다시 말하면, 상부 비아들(UVI)은 제1 금속 층(M1)과 라인(LIN) 사이에 개재되어, 이들을 서로 연결할 수 있다.
상부 비아(UVI)는 제4 층간 절연막(140) 및 식각 정지막(ESL)을 관통하면서 제1 금속 층(M1)을 향해 연장될 수 있다. 상부 비아(UVI)는 제1 및 제5 하부 배선들(LIL1, LIL5) 중 그에 대응하는 하부 배선의 상면과 접촉할 수 있다. 도시되진 않았지만, 상부 비아(UVI)는 그에 인접하는 유전막(DOD)의 적어도 일부와 접촉할 수 있다.
라인(LIN) 및 상부 비아들(UVI)은 서로 일체로 연결되어 하나의 도전체, 즉 하나의 제1 상부 배선(UIL1)을 구성할 수 있다. 라인(LIN) 및 상부 비아들(UVI)은 듀얼 다마신 공정을 통해 하나의 제1 상부 배선(UIL1)으로 형성될 수 있다.
일 실시예로, 도 2d를 참조하면, 제2 상부 배선(UIL2)은 라인(LIN) 및 그 아래의 바 비아(BVI)를 포함할 수 있다. 바 비아(BVI)는 제4 층간 절연막(140)의 하부에 제공되어, 라인(LIN)으로부터 제1 및 제2 하부 배선들(LIL1, LIL2)을 향해 연장될 수 있다. 다시 말하면, 바 비아(BVI)는 제1 금속 층(M1)과 라인(LIN) 사이에 개재되어, 이들을 서로 연결할 수 있다.
하나의 바 비아(BVI)가 서로 인접하는 한 쌍의 제1 및 제2 하부 배선들(LIL1, LIL2)에 동시에 연결될 수 있다. 예를 들어, 바 비아(BVI)의 제1 방향(D1)으로의 폭(W3)은, 제1 및 제2 하부 배선들(LIL1, LIL2) 사이의 제2 피치(P2)와 같거나 더 클 수 있다.
바 비아(BVI)는 제4 층간 절연막(140) 및 식각 정지막(ESL)을 관통하여 제1 및 제2 하부 배선들(LIL1, LIL2)의 상면들과 접촉할 수 있다. 그러나 바 비아(BVI)는 제1 및 제2 하부 배선들(LIL1, LIL2) 사이의 유전막(DOD)을 관통하지 못할 수 있다. 바 비아(BVI)는 제1 및 제2 하부 배선들(LIL1, LIL2) 사이의 유전막(DOD)과 직접 접촉할 수 있다.
라인(LIN) 및 바 비아(BVI)는 서로 일체로 연결되어 하나의 도전체, 즉 하나의 제2 상부 배선(UIL2)을 구성할 수 있다. 라인(LIN) 및 바 비아(BVI)는 듀얼 다마신 공정을 통해 하나의 제2 상부 배선(UIL2)으로 형성될 수 있다.
도 3을 참조하여, 본 실시예에 따른 제2 상부 배선(UIL2)의 바 비아(BVI)에 대해 보다 상세히 설명한다. 제1 및 제2 하부 배선들(LIL1, LIL2) 사이에 에어갭(AG)이 개재될 수 있다. 에어갭(AG)은, 1 및 제2 하부 배선들(LIL1, LIL2) 사이의 제3 층간 절연막(130) 내에 제공될 수 있다. 본 발명의 다른 실시예에 따르면, 에어갭(AG)은 생략될 수도 있다.
식각 정지막(ESL)은, 제1 식각 정지막(ESL1), 제2 식각 정지막(ESL2) 및 제3 식각 정지막(ESL3)을 포함할 수 있다. 제1 식각 정지막(ESL1)은 제1 및 제2 하부 배선들(LIL1, LIL2) 및 유전막(DOD)을 직접 덮을 수 있다. 제2 식각 정지막(ESL2)은 제1 식각 정지막(ESL1)의 상면을 덮을 수 있다. 제3 식각 정지막(ESL3)은 제2 식각 정지막(ESL2)의 상면을 덮을 수 있다.
제1 식각 정지막(ESL1)은 고유전막이자 동시에 저밀도막일 수 있다. 제1 식각 정지막(ESL1)은 금속 산화막 또는 금속 질화막으로, Al, Zr, Y, Hf 및 Mo으로 이루어진 군에서 선택된 적어도 하나의 금속을 함유할 수 있다. 예를 들어, 제1 식각 정지막(ESL1)은 알루미늄 산화물, 하프늄 산화물, 하프늄 지르코늄 산화물, 알루미늄 질화물, 하프늄 질화물 또는 하프늄 지르코늄 질화물을 포함할 수 있다.
제2 식각 정지막(ESL2)은 저유전막이자 동시에 고밀도막일 수 있다. 제2 식각 정지막(ESL2)의 유전율은 제1 식각 정지막(ESL1)의 유전율보다 낮을 수 있다. 제2 식각 정지막(ESL2)의 밀도는 제1 식각 정지막(ESL1)의 밀도보다 클 수 있다.
제2 식각 정지막(ESL2)은 X, Y 및 탄소(C)를 함유할 수 있다. 상기 X는 Si, Ge, Al, Zr, Y, Hf 및 Mo으로 이루어진 군에서 선택된 원소이고, 상기 Y는 O 또는 N일 수 있다. 예를 들어, 제2 식각 정지막(ESL2)은 SiOC, SiNC, GeOC 또는 GeNC를 포함할 수 있다.
제2 식각 정지막(ESL2) 내의 탄소(C)의 함량은 10 at% 내지 25at%일 수 있다. 바람직하기로, 제2 식각 정지막(ESL2) 내의 탄소(C)의 함량은 15 at% 내지 20 at%일 수 있다. 제2 식각 정지막(ESL2) 내의 X의 함량은 30 at% 내지 50at%일 수 있다.
제3 식각 정지막(ESL3)은 금속 산화물로, Al, Zr, Y, Hf 및 Mo으로 이루어진 군에서 선택된 적어도 하나의 금속을 함유할 수 있다. 예를 들어, 제3 식각 정지막(ESL3)은 알루미늄 산화물을 포함할 수 있다. 일 실시예로, 제3 식각 정지막(ESL3)은 제1 식각 정지막(ESL1)과 동일한 물질을 포함할 수 있다. 다른 실시예로, 제3 식각 정지막(ESL3)은 제1 식각 정지막(ESL1)과 다른 물질을 포함할 수도 있다. 제3 식각 정지막(ESL3)의 유전율은 제2 식각 정지막(ESL2)의 유전율보다 클 수 있다. 제3 식각 정지막(ESL3)의 밀도는 제2 식각 정지막(ESL2)의 밀도보다 작을 수 있다.
제2 식각 정지막(ESL2)의 두께는, 제1 및 제3 식각 정지막들(ESL1, ESL3) 각각의 두께보다 더 클 수 있다. 예를 들어, 제1 및 제3 식각 정지막들(ESL1, ESL3) 각각의 두께는 2nm 내지 5nm일 수 있다. 제2 식각 정지막(ESL2)의 두께는 3nm 내지 10nm일 수 있다.
제2 상부 배선(UIL2)의 바 비아(BVI)는, 제1 콘택부(CTP1), 제2 콘택부(CTP2) 및 제1 및 제2 콘택부들(CTP1, CTP2) 사이의 연결부(CNP)를 포함할 수 있다. 제1 콘택부(CTP1)는 제1 내지 제3 식각 정지막들(ESL1-ESL3)을 관통하여, 제1 하부 배선(LIL1)의 상면에 접촉할 수 있다. 제2 콘택부(CTP2)는 제1 내지 제3 식각 정지막들(ESL1-ESL3)을 관통하여, 제2 하부 배선(LIL2)의 상면에 접촉할 수 있다. 연결부(CNP)는 제1 콘택부(CTP1)와 제2 콘택부(CTP2)를 서로 연결할 수 있다.
본 발명의 실시예에 따르면, 식각 정지막(ESL)은, 제1 식각 정지막(ESL1), 제2 식각 정지막(ESL2) 및 제3 식각 정지막(ESL3)으로 이루어진 3개층 구조의 트리플 식각 정지막(triple etch stop layer)으로 기능할 수 있다. 본 실시예에 따른 트리플 식각 정지막(ESL)을 통해, 매우 높은 식각 선택비를 구현할 수 있다. 이로써, 별도의 공정 결함 없이 제2 상부 배선(UIL2)의 제1 및 제2 콘택부들(CTP1, CTP2)이 안정적으로 제1 및 제2 하부 배선들(LIL1, LIL2)에 각각 접촉할 수 있다.
제1 및 제2 콘택부들(CTP1, CTP2) 사이에 유전막(DOD)이 개재될 수 있다. 유전막(DOD)의 두께(TI1)는, 제1 콘택부(CTP1)에서 제2 콘택부(CTP2)로 갈수록 증가하다가 최대값에 도달하고, 이후 다시 감소할 수 있다. 즉, 유전막(DOD)은 돔(dome) 형태를 가질 수 있다. 연결부(CNP)의 바닥면(BOS2)은, 유전막(DOD)의 상면(TOS)과 직접 접촉할 수 있다.
제1 및 제2 콘택부들(CTP1, CTP2) 각각의 바닥면(BOS1)은 제1 레벨(LV1)에 위치할 수 있다. 제3 층간 절연막(130)의 상면 역시 제1 레벨(LV1)에 위치할 수 있다. 연결부(CNP)의 바닥면(BOS2)은 제2 레벨(LV2)에 위치할 수 있다. 제2 레벨(LV2)은 제1 레벨(LV1)보다 더 높을 수 있다. 유전막(DOD)의 상면 역시 제2 레벨(LV2)에 위치할 수 있다.
식각 정지막(ESL)의 상면, 즉 제3 식각 정지막(ESL3)의 상면은 제3 레벨(LV3)에 위치할 수 있다. 제2 레벨(LV2)은 제1 레벨(LV1)과 제3 레벨(LV3) 사이의 레벨일 수 있다. 라인(LIN)의 바닥면(BOS3)은 제4 레벨(LV4)에 위치할 수 있다. 제4 레벨(LV4)은 제3 레벨(LV3)보다 더 높을 수 있다.
도 2c를 다시 참조하면, 제1 상부 배선(UIL1)은, 바 형태의 바 비아(BVI)가 아닌, 복수개의 상부 비아들(UVI)을 통해 제1 하부 배선(LIL1) 및 제5 하부 배선(LIL5)과 연결될 수 있다. 상부 비아들(UVI)은 라인(LIN)을 통해 서로 연결될 수 있다. 상부 비아들(UVI)을 서로 연결하는 라인(LIN)의 바닥면(BOS3)은, 앞서 설명한 바와 같이 제4 레벨(LV4)에 위치할 수 있다. 즉, 상부 비아들(UVI)을 서로 연결하는 라인(LIN)의 바닥면(BOS3)은, 제1 및 제2 콘택부들(CTP1, CTP2)을 서로 연결하는 연결부(CNP)의 바닥면(BOS2)보다 더 높을 수 있다.
본 실시예에 따른 도 3의 바 비아(BVI) 대신 도 2c에 나타난 상부 비아들(UVI)을 적용하고자 할 경우, 매우 작은 제2 피치(P2)를 갖는 제1 및 제2 하부 배선들(LIL1, LIL2) 상에 상부 비아들(UVI)을 각각 형성할 수 없다. 이는 디자인 룰 및 미세 공정의 한계에 의해서 제약되는 것이다. 한편 본 발명에 따른 바 비아(BVI)는 비아를 바-타입으로 형성하여, 매우 작은 피치로 서로 인접하는 배선들을 동시에 연결할 수 있다. 결과적으로 BEOL 공정의 라우팅 자유도를 향상시킬 수 있다.
도 4는 본 발명의 비교예에 따른 반도체 소자를 설명하기 위한 것으로, 도 1의 D-D'선에 따른 단면도의 다른 예이다.
도 4를 참조하면, 앞서 설명한 본 발명의 실시예들에 따른 유전막(DOD)이 생략될 수 있다. 이로써, 제2 상부 배선(UIL2)은 바 비아(BVI)로부터 아래로 돌출된 돌출부(PRT)를 더 포함할 수 있다. 돌출부(PRT)는 바 비아(BVI)의 형성 시, 제1 및 제2 하부 배선들(LIL1, LIL2) 사이의 제3 층간 절연막(130)이 과식각 됨으로써 형성될 수 있다.
본 비교예에 따른 반도체 소자는, 제1 및 제2 하부 배선들(LIL1, LIL2) 사이의 돌출부(PRT)에 의해, 그에 인접하는 제1 및 제2 하부 배선들(LIL1, LIL2) 각각의 상부가 손상될 수 있다. 또한, 제3 층간 절연막(130)의 상부가 리세스됨으로써, 소자의 전기적 특성에 악영향을 줄 수 있다. 나아가 도시되진 않았지만, 돌출부(PRT)의 불규칙한 프로파일에 의해, 돌출부(PRT)의 제2 배리어 금속 패턴(BAP2)이 바 비아(BVI)의 제2 배리어 금속 패턴(BAP2)과 연결되지 못하는 공정 결함이 발생할 수 있다.
반면 본 발명의 실시예에 따르면, 제3 층간 절연막(130) 상의 유전막(DOD)을 통해 도 4에 나타난 돌출부(PRT)가 형성되는 것을 방지할 수 있다. 이로써, 본 발명은 돌출부(PRT)에 의한 상술한 공정 결함을 방지하여 반도체 소자의 신뢰성 및 전기적 특성을 향상시킬 수 있다.
도 5, 도 7, 도 9 및 도 11은 본 발명의 실시예들에 따른 반도체 소자의 제조방법을 설명하기 위한 평면도들이다. 도 6, 도 8a, 도 10a 및 도 12a는 각각 도 5, 도 7, 도 9 및 도 11의 A-A'선에 따른 단면도들이다. 도 8b, 도 10b 및 도 12b는 각각 도 7, 도 9 및 도 11의 B-B'선에 따른 단면도들이다. 도 10c 및 도 12c는 각각 도 9 및 도 11의 C-C'선에 따른 단면도들이다. 도 10d 및 도 12d는 각각 도 9 및 도 11의 D-D'선에 따른 단면도들이다.
도 5 및 도 6을 참조하면, 제1 활성 영역(PR) 및 제2 활성 영역(NR)을 포함하는 기판(100)이 제공될 수 있다. 제1 활성 영역(PR) 및 제2 활성 영역(NR)은, 기판(100) 상에 로직 셀(LC)을 정의할 수 있다.
기판(100)을 패터닝하여, 제1 및 제2 활성 패턴들(AP1, AP2)이 형성될 수 있다. 제1 활성 영역(PR) 상에 제1 활성 패턴들(AP1)이 형성될 수 있고, 제2 활성 영역(NR) 상에 제2 활성 패턴들(AP2)이 형성될 수 있다. 제1 활성 패턴들(AP1) 사이 및 제2 활성 패턴들(AP2) 사이에 제1 트렌치(TR1)가 형성될 수 있다. 기판(100)을 패터닝하여, 제1 활성 영역(PR) 및 제2 활성 영역(NR) 사이에 제2 트렌치(TR2)가 형성될 수 있다. 제2 트렌치(TR2)는 제1 트렌치(TR1)보다 깊게 형성될 수 있다.
기판(100) 상에 제1 및 제2 트렌치들(TR1, TR2)을 채우는 소자 분리막(ST)이 형성될 수 있다. 소자 분리막(ST)은, 실리콘 산화막 같은 절연 물질을 포함할 수 있다. 제1 및 제2 활성 패턴들(AP1, AP2)의 상부들이 노출될 때까지 소자 분리막(ST)이 리세스될 수 있다. 이로써, 제1 및 제2 활성 패턴들(AP1, AP2)의 상부들은 소자 분리막(ST) 위로 수직하게 돌출될 수 있다.
도 7, 도 8a 및 도 8b를 참조하면, 제1 및 제2 활성 패턴들(AP1, AP2)을 가로지르는 희생 패턴들(PP)이 형성될 수 있다. 희생 패턴들(PP)은 제1 방향(D1)으로 연장되는 라인 형태(line shape) 또는 바 형태(bar shape)로 형성될 수 있다. 도 1에 나타난 바와 같이, 희생 패턴들(PP)은 제1 피치(P1)로 제2 방향(D2)을 따라 배열되도록 형성될 수 있다.
구체적으로 희생 패턴들(PP)을 형성하는 것은, 기판(100)의 전면 상에 희생막을 형성하는 것, 상기 희생막 상에 하드 마스크 패턴들(MA)을 형성하는 것, 및 하드 마스크 패턴들(MA)을 식각 마스크로 상기 희생막을 패터닝하는 것을 포함할 수 있다. 상기 희생막은 폴리실리콘을 포함할 수 있다.
희생 패턴들(PP) 각각의 양 측벽들 상에 한 쌍의 게이트 스페이서들(GS)이 형성될 수 있다. 게이트 스페이서들(GS)을 형성하는 것은, 기판(100)의 전면 상에 게이트 스페이서막을 콘포멀하게 형성하는 것, 및 상기 게이트 스페이서막을 이방성 식각하는 것을 포함할 수 있다. 상기 게이트 스페이서막은 SiCN, SiCON 및 SiN 중 적어도 하나를 포함할 수 있다. 다른 예로, 상기 게이트 스페이서막은 SiCN, SiCON 및 SiN 중 적어도 두 개를 포함하는 다중 막(multi-layer)일 수 있다.
도 9 및 도 10a 내지 도 10d를 참조하면, 제1 활성 패턴(AP1)의 상부에 제1 소스/드레인 패턴들(SD1)이 형성될 수 있다. 한 쌍의 제1 소스/드레인 패턴들(SD1)은, 희생 패턴들(PP) 각각의 양측에 형성될 수 있다.
구체적으로, 하드 마스크 패턴들(MA) 및 게이트 스페이서들(GS)을 식각 마스크로 제1 활성 패턴(AP1)의 상부를 식각하여, 제1 리세스들(RSR1)을 형성할 수 있다. 제1 활성 패턴(AP1)의 상부를 식각하는 동안, 제1 활성 패턴들(AP1) 사이의 소자 분리막(ST)이 리세스될 수 있다 (도 10c 참고).
제1 활성 패턴(AP1)의 제1 리세스(RSR1)의 내측벽을 씨드층(seed layer)으로 하는 선택적 에피택시얼 성장 공정을 수행하여, 제1 소스/드레인 패턴(SD1)이 형성될 수 있다. 제1 소스/드레인 패턴들(SD1)이 형성됨에 따라, 한 쌍의 제1 소스/드레인 패턴들(SD1) 사이에 제1 채널 패턴(CH1)이 정의될 수 있다. 일 예로, 상기 선택적 에피택시얼 성장 공정은 화학 기상 증착(Chemical Vapor Deposition: CVD) 공정 또는 분자 빔 에피택시(Molecular Beam Epitaxy: MBE) 공정을 포함할 수 있다. 제1 소스/드레인 패턴들(SD1)은 기판(100)의 반도체 원소의 격자 상수보다 큰 격자 상수를 갖는 반도체 원소(예를 들어, SiGe)를 포함할 수 있다. 각각의 제1 소스/드레인 패턴들(SD1)은 다층의 반도체 층들로 형성될 수 있다.
일 예로, 제1 소스/드레인 패턴들(SD1)을 형성하기 위한 선택적 에피택시얼 성장 공정 동안 불순물이 인-시추(in-situ)로 주입될 수 있다. 다른 예로, 제1 소스/드레인 패턴들(SD1)이 형성된 후 제1 소스/드레인 패턴들(SD1)에 불순물이 주입될 수 있다. 제1 소스/드레인 패턴들(SD1)은 제1 도전형(예를 들어, p형)을 갖도록 도핑될 수 있다.
제2 활성 패턴(AP2)의 상부에 제2 소스/드레인 패턴들(SD2)이 형성될 수 있다. 한 쌍의 제2 소스/드레인 패턴들(SD2)은, 희생 패턴들(PP) 각각의 양측에 형성될 수 있다.
구체적으로, 하드 마스크 패턴들(MA) 및 게이트 스페이서들(GS)을 식각 마스크로 제2 활성 패턴(AP2)의 상부를 식각하여, 제2 리세스들(RSR2)을 형성할 수 있다. 제2 활성 패턴(AP2)의 제2 리세스(RSR2)의 내측벽을 씨드층으로 하는 선택적 에피택시얼 성장 공정을 수행하여, 제2 소스/드레인 패턴(SD2)이 형성될 수 있다. 제2 소스/드레인 패턴들(SD2)이 형성됨에 따라, 한 쌍의 제2 소스/드레인 패턴들(SD2) 사이에 제2 채널 패턴(CH2)이 정의될 수 있다. 일 예로, 제2 소스/드레인 패턴들(SD2)은 기판(100)과 동일한 반도체 원소(예를 들어, Si)를 포함할 수 있다. 제2 소스/드레인 패턴들(SD2)은 제2 도전형(예를 들어, n형)을 갖도록 도핑될 수 있다.
제1 소스/드레인 패턴들(SD1)과 제2 소스/드레인 패턴들(SD2)은 서로 다른 공정을 통하여 순차적으로 형성될 수 있다. 다시 말하면, 제1 소스/드레인 패턴들(SD1)과 제2 소스/드레인 패턴들(SD2)은 동시에 형성되지 않을 수 있다.
도 11 및 도 12a 내지 도 12d를 참조하면, 제1 및 제2 소스/드레인 패턴들(SD1, SD2), 하드 마스크 패턴들(MA) 및 게이트 스페이서들(GS)을 덮는 제1 층간 절연막(110)이 형성될 수 있다. 일 예로, 제1 층간 절연막(110)은 실리콘 산화막을 포함할 수 있다.
희생 패턴들(PP)의 상면들이 노출될 때까지 제1 층간 절연막(110)이 평탄화될 수 있다. 제1 층간 절연막(110)의 평탄화는 에치백(Etch Back) 또는 CMP(Chemical Mechanical Polishing) 공정을 이용하여 수행될 수 있다. 상기 평탄화 공정 동안, 하드 마스크 패턴들(MA)은 모두 제거될 수 있다. 결과적으로, 제1 층간 절연막(110)의 상면은 희생 패턴들(PP)의 상면들 및 게이트 스페이서들(GS)의 상면들과 공면을 이룰 수 있다.
희생 패턴들(PP)이 게이트 전극들(GE)로 각각 교체될 수 있다. 구체적으로, 노출된 희생 패턴들(PP)이 선택적으로 제거될 수 있다. 희생 패턴들(PP)이 제거됨으로써 빈 공간들이 형성될 수 있다. 각각의 상기 빈 공간들 내에 게이트 절연막(GI), 게이트 전극(GE) 및 게이트 캐핑 패턴(GP)이 형성될 수 있다. 게이트 전극(GE)은, 제1 금속 패턴, 및 상기 제1 금속 패턴 상의 제2 금속 패턴을 포함할 수 있다. 제1 금속 패턴은 트랜지스터의 문턱 전압을 조절할 수 있는 일함수 금속으로 형성될 수 있고, 제2 금속 패턴은 저항이 낮은 금속으로 형성될 수 있다.
제1 층간 절연막(110) 상에 제2 층간 절연막(120)이 형성될 수 있다. 제2 층간 절연막(120)은 실리콘 산화막을 포함할 수 있다. 제2 층간 절연막(120) 및 제1 층간 절연막(110)을 관통하여 제1 및 제2 소스/드레인 패턴들(SD1, SD2)과 전기적으로 연결되는 활성 콘택들(AC)이 형성될 수 있다. 제2 층간 절연막(120) 및 게이트 캐핑 패턴(GP)을 관통하여 게이트 전극(GE)과 전기적으로 연결되는 게이트 콘택(GC)이 형성될 수 있다.
로직 셀(LC)의 제2 방향(D2)으로 서로 대향하는 양 측에, 한 쌍의 분리 구조체들(DB)이 각각 형성될 수 있다. 분리 구조체들(DB)은, 로직 셀(LC)의 상기 양 측에 각각 형성된 게이트 전극들(GE)과 중첩되도록 형성될 수 있다. 구체적으로, 분리 구조체들(DB)을 형성하는 것은, 제1 및 제2 층간 절연막들(110, 120) 및 게이트 전극(GE)을 관통하여, 제1 및 제2 활성 패턴들(AP1, AP2) 내부로 연장되는 홀을 형성하는 것, 및 상기 홀에 절연막을 채우는 것을 포함할 수 있다.
도 1 및 도 2a 내지 도 2d를 다시 참조하면, 제2 층간 절연막(120) 상에 제3 층간 절연막(130)이 형성될 수 있다. 제3 층간 절연막(130) 내에 제1 금속 층(M1)이 형성될 수 있다. 제1 금속 층(M1)을 형성하는 것은, 제1 및 제2 파워 배선들(PIL1, PIL2), 제1 내지 제5 하부 배선들(LIL1- LIL5), 및 하부 비아들(VI)을 형성하는 것을 포함할 수 있다.
제1 금속 층(M1) 상에 식각 정지막(ESL)이 형성될 수 있다. 식각 정지막(ESL) 상에 제4 층간 절연막(140)이 형성될 수 있다. 제4 층간 절연막(140) 내에 제2 금속 층(M2)이 형성될 수 있다. 제2 금속 층(M2)을 형성하는 것은, 제1 내지 제4 상부 배선들(UIL1-UIL4)을 형성하는 것을 포함할 수 있다. 일 예로, 제1 내지 제4 상부 배선들(UIL1-UIL4)은 듀얼 다마신 공정을 통해 형성될 수 있다.
본 발명의 일 실시예에 따르면, 제1 금속 층(M1)의 배선들(PIL1, PIL2, LIL1- LIL5) 및 제2 금속 층(M2)의 배선들(UIL1-UIL4)을 형성하기 위한 공정은, 극자외선(Extreme Ultraviolet, EUV)을 이용한 리소그래피(Lithography) 공정을 포함할 수 있다. 본 명세서에서, EUV는 4 nm 내지 124 nm의 파장을, 상세하게는 4 nm 내지 20 nm의 파장을, 더욱 상세하게는 13.5 nm의 파장을 갖는 자외선을 의미할 수 있다. EUV는 6.21 eV 내지 124eV, 상세하게 90eV 내지 95eV의 에너지를 갖는 빛을 의미할 수 있다.
EUV를 이용한 리소그래피 공정은, 포토레지스트막 상에 조사되는 EUV를 이용한 노광 및 현상 공정을 포함할 수 있다. 일 예로, 상기 포토레지스트막은 폴리하이드록시스티렌(Polyhydroxystyrene)과 같은 유기 고분자를 함유하는 유기 포토레지스트일 수 있다. 상기 유기 포토레지스트는 EUV에 반응하는 감광성 화합물(photosensitive compound)을 더 포함할 수 있다. 상기 유기 포토레지스트는 EUV 흡수율이 높은 물질, 예를 들어, 유기 금속 물질(Organometallic material), 아이오딘 함유 물질(Iodine-containing material) 또는 불소 함유 물질(Fluorine-containing material)을 추가로 포함할 수 있다. 다른 예로, 상기 포토레지스트막은 주석 산화물(tin oxide)과 같은 무기 물질을 함유하는 무기 포토레지스트일 수 있다.
상기 포토레지스트막은 비교적 얇은 두께로 형성될 수 있다. EUV에 노광된 포토레지스트막을 현상하여 포토레지스트 패턴들이 형성될 수 있다. 평면적 관점에서, 포토레지스트 패턴들은, 일 방향으로 연장된 라인 형태, 아일랜드 형태, 지그재그 형태, 벌집(honeycomb) 형태, 또는 원 형태를 가질 수 있으나, 이러한 예들에 제한되는 것은 아니다.
상기 포토레지스트 패턴들을 식각 마스크로 그들 아래에 적층된 하나 이상의 마스크 층들을 패터닝하여, 마스크 패턴들이 형성될 수 있다. 상기 마스크 패턴들을 식각 마스크로 타겟 층인 층간 절연막(130 또는 140)을 패터닝하여, 웨이퍼 상에 목적하는 패턴들, 즉 배선들이 채워질 트렌치들이 형성될 수 있다.
본 발명의 비교예로, 미세 피치를 갖는 패턴들을 웨이퍼 상에 형성하기 위해서는 두 장 이상의 포토 마스크들을 이용하는 멀티 패터닝 기술(MPT: Multi Patterning Technique)이 필요하다. 반면 본 발명의 실시예에 따른 EUV 리소그래피 공정을 수행할 경우, 한 장의 포토 마스크로도 미세 피치를 갖는 배선들을 형성할 수 있다.
예를 들어, 도 2d를 다시 참조하면, 본 실시예의 EUV 리소그래피 공정으로 구현되는 제1 하부 배선(LIL1)과 제2 하부 배선(LIL2)간의 제2 피치(P2)는 45nm 이하일 수 있다. 즉, EUV 리소그래피 공정을 수행함에 따라, 멀티 패터닝 기술 없이도 정교하고 미세한 배선들을 구현할 수 있다.
도 13 내지 도 17은 본 발명의 실시예들에 따른 상부 배선을 형성하는 방법을 설명하기 위한 것으로, 도 2d의 M 영역을 확대한 단면도들이다. 이하, 도 13 내지 도 17을 참조하여, 본 발명의 제2 상부 배선(UIL2)의 형성 방법을 상세히 설명한다.
도 13을 참조하면, 제3 층간 절연막(130)의 상부에 제1 하부 배선(LIL1) 및 제2 하부 배선(LIL2)이 형성될 수 있다. 제1 및 제2 하부 배선들(LIL1, LIL2)은 서로 인접할 수 있다. 일 예로, 제1 및 제2 하부 배선들(LIL1, LIL2)은 싱글 다마신 공정을 통해 형성될 수 있다. 제1 및 제2 하부 배선들(LIL1, LIL2) 각각은, 배리어 금속 패턴(BAP) 상에 금속 패턴(MEP) 및 금속 캐핑 패턴(CAP)을 순차적으로 형성함으로써 형성될 수 있다.
제1 및 제2 하부 배선들(LIL1, LIL2) 사이의 제3 층간 절연막(130) 내에 에어갭(AG)이 형성될 수 있다. 예를 들어, 에어갭(AG)을 형성하는 것은, 예비 층간 절연막 내에 제1 및 제2 하부 배선들(LIL1, LIL2)을 형성하는 것, 상기 예비 층간 절연막을 제거하는 것, 노출된 제1 및 제2 하부 배선들(LIL1, LIL2) 상에 제3 층간 절연막(130)을 형성하는 것, 및 제1 및 제2 하부 배선들(LIL1, LIL2)의 상면들이 노출될 때까지 제3 층간 절연막(130)을 평탄화하는 것을 포함할 수 있다. 에어갭(AG)은 제3 층간 절연막(130)이 형성될 때, 제1 및 제2 하부 배선들(LIL1, LIL2) 사이에 형성될 수 있다.
도 14를 참조하면, 제3 층간 절연막(130)의 상면 상에 유전막(DOD)이 선택적으로 형성될 수 있다. 유전막(DOD)은 제1 및 제2 하부 배선들(LIL1, LIL2)의 상면들 상에는 형성되지 않을 수 있다.
구체적으로, 유전막(DOD)을 형성하는 것은, 제1 및 제2 하부 배선들(LIL1, LIL2)의 상면들 상에 선택적으로 억제제(inhibitor)를 제공하는 것, 및 상기 제3 층간 절연막(130) 상에 유전막(DOD)을 증착하는 것을 포함할 수 있다. 상기 억제제는, 유전막(DOD)의 전구체가 제1 및 제2 하부 배선들(LIL1, LIL2)의 상면들 상에 부착되는 것을 방지할 수 있다.
유전막(DOD)은 X 및 Y를 함유할 수 있다. 상기 X는 Si, Ge, Al, Zr, Y, Hf 및 Mo으로 이루어진 군에서 선택된 원소이고, 상기 Y는 O 또는 N일 수 있다. 유전막(DOD)은 탄소(C)를 더 함유할 수도 있다.
도 15를 참조하면, 유전막(DOD) 및 제1 및 제2 하부 배선들(LIL1, LIL2) 상에 제1 식각 정지막(ESL1)이 형성될 수 있다. 제1 식각 정지막(ESL1)은 유전막(DOD)의 상면 및 제1 및 제2 하부 배선들(LIL1, LIL2)의 상면들을 덮을 수 있다. 제1 식각 정지막(ESL1)은 2nm 내지 5nm의 두께로 형성될 수 있다. 제1 식각 정지막(ESL1)은 고유전 및 저밀도 특성을 갖는 물질로 형성될 수 있다. 제1 식각 정지막(ESL1)은 Al, Zr, Y, Hf 및 Mo으로 이루어진 군에서 선택된 적어도 하나의 금속을 함유하는 금속 산화물을 포함할 수 있다. 제1 식각 정지막(ESL1)은 유전막(DOD)에 대해 식각 선택성을 가질 수 있다.
제1 식각 정지막(ESL1) 상에 제2 식각 정지막(ESL2)이 형성될 수 있다. 제2 식각 정지막(ESL2)은 3nm 내지 10nm의 두께로 형성될 수 있다. 제2 식각 정지막(ESL2)의 두께는 제1 식각 정지막(ESL1)의 두께보다 클 수 있다. 제2 식각 정지막(ESL2)은 저유전 및 고밀도 특성을 갖는 물질로 형성될 수 있다. 제2 식각 정지막(ESL2)은 X, Y 및 탄소(C)를 함유할 수 있다. 상기 X는 Si, Ge, Al, Zr, Y, Hf 및 Mo으로 이루어진 군에서 선택된 원소이고, 상기 Y는 O 또는 N일 수 있다.
제2 식각 정지막(ESL2) 상에 제3 식각 정지막(ESL3)이 형성될 수 있다. 제2 식각 정지막(ESL2)은 2nm 내지 5nm의 두께로 형성될 수 있다. 제2 식각 정지막(ESL2)의 두께는 제1 식각 정지막(ESL1)의 두께보다 클 수 있다. 제3 식각 정지막(ESL3)은 금속 산화물로, Al, Zr, Y, Hf 및 Mo으로 이루어진 군에서 선택된 적어도 하나의 금속을 함유할 수 있다. 예를 들어, 제3 식각 정지막(ESL3)은 제1 식각 정지막(ESL1)과 동일한 물질을 포함할 수 있다.
도 16을 참조하면, 제3 식각 정지막(ESL3) 상에 제4 층간 절연막(140)이 형성될 수 있다. 예를 들어, 제4 층간 절연막(140)은 실리콘(Si) 및 산소(O)를 함유하는 실리콘 산화막을 포함할 수 있다. 제4 층간 절연막(140)은 탄소(C) 및 수소(H)를 더 함유할 수도 있다.
도 17을 참조하면, 제4 층간 절연막(140)의 상부를 패터닝하여 상부 배선 홀(UIH)이 형성될 수 있다. 식각 정지막(ESL)을 패터닝하여, 제1 및 제2 하부 배선들(LIL1, LIL2)의 상면들을 각각 노출하는 제1 콘택홀(CTH1) 및 제2 콘택홀(CTH2)이 형성될 수 있다.
한편 제1 및 제2 하부 배선들(LIL1, LIL2) 사이의 유전막(DOD)은 식각 정지막(ESL)에 대해 식각 선택성을 가지므로, 식각 정지막(ESL)이 패터닝되는 동안 제거되지 않고 그대로 잔류할 수 있다. 이로써 제1 콘택홀(CTH1) 및 제2 콘택홀(CTH2)이 유전막(DOD)을 사이에 두고 서로 이격될 수 있다. 제1 및 제2 하부 배선들(LIL1, LIL2) 사이의 유전막(DOD)의 상면(TOS)은 상부 배선 홀(UIH)에 의해 노출될 수 있다.
본 발명의 실시예에 따르면, 트리플 식각 정지막이 제1 및 제2 콘택홀들(CTH1, CTH2)을 형성하기 위한 식각 공정 동안 높은 식각 선택비를 제공하기 때문에, 제1 및 제2 콘택홀들(CTH1, CTH2)이 안정적으로 제1 및 제2 하부 배선들(LIL1, LIL2)의 상면들을 노출할 수 있다. 나아가 트리플 식각 정지막의 높은 식각 선택비를 통해 유전막(DOD)이 제거되지 않고 그대로 잔류하여 제1 및 제2 하부 배선들(LIL1, LIL2) 사이의 제3 층간 절연막(130)을 보호할 수 있다. 따라서, 제1 및 제2 콘택홀들(CTH1, CTH2)의 형성 시 제3 층간 절연막(130)이 과식각되어 에어갭(AG)이 노출되는 공정 결함을 방지할 수 있다.
도 3을 다시 참조하면, 상부 배선 홀(UIH) 내에 도전 물질을 채워 제2 상부 배선(UIL2)이 형성될 수 있다. 구체적으로, 제2 상부 배선(UIL2)을 형성하는 것은, 상부 배선 홀(UIH) 내에 배리어 막(즉, 제2 배리어 금속 패턴(BAP2))을 형성하는 것, 및 상기 배리어 막 상에 금속 막(즉, 제2 금속 패턴(MEP2))을 형성하는 것을 포함할 수 있다.
제2 상부 배선(UIL2)은, 제1 콘택홀(CTH1) 및 제2 콘택홀(CTH2)을 동시에 채우는 바 비아(BVI)를 포함할 수 있다. 바 비아(BVI)는, 제1 및 제2 하부 배선들(LIL1, LIL2) 사이의 유전막(DOD) 상의 연결부(CNP)를 포함할 수 있다.
도 18 내지 도 20 각각은 본 발명의 다른 실시예에 따른 반도체 소자를 설명하기 위한 것으로, 도 1의 D-D'선에 따른 단면도이다. 본 실시예들에서는, 앞서 도 1, 도 2a 내지 도 2d 및 도 3을 참조하여 설명한 것과 중복되는 기술적 특징에 대한 상세한 설명은 생략하고, 차이점에 대해 상세히 설명한다.
도 18을 참조하면, 제1 금속 층(M1) 내의 배선들(PIL1, PIL2, LIL1- LIL5)은 다마신 공정이 아닌 절삭 공정(Subtractive Process)으로 형성될 수 있다. 예를 들어, 제3 하부 배선(LIL3)은 제1 배리어 금속 패턴(BAP1) 및 제1 금속 패턴(MEP1)을 포함할 수 있다. 제1 배리어 금속 패턴(BAP1)은 제3 하부 배선(LIL3)의 바닥면 상에만 제공될 수 있다. 제1 배리어 금속 패턴(BAP1)의 상면 상에 제1 금속 패턴(MEP1)이 제공될 수 있다. 제1 배리어 금속 패턴(BAP1)은 제1 금속 패턴(MEP1)의 바닥면만을 덮고, 제1 금속 패턴(MEP1)의 양 측벽들은 덮지 않을 수 있다.
제3 하부 배선(LIL3)의 측벽(SW3)은 음의 기울기를 가질 수 있다. 다시 말하면, 제3 하부 배선(LIL3)의 선폭은 제3 방향(D3)으로 갈수록 점진적으로 감소할 수 있다. 제1 및 제2 하부 배선들(LIL1, LIL2) 사이의 제3 층간 절연막(130) 내에 에어갭(AG)이 제공될 수 있다.
제1 금속 층(M1) 내의 배선들(PIL1, PIL2, LIL1- LIL5)은, 금속막을 증착한 뒤 상기 금속막을 패터닝함으로써 형성될 수 있다. 따라서 제1 금속 패턴(MEP1)은 식각 공정으로 패터닝이 가능한 금속 물질을 포함할 수 있다. 예를 들어, 제1 금속 패턴(MEP1)은 루테늄(Ru) 및/또는 몰리브덴(Mo)을 포함할 수 있다.
제2 금속 층(M2) 내의 배선들(UIL1-UIL4)은 싱글 다마신 공정을 통해 형성될 수 있다. 예를 들어, 제2 상부 배선(UIL2)은 라인(LIN) 및 그 아래의 바 비아(BVI)를 포함할 수 있다. 라인(LIN) 및 바 비아(BVI) 각각은 금속 패턴 및 상기 금속 패턴을 둘러싸는 배리어 금속 패턴을 포함할 수 있다. 예를 들어, 라인(LIN)과 바 비아(BVI) 사이의 계면에 제2 배리어 금속 패턴(BAP2)이 제공될 수 있다.
제4 상부 배선(UIL4)의 측벽(SW4)은 양의 기울기를 가질 수 있다. 즉, 제4 상부 배선(UIL4)의 측벽(SW4)의 기울기와 제3 하부 배선(LIL3)의 측벽(SW3)의 기울기는 서로 반대 부호를 가질 수 있다. 이는 제1 금속 층(M1) 내의 배선들(PIL1, PIL2, LIL1- LIL5)은 절삭 공정으로 형성되고, 제2 금속 층(M2) 내의 배선들(UIL1-UIL4)은 다마신 공정으로 형성되기 때문이다.
도 19를 참조하면, 제2 금속 층(M2) 내의 비아들(BVI, UVI)은 싱글 다마신 공정으로 형성되고, 제2 금속 층(M2) 내의 라인들(LIN)은 절삭 공정으로 형성될 수 있다. 즉, 제2 금속 층(M2) 내의 배선들(UIL1-UIL4)은 세미 다마신 공정(semi damascene)으로 형성될 수 있다. 제4 상부 배선(UIL4)의 라인(LIN)의 측벽(SW4)은 음의 기울기를 가질 수 있다. 즉, 제4 상부 배선(UIL4)의 측벽(SW4)의 기울기와 제3 하부 배선(LIL3)의 측벽(SW3)의 기울기는 서로 동일한 부호를 가질 수 있다.
도 20을 참조하면, 제2 상부 배선(UIL2)의 바 비아(BVI)는 제1 내지 제3 하부 배선들(LIL1-LIL3)과 동시에 연결될 수 있다. 구체적으로, 제2 상부 배선(UIL2)의 바 비아(BVI)는, 제1 콘택부(CTP1), 제2 콘택부(CTP2), 제3 콘택부(CTP3)를 포함할 수 있다. 제1 내지 제3 콘택부들(CTP1-CTP3)은 제1 내지 제3 하부 배선들(LIL1-LIL3)과 각각 연결될 수 있다.
바 비아(BVI)는, 제1 및 제2 콘택부들(CTP1, CTP2) 사이의 제1 연결부(CNP1) 및 제2 및 제3 콘택부들(CTP2, CTP3) 사이의 제2 연결부(CNP2)를 더 포함할 수 있다. 제1 및 제2 콘택부들(CTP1, CTP2) 사이에 제1 유전막(DOD1)이 개재될 수 있다. 제2 및 제3 콘택부들(CTP2, CTP3) 사이에 제2 유전막(DOD2)이 개재될 수 있다. 제1 연결부(CNP1)의 바닥면(BOS2)은 제1 유전막(DOD1)의 상면과 직접 접촉할 수 있고, 제2 연결부(CNP2)의 바닥면(BOS4)은 제2 유전막(DOD2)의 상면과 직접 접촉할 수 있다.
제1 내지 제3 하부 배선들(LIL1-LIL3)은 서로 다른 피치로 제1 방향(D1)을 따라 배열될 수 있다. 예를 들어, 제1 및 제2 하부 배선들(LIL1, LIL2) 사이의 피치는 제2 피치(P2)이고, 제2 및 제3 하부 배선들(LIL2, LIL3) 사이의 피치는 제3 피치(P3)일 수 있다. 제3 피치(P3)는 제2 피치(P2)보다 클 수 있다.
제3 피치(P3)가 제2 피치(P2)보다 크므로, 제2 유전막(DOD2)의 폭은 제1 유전막(DOD1)의 폭보다 클 수 있다. 제3 피치(P3)가 제2 피치(P2)보다 크므로, 제1 연결부(CNP1)의 폭은 제2 연결부(CNP2)의 폭보다 클 수 있다.
본 발명의 일 실시예로, 제1 연결부(CNP1)의 바닥면(BOS2)의 레벨과 제2 연결부(CNP2)의 바닥면(BOS4)의 레벨은 서로 다를 수 있다. 예를 들어, 제1 연결부(CNP1)의 바닥면(BOS2)의 레벨이 제2 연결부(CNP2)의 바닥면(BOS4)의 레벨보다 더 높을 수 있다. 다시 말하면, 제1 유전막(DOD1)의 최상면이 제2 유전막(DOD2)의 최상면보다 더 높을 수 있다. 이는, 제2 피치(P2)와 제3 피치(P3)가 서로 다르기 때문이다.
도 21은 본 발명의 다른 실시예에 따른 반도체 소자를 설명하기 위한 것으로, 도 1의 A-A'선에 따른 단면도이다. 본 실시예들에서는, 앞서 도 1, 도 2a 내지 도 2d 및 도 3을 참조하여 설명한 것과 중복되는 기술적 특징에 대한 상세한 설명은 생략하고, 차이점에 대해 상세히 설명한다.
도 21을 참조하면, 제2 층간 절연막(120)과 제3 층간 절연막(130) 사이에 하부 유전막(LDOD) 및 하부 식각 정지막(LESL)이 개재될 수 있다. 하부 유전막(LDOD)은 제2 층간 절연막(120)의 상면과 직접 접촉할 수 있다. 하부 유전막(LDOD)은 활성 콘택들(AC)을 제외한 제2 층간 절연막(120)의 상면 상에만 선택적으로 배치될 수 있다. 하부 식각 정지막(LESL)은 유전막(DOD)을 직접 덮을 수 있다.
제2 하부 배선(LIL2)과 활성 콘택들(AC) 사이에 하부 바 비아(LBVI)가 제공될 수 있다. 하부 바 비아(LBVI)는 제1 콘택부(CTP1), 제2 콘택부(CTP2) 및 제1 및 제2 콘택부들(CTP1, CTP2) 사이의 연결부(CNP)를 포함할 수 있다.
제1 및 제2 콘택부들(CTP1, CTP2)은 하부 식각 정지막(LESL)을 관통하여 서로 인접하는 한 쌍의 활성 콘택들(AC)에 각각 접속할 수 있다. 연결부(CNP)는 상기 한 쌍의 활성 콘택들(AC) 사이의 하부 유전막(LDOD) 상에 제공될 수 있다.
즉 본 발명의 실시예에 따른 바 비아는, 하부 금속 층과 상부 금속 층 사이에만 제공되는 것이 아니라, 활성 및 게이트 콘택들(AC, GC)을 포함하는 MOL 층과 제1 금속 층(M1) 사이에도 제공될 수 있다.
도 22a 내지 도 22d는 본 발명의 실시예들에 따른 반도체 소자를 설명하기 위한 것으로, 각각 도 1의 A-A'선, B-B'선, C-C'선 및 D-D'선에 따른 단면도들이다. 본 실시예에서는, 앞서 도 1 및 도 2a 내지 도 2d를 참조하여 설명한 것과 중복되는 기술적 특징에 대한 상세한 설명은 생략하고, 차이점에 대해 상세히 설명한다.
도 1 및 도 22a 내지 도 22d를 참조하면, 제1 활성 영역(PR) 및 제2 활성 영역(NR)을 포함하는 기판(100)이 제공될 수 있다. 기판(100) 상에 소자 분리막(ST)이 제공될 수 있다. 소자 분리막(ST)은 기판(100)의 상부에 제1 활성 패턴(AP1) 및 제2 활성 패턴(AP2)을 정의할 수 있다. 제1 활성 패턴(AP1) 및 제2 활성 패턴(AP2)은 각각 제1 활성 영역(PR) 및 제2 활성 영역(NR) 상에 정의될 수 있다.
제1 활성 패턴(AP1)은, 수직적으로 적층된 제1 채널 패턴들(CH1)을 포함할 수 있다. 적층된 제1 채널 패턴들(CH1)은, 제3 방향(D3)으로 서로 이격될 수 있다. 적층된 제1 채널 패턴들(CH1)은, 서로 수직적으로 중첩될 수 있다. 제2 활성 패턴(AP2)은, 수직적으로 적층된 제2 채널 패턴들(CH2)을 포함할 수 있다. 적층된 제2 채널 패턴들(CH2)은, 제3 방향(D3)으로 서로 이격될 수 있다. 적층된 제2 채널 패턴들(CH2)은, 서로 수직적으로 중첩될 수 있다. 제1 및 제2 채널 패턴들(CH1, CH2)은 실리콘(Si), 게르마늄(Ge) 및 실리콘-게르마늄(SiGe) 중 적어도 하나를 포함할 수 있다.
제1 활성 패턴(AP1)은 제1 소스/드레인 패턴들(SD1)을 더 포함할 수 있다. 서로 인접하는 한 쌍의 제1 소스/드레인 패턴들(SD1) 사이에, 적층된 제1 채널 패턴들(CH1)이 개재될 수 있다. 적층된 제1 채널 패턴들(CH1)은, 서로 인접하는 한 쌍의 제1 소스/드레인 패턴들(SD1)을 연결할 수 있다.
제2 활성 패턴(AP2)은 제2 소스/드레인 패턴들(SD2)을 더 포함할 수 있다. 서로 인접하는 한 쌍의 제2 소스/드레인 패턴들(SD2) 사이에, 적층된 제2 채널 패턴들(CH2)이 개재될 수 있다. 적층된 제2 채널 패턴들(CH2)은, 서로 인접하는 한 쌍의 제2 소스/드레인 패턴들(SD2)을 연결할 수 있다.
제1 및 제2 채널 패턴들(CH1, CH2)을 가로지르며 제1 방향(D1)으로 연장되는 게이트 전극들(GE)이 제공될 수 있다. 게이트 전극(GE)은 제1 및 제2 채널 패턴들(CH1, CH2)과 수직적으로 중첩될 수 있다. 게이트 전극(GE)의 양 측벽들 상에 한 쌍의 게이트 스페이서들(GS)이 배치될 수 있다. 게이트 전극(GE) 상에 게이트 캐핑 패턴(GP)이 제공될 수 있다.
게이트 전극(GE)은, 각각의 제1 및 제2 채널 패턴들(CH1, CH2)을 둘러쌀 수 있다 (도 22d 참조). 게이트 전극(GE)은, 제1 채널 패턴(CH1)의 제1 상면(TS1), 적어도 하나의 제1 측벽(SW1), 및 제1 바닥면(BS1) 상에 제공될 수 있다. 게이트 전극(GE)은, 제2 채널 패턴(CH2)의 제2 상면(TS2), 적어도 하나의 제2 측벽(SW2), 및 제2 바닥면(BS2) 상에 제공될 수 있다. 다시 말하면, 게이트 전극(GE)은 제1 및 제2 채널 패턴들(CH1, CH2) 각각의 상면, 바닥면 및 양 측벽들을 둘러쌀 수 있다. 본 실시예에 따른 트랜지스터는, 게이트 전극(GE)이 채널(CH1, CH2)을 3차원적으로 둘러싸는 3차원 전계 효과 트랜지스터(예를 들어, MBCFET)일 수 있다.
각각의 제1 및 제2 채널 패턴들(CH1, CH2)과 게이트 전극(GE) 사이에 게이트 절연막(GI)이 제공될 수 있다. 게이트 절연막(GI)은 각각의 제1 및 제2 채널 패턴들(CH1, CH2)을 둘러쌀 수 있다.
제2 활성 영역(NR) 상에서, 게이트 절연막(GI)과 제2 소스/드레인 패턴(SD2) 사이에 절연 패턴(IP)이 개재될 수 있다. 게이트 전극(GE)은, 게이트 절연막(GI)과 절연 패턴(IP)에 의해 제2 소스/드레인 패턴(SD2)으로부터 이격될 수 있다. 반면 제1 활성 영역(PR) 상에서, 절연 패턴(IP)은 생략될 수 있다.
기판(100)의 전면 상에 제1 층간 절연막(110) 및 제2 층간 절연막(120)이 제공될 수 있다. 제1 및 제2 층간 절연막들(110, 120)을 관통하여 제1 및 제2 소스/드레인 패턴들(SD1, SD2)에 각각 연결되는 활성 콘택들(AC)이 제공될 수 있다. 제2 층간 절연막(120) 및 게이트 캐핑 패턴(GP)을 관통하여 게이트 전극(GE)에 연결되는 게이트 콘택(GC)이 제공될 수 있다.
제2 층간 절연막(120) 상에 제3 층간 절연막(130)이 제공될 수 있다. 제3 층간 절연막(130) 상에 제4 층간 절연막(140)이 제공될 수 있다. 제3 층간 절연막(130) 내에 제1 금속 층(M1)이 제공될 수 있다. 제4 층간 절연막(140) 내에 제2 금속 층(M2)이 제공될 수 있다. 제1 금속 층(M1) 및 제2 금속 층(M2)에 대한 상세한 설명은, 앞서 도 1 및 도 2a 내지 도 2d를 참조하여 설명한 것과 실질적으로 동일할 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시 예들을 설명하였지만, 본 발명은 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수도 있다. 그러므로 이상에서 기술한 실시 예들에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야 한다.

Claims (20)

  1. 기판 상의 트랜지스터들;
    상기 트랜지스터들 상의 제1 층간 절연막;
    상기 제1 층간 절연막의 상부에 제공된 제1 하부 배선 및 제2 하부 배선;
    상기 제1 및 제2 하부 배선들의 상면들을 제외한 상기 제1 층간 절연막의 상면 상에 선택적으로 제공된 유전막;
    상기 제1 및 제2 하부 배선들 및 상기 유전막 상의 식각 정지막;
    상기 식각 정지막 상의 제2 층간 절연막; 및
    상기 제2 층간 절연막 내에 제공된 상부 배선을 포함하되,
    상기 상부 배선은:
    라인; 및
    상기 라인으로부터 상기 식각 정지막을 관통하여 상기 제1 및 제2 하부 배선들로 연장되는 바 비아를 포함하고,
    상기 바 비아는:
    상기 제1 및 제2 하부 배선들에 각각 연결되는 제1 콘택부 및 제2 콘택부; 및
    상기 제1 및 제2 콘택부들 사이의 제1 연결부를 포함하며,
    상기 제1 연결부의 바닥면은, 상기 유전막에 의해 상기 제1 층간 절연막의 상면보다 높으며, 상기 식각 정지막의 상면보다 낮은 반도체 소자.
  2. 제1항에 있어서,
    상기 제1 연결부의 상기 바닥면은, 상기 제1 및 제2 콘택부들 사이의 상기 유전막의 상면과 접촉하는 반도체 소자.
  3. 제2항에 있어서,
    상기 제1 및 제2 콘택부들 사이의 상기 유전막의 두께는, 상기 제1 콘택부에서 상기 제2 콘택부로 갈수록 증가하다가 최대값에 도달하고, 이후 다시 감소하는 반도체 소자.
  4. 제1항에 있어서,
    상기 제1 및 제2 하부 배선들은 제1 피치로 제1 방향으로 배열되고,
    상기 바 비아의 상기 제1 방향으로의 폭은, 상기 제1 피치보다 큰 반도체 소자.
  5. 제1항에 있어서,
    상기 라인의 바닥면은, 상기 식각 정지막의 상면보다 높은 반도체 소자.
  6. 제1항에 있어서,
    상기 식각 정지막은 상기 유전막과 식각 선택비를 갖는 물질을 포함하는 반도체 소자.
  7. 제6항에 있어서,
    상기 제2 식각 정지막의 두께는 상기 제1 식각 정지막의 두께보다 크고,
    상기 제2 식각 정지막의 상기 두께는 상기 제3 식각 정지막의 두께보다 큰 반도체 소자.
  8. 제1항에 있어서,
    상기 제1 층간 절연막의 상부에 제공된 제3 하부 배선을 더 포함하되,
    상기 바 비아는:
    상기 제3 하부 배선에 연결되는 제3 콘택부; 및
    상기 제2 및 제3 콘택부들 사이의 제2 연결부를 더 포함하고,
    상기 제1 연결부의 상기 바닥면의 레벨은, 상기 제2 연결부의 바닥면의 레벨과 다른 반도체 소자.
  9. 제8항에 있어서,
    상기 유전막은, 상기 제1 연결부 아래의 제1 유전막 및 상기 제2 연결부 아래의 제2 유전막을 포함하며,
    상기 제1 유전막의 최상면의 레벨은, 상기 제2 유전막의 최상면의 레벨과 다른 반도체 소자.
  10. 제8항에 있어서,
    상기 제1 및 제2 하부 배선들간의 피치는, 상기 제2 및 제3 하부 배선들간의 피치와 다른 반도체 소자.
  11. 기판 상의 트랜지스터들;
    상기 트랜지스터들 상의 제1 층간 절연막;
    상기 제1 층간 절연막의 상부에 제공된 제1 하부 배선 및 제2 하부 배선;
    상기 제1 및 제2 하부 배선들의 상면들을 제외한 상기 제1 층간 절연막의 상면 상에 선택적으로 제공된 유전막;
    상기 제1 및 제2 하부 배선들 및 상기 유전막 상의 식각 정지막;
    상기 식각 정지막 상의 제2 층간 절연막; 및
    상기 제2 층간 절연막 내에 제공된 제1 상부 배선을 포함하되,
    상기 제1 상부 배선은:
    제1 라인; 및
    상기 제1 라인으로부터 상기 식각 정지막을 관통하여 상기 제1 및 제2 하부 배선들로 연장되는 바 비아를 포함하고,
    상기 바 비아는:
    상기 제1 및 제2 하부 배선들에 각각 연결되는 제1 콘택부 및 제2 콘택부; 및
    상기 제1 및 제2 콘택부들 사이의 제1 연결부를 포함하며,
    상기 제1 및 제2 콘택부들 사이의 상기 유전막의 상면은, 상기 제1 연결부에 의해 덮이고,
    상기 제1 및 제2 콘택부들 사이의 상기 유전막의 두께는, 상기 제1 콘택부에서 상기 제2 콘택부로 갈수록 증가하다가 최대값에 도달하고, 이후 다시 감소하는 반도체 소자.
  12. 제11항에 있어서,
    상기 제1 라인 아래의 상기 유전막의 상면은, 상기 식각 정지막에 의해 덮이는 반도체 소자.
  13. 제11항에 있어서,
    상기 제1 층간 절연막의 상부에 제공된 제3 하부 배선 및 제4 하부 배선;
    상기 제2 층간 절연막 내에 제공된 제2 상부 배선을 더 포함하되,
    상기 제2 상부 배선은:
    상기 제3 및 제4 하부 배선들과 각각 연결되는 제1 상부 비아 및 제2 상부 비아; 및
    상기 제1 및 제2 상부 비아들 사이의 제2 라인을 포함하고,
    상기 제2 라인의 바닥면은, 상기 제1 연결부의 바닥면보다 높은 반도체 소자.
  14. 제11항에 있어서,
    상기 제1 층간 절연막의 상부에 제공된 제3 하부 배선을 더 포함하되,
    상기 바 비아는:
    상기 제3 하부 배선에 연결되는 제3 콘택부; 및
    상기 제2 및 제3 콘택부들 사이의 제2 연결부를 더 포함하고,
    상기 제1 연결부의 바닥면의 레벨은, 상기 제2 연결부의 바닥면의 레벨과 다른 반도체 소자.
  15. 제14항에 있어서,
    상기 제1 및 제2 하부 배선들간의 피치는, 상기 제2 및 제3 하부 배선들간의 피치와 다른 반도체 소자.
  16. 활성 영역을 포함하는 기판;
    상기 활성 영역 상의 활성 패턴들을 정의하는 소자 분리막, 상기 소자 분리막은 상기 활성 패턴들 각각의 하부 측벽을 덮고, 상기 활성 패턴들 각각의 상부는 상기 소자 분리막 위로 돌출되며;
    상기 활성 패턴들 각각의 상부에 제공된 한 쌍의 소스/드레인 패턴들;
    상기 한 쌍의 소스/드레인 패턴들 사이에 개재된 채널 패턴;
    상기 채널 패턴을 가로지르며 제1 방향으로 연장되는 게이트 전극;
    상기 게이트 전극의 양 측 상에 제공되어, 상기 게이트 전극과 함께 상기 제1 방향으로 연장되는 게이트 스페이서;
    상기 게이트 전극과 상기 채널 패턴 사이, 및 상기 게이트 전극과 상기 게이트 스페이서 사이에 개재된 게이트 절연막;
    상기 게이트 전극의 상면 상에 제공되어, 상기 게이트 전극과 함께 상기 제1 방향으로 연장되는 게이트 캐핑 패턴;
    상기 게이트 캐핑 패턴 상의 제1 층간 절연막;
    상기 제1 층간 절연막을 관통하여 적어도 하나의 상기 소스/드레인 패턴들과 전기적으로 연결되는 활성 콘택;
    상기 제1 층간 절연막 상의 제2 층간 절연막 내에 제공된 제1 금속 층;
    상기 제2 층간 절연막 상의 제3 층간 절연막 내에 제공된 제2 금속 층; 및
    상기 제2 층간 절연막과 상기 제3 층간 절연막 사이에 개재된 유전막 및 식각 정지막을 포함하되,
    상기 식각 정지막은 상기 유전막을 덮고,
    상기 제1 금속 층은, 제1 하부 배선 및 제2 하부 배선을 포함하고,
    상기 제2 금속 층은, 상기 제1 및 제2 하부 배선들과 전기적으로 연결되는 제1 상부 배선을 포함하며,
    상기 제1 상부 배선은:
    제1 라인; 및
    상기 제1 라인으로부터 상기 식각 정지막을 관통하여 상기 제1 및 제2 하부 배선들로 연장되는 바 비아를 포함하고,
    상기 바 비아는:
    상기 제1 및 제2 하부 배선들에 각각 연결되는 제1 콘택부 및 제2 콘택부; 및
    상기 제1 및 제2 콘택부들 사이의 제1 연결부를 포함하며,
    상기 제1 연결부의 바닥면은, 상기 유전막에 의해 상기 제2 층간 절연막의 상면보다 높으며, 상기 식각 정지막의 상면보다 낮은 반도체 소자.
  17. 제16항에 있어서,
    상기 제1 연결부의 상기 바닥면은, 상기 제1 및 제2 콘택부들 사이의 상기 유전막의 상면과 접촉하는 반도체 소자.
  18. 제17항에 있어서,
    상기 제1 및 제2 콘택부들 사이의 상기 유전막의 두께는, 상기 제1 콘택부에서 상기 제2 콘택부로 갈수록 증가하다가 최대값에 도달하고, 이후 다시 감소하는 반도체 소자.
  19. 제16항에 있어서,
    상기 제1 금속 층은, 제3 하부 배선 및 제4 하부 배선을 더 포함하고,
    상기 제2 금속 층은, 상기 제3 및 제4 하부 배선들과 전기적으로 연결되는 제2 상부 배선을 포함하며,
    상기 제2 상부 배선은:
    상기 제3 및 제4 하부 배선들과 각각 연결되는 제1 상부 비아 및 제2 상부 비아; 및
    상기 제1 및 제2 상부 비아들 사이의 제2 라인을 포함하고,
    상기 제2 라인의 바닥면은, 상기 제1 연결부의 상기 바닥면보다 높은 반도체 소자.
  20. 제16항에 있어서,
    상기 식각 정지막은, 순차적으로 적층된 제1 식각 정지막, 제2 식각 정지막 및 제3 식각 정지막을 포함하고,
    상기 제1 및 제3 식각 정지막들 각각은, Al, Zr, Y, Hf 및 Mo으로 이루어진 군에서 선택된 적어도 하나의 금속을 함유하는 금속 산화막 또는 금속 질화막을 포함하고,
    상기 제2 식각 정지막은 X, Y 및 탄소(C)를 함유하며,
    상기 X는 Si, Ge, Al, Zr, Y, Hf 및 Mo으로 이루어진 군에서 선택된 원소이고,
    상기 Y는 O 또는 N인 반도체 소자.
KR1020200177705A 2020-12-17 2020-12-17 반도체 소자 및 그의 제조 방법 KR20220087221A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200177705A KR20220087221A (ko) 2020-12-17 2020-12-17 반도체 소자 및 그의 제조 방법
US17/373,573 US11664310B2 (en) 2020-12-17 2021-07-12 Semiconductor device and method of fabricating the same
CN202111536264.5A CN114649263A (zh) 2020-12-17 2021-12-15 半导体器件
US18/299,926 US20230253310A1 (en) 2020-12-17 2023-04-13 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200177705A KR20220087221A (ko) 2020-12-17 2020-12-17 반도체 소자 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20220087221A true KR20220087221A (ko) 2022-06-24

Family

ID=81992282

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200177705A KR20220087221A (ko) 2020-12-17 2020-12-17 반도체 소자 및 그의 제조 방법

Country Status (3)

Country Link
US (2) US11664310B2 (ko)
KR (1) KR20220087221A (ko)
CN (1) CN114649263A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210137276A (ko) * 2020-05-07 2021-11-17 삼성전자주식회사 반도체 소자
US11996321B2 (en) * 2021-06-17 2024-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method for forming the same
US20230061693A1 (en) * 2021-08-24 2023-03-02 Qualcomm Incorporated Three-dimensional (3d) interconnect structures employing via layer conductive structures in via layers and related fabrication methods
US20230066861A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and methods of forming the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798568A (en) * 1996-08-26 1998-08-25 Motorola, Inc. Semiconductor component with multi-level interconnect system and method of manufacture
JP2010108966A (ja) * 2008-10-28 2010-05-13 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
KR101823111B1 (ko) * 2011-01-20 2018-01-30 삼성전자주식회사 반도체 기억 소자 및 그 제조 방법
KR20130074296A (ko) * 2011-12-26 2013-07-04 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR101489457B1 (ko) * 2012-03-30 2015-02-04 삼성전자주식회사 반도체 메모리 소자
US8618607B1 (en) 2012-07-02 2013-12-31 Globalfoundries Inc. Semiconductor devices formed on a continuous active region with an isolating conductive structure positioned between such semiconductor devices, and methods of making same
US8872248B2 (en) * 2013-02-22 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitors comprising slot contact plugs
KR102481263B1 (ko) 2015-06-26 2022-12-26 인텔 코포레이션 비아 랜딩 단락들을 방지하기 위한 상향식 선택적 유전체 가교-결합
KR102545170B1 (ko) * 2015-12-09 2023-06-19 삼성전자주식회사 이미지 센서 및 그 제조 방법
EP3503164A1 (en) 2017-12-21 2019-06-26 IMEC vzw Selective deposition of metal-organic frameworks
US11189566B2 (en) 2018-04-12 2021-11-30 International Business Machines Corporation Tight pitch via structures enabled by orthogonal and non-orthogonal merged vias
US10734278B2 (en) 2018-06-15 2020-08-04 Tokyo Electron Limited Method of protecting low-K layers
US10804199B2 (en) 2018-09-25 2020-10-13 Globalfoundries Inc. Self-aligned chamferless interconnect structures of semiconductor devices
US10607922B1 (en) 2018-10-24 2020-03-31 International Business Machines Corporation Controlling via critical dimension during fabrication of a semiconductor wafer

Also Published As

Publication number Publication date
US11664310B2 (en) 2023-05-30
US20230253310A1 (en) 2023-08-10
US20220199522A1 (en) 2022-06-23
CN114649263A (zh) 2022-06-21

Similar Documents

Publication Publication Date Title
KR20220087221A (ko) 반도체 소자 및 그의 제조 방법
US11764149B2 (en) Semiconductor device
US20230022545A1 (en) Semiconductor device and method of fabricating the same
US11848364B2 (en) Semiconductor device and method of fabricating the same
KR20220163538A (ko) 반도체 소자
US20220293600A1 (en) Semiconductor device
US11901357B2 (en) Semiconductor device
CN114649329A (zh) 半导体装置
KR20220065924A (ko) 반도체 소자
CN112992686A (zh) 半导体装置
KR20220067590A (ko) 반도체 소자
KR20220077508A (ko) 반도체 소자 및 그의 제조 방법
US20240030291A1 (en) Semiconductor device and method of fabricating the same
US20230028875A1 (en) Semiconductor device and method of fabricating the same
US20220208673A1 (en) Semiconductor device
US20230039722A1 (en) Semiconductor device
KR20230045689A (ko) 반도체 소자 및 그의 제조 방법
KR20220138921A (ko) 반도체 소자의 제조방법
KR20220108864A (ko) 반도체 소자 및 그의 제조 방법
KR20230000485A (ko) 반도체 소자 및 그의 제조 방법
KR20220133356A (ko) 반도체 소자 및 그의 제조방법
KR20230074347A (ko) 반도체 소자
KR20230111867A (ko) 반도체 소자 및 그의 제조 방법
KR20230048184A (ko) 반도체 소자
KR20230061642A (ko) 반도체 소자 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination