CN103094346A - 石墨烯晶体管、混合晶体管及其制造方法 - Google Patents

石墨烯晶体管、混合晶体管及其制造方法 Download PDF

Info

Publication number
CN103094346A
CN103094346A CN2012104253429A CN201210425342A CN103094346A CN 103094346 A CN103094346 A CN 103094346A CN 2012104253429 A CN2012104253429 A CN 2012104253429A CN 201210425342 A CN201210425342 A CN 201210425342A CN 103094346 A CN103094346 A CN 103094346A
Authority
CN
China
Prior art keywords
electrode
graphene
transistor
drain electrode
raceway groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012104253429A
Other languages
English (en)
Other versions
CN103094346B (zh
Inventor
郑现钟
郑佑仁
金奇南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103094346A publication Critical patent/CN103094346A/zh
Application granted granted Critical
Publication of CN103094346B publication Critical patent/CN103094346B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/842—Manufacture, treatment, or detection of nanostructure for carbon nanotubes or fullerenes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
    • Y10S977/938—Field effect transistors, FETS, with nanowire- or nanotube-channel region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了石墨烯晶体管、混合晶体管及其制造方法。该石墨烯晶体管包括：栅极电极，在衬底上；栅极绝缘层，在栅极电极上；石墨烯沟道，在栅极绝缘层上；源极电极和漏极电极，在石墨烯沟道上，源极电极和漏极电极彼此分离；以及盖，覆盖源极电极和漏极电极的上表面并在源极电极与漏极电极之间的石墨烯沟道之上形成空气间隙。

Description

石墨烯晶体管、混合晶体管及其制造方法
技术领域
一个或更多示例实施方式涉及在石墨烯之上具有空气间隙的石墨烯晶体管、包括石墨烯晶体管和/或金属-氧化物-半导体（MOS）晶体管的混合晶体管、和/或制造混合晶体管的方法。
背景技术
石墨烯，其具有二维六边形碳结构，是一种可以代替半导体的新材料。石墨烯是一种零带隙半导体。此外，石墨烯在室温下具有100000cm2v-1s-1的载流子迁移率，这大约为硅的100倍。因此，石墨烯可以应用到高频器件，例如射频（RF）器件。
然而，如果在形成器件时石墨烯形成为接触衬底，则石墨烯的迁移率被极大地降低。也就是，当在悬置状态下测量迁移率时石墨烯的迁移率高。
利用具有高迁移率的石墨烯作为沟道的石墨烯晶体管可以用作高速操作的RF晶体管。
发明内容
至少一个示例实施方式提供了石墨烯晶体管，其中石墨烯沟道的迁移率通过在石墨烯沟道之上形成空气间隙而增加。
至少一个示例实施方式提供了混合晶体管，其具有包括MOS晶体管和石墨烯晶体管的结构。
至少一个示例实施方式提供了制造混合晶体管的方法。
额外的方面将在以下的描述中部分阐述，并将部分地从该描述而变得显然，或者可以通过实践示例实施方式而获知。
根据示例实施方式，提供一种石墨烯晶体管，其包括：栅极电极，在衬底上；栅极绝缘层，在栅极电极上；石墨烯沟道，在栅极绝缘层上；源极电极和漏极电极，在石墨烯沟道上，源极电极和漏极电极彼此分离；以及盖，覆盖源极电极和漏极电极的上表面并在源极电极与漏极电极之间的石墨烯沟道之上形成空气间隙。
在至少一个示例实施方式中，在源极电极与漏极电极之间的石墨烯沟道的长度可以在约10nm至约100nm的范围内。
盖可以形成为多孔聚合物或多孔绝缘材料。
在至少一个示例实施方式中，空气间隙可以具有在约20nm至约200nm的范围内的高度。
在至少一个示例实施方式中，栅极绝缘层可以由六边形硼氮化物形成。
在至少一个示例实施方式中，栅极绝缘层可以具有在约0.5nm至约30nm的范围内的厚度。
在至少一个示例实施方式中，石墨烯沟道可以由一个至五个石墨烯层形成。
在至少一个示例实施方式中，源极电极和漏极电极可以在石墨烯沟道的相反侧并包括多个互相交叉的源极指电极和漏极指电极，并且栅极电极可以包括设置为覆盖两个相邻的相互交叉的源极指电极和漏极指电极之间的间隙的多个栅极指电极。
根据示例实施方式，提供一种混合晶体管，其包括：金属-氧化物-半导体（MOS）晶体管，形成在衬底上；以及石墨烯晶体管，设置在MOS晶体管之上。
在至少一个示例实施方式中，石墨烯晶体管可以包括：栅极电极，在第一层间绝缘层上，第一层间绝缘层覆盖MOS晶体管；栅极绝缘层，在栅极电极上；石墨烯沟道，在栅极绝缘层上；彼此分离的源极电极和漏极电极，在石墨烯沟道上；以及盖，覆盖源极电极和漏极电极的上表面并且在源极电极与漏极电极之间的石墨烯沟道之上形成空气间隙。
根据示例实施方式，提供一种制造混合晶体管的方法，该方法包括：在衬底上形成金属-氧化物-半导体（MOS）晶体管；在衬底上形成覆盖MOS晶体管的第一层间绝缘层；形成连接到MOS晶体管的源极电极和漏极电极的第一金属以及在第一层间绝缘层上形成栅极电极；在栅极电极上依次形成栅极绝缘层和石墨烯沟道；在第一层间绝缘层上形成连接到第一金属的第二金属，以及在石墨烯沟道上形成源极电极和漏极电极，源极电极和漏极电极彼此分离；用聚合物填充源极电极与漏极电极之间的空间；形成覆盖源极电极和漏极电极上的聚合物的盖；以及通过去除聚合物形成石墨烯沟道与盖之间的空气间隙。
在根据示例实施方式的石墨烯晶体管中，空气间隙形成在石墨烯沟道之上，并且由此石墨烯晶体管保持高迁移率特性。因此，石墨烯晶体管可以用作RF晶体管。
根据示例实施方式的混合晶体管在需要高速信号处理的地方使用石墨烯晶体管，并且来自石墨烯晶体管的信号可以传输到MOS晶体管。MOS晶体管可以用作显示器件的图像显示晶体管。
根据示例实施方式，一种晶体管包括：石墨烯沟道，在晶体管的栅极电极上；源极电极和漏极电极，在石墨烯沟道上；以及盖，在源极电极和漏极电极上，使得盖限定石墨烯沟道之上的空气间隙。
根据示例实施方式，源极电极和漏极电极通过石墨烯沟道彼此分离并包括多个相互交叉的源极指电极和漏极指电极，并且栅极电极包括多个栅极指电极，设置为使得栅极指电极覆盖两个相邻的相互交叉的源极和漏极指电极之间的间隙。
根据示例实施方式，一种混合晶体管包括：MOS晶体管，在衬底上以及衬底的第一层间绝缘层中；以及根据示例实施方式的晶体管，在衬底上以及衬底的第二层间绝缘层中，第二层间绝缘层在第一层间绝缘层之上。
附图说明
从以下结合附图对示例实施方式的描述，这些和/或其它方面将变得显然并更易于理解，在附图中：
图1是根据示例实施方式的石墨烯晶体管的示意截面图；
图2是示出图1的石墨烯晶体管的电极的设置的平面图；
图3是根据另一示例实施方式的石墨烯晶体管的示意截面图；
图4是示出图3的石墨烯晶体管的电极的布置的平面图；
图5是根据示例实施方式的包括石墨烯晶体管的混合晶体管的示意截面图；
图6是示出图5的石墨烯晶体管的电极的布置的平面图；以及
图7A至图7F是依次示出根据示例实施方式的制造混合晶体管的方法的截面图。
具体实施方式
现在将详细参照实施方式，附图中示出实施方式的示例。在附图中，为了清晰，层和区域的厚度被夸大，并且相同的附图标记始终指代相同的元件，而对其的描述将不重复。
为便于描述这里可以使用诸如“在…之下”、“在...下面”、“下”、“在…之上”、“上”等空间相对性术语，以描述如附图所示的一个元件或特征与另一个（多个）元件或特征之间的关系。将理解，空间相对性术语是用来涵盖除了附图所示的取向之外器件在使用或操作中的不同取向。例如，如果附图中的器件翻转过来，被描述为“在”其它元件或特征“之下”或“下面”的元件将会取向为在其它元件或特征“之上”。因此，示范性术语“在...下面”能够涵盖之上和之下两种取向。器件可以采取其它取向（旋转90度或其它取向），并且这里所采用的空间相对性描述符做相应解释。作为另一示例，将理解，当称一个元件或层在另一元件或层“上面”、“之上”、“下面”、“之下”、“下”、“上”等时，该元件或层可以直接在另一元件上，可以在另一元件之上而不直接接触该元件或层，或者可以在其间有中间元件或层。
将理解，当称一个元件“连接到”或“耦接到”另一元件时，它可以直接在另一元件上、直接连接或耦接到另一元件，或者可以存在中间元件。相反，当称一个元件“直接连接到”或“直接耦接到”另一元件时，不存在中间元件。相同的附图标记始终指代相同的元件。如此处所采用的，术语“和/或”包括一个或更多所列相关项目的任何和所有组合。
将理解，虽然这里可使用术语第一、第二、第三等描述各种元件、组件、和/或部分，但这些元件、组件、和/或部分不应受限于这些术语。这些术语仅用于将一个元件、组件或部分与另一元件、组件或部分区别开。因此，以下讨论的第一元件、组件或部分可以被称为第二元件、组件或部分，而不背离示例实施方式的教导。
这里所采用的术语仅是为了描述特定实施方式的目的，并非要进行限制。如这里所采用的，除非上下文另有明确表述，否则单数形式“一”和“该”均同时旨在也包括复数形式。将进一步理解，术语“包括”和/或“包含”，当在本说明书中使用时，指定了所述组件、步骤、操作和/或元件的存在，但并不排除一个或更多其它组件、步骤、操作、元件和/或其组合的存在或增加。
除非另行定义，这里使用的所有术语（包括技术术语和科学术语）都具有本发明构思所属领域内的普通技术人员所通常理解的同样的含义。将进一步理解，诸如通用词典中所定义的术语，除非此处加以明确定义，否则应当被解释为具有与它们在相关领域的语境中的含义相一致的含义，而不应被解释为理想化的或过度形式化的意义。
图1是根据示例实施方式的石墨烯晶体管100的示意截面图。图2是图1的石墨烯晶体管100在盖160被去除时的平面图。
参照图1和图2，第一绝缘层112形成在衬底110上。衬底110可以是硅衬底。第一绝缘层112可以由硅氧化物或硅氮化物形成至约100nm至约300nm的范围内的厚度。
栅极电极120形成在第一绝缘层112上。栅极电极120可以由金属诸如铝形成。
第二绝缘层122可以形成在栅极电极120周围。第二绝缘层122可以由与用于形成第一绝缘层112相同的材料形成。
栅极绝缘层130形成在栅极电极120和第二绝缘层122上。栅极绝缘层130可以由硅氧化物、铝氧化物、硅氮化物、硼氮化物或六边形硼氮化物等形成。栅极绝缘层130可以形成至大约小于30nm的厚度。如果栅极绝缘层130的厚度大于30nm，则石墨烯晶体管100的驱动电压会增加。
石墨烯沟道140形成在栅极绝缘层130上。石墨烯沟道140可以例如通过转移由化学气相沉积（CVD）方法形成的石墨烯或直接生长石墨烯而形成。石墨烯沟道可以由一个至五个石墨烯层形成。
栅极绝缘层130可以由六边形硼氮化物形成。当栅极绝缘层130由六边形硼氮化物形成时，可以降低石墨烯沟道140的迁移率由于栅极绝缘层130的表面上的杂质引起的减小。当栅极绝缘层130由六边形硼氮化物形成时，栅极绝缘层130可以形成为具有约0.5nm的厚度，这是六边形硼氮化物的单个原子层的厚度。
源极电极151和漏极电极152彼此分离地形成在石墨烯沟道140上。源极电极151和漏极电极152可以形成在石墨烯沟道140的边缘上。盖160形成在源极电极151和漏极电极152上。空气间隙170形成在石墨烯沟道140、源极电极151、漏极电极152以及盖160之间。
源极电极151与漏极电极152之间的长度L可以在约10nm至约100nm的范围内。图案化小于10nm的长度L是困难的；而且，当长度L大于100nm时，绝缘材料会非常易于被引入到源极电极151与漏极电极152之间并覆盖石墨烯沟道140。源极电极151和漏极电极152的宽度W可以为几十μm。源极电极151和漏极电极152之间的区域的长宽比为W/L，其可以在约50至约200的范围内。
空气间隙170的高度H可以在约20nm至约200nm的范围内。空气间隙170的高度H可以在源极电极151与漏极电极152之间的长度L的两倍以内。
盖160可以形成为多孔聚合物层或多孔绝缘层。多孔聚合物层可以为例如多孔硅氧化物层。盖160限定了空气间隙170，因此，在将石墨烯晶体管100结合到另一器件的工艺中，当利用CVD方法在石墨烯晶体管100上沉积绝缘材料时，如果没有盖160，则空气间隙170会被绝缘材料填充。然而，当绝缘材料进入侧开口（图1中的正视图）时，因为源极电极151与漏极电极152之间的侧开口由于源极电极151与漏极电极152之间的窄长度L而被阻挡，所以空气间隙170可以被保持。因而，可以降低石墨烯沟道140的迁移率的减小。
根据示例实施方式，空气间隙170形成在石墨烯沟道140之上，因此，可以降低石墨烯沟道140的迁移率的减小。因而，石墨烯晶体管100可以用作具有石墨烯的高迁移率的RF晶体管。
图3是根据另一示例实施方式的石墨烯晶体管200的示意截面图。图4是示出图3的石墨烯晶体管200的电极的布置的平面图。
参照图3和图4，第一绝缘层212形成在衬底210上。衬底210可以是硅衬底。第一绝缘层212可以由硅氧化物或硅氮化物形成至约100nm至约300nm的范围内的厚度。
栅极电极220形成在第一绝缘层212上。栅极电极220可以由金属诸如铝形成。栅极电极220可以包括多个指电极221至226。
第二绝缘层229可以形成在栅极电极220周围。第二绝缘层229可以由与用于形成第一绝缘层212相同的材料形成。
栅极绝缘层230形成在栅极电极220和第二绝缘层229上。栅极绝缘层230可以由硅氧化物、铝氧化物、硅氮化物、硼氮化物或六边形硼氮化物等形成。栅极绝缘层230可以形成至约小于30nm的厚度。如果栅极绝缘层230的厚度大于30nm，则石墨烯晶体管200的驱动电压会增大。
石墨烯沟道240形成在栅极绝缘层230上。石墨烯沟道240可以例如通过转移由CVD方法生长的石墨烯或通过在栅极绝缘层230上直接生长石墨烯而形成。
当栅极绝缘层230由六边形硼氮化物形成时，可以降低石墨烯沟道240的迁移率的减小。当栅极绝缘层230由六边形硼氮化物形成时，栅极绝缘层230可以形成为具有约0.5nm的厚度，这是六边形硼氮化物的单个原子层的厚度。
源极电极251和漏极电极252彼此分离地形成在石墨烯沟道240上。源极电极251和漏极电极252可以分别包括多个指电极251a至251d以及多个指电极252a至252c。漏极电极252的指电极252a至252c交替地设置在源极电极251的指电极251a至251d之间（也就是，指源极电极和指漏极电极是相互交叉的）。栅极电极220的指电极221至226设置在源极电极251的相应指电极251a至251d以及漏极电极252的相应指电极252a至252c之下。
在图3和图4中，示出源极电极251的四个指电极251a至251d以及漏极电极252的三个指电极252a至252c。然而，示例实施方式不限于此。例如，可以形成源极电极251的多个指电极和漏极电极252的多个指电极。此外，栅极电极220的多个指电极形成为对应于源极电极251的指电极和漏极电极252的指电极。
盖260形成在源极电极251和漏极电极252上。空气间隙270形成在石墨烯沟道240、源极电极251、漏极电极252以及盖260之间。
源极电极251的指电极251a至251d与漏极电极252的指电极252a至252c之间的长度L可以在约10nm至约100nm的范围内。源极电极251的指电极251a至251d的宽度W1和漏极电极252的指电极252a至252c的宽度W2可以在约几μm至约几十μm的范围内。
空气间隙270的高度可以在约20nm至约200nm的范围内。空气间隙270的高度可以大约在源极电极251的指电极251a至251d与漏极电极252的指电极252a至252c之间的长度L的两倍以内。
盖260可以形成为多孔聚合物层或多孔绝缘层。盖260限定空气间隙270，因此，在将石墨烯晶体管200结合到另一器件的工艺中，当利用CVD方法在石墨烯晶体管200上沉积绝缘材料时，如果没有盖260，则空气间隙270会被绝缘材料填充。然而，当绝缘材料进入侧开口（图3中的正视图）时，因为源极电极251的指电极251a至251d与漏极电极252的指电极252a至252c之间的侧开口由于源极电极251的指电极251a至251d与漏极电极252的指电极252a至252c之间的窄长度L而被阻挡，所以空气间隙270可以被保持。因而，可以降低石墨烯沟道240的迁移率的减小。
根据示例实施方式，空气间隙270形成在石墨烯沟道240之上，因此，可以降低石墨烯沟道240的迁移率的减小。因而，石墨烯晶体管200可以用作具有石墨烯的高迁移率的RF晶体管。
图5是根据示例实施方式的包括石墨烯晶体管的混合晶体管300的示意截面图。图6是示出图5的石墨烯晶体管的电极的布置的平面图。
参照图5，金属-氧化物-半导体（MOS）晶体管301和石墨烯晶体管302设置在衬底310上。MOS晶体管301可以为n型MOS晶体管或p型MOS晶体管。在图5中，示出n型MOS晶体管。在图5中，作为示例，一个MOS晶体管301和一个石墨烯晶体管302设置在衬底310上。然而，多个MOS晶体管301和多个石墨烯晶体管302可以设置在衬底310上。
衬底310可以为半导体衬底，例如硅衬底。限定有源区的器件分隔区319可以形成在衬底310中。器件分隔区319可以是浅沟槽绝缘（STI）区域。
MOS晶体管301为典型MOS晶体管。第一掺杂区311和第二掺杂区312彼此分离地形成在衬底310的表面中。第一掺杂区311和第二掺杂区312中的一个为源极区，而另一个为漏极区。
栅极绝缘层321形成在第一掺杂区311与第二掺杂区312之间的衬底310上。栅极电极322形成在栅极绝缘层321上。栅极电极322可以由多晶硅或金属形成。
第一层间绝缘层ILD1形成在衬底310上以覆盖栅极电极322。分别连接到第一掺杂区311和第二掺杂区312的第一通路324形成在第一层间绝缘层ILD1中。
第二层间绝缘层ILD2形成在第一层间绝缘层ILD1上。连接到第一通路324的第一金属M1和栅极电极330形成在第二层间绝缘层ILD2中。如图5所示，为了说明的方便，示出栅极电极330包括两个指电极331和332。
栅极绝缘层334形成在第二层间绝缘层ILD2上以覆盖栅极电极330。栅极绝缘层334可以由硅氧化物、铝氧化物、硅氮化物、硼氮化物或六边形硼氮化物等形成至约小于30nm的厚度。如果栅极绝缘层334的厚度大于30nm，则混合晶体管300的驱动电压会增大。
当栅极绝缘层334由六边形硼氮化物形成时，可以降低石墨烯沟道340的迁移率的减少。当栅极绝缘层334由六边形硼氮化物形成时，栅极绝缘层334可以形成为具有约0.5nm的厚度，这是六边形硼氮化物的单个原子层的厚度。
石墨烯沟道340形成在栅极绝缘层334上。石墨烯沟道340可以例如通过转移由CVD方法生长的石墨烯或者通过在栅极绝缘层334上直接生长石墨烯而形成。
彼此分离的源极电极351和漏极电极352形成在石墨烯沟道340上。在图5和图6中，为了说明的方便，源极电极351包括两个指电极351a和351b，而漏极电极352包括一个指电极352a。源极电极351的指电极351a和351b与漏极电极352的指电极352a之间的长度L可以在约10nm至约100nm的范围内。源极电极351的指电极351a和351b与漏极电极352的指电极352a的宽度W可以在约几μm至约几十μm的范围内。如图2所示，源极电极351和漏极电极352可以是彼此相对的一对电极（例如，源极电极和漏极电极通过栅极绝缘层130和/或石墨烯沟道140彼此分离）。此外，如图4所示，源极电极351和漏极电极352可以包括多个指电极，并且源极电极351的指电极和漏极电极352的指电极可以交替地设置（也就是，相互交叉）。
覆盖源极电极351和漏极电极352的侧表面的第三层间绝缘层ILD3可以形成在第二层间绝缘层ILD2上。连接到第一金属M1的第二金属M2形成在第三层间绝缘层ILD3中。
石墨烯晶体管302包括盖360，盖360覆盖源极电极351与漏极电极352之间的空间的上侧。盖360遮挡源极电极351与漏极电极352之间的区域，以在后续的CVD工艺中减少（或者，可替换地，防止）蒸汽材料进入源极电极351与漏极电极352之间的区域中。尽管蒸汽材料可能试着通过源极电极351与漏极电极352之间的侧面进入，但是因为源极电极351的指电极351a和351b与漏极电极352的指电极352a之间的长度L是窄的，所以沉积在入口处的蒸汽材料被阻挡。因而，空气间隙370形成在石墨烯沟道340之上。
空气间隙370部分地暴露石墨烯沟道340。空气间隙370的高度H可以在约20nm至约200nm的范围内。空气间隙370的高度H可以在源极电极351与漏极电极352之间的长度L的两倍以内。
第四层间绝缘层ILD4形成在第三层间绝缘层ILD3上以覆盖盖360。连接到第二金属M2、源极电极351和漏极电极352的第三金属M3形成在第四层间绝缘层ILD4中。
第五层间绝缘层ILD5可以形成在第四层间绝缘层ILD4上。连接到第三金属M3的第四金属M4可以形成在第五层间绝缘层ILD5中。第四金属M4可以是用于施加外部电压到晶体管301和302的电极垫。石墨烯晶体管302的电极，例如源极电极351，可以通过连接配线M41电连接到MOS晶体管301的第二掺杂区312。
石墨烯晶体管302包括由于形成空气间隙370而具有高迁移率的石墨烯沟道340，并可以是RF晶体管。
在上述混合晶体管300中，在需要高速度信号处理的地方可以使用石墨烯晶体管302，并且来自石墨烯晶体管302的信号可以传输到MOS晶体管301。MOS晶体管301可以用作显示器件的图像显示晶体管。
图7A至图7F是依次示出根据示例实施方式的制造混合晶体管400的方法的截面图。
参照图7A，在衬底410上形成MOS晶体管401。MOS晶体管401可以是n-MOS型晶体管或p-MOS型晶体管，并且在当前的实施方式中为n-MOS型晶体管。在图7A中，作为示例，一个MOS晶体管401和一个石墨烯晶体管402形成在衬底410上。然而，示例实施方式不限于此，并且多个MOS晶体管和多个石墨烯晶体管可以设置在衬底410上。
衬底410可以是半导体衬底，例如硅衬底410。在衬底410中形成限定有源区的器件分隔区419。器件分隔区419可以通过将绝缘材料填充在形成于衬底410中的沟槽418中而形成。器件分隔区419可以是STI区。
在衬底410的表面中形成彼此分离的第一掺杂区411和第二掺杂区412。衬底410可以是p型硅衬底，并且第一掺杂区411和第二掺杂区412可以是n型区域。
在第一掺杂区411与第二掺杂区412之间的衬底410上形成栅极绝缘层421。在栅极绝缘层421上形成栅极电极422。栅极电极422可以由多晶硅或金属形成。
接下来，在衬底410上形成第一层间绝缘层ILD1以覆盖栅极电极422。在第一层间绝缘层ILD1中形成第一通孔423以分别对应于第一掺杂区411和第二掺杂区412之后，通过用金属分别填充第一通孔423而形成第一通路424。
接下来，在第一层间绝缘层ILD1上形成金属层（未示出）之后，通过由公知的图案化工艺图案化金属层而形成连接到第一通路424的第一金属M1和栅极电极430。为了说明的方便，在图7A中，示出栅极电极430的两个指电极431和432。
接下来，在第一层间绝缘层ILD1上形成绝缘层（未示出）以覆盖第一金属M1和栅极电极430。利用例如CMP方法平坦化绝缘层，以形成第二层间绝缘层ILD2以及暴露第一金属M1和栅极电极430。
参照图7B，在第二层间绝缘层ILD2上形成栅极绝缘层434以覆盖栅极电极430。栅极绝缘层434可以由硅氧化物、铝氧化物、硅氮化物、硼氮化物或六边形硼氮化物形成至小于约30nm的厚度。如果栅极绝缘层434的厚度大于30nm，则混合晶体管400的驱动电压会增大。
栅极绝缘层434可以由六边形硼氮化物形成。如果栅极绝缘层434由六边形硼氮化物形成，则可以降低石墨烯沟道440的迁移率的减少。如果栅极绝缘层434由六边形硼氮化物形成，则栅极绝缘层434可以形成为具有大约0.5nm的厚度，这是六边形硼氮化物的单个原子层的厚度。
石墨烯沟道440形成在栅极绝缘层434上。石墨烯沟道440可以例如通过转移由CVD方法生长的石墨烯而形成。此外，石墨烯沟道440可以通过在栅极绝缘层434上直接生长石墨烯而形成。
参照图7C，在第二层间绝缘层ILD2上形成金属层（未示出）之后，通过图案化金属层而形成连接到第一金属M1的第二金属M2以及石墨烯沟道440上的源极电极451和漏极电极452。在图7C中，为了说明的方便，源极电极451包括两个指电极451a和451b。此外，漏极电极452包括设置在源极电极451的指电极451a和451b之间的一个指电极452a。源极电极451的指电极451a和451b以及漏极电极452的指电极452a的布置可以与图6的电极的布置实质上相同，因此省略对其的详细描述。源极电极451可以包括多个源极指电极，而漏极电极452也可以包括交替地设置（也就是，相互交叉）在源极电极451的指电极之间的多个漏极指电极。
源极电极451与漏极电极452之间的长度L（参照图6）可以在约10nm至约100nm的范围内。源极电极451和漏极电极452的宽度W（参照图6）可以在约几μm至几十μm的范围内。
通过涂覆聚合物以覆盖第二金属M2、源极电极451和漏极电极452而在第二层间绝缘层ILD2上形成聚合物层459。聚合物层459可以为例如聚二甲基硅氧烷（PDMS）。聚合物层459填充源极电极451与漏极电极452之间的空间。
参照图7D，通过平坦化聚合物层459而暴露第二金属M2、源极电极451和漏极电极452。
接下来，在聚合物层459上形成盖460以覆盖源极电极451的指电极451a和451b的上表面以及漏极电极452的指电极452a的上表面。盖460可以在聚合物层459上形成多孔聚合物层或多孔绝缘层之后通过图案化工艺形成。多孔绝缘层可以由多孔硅氧化物形成。
参照图7E，去除聚合物层459。聚合物层459可以通过使用氧化物等离子体工艺或湿法蚀刻工艺去除。当盖460形成为多孔聚合物层或多孔绝缘层时，石墨烯沟道440与盖460之间的聚合物层459的聚合物可以通过形成在盖460中的孔而容易地排出到外部。石墨烯沟道440与盖460之间的聚合物可以是牺牲层。石墨烯沟道440和盖460之间的聚合物被去除的部分可以是空气间隙470。从而，完成石墨烯晶体管402的制造。
参照图7F，在第二层间绝缘层ILD2上形成第三层间绝缘层ILD3以覆盖第二金属M2和盖460。此时，用于形成第三层间绝缘层ILD3的材料可以不进入到空气间隙470中。例如，因为长度L（参照图6）是窄的，所以用于形成第三层间绝缘层ILD3的材料堆积在源极电极451的指电极451a和451b与漏极电极452的指电极452a之间的入口处，并且由此空气间隙470被保持。接下来，通过平坦化第三层间绝缘层ILD3而暴露第二金属M2和盖460。
接下来，在第三层间绝缘层ILD3上涂覆金属层（未示出）之后，通过图案化金属层而形成连接到第二金属M2、源极电极451和漏极电极452的第三金属M3。分别连接到源极电极451和漏极电极452的第三金属M3可以在形成指电极451a、451b和452a的区域之外的区域中连接到源极电极451和漏极电极452。
在第四层间绝缘层ILD4上可以形成第五层间绝缘层ILD5。分别连接到第三金属M3的第四金属M4可以形成在第五层间绝缘层ILD5中。第四金属M4可以是用于施加外部电压到混合晶体管400的电极垫。石墨烯晶体管的电极，例如源极电极451，可以通过连接配线M41电连接到MOS晶体管401的第二掺杂区412。
尽管已经具体示出和描述了一些示例实施方式，但是本领域普通技术人员将理解，可以在其中进行形式和细节上的变化而不背离权利要求书的精神和范围。在每个示例实施方式内的特征或方面的描述应当通常被认为可用于其它示例实施方式中的其它类似特征或方面。
本申请要求于2011年11月2日在韩国知识产权局提交的韩国专利申请No.10-2011-0113585的权益，其公开内容通过引用整体结合于此。

Claims (25)

1.一种石墨烯晶体管，包括：
栅极电极，在衬底上；
栅极绝缘层，在所述栅极电极上；
石墨烯沟道，在所述栅极绝缘层上；
源极电极和漏极电极，在所述石墨烯沟道上，所述源极电极和所述漏极电极彼此分离；以及
盖，覆盖所述源极电极和所述漏极电极的上表面，并且在所述源极电极与所述漏极电极之间的所述石墨烯沟道之上形成空气间隙。
2.如权利要求1所述的石墨烯晶体管，其中在所述源极电极与所述漏极电极之间的所述石墨烯沟道的长度在10nm至100nm的范围内。
3.如权利要求1所述的石墨烯晶体管，其中所述盖由多孔聚合物或多孔绝缘材料形成。
4.如权利要求1所述的石墨烯晶体管，其中所述空气间隙具有在20nm至200nm的范围内的高度。
5.如权利要求1所述的石墨烯晶体管，其中所述栅极绝缘层由六边形硼氮化物形成。
6.如权利要求5所述的石墨烯晶体管，其中所述栅极绝缘层具有在0.5nm至30nm的范围内的厚度。
7.如权利要求1所述的石墨烯晶体管，其中所述石墨烯沟道由一个至五个石墨烯层形成。
8.如权利要求1所述的石墨烯晶体管，其中所述源极电极和所述漏极电极在所述石墨烯沟道的相反侧并包括多个互相交叉的源极指电极和漏极指电极，并且所述栅极电极包括多个栅极指电极，所述多个栅极指电极设置为覆盖两个相邻的相互交叉的源极指电极和漏极指电极之间的间隙。
9.一种混合晶体管，包括：
金属-氧化物-半导体（MOS）晶体管，在衬底上；以及
石墨烯晶体管，设置在所述MOS晶体管之上。
10.如权利要求9所述的混合晶体管，其中所述石墨烯晶体管包括：
栅极电极，在第一层间绝缘层上，所述第一层间绝缘层覆盖所述MOS晶体管；
栅极绝缘层，在所述栅极电极上；
石墨烯沟道，在所述栅极绝缘层上；
源极电极和漏极电极，在所述石墨烯沟道上，所述源极电极和所述漏极电极彼此分离；以及
盖，覆盖所述源极电极和所述漏极电极的上表面，并且在所述源极电极与所述漏极电极之间的所述石墨烯沟道上形成空气间隙。
11.如权利要求10所述的混合晶体管，其中在所述源极电极与所述漏极电极之间的所述石墨烯沟道的长度在10nm至100nm的范围内。
12.如权利要求10所述的混合晶体管，其中所述盖由多孔聚合物或多孔绝缘材料形成。
13.如权利要求10所述的混合晶体管，其中所述空气间隙具有在20nm至200nm的范围内的高度。
14.如权利要求10所述的混合晶体管，其中所述栅极绝缘层由六边形硼氮化物形成。
15.如权利要求14所述的混合晶体管，其中所述栅极绝缘层具有在0.5nm至30nm的范围内的厚度。
16.如权利要求10所述的混合晶体管，其中所述石墨烯沟道由一个至五个石墨烯层形成。
17.如权利要求10所述的混合晶体管，其中所述源极电极和所述漏极电极在所述石墨烯沟道的相反侧并包括多个互相交叉的源极指电极和漏极指电极，并且所述栅极电极包括多个栅极指电极，所述多个栅极指电极设置为覆盖两个相邻的相互交叉的源极指电极和漏极指电极之间的间隙。
18.一种制造混合晶体管的方法，所述方法包括：
在衬底上形成金属-氧化物-半导体（MOS）晶体管；
在所述衬底上形成覆盖所述MOS晶体管的第一层间绝缘层；
形成连接到所述MOS晶体管的源极区和漏极区的第一金属以及在所述第一层间绝缘层上形成栅极电极；
在所述栅极电极上依次形成栅极绝缘层和石墨烯沟道；
在所述第一层间绝缘层上形成连接到所述第一金属的第二金属，以及在所述石墨烯沟道上形成源极电极和漏极电极，所述源极电极和所述漏极电极彼此分离；
用聚合物填充所述源极电极与所述漏极电极之间的空间；
形成覆盖所述源极电极和所述漏极电极上的所述聚合物的盖；以及
通过去除所述聚合物在所述石墨烯沟道与所述盖之间形成空气间隙。
19.如权利要求18所述的方法，其中在所述源极电极与所述漏极电极之间的石墨烯沟道的长度在10nm至100nm的范围内。
20.如权利要求18所述的方法，其中所述盖由多孔聚合物或多孔绝缘材料形成。
21.如权利要求18所述的方法，其中所述空气间隙具有在20nm至200nm的范围内的高度。
22.如权利要求18所述的方法，其中所述栅极绝缘层由六边形硼氮化物形成。
23.如权利要求22所述的方法，其中所述栅极绝缘层具有在0.5nm至30nm的范围内的厚度。
24.如权利要求18所述的方法，其中所述石墨烯沟道由一个至五个石墨烯层形成。
25.如权利要求18所述的方法，其中所述源极电极和所述漏极电极的形成包括：在所述石墨烯沟道的相反侧形成所述源极电极和所述漏极电极以及形成多个互相交叉的源极指电极和漏极指电极，并且所述栅极电极的形成包括：形成多个栅极指电极，所述多个栅极指电极设置为覆盖两个相邻的相互交叉的源极指电极和漏极指电极之间的间隙。
CN201210425342.9A 2011-11-02 2012-10-30 石墨烯晶体管、混合晶体管及其制造方法 Active CN103094346B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110113585A KR101878745B1 (ko) 2011-11-02 2011-11-02 에어갭을 구비한 그래핀 트랜지스터, 그를 구비한 하이브리드 트랜지스터 및 그 제조방법
KR10-2011-0113585 2011-11-02

Publications (2)

Publication Number Publication Date
CN103094346A true CN103094346A (zh) 2013-05-08
CN103094346B CN103094346B (zh) 2017-04-12

Family

ID=48206709

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210425342.9A Active CN103094346B (zh) 2011-11-02 2012-10-30 石墨烯晶体管、混合晶体管及其制造方法

Country Status (4)

Country Link
US (1) US8742478B2 (zh)
JP (1) JP6004888B2 (zh)
KR (1) KR101878745B1 (zh)
CN (1) CN103094346B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104237357A (zh) * 2013-06-09 2014-12-24 国家纳米科学中心 传感元件及其制备方法和传感器
CN109585536A (zh) * 2018-11-19 2019-04-05 合肥鑫晟光电科技有限公司 一种杀菌结构、显示基板及显示装置
CN110190022A (zh) * 2019-05-23 2019-08-30 上海集成电路研发中心有限公司 一种空气隙的形成方法
CN110246898A (zh) * 2014-04-18 2019-09-17 索尼公司 场效应晶体管
CN111509047A (zh) * 2020-03-18 2020-08-07 天津师范大学 石墨烯场效应晶体管及其制备方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10224413B1 (en) * 2012-01-30 2019-03-05 Northrop Grumman Systems Corporation Radio-frequency carbon-nanotube field effect transistor devices with local backgates and methods for making same
KR102128526B1 (ko) 2013-11-15 2020-06-30 삼성전자주식회사 분리된 정션 컨택을 갖는 그래핀 소자 및 그 제조 방법
US9281305B1 (en) * 2014-12-05 2016-03-08 National Applied Research Laboratories Transistor device structure
US9818642B2 (en) 2015-04-15 2017-11-14 Nxp Usa, Inc. Method of forming inter-level dielectric structures on semiconductor devices
KR101667486B1 (ko) * 2015-05-19 2016-10-18 한국교통대학교산학협력단 핀 전극을 가진 그래핀 릴레이 소자 및 그 제작 방법
EP3136443A1 (en) 2015-08-28 2017-03-01 Nokia Technologies Oy A method for forming apparatus comprising two dimensional material
US10665799B2 (en) * 2016-07-14 2020-05-26 International Business Machines Corporation N-type end-bonded metal contacts for carbon nanotube transistors
US9911804B1 (en) 2016-08-22 2018-03-06 International Business Machines Corporation Vertical fin field effect transistor with air gap spacers
US11784227B2 (en) * 2017-10-13 2023-10-10 Wayne State University Method for fabricating wafer scale/nano sub micron gap electrodes and arrays via photolithography
JP7101980B2 (ja) * 2018-01-11 2022-07-19 国立研究開発法人物質・材料研究機構 Ｍｉｓ型半導体装置およびその製造方法
US10718478B2 (en) * 2018-06-22 2020-07-21 National Chirstmas Products LLC Apparatus and method for harvesting energy for a light
CN110676169B (zh) * 2019-09-05 2023-02-28 中国电子科技集团公司第十三研究所 石墨烯胶囊封装晶体管制备方法
US20220029095A1 (en) * 2021-03-04 2022-01-27 Samsung Electronics Co., Ltd. Vertical variable resistance memory devices

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) * 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JP2005285822A (ja) * 2004-03-26 2005-10-13 Fujitsu Ltd 半導体装置および半導体センサ
US7619257B2 (en) * 2006-02-16 2009-11-17 Alcatel-Lucent Usa Inc. Devices including graphene layers epitaxially grown on single crystal substrates
KR20100051595A (ko) * 2007-05-25 2010-05-17 알에프 나노 코포레이션 시스템-온-칩 애플리케이션용 집적형 나노튜브 및 ｃｍｏｓ 소자 및 제작 방법
US7781061B2 (en) * 2007-12-31 2010-08-24 Alcatel-Lucent Usa Inc. Devices with graphene layers
US7952088B2 (en) 2008-07-11 2011-05-31 International Business Machines Corporation Semiconducting device having graphene channel
JP5424274B2 (ja) 2008-07-25 2014-02-26 国立大学法人東北大学 相補型論理ゲート装置
CN102257610B (zh) 2008-09-23 2014-05-21 新加坡国立大学 石墨烯存储单元及其制造方法
JP2010129881A (ja) * 2008-11-28 2010-06-10 Sharp Corp 薄膜トランジスタおよびアクティブマトリクス基板
US8426309B2 (en) * 2009-09-10 2013-04-23 Lockheed Martin Corporation Graphene nanoelectric device fabrication
KR101694877B1 (ko) * 2009-10-16 2017-01-11 삼성전자주식회사 그라핀 소자 및 그 제조 방법
US8673703B2 (en) * 2009-11-17 2014-03-18 International Business Machines Corporation Fabrication of graphene nanoelectronic devices on SOI structures
US20110163298A1 (en) 2010-01-04 2011-07-07 Chien-Min Sung Graphene and Hexagonal Boron Nitride Devices
KR20110119456A (ko) * 2010-04-27 2011-11-02 삼성전자주식회사 탄성 채널 트랜지스터를 구비하는 반도체 소자
CN102074584B (zh) * 2010-12-06 2012-07-04 复旦大学 一种空气隙石墨烯晶体管及其制备方法
US8409957B2 (en) * 2011-01-19 2013-04-02 International Business Machines Corporation Graphene devices and silicon field effect transistors in 3D hybrid integrated circuits
US8748871B2 (en) * 2011-01-19 2014-06-10 International Business Machines Corporation Graphene devices and semiconductor field effect transistors in 3D hybrid integrated circuits

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104237357A (zh) * 2013-06-09 2014-12-24 国家纳米科学中心 传感元件及其制备方法和传感器
CN110246898A (zh) * 2014-04-18 2019-09-17 索尼公司 场效应晶体管
CN109585536A (zh) * 2018-11-19 2019-04-05 合肥鑫晟光电科技有限公司 一种杀菌结构、显示基板及显示装置
US11559592B2 (en) 2018-11-19 2023-01-24 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Sterilization structure, sterilization board and display device
CN109585536B (zh) * 2018-11-19 2023-04-25 合肥鑫晟光电科技有限公司 一种杀菌结构、显示基板及显示装置
CN110190022A (zh) * 2019-05-23 2019-08-30 上海集成电路研发中心有限公司 一种空气隙的形成方法
CN110190022B (zh) * 2019-05-23 2021-08-31 上海集成电路研发中心有限公司 一种空气隙的形成方法
US12002708B2 (en) 2019-05-23 2024-06-04 Shanghai Ic R&D Center Co., Ltd. Method for forming intermetallic air gap
CN111509047A (zh) * 2020-03-18 2020-08-07 天津师范大学 石墨烯场效应晶体管及其制备方法
CN111509047B (zh) * 2020-03-18 2022-07-05 天津师范大学 石墨烯场效应晶体管及其制备方法

Also Published As

Publication number Publication date
KR101878745B1 (ko) 2018-08-20
JP2013098553A (ja) 2013-05-20
CN103094346B (zh) 2017-04-12
JP6004888B2 (ja) 2016-10-12
KR20130048630A (ko) 2013-05-10
US8742478B2 (en) 2014-06-03
US20130119349A1 (en) 2013-05-16

Similar Documents

Publication Publication Date Title
CN103094346A (zh) 石墨烯晶体管、混合晶体管及其制造方法
US9257545B2 (en) Stacked nanowire device with variable number of nanowire channels
US8624334B2 (en) Strained semiconductor device and method of making the same
CN103715236B (zh) 鳍结构上的保护环
TW201351565A (zh) 半導體裝置及其製造方法
KR20070118626A (ko) 고전압 요소를 갖는 트렌치 절연 집적 ｓｏｉ 회로에서의캐리어 웨이퍼 콘택 형성방법
TWI517221B (zh) 包括匹配電容器對的半導體裝置、形成至少一種電容器的方法
US10707217B2 (en) Semiconductor structures with deep trench capacitor and methods of manufacture
US20150093861A1 (en) Method for the formation of cmos transistors
TW202135313A (zh) 形成積體電路裝置的方法
US20100230736A1 (en) High Voltage Deep Trench Capacitor
KR20080112393A (ko) 단위 면적당 높은 커패시턴스를 갖는 커패시터를 포함하는 반도체 소자를 제조하기 위한 방법
US11532741B2 (en) Semiconductor device having vertical DMOS and manufacturing method thereof
US11410872B2 (en) Oxidized cavity structures within and under semiconductor devices
US8963281B1 (en) Simultaneous isolation trench and handle wafer contact formation
JP7448957B2 (ja) 集積回路デバイス及びその製造方法
JP5799620B2 (ja) 半導体装置
CN206584930U (zh) 集成电路
US9922868B2 (en) Integrated circuits using silicon on insulator substrates and methods of manufacturing the same
CN111199885B (zh) 鳍片结构及其制造方法
US8853018B2 (en) Method of manufacturing semiconductor device having multi-channels
US20230261041A1 (en) 3d advanced transistor architecture integrated with source/drain spider design
JP7083026B2 (ja) 半導体デバイスの製造方法と集積半導体デバイス
TWI557919B (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant