JP2016094303A - 微細構造形成方法及びフィン構造 - Google Patents

Abstract

【課題】高品質なIII−Ｖ族半導体の微細構造を得ることができる微細構造形成方法を提供する。【解決手段】ウエハＷを被覆するウエットエッチストップ層２２及び被覆層２３にトレンチ２４を形成し、該トレンチ２４の底部においてウエハＷのシリコンの結晶面２５を露出させ、トレンチ２４に気相でインジウムリンを充填し、インジウムリンが充填されたトレンチ２４とともに被覆層２３をインジウム層２７で被覆し、トレンチ２４に充填されたインジウムリンを加熱して溶融した後、溶融したインジウムリンを徐冷してシリコンの結晶面２５を種として結晶化インジウムリン３２を析出させ、被覆層２３を除去する。【選択図】図３

Description

本発明は、微細構造形成方法及びフィン構造に関し、特にIII−Ｖ族半導体の微細構造を基板に形成する微細構造形成方法に関する。

III族元素（アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ））及びＶ族元素（リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ））の化合物から構成されるIII−Ｖ族半導体には、半導体として一般的なシリコン（Ｓｉ）よりもキャリアの移動度が高く、バンドギャップが小さいものがあるため、III−Ｖ族半導体を用いることによってシリコンの物性を超える半導体素子を作成することができる。

一方、長年に亘ってシリコン（００１）からなるウエハがＵＬＳＩ製造基板として用いられ、直径が３００ｍｍの大口径ウエハを扱う製造プロセス装置群は世界中の量産工場に数多く導入されている。

したがって、ミラー指数が（００１）の結晶面を有するウエハ上へ結晶欠陥が無い高品質なガリウムヒ素（ＧａＡｓ）、ガリウムアンチモン（ＧａＳｂ）、インジウムリン（ＩｎＰ）、インジウムヒ素（ＩｎＡｓ）、インジウムアンチモン（ＩｎＳｂ）、ヒ化インジウムガリウム（ＩｎＧａＡｓ）等のIII−Ｖ族半導体の微細構造を形成することができれば、今まで蓄積された半導体製造技術の大半を用い、既に数多く導入されている製造プロセス装置群を流用してシリコンの物性を凌駕するIII−Ｖ族半導体のＵＬＳＩを製造することが可能となり、もって、量産コストの激増を回避しながらＵＬＳＩの性能を向上させることができる。

ところが、単にシリコン上に上述したIII−Ｖ族半導体を堆積させて形成すると、シリコンとIII−Ｖ族半導体の格子定数の違いからIII−Ｖ族半導体の微細構造中に多くの結晶欠陥が生じるため、III−Ｖ族半導体からなる半導体素子に期待した性能を発揮させることが困難である。

ところで、結晶欠陥の少ないインジウムリンを成長させる方法の一つとして、ＬＰＥ(Liquid Phase Epitaxy)法がある。ＬＰＥ法では、結晶成長炉内において、ヒータが巻回されたルツボに満たされたわずかにリンを含んだ液相のインジウムを、スライダに設けられたインジウムリンの結晶基板に接触させ、その後、ヒータによって液相のインジウムとインジウムリンの結晶基板との間に温度差を発生させ且つ該温度差を維持し、結晶基板を種として、該結晶基板の結晶面から結晶欠陥の少ないインジウムリンの結晶をエピタキシャル成長させる（例えば、特許文献１参照）。また、ＬＰＥ法を用いて、シリコン基板上にインジウムリンの結晶を成長させる試みも報告されている（例えば、非特許文献１乃至３参照）。

特開昭６３−１４４２００号公報

T. Kochia et al, Thin Solid Films 515, p 4838-4842 (2007) M. Sugai et al, Journal of Physics and Chemistry of Solids 69, p 411 (2008) S. Naritsuka and T. Nishinaga, Journal of Crystal Growth 203, p 459-463 (1999)

しかしながら、ＵＬＳＩのトランジスタを三次元形状に加工する場合、インジウムリンからなるフィン構造のトランジスタのチャネルに期待した性能を発揮させるためにはフィン構造の幅を１０ｎｍ程度に抑える必要がある。

幅が狭いフィン構造を形成するには、シリコン基板上の絶縁膜に幅狭のトレンチを形成し、該トレンチ内へインジウム溶液を流し込み、トレンチ内にてインジウムリンの結晶を成長させるのが好ましいが、インジウム溶液は絶縁膜と濡れ性が低いため、トレンチの底部に露出するシリコン表面まで到達するのが困難である。特に、フィンの高さは数１０ｎｍとなるため、フィン構造の高さと幅の比であるアスペクト比はかなり大きくなり、トレンチの底部までインジウム溶液を流し込むのはさらに困難になる。

本発明の目的は、上述した困難を克服して、最先端のトランジスタの要求を満たすために高品質なIII−Ｖ族半導体の微細構造形成方法及びフィン構造を提供することにある。

上記目的を達成するために、本発明の微細構造形成方法は、シリコン基板を被覆する被覆層に幅狭の溝を形成し、該溝の底部において前記シリコン基板のシリコンの結晶面を露出させる溝形成ステップと、前記溝に気相又は固相でIII−Ｖ族半導体を充填する充填ステップと、前記充填されたIII−Ｖ族半導体を加熱して溶融した後、前記溶融したIII−Ｖ族半導体を徐冷して前記シリコンの結晶面を種として前記III−Ｖ族半導体の結晶を析出させる析出ステップと、前記被覆層を除去する除去ステップとを有することを特徴とする。

本発明によれば、高品質なIII−Ｖ族半導体の微細構造を得ることができる。

本発明の第１の実施の形態に係る微細構造形成方法に用いられるＣＶＤ成膜装置の構成を概略的に示す断面図である。 本実施の形態に係る微細構造形成方法に用いられる熱処理装置の構成を概略的に示す断面図である。 本実施の形態に係る微細構造形成方法を示す工程図である。 本実施の形態に係る微細構造形成方法を示す工程図である。 本実施の形態に係る微細構造形成方法に用いられるＰＶＤ成膜装置の構成を概略的に示す断面図である。 本実施の形態に係る微細構造形成方法によって形成されるインジウムリンの微細構造が適用されるヒ化インジウムガリウム／ヒ化インジウムアルミニウム量子井戸型のチャネルの構成を概略的に示す断面図であり、図６（Ａ）はインジウムリンのフィン構造を用いた場合を示し、図６（Ｂ）はインジウムリンのプレーナ構造を用いた場合を示す。 図２の熱処理装置の変形例の構成を概略的に示す断面図である。 本実施の形態に係る微細構造形成方法の変形例における微細構造の周辺の構成を概略的に示す拡大断面図であり、図８（Ａ）はキャップ層を形成しない場合を示し、図８（Ｂ）はインジウム層によってトレンチのみを覆う場合を示す。 本発明の第２の実施の形態に係る微細構造形成方法を示す工程図である。 本実施の形態に係る微細構造形成方法の変形例における微細構造の周辺の構成を概略的に示す拡大断面図である。

以下、本発明の実施の形態について図面を参照しながら説明する。

まず、本発明の第１の実施の形態に係る微細構造形成方法について説明する。

図１は、本実施の形態に係る微細構造形成方法に用いられるＣＶＤ成膜装置の構成を概略的に示す断面図であり、図２は、本実施の形態に係る微細構造形成方法に用いられる熱処理装置の構成を概略的に示す断面図である。

図１において、ＣＶＤ成膜装置１０は、半導体ウエハ、例えば、シリコン基板（以下、単に「ウエハ」という。）Ｗを収容するチャンバ１１と、該チャンバ１１内の底部に配置されてウエハＷを載置するステージ１２と、チャンバ１１の天井部に配置されてステージ１２と対向するシャワーヘッド１３と、ステージ１２に接続されるヒータ１４と、チャンバ１１内を排気する排気管１５とを備える。

シャワーヘッド１３を用いてチャンバ１１内の処理空間Ｓに処理ガス、例えば、気化器（図示しない）を用いて気化されたトリメチルインジウム及びターシャリーブチルホスフィンの混合ガスを導入する。処理ガスには、水素ガスや窒素ガス等の不活性ガスがキャリアガスとして含まれていてもよい。処理空間Ｓに供給された処理ガスは、ヒータ１４によって加熱されたウエハＷの表面において反応してインジウムリンとして堆積する。なお、ＣＶＤ成膜装置１０では、プラズマＣＶＤを行なってもよい。

図２において、熱処理装置１６は、ウエハＷを収容し、且つクォーツ（石英）からなるチャンバ１７と、該チャンバ１７内の底部に配置されてウエハＷを載置するテーブル状のサセプタ１８と、チャンバ１７の外においてサセプタ１８に載置されたウエハＷを指向するように配置された複数のランプヒータ１９と、チャンバ１７内の処理空間Ｓ’へキャリアガスとしての水素（Ｈ_２）ガスともに気化したリン、若しくはホスフィン等の気相のリンを導入するガス導入管２０と、サセプタ１８内に配置されて該サセプタ１８の上面に開口する冷却ガス供給路２１と、処理空間Ｓ’における余剰の気相のリン等を排出する排気管２０ａとを備える。

熱処理装置１６では、ランプヒータ１９が照射した熱線がチャンバ１７の壁部を透過し、該熱線によってサセプタ１８に載置されたウエハＷが加熱され、冷却ガス供給路２１がサセプタ１８に載置されたウエハＷの底面へ向けて冷却ガスを供給してウエハＷを底面側から冷却する。

図３及び図４は、本実施の形態に係る微細構造形成方法を示す工程図である。本微細構造形成方法ではウエハＷの表面に結晶化インジウムリン３２のフィン構造３３を形成する。

まず、ＣＶＤ成膜装置１０等の成膜装置において、ウエハＷの表面に窒化珪素（Ｓｉ_３Ｎ_４）を堆積させてウエットエッチストップ層２２を形成し、さらに、該ウエットエッチストップ層２２上に酸化珪素からなる被覆層２３を形成する（図３（Ａ））。

次いで、リソグラフィ工程において被覆層２３上に所定のパターンの開口部を有するマスク（図示しない）を形成した後、エッチング装置（図示しない）において、被覆層２３及びウエットエッチストップ層２２に幅が１０ｎｍ〜５０ｎｍ、好ましくは１０ｎｍであって、深さが１０〜１００ｎｍであり、且つアスペクト（深さ／幅）比が１以上、好ましくは３〜１０のトレンチ２４（幅狭の溝）を形成する（図３（Ｂ））。なお、エッチング装置は、ウェットエッチング装置に限らず、ドライエッチング装置であってよい。

次いで、ウエットエッチストップ層２２をエッチングで除去する際、トレンチ２４の底部に露出するウエハＷの表面に自然酸化膜（図示しない）が形成されるおそれがあるため、当該自然酸化膜を除去してウエハＷのシリコンのミラー指数（００１）の結晶面２５をトレンチ２４の底部に露出させる（図３（Ｃ））（溝形成ステップ）。

次いで、ＣＶＤ成膜装置１０において、処理ガスとして気化器を用いて気化されたトリメチルインジウム及びターシャリーブチルホスフィンの混合ガスを用いてインジウムリンを生成する。混合ガスは気相であり、処理空間Ｓにおいて拡散して濡れ性とは無関係であるため、トレンチ２４へ隙間無く進入する。該トレンチ２４へ隙間無く進入したインジウムやリンは、互いに反応して固相のインジウムリンを生成し、やがてトレンチ２４はインジウムリン２６（III−Ｖ族半導体）で隙間無く充填される。このとき、被覆層２３の表面及びトレンチ２４の底部のシリコンの結晶面２５の化学状態の差異に起因してインジウムリンは被覆層２３の表面よりも結晶面２５から優先的に生成されるため、ＣＶＤ成膜装置１０ではトレンチ２４を選択的にインジウムリン２６で充填することができる（図３（Ｄ））（充填ステップ）。なお、トレンチ２４へのインジウムリン２６の充填方法はＣＶＤに限られず、液相以外でインジウムリンをトレンチ２４へ充填する方法であればよい。例えば、インジウム、または、インジウムリンをターゲットとするＰＶＤ（Physical Vapor Deposition）を利用してもよく、若しくはインジウムリンの微細粉末をトレンチ２４へ直接埋め込んでもよい。

次いで、図５に示すＰＶＤ成膜装置２８において、インジウムのバルク材２９をターゲットとするＰＶＤによって被覆層２３の表面及びトレンチ２４に充填されたインジウムリン２６の表面にインジウム（III族金属）を堆積させ、インジウム層２７を成膜する（図３（Ｅ））。なお、ＰＶＤの際、ターゲットの融点や成膜レート等の成膜条件を考慮してターゲットを冷却してもよい。インジウム層２７の厚さは１００ｎｍ以上あればよく、より好ましくは２００ｎｍ〜３００ｎｍである。なお、インジウム層２７の形成方法はＰＶＤに限られず、また、必ずしも被覆層２３の表面とトレンチ２４に充填されたインジウムリン２６の表面の両方にインジウムを堆積させる必要はなく、少なくとも充填されたインジウムリン２６の表面にインジウムを堆積させればよい。

次いで、ＣＶＤ成膜装置１０等の成膜装置において、インジウム層２７上に酸化珪素を堆積させてキャップ層３０（他の被覆層）を形成する（図３（Ｆ））。

次いで、熱処理装置１６において、ウエハＷをランプヒータ１９で加熱する。インジウムリンの融点が１０６２℃である一方、インジウムの融点は１５６．６℃であるため、ウエハＷにおいて、まず、インジウム層２７が溶融する。ここで、酸化珪素の融点は１６５０℃であるため、例え、インジウム層２７だけでなくインジウムリン２６が溶融する温度（１０６２℃）となっても、キャップ層３０は溶融しない。したがって、インジウム層２７が溶融してもインジウムがウエハＷ上から流出するのを防止することができ、インジウムをトレンチ２４上に留めることができる。

溶融したインジウムは溶媒としてトレンチ２４内のインジウムリン２６へ接触する。インジウムリン２６が溶媒としてのインジウム（以下、「溶媒インジウム」という。）２７ａに接触すると、インジウムリン２６に含まれるリンが徐々に溶媒インジウム２７ａへ移動し、溶媒インジウム２７ａとインジウムリン２６の界面におけるリンの含有量が低下して融点が約７００℃まで低下し、インジウムリンの融点である１０６２℃までウエハＷを加熱しなくても、溶媒インジウム２７ａに接触しているインジウムリン２６が徐々に溶融する（図４（Ａ））。溶融したインジウムリン２６は溶媒インジウム２７ａに溶け込むため、溶融したインジウムリン２６の直下のインジウムリン２６が続いて溶媒インジウム２７ａと接触することになり、直下のインジウムリン２６も同様に溶融する。すなわち、トレンチ２４内のインジウムリン２６はトレンチ２４の頂部から底部へ向けて徐々に溶融していく（図４（Ａ）の矢印参照）。ウエハＷの温度を約１時間に亘って７００℃に保持すれば、トレンチ２４内のインジウムリン２６は全て溶融し、トレンチ２４内にはインジウムリン２６が溶質として溶け込んだ溶媒インジウム２７ａで満たされる。このとき、溶媒インジウム２７ａに移動したリンが放出されるおそれがあるが、溶媒インジウム２７ａはキャップ層３０に覆われるため、リンは溶媒インジウム２７ａに留まり、後に析出する結晶性のインジウムリンにおいてリンの含有量が低下するのを防止することができる。

次いで、サセプタ１８の冷却ガス供給路２１から冷却ガスを供給してウエハＷを底面側から徐冷すると、トレンチ２４の底部のシリコンの結晶面２５を種として結晶化インジウムリン３２が析出する（図４（Ｂ））（析出ステップ）。結晶化インジウムリン３２の析出はトレンチ２４の底部から上方へ向けて継続する（図４（Ｂ）の矢印参照）。結晶化インジウムリン３２の析出の際、ウエハＷは約６１０℃に維持される。このとき、溶媒インジウム２７ａとウエハＷとの温度差を約１０℃に維持すると、良質の単結晶の結晶化インジウムリン３２が析出する。

結晶化インジウムリン３２はシリコンの結晶面２５を種として析出するため、ミラー指数（００１）の結晶性を引き継ぐが、シリコンとインジウムリンの格子定数は異なるため、結晶面２５から格子不整合に起因する貫通転位欠陥３１が発生する。ここで、貫通転位欠陥３１は結晶面２５に対して垂直ではなく、斜め、例えば、４５°の方向に沿って成長する。したがって、トレンチ２４のアスペクト比が１以上であれば、貫通転位欠陥３１がトレンチ２４の頂部に到達することはなく、同アスペクト比を２以上とすれば、結晶化インジウムリン３２において貫通転位欠陥３１が存在しない部分を十分に確保することができる。また、同アスペクト比を３〜１０とすれば、結晶化インジウムリン３２において貫通転位欠陥３１が存在しない部分をより十分に確保することができる。

次いで、トレンチ２４内が全て結晶化インジウムリン３２で満たされた後、さらに冷却を継続して溶媒インジウム２７ａを全て凝固させてインジウム層２７を形成し、その後、キャップ層３０やトレンチ２４よりも上方に存在するインジウム層２７をウェットエッチングやＣＭＰ（Chemical Mechanical Polishing）によって除去する（図４（Ｃ））。

次いで、被覆層２３をウェットエッチングによって除去し、結晶化インジウムリン３２のフィン構造３３を得る（除去ステップ）。トレンチ２４よりも上方に存在するインジウム層２７のみをウェットエッチングやＣＭＰで除去できる場合には、フィン構造３３にトレンチ２４の形状が反映され、フィン構造３３の幅はトレンチ２４の幅と同じになり、同高さもトレンチ２４の深さと同じになる。一方、ウェットエッチングやＣＭＰによってトレンチ２４よりも上方に存在するインジウム層２７だけでなくトレンチ２４内に存在するインジウム層２７も多少除去される場合には、得られたフィン構造３３のアスペクト比がトレンチ２４のアスペクト比と同様に、１以上、好ましくは３〜１０であればよい。次いで、フィン構造３３を得た後、本処理を終了する。

図６は、本実施の形態に係る微細構造形成方法によって形成されるインジウムリンの微細構造が適用されるヒ化インジウムガリウム／ヒ化インジウムアルミニウム量子井戸（Quantum Well）型のチャネルの構成を概略的に示す断面図であり、図６（Ａ）はインジウムリンのフィン構造を用いた場合を示し、図６（Ｂ）はインジウムリンの微細プレーナ構造を用いた場合を示す。

図６（Ａ）では、本実施の形態に係る微細構造形成方法によって形成されたフィン構造３３の表面を覆うように、順に、ヒ化インジウムアルミニウム（ＩｎＡｌＡｓ）層３４、ヒ化インジウムガリウム（ＩｎＧａＡｓ）層３５及びインジウムリン層３６が形成され、図６（Ｂ）では、本実施の形態に係る微細構造形成方法から図４（Ｄ）の工程を除くことによって結晶化インジウムリン３２が被覆層２３に埋設された構成が形成され、さらに、露出する結晶化インジウムリン３２の表面を覆うように、順に、ヒ化インジウムアルミニウム層３４、ヒ化インジウムガリウム層３５及びインジウムリン層３６が形成される。ヒ化インジウムアルミニウム層３４は下部バリア層であり、ヒ化インジウムガリウム層３５はチャネル層であり、インジウムリン層３６は上部バリア層である。

従来、ウエハＷのシリコンの結晶面へガリウムヒ素（ＧａＡｓ）層を介してヒ化インジウムガリウム／ヒ化インジウムアルミニウム量子井戸型のチャネルを形成する場合、ガリウムヒ素とヒ化インジウムアルミニウムとの格子定数が異なり、格子不整合に起因する貫通転位欠陥が発生するため、当該貫通転位欠陥を吸収するためのバッファ層であるヒ化インジウムアルミニウム層の膜厚を大きくする、例えば、約７００ｎｍにする必要があった。

しかしながら、本実施の形態に係る微細構造形成方法によって形成されるインジウムリンの微細構造を下地としてヒ化インジウムガリウム／ヒ化インジウムアルミニウム量子井戸型のチャネルを形成する場合、インジウムリンはガリウムヒ素よりもヒ化インジウムアルミニウムとの格子定数が近く、格子不整合に起因する貫通転位欠陥が発生しにくい。その結果、ヒ化インジウムアルミニウム層３４を従来のバッファ層よりも薄くすることができる。また、特に、フィン構造３３を下地とする場合、例えば、突出したフィン構造３３以外をマスク膜で覆い、フィン構造３３へヒ化インジウムアルミニウム層３４、ヒ化インジウムガリウム層３５及びインジウムリン層３６を形成すればよいため、ヒ化インジウムアルミニウム層３４、ヒ化インジウムガリウム層３５及びインジウムリン層３６で全体を覆った後、不必要な部分をプラズマによるドライエッチングによって除去する必要がない。その結果、チャネルがプラズマによって損傷するのを抑制することができる。

本実施の形態に係る微細構造形成方法によれば、インジウムリン２６をトレンチ２４に気相で充填するため、インジウムリン２６をトレンチ２４に隙間無く充填させてトレンチ２４の底部のシリコンの結晶面２５へ接触させることができるとともに、アスペクト比が１以上、好ましくは３〜１０のトレンチ２４に充填されたインジウムリン２６を加熱して溶融した後、溶融したインジウムリン２６を徐冷してシリコンの結晶面２５を種として結晶化インジウムリン３２を析出させるため、トレンチ２４の形状が反映され、且つ貫通転位欠陥３１が存在しない部分が確保された結晶化インジウムリン３２のフィン構造３３を得ることができ、その結果、高品質な電子移動度の高いインジウムリンのフィン構造３３を得ることができる。

上述した本実施の形態に係る微細構造形成方法では、インジウムリン２６が充填されたトレンチ２４がインジウム層２７で被覆されるので、結晶化インジウムリン３２の析出では溶媒インジウム２７ａがトレンチ２４内のインジウムリン２６と接触し、インジウムリン２６のリンが溶媒インジウム２７ａへ移動してインジウムリン２６におけるリンの含有量が低下する。その結果、インジウムリン２６の融点が低下するため、トレンチ２４に充填されたインジウムリン２６を全て溶融させる際の温度を下げることができ、もって、ウエハＷに形成された他の層への熱によるダメージを防止することができるとともに、熱エネルギーを削減でき、さらに加熱時間を短縮してスループットを向上させることができる。

さらに、上述した本実施の形態に係る微細構造形成方法は、ＣＶＤ成膜装置１０、熱処理装置１６、ＰＶＤ成膜装置２８やエッチング装置等の従来の半導体製造装置を用いて実行することができるので、ＬＰＥ専用の結晶成長炉を用いる必要を無くすことができる。加えて、従来の半導体製造装置は大口径シリコンウエハ（例えば、直径が３００ｍｍのシリコンウエハ）を処理するので、比較的小口径の基板等を処理するＬＰＥ専用の結晶成長炉よりも生産性よく処理を行うことができる。したがって、フィン構造３３の製造コストを大幅に低減することができる。

また、上述した本実施の形態に係る微細構造形成方法から図３（Ｆ）の工程を除くことによってキャップ層３０を形成しなくてもよい。但し、この場合、溶媒インジウム２７ａがウエハＷ上から流出するおそれがあるため、ウエハＷの加熱は、図７に示す熱処理装置３７によって行う。

図７の熱処理装置３７は、サセプタ１８が載置されるウエハＷの回りを囲むように流出防止壁３８を有する点で、図２の熱処理装置１６と異なる。熱処理装置３７では、キャップ層３０が形成されていないウエハＷを加熱しても、流出防止壁３８によって溶媒インジウム２７ａがウエハＷ上から流出するのを防止することができる。また、この場合、溶媒インジウム２７ａはチャンバ１７内の処理空間Ｓ’に直接晒されるので、インジウムリン２６へさらにリンを添加する場合、ガス導入管２０によって処理空間Ｓ’へ気化したリンを導入し、処理空間Ｓ’におけるリンの分圧を高めることにより、溶媒インジウム２７ａを介して容易にインジウムリン２６へリンを添加することができ、インジウムリン２６へさらに添加材（例えば、亜鉛（Ｚｎ）、硫黄（Ｓ）、鉄（Ｆｅ））を添加する場合、溶媒インジウム２７ａを介して容易にインジウムリン２６へ添加材を添加することができる（図８（Ａ））。また、キャップ層３０を形成しない場合、インジウム層２７を被覆層２３の表面及びトレンチ２４の両方を覆うように形成する必要はなく、図８（Ｂ）に示すように、トレンチ２４のみを覆うように形成してもよい。これにより、インジウムの使用量を削減することができる。

また、本実施の形態に係る微細構造形成方法において、インジウムリンの融点を下げる必要がなければ、インジウム層２７を形成する必要はなく、トレンチ２４をインジウムリン２６で充填した後、ウエハＷを加熱してインジウムリン２６を溶融し、さらにウエハＷを徐冷してシリコンの結晶面２５から結晶化インジウムリン３２を析出させてもよい。

上述した本実施の形態に係る微細構造形成方法では、インジウムリンでフィン構造３３を形成したが、本実施の形態に係る微細構造形成方法は他のIII−Ｖ族半導体、例えば、アルミニウムリン（ＡｌＰ）、アルミニウムヒ素（ＡｌＡｓ）、アルミニウムアンチモン（ＡｌＳｂ）、ガリウムリン（ＧａＰ）、ガリウムヒ素、ガリウムアンチモン（ＧａＳｂ）、インジウムヒ素（ＩｎＡｓ）、インジウムアンチモン（ＩｎＳｂ）、又はこれらを含む化合物でフィン構造を形成する場合にも適用することができる。アルミニウム系のIII−Ｖ族半導体を用いる場合には、トレンチ２４をアルミニウム系のIII−Ｖ族半導体で充填した後、トレンチ２４をアルミニウム層で覆い、インジウム系のIII−Ｖ族半導体を用いる場合には、トレンチ２４をインジウム系のIII−Ｖ族半導体で充填した後、トレンチ２４をインジウム層で覆い、ガリウム系のIII−Ｖ族半導体を用いる場合には、トレンチ２４をガリウム系のIII−Ｖ族半導体で充填した後、トレンチ２４をガリウム層で覆う。なお、ガリウムは融点が低く、常温で液相となる場合があるため、トレンチ２４をガリウム層で覆う場合、ウエハＷの回りを囲む流出防止壁を設けて液相のガリウムの流出を防止するのが好ましい。

次に、本発明の第２の実施の形態に係る微細構造形成方法について説明する。

本実施の形態に係る微細構造形成方法では、トレンチ２４へインジウムリンではなくインジウムを充填する。

図９は、本実施の形態に係る微細構造形成方法を示す工程図である。

まず、図３（Ａ）乃至図３（Ｃ）と同様の工程を実行してウエハＷ上のウエットエッチストップ層２２及び被覆層２３にトレンチ２４を形成し、該トレンチ２４の底部にシリコンのミラー指数（００１）の結晶面２５を露出させる（図９（Ａ））（溝形成ステップ）。

次いで、ＰＶＤ成膜装置２８において、インジウムのバルク材２９をターゲットとするＰＶＤによってトレンチ２４や被覆層２３の表面を固相のインジウム３９で覆う。また、固相のインジウム３９は濡れ性とは無関係であるため、トレンチ２４へ隙間無く進入し、トレンチ２４はインジウム３９で隙間無く充填される（図９（Ｂ））（充填ステップ）。

トレンチ２４へのインジウム充填方法はＰＶＤに限られず、液相以外でインジウムをトレンチ２４へ充填する方法であればよい。例えば、気相のインジウムをトレンチ２４へ充填するＣＶＤを利用してもよい。ＣＶＤは段差被覆性が高いため、トレンチ２４のアスペクト比が高くても、トレンチ２４の内面をインジウム３９で隙間無く覆うことができ、その結果、インジウム３９をトレンチ２４に隙間無く確実に充填させることができる。

なお、ＰＶＤの後にリフローを利用してインジウム３９をトレンチ２４内へ充填してもよい。また、予め微量のインジウムリンをトレンチ２４へ充填させておき、その後にインジウムをトレンチ２４内へ充填してもよい。なお、ＣＶＤは、熱ＣＶＤ、光ＣＶＤ、プラズマＣＶＤなどの従来の方法を用いることができるが、充填されるインジウム中の不純物を比較的少なくするためには、プラズマＣＶＤ以外のＣＶＤを用いることが望ましい。

次いで、図７の熱処理装置３７において、ウエハＷをランプヒータ１９で加熱してインジウム３９を溶融した後、ガス導入管２０から気相のリンを処理空間Ｓ’へ供給する（図９（Ｃ））。このとき、インジウム３９は他の層によって覆われていないため、供給されたリンが溶融したインジウム３９へ接触して溶け込み、溶融したインジウム３９内においてインジウムリンが形成される。なお、本実施の形態では、ウエハＷが流出防止壁３８で囲まれるため、溶融したインジウム３９がウエハＷ上から流出することはない。

トレンチ２４内の溶融したインジウム３９においてもインジウムリンが形成された後、サセプタ１８の冷却ガス供給路２１から冷却ガスを供給してウエハＷを底面側から徐冷すると、トレンチ２４の底部のシリコンの結晶面２５を種として単結晶の結晶化インジウムリン３２が析出する（図９（Ｄ））（析出ステップ）。結晶化インジウムリン３２の析出はトレンチ２４の底部から上方へ向けて継続する（図９（Ｄ）の矢印参照）。

このとき、第１の実施の形態と同様に、結晶面２５から格子不整合に起因する貫通転位欠陥３１が発生するが、トレンチ２４のアスペクト比が１以上であれば、貫通転位欠陥３１がトレンチ２４の頂部に到達することはなく、同アスペクト比を２以上とすれば、結晶化インジウムリン３２において貫通転位欠陥３１が存在しない部分を十分に確保することができる。また、同アスペクト比を３〜１０とすれば、結晶化インジウムリン３２において貫通転位欠陥３１が存在しない部分をより十分に確保することができる。

次いで、トレンチ２４内が全て結晶化インジウムリン３２で満たされた後、さらに冷却を継続して溶融したインジウム３９を全て凝固させ、その後、トレンチ２４よりも上方に存在するインジウム３９をＣＭＰ等によって除去し（図９（Ｅ））、さらに、被覆層２３をドライエッチングまたはウェットエッチングによって除去し、結晶化インジウムリン３２のフィン構造３３を得（図９（Ｆ））（除去ステップ）、本処理を終了する。

本実施の形態に係る微細構造形成方法によれば、インジウム３９をトレンチ２４に固相で充填するため、インジウム３９をトレンチ２４に隙間無く充填させてトレンチ２４の底部のシリコンの結晶面２５へ接触させることができるとともに、トレンチ２４に充填されたインジウム３９を加熱して溶融した後、リンを添加して溶融したインジウム３９内においてインジウムリンを発生させ、さらに溶融したインジウム３９を徐冷してシリコンの結晶面２５を種として結晶化インジウムリン３２を析出させるため、トレンチ２４の形状が反映され、且つ貫通転位欠陥３１が存在しない部分が確保された結晶化インジウムリン３２のフィン構造３３を得ることができる。

上述した本実施の形態に係る微細構造形成方法では、インジウム３９は被覆層２３の表面も被覆するので、インジウム３９を加熱して溶融する際、被覆層２３も溶融したインジウム３９で覆われる。これにより、処理空間Ｓ’へ供給された気相のリンと溶融したインジウム３９との接触面積が増えるので、リンを溶融したインジウム３９へ容易に添加することができる。

また、上述した本実施の形態に係る微細構造形成方法では、溶融したインジウム３９はチャンバ１７内の処理空間Ｓ’に直接晒されるので、インジウムリンへ添加材を添加する場合、溶融したインジウム３９を介して容易にインジウムリンへ添加材を添加することができる。また、インジウム３９で被覆層２３の表面及びトレンチ２４の両方を覆う必要はなく、図１０に示すように、トレンチ２４のみを覆ってもよい。これにより、インジウムの使用量を削減することができる。

上述した本実施の形態に係る微細構造形成方法はインジウムリン以外のIII−Ｖ族半導体、例えば、アルミニウムリン、アルミニウムヒ素、アルミニウムアンチモン、ガリウムリン、ガリウムヒ素、ガリウムアンチモン、インジウムヒ素、インジウムアンチモン、又はこれらを含む化合物を用いてフィン構造を形成する場合にも適用することができる。アルミニウム系のIII−Ｖ族半導体でフィン構造を形成する場合には、トレンチ２４をアルミニウムで充填し、インジウム系のIII−Ｖ族半導体でフィン構造を形成する場合には、トレンチ２４をインジウムで充填し、ガリウム系のIII−Ｖ族半導体でフィン構造を形成する場合には、トレンチ２４をガリウムで充填する。

以上、本発明について、上記各実施の形態を用いて説明したが、本発明は上記各実施の形態に限定されるものではない。

例えば、上記各実施の形態では、トレンチ２４の底部においてシリコンのミラー指数（００１）の結晶面２５が露出したが、露出する結晶面２５のミラー指数はこれに限られず、例えば、（０１０）、（０１１）、（１００）、（１０１）、（１１０）又は（１１１）であってもよい。

また、上記各実施の形態では、トレンチ２４を用いてインジウムリンの微細構造が形成されたが、ウエットエッチストップ層２２や被覆層２３に設けられたホールを用いてインジウムリンの微細構造を形成してもよい。

また、上記各実施の形態により得られたフィン構造３３は、三次元構造のＭＯＳＦＥＴ、いわゆるＦｉｎＦＥＴに好適に用いることができる。また、ＦＥＴ以外にも、ＬＥＤ、半導体レーザー、 光検出器、太陽電池等のフォトニックデバイスに用いてもよい。

本発明の各実施の形態では、フィン構造３３において貫通転位欠陥３１が存在しない部分を確保する観点から、トレンチ２４（フィン構造３３）のアスペクト比を１以上としたが、本発明はトレンチへのインジウムリン／インジウムの充填容易化という効果を奏することができるため、通常、インジウムリン／インジウムの充填が困難となる幅が１００ｎｍ以下のトレンチへのインジウムリン／インジウムの充填にも本発明を適用することができる。この場合、トレンチの幅が１００ｎｍ以下であっても該トレンチにインジウムリン／インジウムを確実に充填することができる。

また、ＵＬＳＩではなくレーザー回路や高周波回路においては、幅が１００ｎｍ以下であるような微細構造のフィン構造３３は不要であるが、レーザー回路や高周波回路には幅が１００ｎｍより大きくてもIII−Ｖ族半導体のフィン構造は有用であるため、本発明を幅が１００ｎｍよりも大きいトレンチへのインジウムリン／インジウムの充填に適用してもよい。

また、本発明の目的は、上述した各実施の形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、ＣＶＤ成膜装置１０等が備えるコンピュータ（図示しない）に供給し、コンピュータのＣＰＵが記憶媒体に格納されたプログラムコードを読み出して実行することによっても達成される。

この場合、記憶媒体から読み出されたプログラムコード自体が上述した各実施の形態の機能を実現することになり、プログラムコード及びそのプログラムコードを記憶した記憶媒体は本発明を構成することになる。

また、プログラムコードを供給するための記憶媒体としては、例えば、ＲＡＭ、ＮＶ−ＲＡＭ、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ（ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ）等の光ディスク、磁気テープ、不揮発性のメモリカード、他のＲＯＭ等の上記プログラムコードを記憶できるものであればよい。或いは、上記プログラムコードは、インターネット、商用ネットワーク、若しくはローカルエリアネットワーク等に接続される不図示の他のコンピュータやデータベース等からダウンロードすることによりコンピュータに供給されてもよい。

また、コンピュータが読み出したプログラムコードを実行することにより、上記各実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、ＣＰＵ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部又は全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。

更に、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部又は全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。

上記プログラムコードの形態は、オブジェクトコード、インタプリタにより実行されるプログラムコード、ＯＳに供給されるスクリプトデータ等の形態から成ってもよい。

Ｗ ウエハ
２３ 被覆層
２４ トレンチ
２５ 結晶面
２６ インジウムリン
２７ インジウム層
３０ キャップ層
３１ 貫通転位欠陥
３２ 結晶化インジウムリン
３９ インジウム

Claims (21)

1. シリコン基板を被覆する被覆層に幅狭の溝を形成し、該溝の底部において前記シリコン基板のシリコンの結晶面を露出させる溝形成ステップと、
   前記溝に気相又は固相でIII−Ｖ族半導体を充填する充填ステップと、
   前記充填されたIII−Ｖ族半導体を加熱して溶融した後、前記溶融したIII−Ｖ族半導体を徐冷して前記シリコンの結晶面を種として前記III−Ｖ族半導体の結晶を析出させる析出ステップと、
   前記被覆層を除去する除去ステップとを有することを特徴とする微細構造形成方法。
2. 前記幅狭の溝のアスペクト比は１以上であることを特徴とする請求項１記載の微細構造形成方法。
3. 前記充填ステップ及び前記析出ステップの間において、前記III−Ｖ族半導体が充填された溝をIII族金属層で被覆することを特徴とする請求項１又は２記載の微細構造形成方法。
4. 前記析出ステップでは、前記溶融したIII−Ｖ族半導体へＶ族元素を添加することを特徴とする請求項１乃至３のいずれか１項に記載の微細構造形成方法。
5. 前記析出ステップでは、前記溶融したIII−Ｖ族半導体へ添加材を添加することを特徴とする請求項１乃至４のいずれか１項に記載の微細構造形成方法。
6. 前記充填ステップ及び前記析出ステップの間において、前記III族金属層をさらに他の被覆層で被覆することを特徴とする請求項３記載の微細構造形成方法。
7. 前記充填ステップでは、前記III−Ｖ族半導体はＭＯＣＶＤによって前記溝へ充填されることを特徴とする請求項１乃至６のいずれか１項に記載の微細構造形成方法。
8. 前記III族金属層はＰＶＤによって形成されることを特徴とする請求項１乃至７のいずれか１項に記載の微細構造形成方法。
9. 前記溝の底部において露出するシリコンの結晶面のミラー指数は、（００１）、（０１０）、（０１１）、（１００）、（１０１）、（１１０）又は（１１１）であることを特徴とする請求項１乃至８のいずれか１項に記載の微細構造形成方法。
10. 前記III−Ｖ族半導体はインジウムリンであることを特徴とする請求項１乃至９のいずれか１項に記載の微細構造形成方法。
11. シリコン基板を被覆する被覆層に幅狭の溝を形成し、該溝の底部において前記シリコン基板のシリコンの結晶面を露出させる溝形成ステップと、
    前記溝に気相又は固相でIII族金属を充填する充填ステップと、
    前記充填されたIII族金属を加熱して溶融した後、該溶融したIII族金属にＶ族元素を添加してIII−Ｖ族半導体を発生させ、前記溶融したIII族金属から前記シリコンの結晶面を種として前記III−Ｖ族半導体の結晶を析出させる析出ステップと、
    前記被覆層を除去する除去ステップとを有することを特徴とする微細構造形成方法。
12. 前記幅狭の溝のアスペクト比は１以上であることを特徴とする請求項１１記載の微細構造形成方法。
13. 前記充填ステップでは、前記III族金属は前記被覆層の表面も被覆することを特徴とする請求項１１又は１２記載の微細構造形成方法。
14. 前記析出ステップでは、前記溶融したIII族金属へ添加材を添加することを特徴とする請求項１１乃至１３のいずれか１項に記載の微細構造形成方法。
15. 前記充填ステップでは、前記III族金属はＰＶＤによって前記溝へ充填されることを特徴とする請求項１１乃至１４のいずれか１項に記載の微細構造形成方法。
16. 前記充填ステップでは、前記III族金属はＣＶＤによって前記溝へ充填されることを特徴とする請求項１１乃至１４のいずれか１項に記載の微細構造形成方法。
17. 前記溝の底部において露出するシリコンの結晶面のミラー指数は、（００１）、（０１０）、（０１１）、（１００）、（１０１）、（１１０）又は（１１１）であることを特徴とする請求項１１乃至１６のいずれか１項に記載の微細構造形成方法。
18. 前記III−Ｖ族半導体はインジウムリンであることを特徴とする請求項１１乃至１７のいずれか１項に記載の微細構造形成方法。
19. 溝に充填されたIII−Ｖ族半導体を加熱して溶融した後、前記溶融したIII−Ｖ族半導体を徐冷して基板の結晶面を種として前記III−Ｖ族半導体の結晶を析出させる析出ステップを有することを特徴とする微細構造形成方法。
20. 前記微細構造はＦｉｎ−ＦＥＴであることを特徴とする請求項１９記載の微細構造形成方法。
21. シリコン基板に形成され、単結晶のIII−Ｖ族半導体からなり、幅が１０ｎｍ〜５０ｎｍであって、アスペクト比が１以上であることを特徴とするフィン構造。

Images