JP7146827B2 - アキシャル構成の三次元半導体構造を備えた光電子デバイス - Google Patents

アキシャル構成の三次元半導体構造を備えた光電子デバイス Download PDF

Info

Publication number
JP7146827B2
JP7146827B2 JP2019572565A JP2019572565A JP7146827B2 JP 7146827 B2 JP7146827 B2 JP 7146827B2 JP 2019572565 A JP2019572565 A JP 2019572565A JP 2019572565 A JP2019572565 A JP 2019572565A JP 7146827 B2 JP7146827 B2 JP 7146827B2
Authority
JP
Japan
Prior art keywords
dimensional semiconductor
conductive layer
semiconductor element
active region
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019572565A
Other languages
English (en)
Other versions
JP2020527852A (ja
Inventor
ポアクイアー，エリック
Original Assignee
アルディア
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アルディア filed Critical アルディア
Publication of JP2020527852A publication Critical patent/JP2020527852A/ja
Application granted granted Critical
Publication of JP7146827B2 publication Critical patent/JP7146827B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035209—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures
    • H01L31/035227—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures the quantum structure being quantum wires, or nanorods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)
  • Led Device Packages (AREA)

Description

本発明は一般に、ナノワイヤタイプ又はマイクロワイヤタイプの三次元半導体素子を備えた光電子デバイス、及びこの光電子デバイスを製造する方法に関し、より具体的には、画像を表示することができる光電子デバイス、特に表示画面又は画像投影デバイスに関する。
画像の画素は、光電子デバイスによって表示されるか又は取り込まれる画像の単位素子に相当する。カラー画像を表示するために、光電子デバイスは一般に、画像の各画素を表示するために表示サブ画素とも称される少なくとも３つの要素を備えており、これらの要素は実質的に単一色（例えば赤、緑及び青）で光放射線を夫々放射する。３つの表示サブ画素によって放射される放射線を重ね合わせることにより、表示画像の画素に対応する色付けの感覚が観察者に与えられる。この場合、画像の画素を表示するために使用される３つの表示サブ画素によって形成される集合体が光電子デバイスの表示画素と称される。
いわゆる三次元発光ダイオードの形成を可能にするナノワイヤタイプ又はマイクロワイヤタイプの三次元半導体素子を備えた光電子デバイスがある。発光ダイオードは、発光ダイオードによって与えられる電磁放射線の大部分を放射する発光ダイオードの領域である活性領域を有している。三次元発光ダイオードは、コア／シェル構成とも称されるいわゆるラジアル構成で形成されてもよく、活性領域は三次元半導体素子の外周部に形成されている。三次元発光ダイオードは更に、いわゆるアキシャル構成で形成されてもよく、活性領域は三次元半導体素子の外周部を覆わないが、基本的に長手方向のエピタキシャル成長軸芯に沿って延びている。
アキシャル構成の三次元発光ダイオードは、ラジアル構成の発光ダイオードの放射表面積より小さい放射表面積を有するが、結晶品質がより高い半導体材料で形成されるため、特に半導体層間の界面でのより望ましい応力緩和により、より高い内部量子効率を与えるという利点を有している。従って、量子井戸がInGaN で形成されている場合、アキシャル構成の三次元発光ダイオードは、例えば赤又は緑で放射するためにより多くのインジウムを含有することできる。
横寸法が減少した、特には５μｍ未満の表示画素を備えた光電子デバイスを形成する必要がある。しかしながら、アキシャル構成の三次元発光ダイオードを備えたこのような光電子デバイスの形成は困難な場合がある。光電子デバイスを製造する方法が、発光ダイオードの活性領域が平坦な層上に形成されている平坦な発光ダイオードを備えた光電子デバイスを製造する方法の工程と共通する工程を可能な限り多く有することが更に望ましい。
従って、実施形態の目的は、三次元発光ダイオードを備えた上記の光電子デバイスの不利点を少なくとも部分的に克服することである。
実施形態の別の目的は、三次元発光ダイオードがアキシャル構成であるということである。
実施形態の別の目的は、光電子デバイスの表示画素の横寸法が５μｍ未満であり、好ましくは４μｍ未満であるということである。
実施形態の別の目的は、発光ダイオードの製造後に光電子デバイスを製造する方法の工程が、集積回路のCMOSトランジスタを製造する方法と適合することである。
従って、実施形態は、第１の光電子回路が第２の電子回路に接合されている光電子デバイスであって、前記第２の電子回路は導電性パッドを有しており、前記第１の光電子回路は複数の画素を有しており、前記画素毎に、第１の導電層と、前記第１の導電層に垂直に延びて前記第１の導電層と接し、前記第１の導電層に垂直に測定して同一の高さを有する少なくとも第１の三次元半導体素子及び第２の三次元半導体素子と、前記第１の導電層と反対の前記第１の三次元半導体素子の端部に置かれて、第１の波長の第１の電磁放射線を放射する又は受けることができる第１の活性領域と、前記第１の導電層と反対の前記第２の三次元半導体素子の端部に置かれて、前記第１の波長とは異なる第２の波長の第２の電磁放射線を放射する又は受けることができる第２の活性領域と、前記導電性パッドに電気的に結合されている第２の導電層、第３の導電層及び第４の導電層とを有しており、前記第２の導電層は前記第１の活性領域に結合されており、前記第３の導電層は前記第２の活性領域に結合されており、前記第４の導電層は前記第１の導電層に結合されていることを特徴とする光電子デバイスを提供する。
実施形態によれば、前記第１の導電層と接する前記第１の三次元半導体素子の直径は、前記第１の導電層と接する前記第２の三次元半導体素子の直径より小さい。
実施形態によれば、前記第１の三次元半導体素子は、第１の平均ピッチに応じて規則的に分散しており、前記第２の三次元半導体素子は、前記第１の平均ピッチとは異なる第２の平均ピッチに応じて規則的に分散している。
実施形態によれば、前記第１の光電子回路は、前記画素毎に、
前記第１の導電層に垂直に延びて前記第１の導電層と接する少なくとも第３の三次元半導体素子と、
前記第１の導電層と反対の前記第３の三次元半導体素子の端部に置かれて、前記第１の波長及び前記第２の波長とは異なる第３の波長の電磁放射線を放射する又は受けることができる第３の活性領域と、
前記導電性パッドの内の１つに電気的に結合され、前記第３の活性領域に結合されている第５の導電層と
を更に有し、
前記第１の三次元半導体素子、前記第２の三次元半導体素子及び前記第３の三次元半導体素子は前記第１の導電層に垂直に測定して同一の高さを有する。
実施形態によれば、前記第１の導電層と接する前記第２の三次元半導体素子の直径は、前記第１の導電層と接する前記第３の三次元半導体素子の直径より小さい。
実施形態によれば、前記第３の三次元半導体素子は、前記第１の平均ピッチ及び前記第２の平均ピッチとは異なる第３の平均ピッチに応じて規則的に分散している。
実施形態によれば、前記第１の活性領域及び前記第２の活性領域は単一量子井戸又は多重量子井戸を有する。
実施形態によれば、前記第１の三次元半導体素子及び前記第２の三次元半導体素子は、III-V 族化合物、II-VI 族化合物、IV族の半導体及び化合物を含む群から選択された半導体材料で主に形成されている。
実施形態によれば、前記第１の三次元半導体素子及び前記第２の三次元半導体素子は、ワイヤ状、錐体状又は錐台状である。
実施形態によれば、前記第１の導電層と平行に測定した各画素の最大寸法は５μｍより小さい。
実施形態は、上述したような光電子デバイスを製造する方法であって、
a) 前記第１の光電子回路を形成する工程、及び
b) 前記第２の導電層、前記第３の導電層及び前記第４の導電層を前記導電性パッドに電気的に結合することにより、前記第１の光電子回路を前記第２の電子回路に接合する工程
を連続的に有することを特徴とする方法を更に提供する。
実施形態によれば、工程a)は、
c) 前記第１の三次元半導体素子及び前記第２の三次元半導体素子を支持体に同時的に形成する工程、
d) 前記第１の活性領域を前記支持体と反対の前記第１の三次元半導体素子の端部に、前記第２の活性領域を前記支持体と反対の前記第２の三次元半導体素子の端部に同時的に形成する工程、
e) 前記第２の導電層、前記第３の導電層及び前記第４の導電層を形成する工程、
f) 前記支持体を除去する工程、及び
g) 前記第１の導電層を形成する工程
を連続的に有する。
実施形態によれば、工程a)は、工程c)及び工程d)の間に、
h) 前記第１の三次元半導体素子間、及び前記第２の三次元半導体素子間に電気絶縁層を形成する工程、
i) 前記第１の三次元半導体素子及び前記第２の三次元半導体素子が同一の高さを有するように、前記電気絶縁層、前記第１の三次元半導体素子及び前記第２の三次元半導体素子を部分的にエッチングする工程
を有する。
実施形態によれば、前記方法は、工程f)及び工程g)の間に、前記電気絶縁層、前記第１の三次元半導体素子及び前記第２の三次元半導体素子を前記第１の活性領域及び前記第２の活性領域と反対の側でエッチングする工程を更に有する。
前述及び他の特徴及び利点を、添付図面を参照して本発明を限定するものではない特定の実施形態について以下に詳細に説明する。
マイクロワイヤ又はナノワイヤを備えた光電子デバイスの実施形態を示す部分的な断面略図である。 図１の一部をより詳細に示す図である。 光電子デバイスの他の実施形態の図２と同様の図である。 光電子デバイスの他の実施形態の図２と同様の図である。 光電子デバイスの他の実施形態の図２と同様の図である。 光電子デバイスの他の実施形態の図２と同様の図である。 光電子デバイスの他の実施形態の図２と同様の図である。 図１の光電子デバイスを製造する方法の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。 図１の光電子デバイスを製造する方法の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。 図１の光電子デバイスを製造する方法の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。 図１の光電子デバイスを製造する方法の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。 図１の光電子デバイスを製造する方法の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。 図１の光電子デバイスを製造する方法の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。 図１の光電子デバイスを製造する方法の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。 図１の光電子デバイスを製造する方法の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。 図１の光電子デバイスを製造する方法の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。 図１の光電子デバイスを製造する方法の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。 図１の光電子デバイスを製造する方法の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。 図１の光電子デバイスを製造する方法の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。 図１の光電子デバイスを製造する方法の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。 図１の光電子デバイスを製造する方法の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。 図１の光電子デバイスを製造する方法の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。 図１の光電子デバイスを製造する方法の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。 図１の光電子デバイスを製造する方法の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。
明瞭化のために、同一の要素は様々な図面において同一の参照番号で示されており、更に、電子回路の表示ではよくあるように、様々な図面は正しい縮尺で示されていない。更に、本明細書の理解に有用な要素のみが示され説明されている。特に、光電子デバイスの発光ダイオードの制御手段は広く知られており、記載されていない。
以下の記載では、「最上部」、「底部」、「上側」、「下側」のような相対位置を特定する用語を参照する場合、図面の向き、又は通常の使用位置での光電子デバイスを指す。「約」、「略」及び「程度」という表現は、特に指定されていない場合、10％の範囲内、好ましくは５％の範囲内を意味する。
本願は特に、三次元素子、例えばマイクロワイヤ、ナノワイヤ、錐体状素子又は錐台状素子を備えた光電子デバイスに関する。特に、錐体状素子又は錐台状素子は、円形の錐体状素子若しくは錐台状素子であってもよく、又はピラミッド形の錐体状素子又は錐台状素子であってもよい。以下の記載では、マイクロワイヤ又はナノワイヤを備えた光電子デバイスに関する実施形態が特に記載されている。しかしながら、このような実施形態は、マイクロワイヤ又はナノワイヤ以外の三次元素子、例えば錐体状又は錐台状の三次元素子に関して実施されてもよい。
「マイクロワイヤ」、「ナノワイヤ」、「錐体状素子」又は「錐台状素子」という用語は、所望の方向に細長い形状を有する三次元構造を表し、三次元構造は、５nm～2.5 μｍの範囲、好ましくは50nm～１μｍの範囲の小寸法と称される少なくとも２つの寸法と、小寸法の内の最大値以上であり、好ましくは最大値の５倍以上である大寸法と称される第３の寸法とを有する。
以下の記載では、「ワイヤ」という用語は「マイクロワイヤ」又は「ナノワイヤ」を意味すべく用いられている。ワイヤの所望の方向に垂直な面における断面の重心を通るワイヤの中線が実質的に直線であり、以下ワイヤの「軸芯」と称されることが好ましい。ワイヤの直径は、ここでは断面のレベルでワイヤの周囲の長さに関連付けられた量であると定められている。ワイヤの直径は、ワイヤの断面と同一の表面積を有する円盤の直径であってもよい。以下直径とも称される局所的な直径は、ワイヤの軸芯に沿った所与の高さでのワイヤの直径である。平均直径は、ワイヤ又はワイヤの一部に沿った局所的な直径の、例えば算術的な平均値である。
図１は、上述したようなワイヤから形成されて電磁放射線を放射することができる光電子デバイス10を示す部分的な断面略図である。実施形態によれば、チップとも称される少なくとも２つの集積回路12, 14を備えた光電子デバイス10が提供される。第１の集積回路12は発光ダイオードを有している。第２の集積回路14は、第１の集積回路12の発光ダイオードを制御するために使用される電子部品、特にトランジスタを有している。第１の集積回路12は第２の集積回路14に、例えば分子接合又はフリップチップタイプの接合、特にボール又はマイクロチューブのフリップチップ法によって接合されている。第１の集積回路12は、以下の記載では光電子回路又は光電子チップと称され、第２の集積回路14は、以下の記載では制御回路又は制御チップと称される。
光電子チップ12は、複数の発光ダイオード及びこれらの発光ダイオードを接続するための素子のみを有しており、制御チップ14は、光電子チップの発光ダイオードを制御するのに必要な全ての電子部品を有していることが好ましい。変形例として、光電子チップ12は、発光ダイオードに加えて他の電子部品を更に有してもよい。
図１は、表示画素のための光電子チップ12の素子を左側部分に示し、その構造は表示画素毎に繰り返される。図１は、表示画素に隣り合う素子であって、複数の表示画素に共通であってもよい素子を右側部分に示す。
光電子チップ12は、図１の下から上に、
発光ダイオードによって放射される電磁放射線を少なくとも部分的に通し、表面17を画定している電気絶縁層16と、
発光ダイオードによって放射される電磁放射線を少なくとも部分的に通す導電層18と、
高さＨ及び直径D1を有する第１のワイヤ20（３本の第１のワイヤが示されている）、高さＨ及び直径D2を有する第２のワイヤ22（３本の第２のワイヤが示されている）、並びに高さＨ及び直径D3を有する第３のワイヤ24（３本の第３のワイヤが示されている）（第１、第２及び第３のワイヤは表面17に垂直な平行な軸芯を有し、導電層18から延びて導電層18と接しており、直径D1は直径D2より小さく、直径D2は直径D3より小さい）と、
導電層18と反対の各第１のワイヤ20の端部に設けられた第１の頭部26、導電層18と反対の各第２のワイヤ22の端部に設けられた第２の頭部28、及び導電層18と反対の各第３のワイヤ24の端部に設けられた第３の頭部30と、
高さＨ及びワイヤの軸芯に沿って測定された頭部26の大きさの合計と実質的に等しい厚さを有して、ワイヤ20, 22, 24間に設けられて第１の電気絶縁性材料から形成された第１の電気絶縁層32と、
第１の電気絶縁層32と同一の厚さを有して第１の電気絶縁層32の周りに延びており、第１の電気絶縁性材料とは異なるか又は第１の電気絶縁性材料と同一であってもよい第２の電気絶縁性材料から形成された電気絶縁層34と、
電気絶縁層34の厚さ全体に亘って電気絶縁層34を通って延びている開口部36と、
開口部36内を延びて、導電層18に接している導電層38と、
電気絶縁層32、電気絶縁層34、導電層38、及び電気絶縁層32から突出している頭部26, 28, 30の部分上に設けられて導電性材料から形成されており、特に電気絶縁層32から突出している頭部26, 28, 30の部分と接している別個の導電性部分40と、
別個の導電層42, 44, 46, 48（導電層42は第１の頭部26と接しており、導電層44は第２の頭部28と接しており、導電層46は第３の頭部30と接しており、導電層48は導電層38と接している）と、
導電層42, 44, 46, 48を覆って導電層42, 44, 46, 48間に延びており、好ましくは実質的に平坦な表面51を画定している電気絶縁層50と、
多層構造を有することができ、絶縁層50を通って延びて表面51と面一である導電性パッド52, 54, 56, 58（導電性パッド52は導電層42と接しており、導電性パッド54は導電層44と接しており、導電性パッド56は導電層46と接しており、導電性パッド58は導電層48と接している）と
を有している。
制御チップ14は、光電子チップ12の側に、好ましくは実質的に平坦な表面61を画定している電気絶縁層60と、表面61と面一である導電性パッド62とを特に有しており、導電性パッド62は導電性パッド52, 54, 56, 58に電気的に結合されている。制御チップ14が光電子チップ12に分子接合によって接合される場合、導電性パッド62は導電性パッド52, 54, 56, 58と接してもよい。制御チップ14が光電子チップ12にフリップチップタイプの接合によって接合される場合、はんだボール又はマイクロチューブが導電性パッド62と導電性パッド52, 54, 56, 58との間に配置されてもよい。
図２～７は頭部26の実施形態を示す詳細図である。頭部28及び頭部30の構造は頭部26の構造と同様であってもよい。
図２では、頭部26は、ワイヤ20の軸芯△に沿ってワイヤ20から、
ワイヤ20と同一の材料から形成されて、第１の導電型、例えばＮ型でドープされた半導体部分64、
活性領域66、及び
第２の導電型、例えばＰ型でドープされた半導体部分68
を連続的に有している。
図示されていないパッシベーション層が、活性領域66及び半導体部分64, 68の側面に設けられてもよい。
各ワイヤ20, 22, 24及び関連付けられた頭部26, 28, 30によって形成された集合体が、アキシャル構成のワイヤ状の基本発光ダイオードを形成している。頭部26, 28, 30は活性領域66を特に有し、活性領域は、発光ダイオードによる電磁放射線の大部分が放射される層である。実施例によれば、活性領域66は多重量子井戸のような閉込め手段を有してもよい。
活性領域66が軸芯△に実質的に直交する半導体部分64の表面65を基本的に覆って軸芯△に沿って延びているので、発光ダイオードはアキシャル構成であるとみなされる。更に半導体部分68は、軸芯△に実質的に直交する活性領域66の上面67を基本的に覆って、軸芯△に沿って延びている。
図２に示されている実施形態では、ワイヤ20からの距離が増加するにつれて、頭部26の断面積が増加し、隣り合う発光ダイオードの半導体部分68は別個である。別の実施形態によれば、隣り合う発光ダイオードの半導体部分68は一体化されてもよい。
図３は、頭部26の断面積が実質的に一定である別の実施形態の図２と同様の図である。
図４は、別の実施形態の図２と同様の図であり、この実施形態では、ワイヤ20からの距離が増加するにつれて、頭部26の断面積が増加し、その後、実質的に一定であり、活性領域66は、頭部26の一定の断面積の部分のレベルに配置されている。
図５は、別の実施形態の図４と同様の図であり、この実施形態では、ワイヤ20からの距離が増加するにつれて、頭部26の断面積が増加し、その後、実質的に一定であり、活性領域66は、頭部26の断面積が増加する部分のレベルに配置されている。
図６は、別の実施形態の図２と同様の図であり、この実施形態では、頭部26の断面積が半導体部分64及び活性領域66で実質的に一定であり、ワイヤ20からの距離が増加するにつれて半導体部分68で増加する。
実施形態によれば、各表示画素Pix は少なくとも２つのタイプの発光ダイオードを有している。実施形態によれば、第１のタイプ、例えばワイヤ20及び頭部26を有する発光ダイオードは、第１の波長の第１の放射線を放射することができ、第２のタイプ、例えばワイヤ22及び頭部28を有する発光ダイオードは、第２の波長の第２の放射線を放射することができる。実施形態によれば、各表示画素Pix は少なくとも３つのタイプの発光ダイオードを有しており、第３のタイプ、例えばワイヤ24及び頭部30を有する発光ダイオードは、第３の波長の第３の放射線を放射することができる。第１、第２及び第３の波長は異なってもよい。
実施形態によれば、特に半導体部分64の面65が結晶面Ｃのみに相当する場合、活性領域66が載置されているワイヤ20, 22, 24の直径が減少するとき、活性領域66によって放射される放射線の波長は増加する。実施形態によれば、第３の波長は青色の光に対応し、430 nm～490 nmの範囲内にある。実施形態によれば、第２の波長は緑色の光に対応し、510 nm～570 nmの範囲内にある。実施形態によれば、第１の波長は赤色の光に対応し、600 nm～720 nmの範囲内にある。活性領域66が半極性の結晶面で成長するとき、活性領域66が載置されているワイヤの直径が増加するにつれて、活性領域によって放射される放射線の波長が増加するということが一般に開示されている限りにおいて、これは驚くべきことである。
実施形態によれば、各表示画素Pix は第４のタイプの発光ダイオードを有しており、第４のタイプの発光ダイオードは、第４の波長の第４の放射線を放射することができる。第１、第２、第３及び第４の波長は異なってもよい。実施形態によれば、第４の波長は黄色の光に対応し、570 nm～600 nmの範囲内にある。
表示画素毎に、同一の直径のワイヤを有する基本発光ダイオードは共通の電極を有しており、電圧が導電層18と導電層42、導電層44又は導電層46との間に印加されると、これらの基本発光ダイオードの活性領域によって光放射線が放射される。
本実施形態では、各発光ダイオードによって放射される電磁放射線は、表面17を通って光電子デバイス10から抜け出る。各導電層42, 44, 46は反射し、有利には、発光ダイオードによって放射されて表面17を通って光電子デバイス10から抜け出る放射線の割合を増加させ得ることが好ましい。
光電子チップ12及び制御チップ14は積み重ねられて、光電子デバイス10の横方向の体積が減少する。実施形態によれば、ワイヤの軸芯に垂直に測定された表示画素の横寸法は、５μｍ未満であり、好ましくは４μｍ未満であり、例えば略３μｍである。更に、光電子チップ12の大きさは制御チップ14の大きさと同一であってもよい。そのため、光電子デバイス10を更に小型化し得ることが有利である。
導電層18は、頭部26, 28, 30の活性領域にバイアスをかけて発光ダイオードによって放射される電磁放射線を通すことが可能である。導電層18を形成する材料は、グラフェン又は透明導電性酸化物(TCO) のような透明な導電性材料であってもよく、特に酸化インジウムスズ(ITO) 、アルミニウム、ガリウム又はホウ素でドープされているか又はドープされていない酸化亜鉛であってもよい。例として、導電層18の厚さは、20nm～500 nmの範囲内であり、好ましくは20 nm～100 nmの範囲内である。
導電層38、導電層42, 44, 46, 48及び導電性パッド52, 54, 56, 58は、金属で形成されてもよく、例えばアルミニウム、銀、銅、金若しくはルテニウム、又はこれらの化合物の少なくとも２つの合金で形成されてもよい。導電層38の厚さは100 ｎｍ～３μｍの範囲内であってもよい。導電層42, 44, 46, 48の厚さは100 ｎｍ～２μｍの範囲内であってもよい。表面17に垂直な面における最小横寸法は150 ｎｍ～１μｍの範囲内であり、例えば略0.25μｍである。導電性パッド52, 54, 56, 58の厚さは0.5 μｍ～２μｍの範囲内であってもよい。
絶縁層16, 32, 34, 50の各々は、酸化シリコン(SiO2)、窒化シリコン（SixNy、ここでｘは略３であり、ｙは略４であり、例えばSi3N4 ）、（特に一般的な式SiOxNyの）酸窒化シリコン（例えばSi2ON2）、酸化ハフニウム(HfO2)及び酸化アルミニウム(Al2O3) を含む群から選択された材料で形成されている。実施形態によれば、絶縁層74は酸化シリコンで形成されており、絶縁層76は窒化シリコンで形成されている。各絶縁層74, 76の厚さは10nm～100 nmの範囲内であり、好ましくは20nm～60nmの範囲内であり、特には略40nmである。絶縁層16の最大の厚さは100 ｎｍ～５μｍの範囲内であってもよい。絶縁層32, 34の最大の厚さは0.5 μｍ～２μｍの範囲内であってもよい。絶縁層50の最大の厚さは0.5 μｍ～２μｍの範囲内であってもよい。
導電性部分40は、優れた導電体であって、加えて導電層42, 44, 46, 48を形成する材料より頭部26, 28, 30の上層を形成する材料とより望ましい接触抵抗を有する材料で形成されている。導電性部分40は、例えばニッケル(Ni)で形成されている。導電性部分40の厚さは、0.5 nm～10nmの範囲内であってもよい。導電性部分40により、頭部26, 28, 30と導電層42, 44, 46との間に僅かに抵抗性のある接点を得ることが可能になる。
各ワイヤ20, 22, 24及び各半導体部分64, 68は、少なくとも１つの半導体材料から少なくとも部分的に形成されている。実施形態によれば、半導体材料は、III-V 族化合物、II-VI 族化合物、IV族の半導体及び化合物を含む群から選択されている。
ワイヤ20, 22, 24及び半導体部分64, 68は、III-V 族化合物、例えばIII-N 化合物、II-VI 族化合物又は少なくともIV族化合物を主に含む第１の半導体材料から少なくとも部分的に構成されてもよい。III 族元素の例として、ガリウム(Ga)、インジウム(In)又はアルミニウム(Al)が挙げられる。III-N 化合物の例として、GaN 、AlN 、InN 、InGaN 、AlGaN 又はAlInGaN が挙げられる。他のV 族元素、例えばリン又はヒ素を更に使用してもよい。一般に、III-V 族化合物内の元素は異なるモル分率で組み合わせられてもよい。II族元素の例として、IIA 族元素、特にベリリウム(Be)及びマグネシウム(Mg)、並びにIIB 族元素、特に亜鉛(Zn)、カドミウム(Cd)及び水銀(Hg)が挙げられる。VI族元素の例として、VIA 族元素、特に酸素(O) 及びテルル(Te)が挙げられる。II-VI 族化合物の例として、ZnO 、ZnMgO 、CdZnO 、CdZnMgO 、CdHgTe、CdTe又はHgTeが挙げられる。一般に、II-VI 族化合物内の元素は異なるモル分率で組み合わせられてもよい。IV族半導体材料の例として、シリコン(Si)、炭素(C) 、ゲルマニウム(Ge)、炭化シリコン合金(SiC) 、シリコン・ゲルマニウム合金(SiGe)又はゲルマニウム炭化物合金(GeC) が挙げられる。ワイヤ20, 22, 24及び／又は半導体部分64, 68の半導体材料は、ドーパント、例えばIII-N 化合物のＮ型ドーピングのためのシリコン、又はIII-N 化合物のＰ型ドーピングのためのマグネシウムを含んでもよい。
各ワイヤ20, 22, 24は、表面17に実質的に垂直な軸芯に沿って細長い半導体構造を有してもよい。各ワイヤ20, 22, 24は一般的な円筒状であってもよい。２つの隣り合うワイヤ20, 22, 24の軸芯は、100 nm～３μｍ、好ましくは200 nm～1.5 μｍ離れてもよい。各ワイヤ20, 22, 24の高さＨは150 nm～10μｍの範囲内であってもよく、好ましくは200 nm～１μｍの範囲内であってもよく、より好ましくは250 nm～750 nmの範囲内であってもよい。各ワイヤ20, 22, 24の平均直径は50nm～10μｍの範囲内であってもよく、好ましくは100 nm～２μｍの範囲内であってもよく、より好ましくは120 nm～１μｍの範囲内であってもよい。
ワイヤ20, 22, 24の断面形状は異なってもよく、例えば楕円形、円形又は多角形、特に三角形、矩形、正方形若しくは六角形であってもよい。
活性領域66は少なくとも１つの量子井戸を有してもよく、量子井戸は、好ましくは２つの障壁層間に配置されて半導体部分64及び半導体部分68のバンドギャップエネルギーより小さいバンドギャップエネルギーを有する第２の半導体材料の層を有しているため、電荷担体の閉込めを高める。第２の半導体材料は、少なくとも１つの追加の元素が混合されているドープされた半導体部分64, 68のIII-V 族化合物、II-VI 族化合物又はIV族化合物を含んでもよい。例として、ワイヤ20, 22, 24がGaN から構成されている場合、量子井戸を形成する第２の材料は好ましくはInGaN である。追加の元素の原子濃度は、ワイヤの所望の光学特性及び発光スペクトルの関数である。活性領域66は、単一量子井戸又は複数の量子井戸で形成されてもよい。
好ましい実施形態によれば、各ワイヤ20, 22, 24はGaN から構成されており、活性領域66の一又は複数の量子井戸はInGaN で形成されている。活性領域66の放射波長は、特に一又は複数の量子井戸中のインジウムの割合に応じて決められる。半導体部分64は、GaN で形成されてもよく、第１の導電型、例えばＮ型、特にはシリコンでドープされてもよい。軸芯△に沿って測定された半導体部分64の高さは、10ｎｍ～１μｍの範囲内であってもよく、例えば20ｎｍ～200 ｎｍの範囲内であってもよい。活性領域66は、例えばInGaN で形成された一又は複数の量子井戸を有してもよい。活性領域66は、半導体部分64, 68間に軸芯△に沿って連続的に延びている単一量子井戸を有してもよい。変形例として、活性領域66は多量子井戸を有してもよく、そのため、例えばInGaN で形成された量子井戸、及び例えばGaN で形成された障壁層を軸芯△に沿って交互に設けることにより形成されている。軸芯△に沿って測定された活性領域66の高さは、10ｎｍ～500 ｎｍの範囲内であってもよく、例えば20ｎｍ～100 ｎｍの範囲内であってもよい。半導体部分68はGaN で形成されてもよく、第１の導電型と反対の第２の導電型、例えばＰ型、特にはマグネシウムでドープされてもよい。半導体部分68の高さは、50ｎｍ～５μｍの範囲内であってもよく、例えば100 ｎｍ～１μｍの範囲内であってもよい。半導体部分68は、活性領域66との界面に設けられた電子遮断層を有してもよい。電子遮断層は、有利にはＰ型でドープされた三元III-N 化合物、例えばAlGaN 又はAlInN で形成されてもよい。電子遮断層によって、活性領域66内での放射再結合速度が上昇し得る。
図２～７に示されている実施形態では、活性領域66を形成する層は軸芯△に沿って積み重ねられている。
図７は、別の実施形態の図４と同様の図であり、この実施形態では、活性領域66は、第１のバンドギャップを有する半導体材料で形成された中央部分Lgと、軸芯△に沿って中央部分の周囲に配置されて中央部分と接している周縁部分Bgとを有しており、周縁部分は、第１のバンドギャップより大きい第２のバンドギャップを有する半導体材料で形成されている。
図8A～8Qは、図１に示されている光電子デバイス10を製造する方法の別の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。
図8Aは、
図8Aの下から上に、基板71、シード層とも称される少なくとも１つの核生成層（図8Aには例として２つのシード層72, 73が示されている）、電気絶縁層74、及び電気絶縁層74の材料とは異なる材料で形成されている電気絶縁層74上の電気絶縁層76の積層体に相当する支持体70を形成する工程、
第１の開口部78の直径が第１のワイヤ20の直径に実質的に相当するように電気絶縁層74に第１の開口部78を形成して、第１のワイヤ20の所望の位置でシード層73の一部を露出させ、第２の開口部80の直径が第２のワイヤ22の直径に実質的に相当するように電気絶縁層74, 76に第２の開口部80を形成して、第２のワイヤ22の所望の位置でシード層73の一部を露出させ、第３の開口部82の直径が第３のワイヤ24の直径に実質的に相当するように電気絶縁層74, 76に第３の開口部82を形成して、第３のワイヤ24の所望の位置でシード層73の一部を露出させる工程、及び
開口部78, 80, 82内でシード層72からワイヤ20, 22, 24を同時的に成長させる工程
の後に得られた構造を示す。
変形例として、電気絶縁層74, 76は単一の絶縁層と取り替えられてもよい。
基板71はモノブロック構造に相当してもよく、又は別の材料で形成された支持体を覆う層に相当してもよい。基板71は、好ましくは半導体基板、例えばシリコン、ゲルマニウム、炭化シリコン、GaN 若しくはGaAsのようなIII-V 族化合物で形成された基板、又はZnO 基板であり、或いは導電性基板、例えば金属又は金属合金、特に銅、チタン、モリブデン、ニッケル基合金又は鋼で形成された基板である。基板71は単結晶シリコン基板であることが好ましい。基板は、マイクロエレクトロニクスで実施される製造方法と適合する半導体基板であることが好ましい。基板71は、SOI とも称されるシリコン・オン・インシュレータタイプの多層構造に相当してもよい。基板71は高濃度にドープされてもよく、低濃度にドープされてもよく、又はドープされなくてもよい。
シード層72, 73は、ワイヤ20, 22, 24の成長を有利にする材料で形成されている。各シード層72, 73を形成する材料は、元素の周期表のIV列、V 列又はVI列の遷移金属の金属、金属酸化物、窒化物、炭化物若しくはホウ化物、又はこれらの化合物の組合せであってもよく、好ましくは元素の周期表のIV列、V 列又はVI列の遷移金属の窒化物、又はこれらの化合物の組合せであってもよい。例として、各シード層72, 73は、窒化アルミニウム(AlN) 、酸化アルミニウム(Al2O3) 、ホウ素(B) 、窒化ホウ素(BN)、チタン(Ti)、窒化チタン(TiN) 、タンタル(Ta)、窒化タンタル(TaN) 、ハフニウム(Hf)、窒化ハフニウム(HfN) 、ニオブ(Nb)、窒化ニオブ(NbN) 、ジルコニウム(Zr)、ホウ化ジルコニウム(ZrB2)、窒化ジルコニウム(ZrN) 、炭化シリコン(SiC) 、炭窒化タンタル(TaCN)、MgxNyの形態の窒化マグネシウム（ここでｘは略３であり、ｙは略２であり、例えばMg3N2 の形態の窒化マグネシウム）で形成されてもよい。各シード層72, 73の厚さは例えば１nm～100 nmの範囲内であり、好ましくは10nm～30nmの範囲内である。
絶縁部分74, 76の各々は、酸化シリコン(SiO2)、窒化シリコン（SixNy、ここでｘは略３であり、ｙは略４であり、例えばSi3N4 ）、（特に一般的な式SiOxNyの）酸窒化シリコン（例えばSi2ON2）、酸化ハフニウム(HfO2)及び酸化アルミニウム(Al2O3) を含む群から選択された材料で形成されてもよい。実施形態によれば、絶縁層74は酸化シリコンで形成されており、絶縁層76は窒化シリコンで形成されている。各絶縁層74, 76の厚さは10nm～100 nmの範囲内であり、好ましくは20nm～60nmの範囲内であり、特には略40nmである。
ワイヤ20, 22, 24を成長させる方法は、化学蒸着法(CVD) 、又は有機金属気相エピタキシ(MOVPE) としても公知の有機金属化学蒸着法(MOCVD) のような方法であってもよい。しかしながら、分子線エピタキシ(MBE) 、ガスソースMBE (GSMBE) 、有機金属MBE (MOMBE) 、プラズマ支援MBE (PAMBE) 、原子層エピタキシ(ALE) 又はハイドライド気相エピタキシ(HVPE)のような方法を使用してもよい。更に、電気化学処理、例えば化学浴析出法(CBD) 、熱水処理、液体エーロゾル熱分解又は電着を更に使用してもよい。
例として、本方法では、III 族元素の前駆体及びV 族元素の前駆体を反応器に注入してもよい。III 族元素の前駆体の例として、トリメチルガリウム(TMGa)、トリエチルガリウム(TEGa)、トリメチルインジウム(TMIn)又はトリメチルアルミニウム(TMAl)が挙げられる。V 族元素の前駆体の例として、アンモニア(NH3) 、第三ブチルホスフィン(TBP) 、アルシン(AsH3)又はジメチルヒドラジン(UDMH)が挙げられる。
成長工程の終了時の各ワイヤ20, 22, 24の高さは250 nm～15μｍの範囲内であってもよく、好ましくは500 nm～５μｍの範囲内であってもよく、より好ましくは１μｍ～３μｍの範囲内であってもよい。第１のワイヤ20の高さは、第２のワイヤ22の高さ及び第３のワイヤ24の高さとは異なる。ワイヤ20, 22, 24の高さは特にワイヤの直径及びワイヤ間の距離に応じて決められる。実施形態によれば、第１のワイヤ20の高さは第２のワイヤ22の高さより高く、第２のワイヤ22の高さは第３のワイヤ24の高さより高い。
各シード層72, 73及び各絶縁層74, 76を、例としてプラズマ化学蒸着法(PECVD) 、低圧化学蒸着法(LPCVD) 、準大気圧化学蒸着法(SACVD) 、CVD 、物理蒸着法(PVD) 又は原子層堆積法(ALD) によって堆積させてもよい。
図8Bは、全てのワイヤ20, 22, 24及びワイヤ20, 22, 24間の絶縁層76上に誘電体層83を堆積させた後に得られた構造を示す。
誘電体層83は、絶縁層74と同一の材料、すなわち絶縁層76の材料とは異なる材料で形成されてもよい。実施形態によれば、誘電体層83の最小の厚さは、最も小さいワイヤ20, 22, 24の高さより高い。誘電体層83の最小の厚さは、最も大きいワイヤ20, 22, 24の高さより高いことが好ましい。
例として、誘電体層83の厚さは、250 nm～15μｍの範囲内であり、好ましくは300 nm～５μｍの範囲内であり、例えば略２μｍである。絶縁層83は、絶縁層72, 74を形成するために使用される方法と同一の方法によって形成されてもよい。
図8Cは、絶縁層83及びワイヤ20, 22, 24の一部を薄くして平坦化し、例えば絶縁層76から150 nm～10μｍの範囲内の高さに平面84を画定した後に得られた構造を示す。エッチングは、例えばCMP （化学機械平坦化）である。絶縁層83をワイヤ20, 22, 24間に設けることにより、ワイヤのみが設けられている場合には困難であるか又は不可能なCMP タイプのエッチング法を行うことが可能になる。この工程の後、全てのワイヤ20, 22, 24の高さは同一である。絶縁層83及びワイヤ20, 22, 24の一部のエッチングを複数の工程で行ってもよい。変形例として、ワイヤ20, 22, 24の高さが実質的に同一であるとき、絶縁層83及びワイヤ20, 22, 24の一部を薄くして平坦化する工程を省いてもよい。
図8Dは、誘電体層83を完全に除去して絶縁層76及びワイヤ20, 22, 24を露出させた後に得られた構造を示す。そのため、絶縁層76は、誘電体層83のエッチング中に停止層の機能を果たしてもよい。誘電体層83の除去をウェットエッチングによって行ってもよい。変形例として、誘電体層83のエッチングを部分的にのみ行って、残りの層を絶縁層76上に保持してもよい。
図8Eは、ワイヤ20, 22, 24毎に頭部26, 28, 30を同時的に形成した後に得られた構造を示す。頭部を形成する連続的な層を、ワイヤ20, 22, 24の形成について記載された方法と同一の方法によって形成してもよい。このような方法は、岸野克己等著の「Monolithic Integration of InGaN-Based Nanocolumn Light-Emitting Diodes with Different Emision Colors」（2013年，日本応用物理学会，Applied Physics Express 6 (2013) 012101）という題名の刊行物、及びYong-Ho Ra著の「Full-Color Single Nanowire Pixels for Projection Displays」という題名の刊行物に記載されている。
頭部26, 28, 30の活性領域を形成する際に、III 族元素の前駆体及びV 族元素の前駆体を反応器に注入することに加えて、追加の元素、特にインジウムの前駆体を注入してもよい。追加の元素を活性領域66に混合する割合は、特に活性領域の横寸法、ワイヤ20, 22, 24間の距離、及び（誘電体層83が完全にエッチングされない場合には）誘電体層83の上面に対する活性領域の高さ又は（誘電体層83が完全にエッチングされている場合には）絶縁層76の上面に対する活性領域の高さに応じて決められる。従って、頭部26, 28, 30の活性領域を同時的に形成するが、インジウムを混合する様々な割合が頭部26, 28, 30の活性領域に得られる。そのため、頭部26, 28, 30は、動作中、様々な波長の電磁放射線を放射することができる。
誘電体層83がワイヤ20, 22, 24間に保持されている場合、頭部26, 28, 30を形成するために実行する方法により、誘電体層83上に不要な結晶を形成する場合がある。誘電体層83を少なくとも部分的に除去することにより、特にはワイヤの集合体によるシールド効果により、寄生結晶がワイヤの側壁及びワイヤの足部にほとんど形成されない。
図8Fは、
絶縁層32を形成する工程、
絶縁層34を形成する工程、及び
絶縁層34を厚さの一部に亘ってエッチング又は薄くして、実質的に平坦な表面86を画定する工程
の後に得られた構造を示す。
絶縁層32を共形堆積、例えばLPCVD によって形成してもよい。絶縁層32を形成する方法を、発光ダイオードの活性領域の損傷を回避するために700 ℃より低い温度で好ましくは行う。更に、LPCVD タイプの方法により、ワイヤ20, 22, 24間の充填を向上させることができる。絶縁層32の堆積厚さは50nm～500 nmの範囲内であってもよく、例えば略150 nmであってもよい。絶縁層34を、例えば共形堆積、例えばPECVD によって形成してもよい。絶縁層34の堆積厚さは２μｍ以上であってもよい。絶縁層34の部分的なエッチングをCMP によって行ってもよい。エッチングを、図8Fに示されているように絶縁層34及び絶縁層32で停止してもよいが、いずれの場合にも頭部26, 28, 30が露出する前に停止する。
図8Gは、絶縁層32, 34をエッチングして頭部26, 28, 30の上面を露出させた後に得られた構造を示す。エッチングは、例えば反応性イオンエッチング(RIE) タイプのエッチング又は誘導結合プラズマエッチング(ICP) である。頭部26, 28, 30の大きさが異なってもよいので、一部の頭部26, 28, 30は他の頭部より露出してもよい。この工程では頭部26, 28, 30をエッチングしない。エッチングは好ましくは異方性エッチングである。絶縁層32の不図示の一部を頭部26, 28, 30の側壁に残してもよい。頭部26, 28, 30の最上部に設けられた層はエッチング停止層の機能を果たす。実施形態によれば、頭部26, 28, 30を形成する際に、エッチング停止層の機能を果たすための追加の層を頭部26, 28, 30の最上部に追加する。この層はAlN 層であってもよい。
図8Hは、
エッチング停止層が頭部26, 28, 30上に設けられている場合、エッチング停止層を除去する工程、及び
頭部26, 28, 30の露出部分、絶縁層32及び絶縁層34上に金属部分40を形成する工程
の後に得られた構造を示す。
頭部26, 28, 30上のエッチング停止層がAlN で形成されている場合、エッチング停止層を、水酸化テトラメチルアンモニウム(TMAH)タイプのエッチングによって除去してもよい。金属部分40を形成する工程は、１nmの厚さの金属層、例えばニッケルを堆積させる工程、及び例えば550 ℃の温度で熱的にアニールする工程を連続的に有してもよく、その結果、別個の金属部分40が形成される。
図8Iは、
例えばカソードスパッタリング法によって、図8Hに示されている構造上に、例えば0.5 μｍの厚さを有する金属層を堆積させる工程、及び
この金属層をエッチングして導電層42, 44, 46, 48を画定する工程
の後に得られた構造を示す。
図8Jは、
図8Iに示されている構造に亘って絶縁層50を堆積させる工程、及び
導電性パッド52, 54, 56, 58を、例えば銅で形成する工程
の後に得られた構造を示す。
図8Kは、制御チップ14を光電子チップ12に接合した後に得られた構造を示す。光電子チップ12への制御チップ14の接合を、図示されていない接続マイクロボールのような挿入体を使用して行ってもよい。変形例として、光電子チップ12への制御チップ14の接合を、挿入体を使用せず直接接合によって行ってもよい。直接接合は、金属領域、特に制御チップ14の導電性パッド62と、金属領域、特に光電子チップ12の導電性パッド52, 54, 56, 58との直接金属間接合、及び誘電体領域、特に制御チップ14の絶縁層60と、誘電体領域、特に光電子チップ12の絶縁層50との誘電体間接合を含んでもよい。光電子チップ12への制御チップ14の接合を熱圧着法によって行ってもよく、この方法では、圧力を加えて加熱することにより、光電子チップ12を制御チップ14に押し付ける。
図8Lは、基板71及びシード層72, 73を除去した後に得られた構造を示す。基板71の除去を研磨及び／又はウェットエッチングによって行ってもよい。シード層72, 73の除去をウェットエッチング、ドライエッチング又はCMP によって行ってもよい。絶縁層74又は絶縁層76は、シード層73のエッチング中にエッチング停止層の機能を果たしてもよい。
図8Mは、絶縁層74, 76をエッチングし、絶縁層32、絶縁層34及びワイヤ20, 22, 24を部分的にエッチングして実質的に平坦な表面88を画定した後に得られた構造を示す。この除去工程をCMP によって行ってもよい。残っているワイヤ20, 22, 24の高さは高さＨであり、例えば略0.5 μｍである。
図8Nは、例えば、表面88全体に亘って、例えば50nmの厚さのTCO 層を堆積させて、この層をフォトリソグラフィ技術によってエッチングし、TCO 層18のみを残すことにより、導電層18を表面88に形成した後に得られた構造を示す。
図8Oは、絶縁層34の厚さ全体に亘って絶縁層34に開口部36をエッチングして導電層48を露出させた後に得られた構造を示す。エッチングをフォトリソグラフィ技術によって行ってもよい。
図8Pは、開口部36内及び表面88に導電層18に接して導電層38を形成した後に得られた構造を示す。導電層38の形成を、表面88の側で構造全体に亘って、例えばTi/TiN/AlCu タイプの導電層の積層体を堆積させて、この層をフォトリソグラフィ技術によってエッチングして導電層38のみを残すことにより行ってもよい。
図8Qは、導電層18上に絶縁層16を形成して表面17を画定した後に得られた構造を示す。絶縁層16は、例えばPECVD によって堆積した１μｍの厚さのSiON層である。
光の抽出を高めるために、テクスチャリング工程とも称される、高くした領域を表面17に形成する追加の工程を有してもよい。
ワイヤの高さを裏側から、前述したようなCMP タイプの方法、又はあらゆる他のドライエッチング法若しくはウェットエッチング法によって減少させてもよい。特にはGaN で形成されたワイヤの高さを、ワイヤ自体内の光学的相互作用によってワイヤの足部からの光の抽出を高めるために選択してもよい。更に、この高さを、様々なワイヤ間の光結合を有利にして、ひいてはワイヤの集合体の全体としての放射を高めるために選択してもよい。
光電子デバイスを製造する方法の別の実施形態によれば、頭部26, 28, 30を全てのワイヤ20, 22, 24上に同時的に形成せず、３つの成長工程で連続的に形成し、これらの成長工程中、頭部を形成すべきではないワイヤの頂部をマスクする。その後、ワイヤ20, 22, 24は全て同一の直径及び同一のワイヤ間ピッチを有してもよく、異なる特性の活性領域、例えば異なる割合のインジウムを含む活性領域を形成して、異なる波長の放射線を得てもよい。
特定の実施形態が述べられている。様々な変更及び調整が当業者に想起される。電気信号から光放射線を放射することができ、ひいては発光ダイオードを形成することができる三次元半導体構造が記載されている。変形例として、この構造は、入射光を検出して応答として電気信号を発生させることができ、ひいてはフォトダイオードを形成することができてもよい。本願は、オプトエレクトロニクス又は光起電力の分野に関してもよい。
本特許出願は、参照によって本明細書に組み込まれる仏国特許出願第17／56161 号明細書の優先権を主張している。

Claims (14)

  1. 第１の光電子回路が第２の電子回路に接合されている光電子デバイスを製造する方法であって、
    前記第２の電子回路は導電性パッドを有し、
    前記第１の光電子回路は複数の画素を有し、前記画素毎に、
    第１の導電層と、
    前記第１の導電層に垂直に延びて前記第１の導電層と接し、前記第１の導電層に垂直に測定して同一の高さを有する少なくとも第１の三次元半導体素子及び第２の三次元半導体素子と、
    前記第１の導電層と反対の前記第１の三次元半導体素子の端部に置かれて、第１の波長の第１の電磁放射線を放射する又は受けることができる第１の活性領域と、
    前記第１の導電層と反対の前記第２の三次元半導体素子の端部に置かれて、前記第１の波長とは異なる第２の波長の第２の電磁放射線を放射する又は受けることができる第２の活性領域と、
    前記導電性パッドに電気的に結合されている第２の導電層、第３の導電層及び第４の導電層と
    を有し、前記第２の導電層は前記第１の活性領域に結合され、前記第３の導電層は前記第２の活性領域に結合され、前記第４の導電層は前記第１の導電層に結合されており、
    前記方法は、
    a) 前記第１の光電子回路を形成する工程、及び
    b) 前記第２の導電層、前記第３の導電層及び前記第４の導電層を前記導電性パッドに電気的に結合することにより、前記第１の光電子回路を前記第２の電子回路に接合する工程
    を有し、
    工程a)は、
    c) 前記第１の三次元半導体素子及び前記第２の三次元半導体素子を支持体に同時的に形成する工程、
    d) 前記第１の三次元半導体素子間、及び前記第２の三次元半導体素子間に誘電体層を形成する工程、
    e) 前記第１の三次元半導体素子及び前記第２の三次元半導体素子が同一の高さを有するように、前記誘電体層、前記第１の三次元半導体素子及び前記第２の三次元半導体素子を部分的にエッチングする工程、
    f) 前記誘電体層を完全に又は部分的に除去する工程、
    g) 前記第１の活性領域を前記支持体と反対の前記第１の三次元半導体素子の端部に、前記第２の活性領域を前記支持体と反対の前記第２の三次元半導体素子の端部に同時的に形成する工程、
    h) 前記第２の導電層、前記第３の導電層及び前記第４の導電層を形成する工程、
    i) 前記支持体を除去する工程、及び
    j) 前記第１の導電層を形成する工程
    を連続的に有することを特徴とする方法。
  2. 工程g)及び工程h)の間に、前記第１の三次元半導体素子間、及び前記第２の三次元半導体素子間に電気絶縁層を形成する工程を更に有し、
    工程i)及び工程j)の間に、前記電気絶縁層、前記第１の三次元半導体素子及び前記第２の三次元半導体素子を前記第１の活性領域及び前記第２の活性領域と反対の側でエッチングする工程を更に有することを特徴とする請求項１に記載の方法。
  3. 前記第１の導電層と接する前記第１の三次元半導体素子の直径は、前記第１の導電層と接する前記第２の三次元半導体素子の直径より小さいことを特徴とする請求項１又は２に記載の方法。
  4. 前記第１の三次元半導体素子を第１の平均ピッチに応じて規則的に分散させ、前記第２の三次元半導体素子を前記第１の平均ピッチとは異なる第２の平均ピッチに応じて規則的に分散させることを特徴とする請求項１～３のいずれか１つに記載の方法。
  5. 前記第１の光電子回路は、前記画素毎に、
    前記第１の導電層に垂直に延びて前記第１の導電層と接する少なくとも第３の三次元半導体素子と、
    前記第１の導電層と反対の前記第３の三次元半導体素子の端部に置かれて、前記第１の波長及び前記第２の波長とは異なる第３の波長の電磁放射線を放射する又は受けることができる第３の活性領域と、
    前記導電性パッドの内の１つに電気的に結合され、前記第３の活性領域に結合されている第５の導電層と
    を更に有し、
    前記第１の三次元半導体素子、前記第２の三次元半導体素子及び前記第３の三次元半導体素子は前記第１の導電層に垂直に測定して同一の高さを有することを特徴とする請求項１～３のいずれか１つに記載の方法。
  6. 前記第１の導電層と接する前記第２の三次元半導体素子の直径は、前記第１の導電層と接する前記第３の三次元半導体素子の直径より小さいことを特徴とする請求項５に記載の方法。
  7. 前記第１の光電子回路は、前記画素毎に、
    前記第１の導電層に垂直に延びて前記第１の導電層と接する少なくとも第３の三次元半導体素子と、
    前記第１の導電層と反対の前記第３の三次元半導体素子の端部に置かれて、前記第１の波長及び前記第２の波長とは異なる第３の波長の電磁放射線を放射する又は受けることができる第３の活性領域と、
    前記導電性パッドの内の１つに電気的に結合され、前記第３の活性領域に結合されている第５の導電層と
    を更に有し、
    前記第１の三次元半導体素子、前記第２の三次元半導体素子及び前記第３の三次元半導体素子は前記第１の導電層に垂直に測定して同一の高さを有することを特徴とする請求項４に記載の方法。
  8. 前記第１の導電層と接する前記第２の三次元半導体素子の直径は、前記第１の導電層と接する前記第３の三次元半導体素子の直径より小さいことを特徴とする請求項７に記載の方法。
  9. 前記第３の三次元半導体素子を、前記第１の平均ピッチ及び前記第２の平均ピッチとは異なる第３の平均ピッチに応じて規則的に分散させることを特徴とする請求項７又は８に記載の方法。
  10. 前記第１の活性領域及び前記第２の活性領域は単一量子井戸又は多重量子井戸を有することを特徴とする請求項１～９のいずれか１つに記載の方法。
  11. 前記第１の三次元半導体素子及び前記第２の三次元半導体素子を、III-V 族化合物、II-VI 族化合物、IV族の半導体及び化合物を含む群から選択された半導体材料で主に形成することを特徴とする請求項１～１０のいずれか１つに記載の方法。
  12. 前記第１の三次元半導体素子及び前記第２の三次元半導体素子は、ワイヤ状、錐体状又は錐台状であることを特徴とする請求項１～１１のいずれか１つに記載の方法。
  13. 前記第１の導電層と平行に測定した各画素の最大寸法は５μｍより小さいことを特徴とする請求項１～１２のいずれか１つに記載の方法。
  14. 前記第１の三次元半導体素子及び前記第２の三次元半導体素子は、ワイヤ状、錐体状又は錐台状であり、
    前記第１の導電層と接する前記第１の三次元半導体素子の直径は、前記第１の導電層と接する前記第２の三次元半導体素子の直径より小さく、
    前記第１の活性領域及び前記第２の活性領域は単一量子井戸又は多重量子井戸を有し、
    前記第１の活性領域によって放射される放射線の波長は、前記第２の活性領域によって放射される放射線の波長より大きいことを特徴とする請求項１～１３のいずれか１つに記載の方法。
JP2019572565A 2017-06-30 2018-06-28 アキシャル構成の三次元半導体構造を備えた光電子デバイス Active JP7146827B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1756161 2017-06-30
FR1756161A FR3068517B1 (fr) 2017-06-30 2017-06-30 Dispositif optoelectronique comportant des structures semiconductrices tridimensionnelles en configuration axiale
PCT/FR2018/051604 WO2019002786A1 (fr) 2017-06-30 2018-06-28 Dispositif optoelectronique comportant des structures semiconductrices tridimensionnelles en configuration axiale

Publications (2)

Publication Number Publication Date
JP2020527852A JP2020527852A (ja) 2020-09-10
JP7146827B2 true JP7146827B2 (ja) 2022-10-04

Family

ID=60382299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019572565A Active JP7146827B2 (ja) 2017-06-30 2018-06-28 アキシャル構成の三次元半導体構造を備えた光電子デバイス

Country Status (8)

Country Link
US (1) US11195878B2 (ja)
EP (1) EP3646383B1 (ja)
JP (1) JP7146827B2 (ja)
KR (1) KR102526313B1 (ja)
CN (1) CN111033747B (ja)
FR (1) FR3068517B1 (ja)
TW (1) TWI775886B (ja)
WO (1) WO2019002786A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11156759B2 (en) 2019-01-29 2021-10-26 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11610868B2 (en) * 2019-01-29 2023-03-21 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11271143B2 (en) 2019-01-29 2022-03-08 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
JP2020166191A (ja) * 2019-03-29 2020-10-08 株式会社ジャパンディスプレイ 表示装置
FR3094568B1 (fr) 2019-03-29 2022-04-22 Commissariat Energie Atomique Procédé de fabrication d'un écran d'affichage émissif à LED tridimensionnelles
US11538852B2 (en) 2019-04-23 2022-12-27 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
FR3098013B1 (fr) * 2019-06-25 2021-07-02 Commissariat Energie Atomique Procédé de fabrication d'un dispositif optoélectronique à diodes électroluminescentes de type axial
FR3098019B1 (fr) * 2019-06-25 2022-05-20 Aledia Dispositif optoélectronique comprenant des éléments semi-conducteurs tridimensionnels et procédé pour sa fabrication
FR3098012B1 (fr) * 2019-06-25 2023-01-13 Aledia Procédé d'homogénéisation de la section de nanofils pour diodes électroluminescentes
KR20210031588A (ko) * 2019-09-11 2021-03-22 삼성디스플레이 주식회사 발광 소자, 이의 제조 방법 및 이를 포함하는 표시 장치
CN111430400A (zh) * 2019-12-13 2020-07-17 深圳第三代半导体研究院 一种Micro-LED芯片及其制造方法
CN111430518A (zh) * 2019-12-13 2020-07-17 深圳第三代半导体研究院 一种Micro-LED芯片及其制造方法
FR3111016B1 (fr) * 2020-06-01 2023-01-13 Aledia Dispositif optoélectronique et procédé de fabrication
FR3114682B1 (fr) * 2020-09-29 2023-05-19 Aledia Dispositif optoelectronique a diodes electroluminescentes a affichage couleur
DE102020133504A1 (de) * 2020-12-15 2022-06-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische vorrichtung
WO2023180243A1 (en) * 2022-03-21 2023-09-28 Ams-Osram International Gmbh Optoelectronic component and method for producing an optoelectronic component

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080223514A1 (en) 2004-12-20 2008-09-18 Palo Alto Research Center Incorporated Systems and methods for electrical contacts to arrays of vertically aligned nanorods
JP2011527519A (ja) 2008-07-07 2011-10-27 グロ アーベー ナノ構造のｌｅｄ
US20120205614A1 (en) 2009-10-23 2012-08-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for manufacturing a very-high-resolution screen using a nanowire-based emitting anisotropic conductive film
US20140209859A1 (en) 2013-01-29 2014-07-31 Samsung Electronics Co., Ltd. Nanostructure semiconductor light emitting device and manufacturing method thereof
US20160104743A1 (en) 2013-05-14 2016-04-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Optoelectronic device and method for manufacturing same
US20160240580A1 (en) 2015-02-12 2016-08-18 Samsung Electronics Co., Ltd. Photodetecting device and manufacturing method thereof, and image sensor and manufacturing method thereof
US20170117438A1 (en) 2015-10-23 2017-04-27 Sensor Electronic Technology, Inc. Optoelectronic Device with a Nanowire Semiconductor Layer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100658938B1 (ko) * 2005-05-24 2006-12-15 엘지전자 주식회사 나노 로드를 갖는 발광 소자 및 그의 제조 방법
CN102187479B (zh) * 2008-09-01 2014-06-18 学校法人上智学院 半导体光学元件阵列及其制造方法
CN102187477B (zh) * 2008-10-17 2014-09-24 国立大学法人北海道大学 半导体发光元件阵列和其制造方法
KR101710159B1 (ko) * 2010-09-14 2017-03-08 삼성전자주식회사 Ⅲ족 질화물 나노로드 발광소자 및 그 제조 방법
DE102011118273A1 (de) * 2011-11-11 2013-05-16 Forschungsverbund Berlin E.V. Herstellung einer Halbleitereinrichtung mit mindestens einem säulen- oder wandförmigen Halbleiter-Element
FR3011388B1 (fr) * 2013-09-30 2016-11-25 Aledia Dispositif optoelectronique a diodes electroluminescentes
KR102261727B1 (ko) 2014-12-15 2021-06-08 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 패키지
KR102384663B1 (ko) * 2015-07-15 2022-04-22 서울바이오시스 주식회사 발광 소자를 포함하는 표시 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080223514A1 (en) 2004-12-20 2008-09-18 Palo Alto Research Center Incorporated Systems and methods for electrical contacts to arrays of vertically aligned nanorods
JP2011527519A (ja) 2008-07-07 2011-10-27 グロ アーベー ナノ構造のｌｅｄ
US20120205614A1 (en) 2009-10-23 2012-08-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for manufacturing a very-high-resolution screen using a nanowire-based emitting anisotropic conductive film
US20140209859A1 (en) 2013-01-29 2014-07-31 Samsung Electronics Co., Ltd. Nanostructure semiconductor light emitting device and manufacturing method thereof
US20160104743A1 (en) 2013-05-14 2016-04-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Optoelectronic device and method for manufacturing same
US20160240580A1 (en) 2015-02-12 2016-08-18 Samsung Electronics Co., Ltd. Photodetecting device and manufacturing method thereof, and image sensor and manufacturing method thereof
US20170117438A1 (en) 2015-10-23 2017-04-27 Sensor Electronic Technology, Inc. Optoelectronic Device with a Nanowire Semiconductor Layer

Also Published As

Publication number Publication date
WO2019002786A1 (fr) 2019-01-03
TW201911558A (zh) 2019-03-16
EP3646383A1 (fr) 2020-05-06
US20210313497A1 (en) 2021-10-07
JP2020527852A (ja) 2020-09-10
FR3068517B1 (fr) 2019-08-09
CN111033747B (zh) 2023-10-13
TWI775886B (zh) 2022-09-01
EP3646383B1 (fr) 2022-08-17
KR102526313B1 (ko) 2023-04-26
KR20200019215A (ko) 2020-02-21
US11195878B2 (en) 2021-12-07
CN111033747A (zh) 2020-04-17
FR3068517A1 (fr) 2019-01-04

Similar Documents

Publication Publication Date Title
JP7146827B2 (ja) アキシャル構成の三次元半導体構造を備えた光電子デバイス
TWI745518B (zh) 具有發光二極體的光電裝置及其製造方法
CN105593999B (zh) 用于制造具有发光二极管的光电子器件的方法
US9960205B2 (en) Optoelectronic device comprising light-emitting diodes
US11398579B2 (en) Method for producing optoelectronic devices comprising light-emitting diodes
TW201839968A (zh) 具有發光二極體的光電裝置
EP3563418B1 (en) Optoelectronic device with light-emitting diodes
US10026870B2 (en) Optoelectronic device having semiconductor elements
US20230361152A1 (en) Color-display light-emitting-diode optoelectronic device
EP3646382B1 (en) Optoelectronic device with light-emitting diodes
US20220190026A1 (en) Process for manufacturing a three-dimensional led-based emissive display screen

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220921

R150 Certificate of patent or registration of utility model

Ref document number: 7146827

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150