CN111033747A - 包括以轴向配置的三维半导体结构的光电子设备 - Google Patents

包括以轴向配置的三维半导体结构的光电子设备 Download PDF

Info

Publication number
CN111033747A
CN111033747A CN201880055485.0A CN201880055485A CN111033747A CN 111033747 A CN111033747 A CN 111033747A CN 201880055485 A CN201880055485 A CN 201880055485A CN 111033747 A CN111033747 A CN 111033747A
Authority
CN
China
Prior art keywords
conductive layer
dimensional semiconductor
active region
semiconductor element
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880055485.0A
Other languages
English (en)
Other versions
CN111033747B (zh
Inventor
埃里克·普尔基耶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aledia
Original Assignee
Aledia
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aledia filed Critical Aledia
Publication of CN111033747A publication Critical patent/CN111033747A/zh
Application granted granted Critical
Publication of CN111033747B publication Critical patent/CN111033747B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035209—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures
    • H01L31/035227—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures the quantum structure being quantum wires, or nanorods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Device Packages (AREA)

Abstract

本发明涉及一种光电子设备(10)，其包括附接到第二电子电路(14)的第一光电子电路(12)。第二电子电路(14)包括导电垫(62)。针对每个像素，第一光电子电路包括：至少第一和第二三维半导体元件(20，22)，其在第一导电层上延伸并且具有相同的高度(H)；第一有源区，其位于第一半导体元件上并适合于发射或接收第一电磁辐射；第二有源区，其位于第二半导体元件上并适合于发射或接收第二电磁辐射；以及第二、第三和第四导电层(42，44，48)，其被电连接到导电垫(62)，第二、第三和第四导电层被分别连接到第一有源区、第二有源区和第一导电层。

Description

包括以轴向配置的三维半导体结构的光电子设备
本专利申请要求法国专利申请FR17/56161的优先权，其通过引用并入本文。
技术领域
本发明通常涉及包括纳米线或微米线类型的三维半导体元件的光电子设备及其制造方法，更具体地，涉及能够显示图像的光电子设备，尤其是显示屏或图像投影设备。
背景技术
图像的像素对应于光电子设备显示或捕获的图像的单位元素。为了显示彩色图像，光电子设备通常包括用于显示图像的每个像素的至少三个部分(也被称为显示子像素)，其每个本质上以单一颜色(例如，红色、绿色和蓝色)发射光辐射。这三个显示子像素发射的辐射的叠加向观察者提供了与所显示的图像的像素对应的色感。在这种情况下，由用于显示图像的像素的三个显示子像素形成的组件被称为光电子设备的显示像素。
存在包括纳米线或微米线类型的三维半导体元件的光电子设备，其能够形成所谓的三维发光二极管。发光二极管包括作为发光二极管的区域的有源区，由光电二极管供应的大部分电磁辐射从该区域发射。可以以所谓的径向配置(也被称为核/壳配置)形成三维发光二极管，其中有源区在三维半导体元件的周边处形成。三维发光二极管也可以以所谓的轴向配置形成，其中有源区不覆盖三维半导体元件的周边，但是基本上沿着纵向外延生长轴延伸。
以轴向配置的三维发光二极管具有比以径向配置的发光二极管的发射表面积更小的发射表面积，但具有由更好的晶体质量的半导体材料制成的优点，因此(尤其是由于半导体层之间的界面处的更好的应力松弛)提供了更高的内量子效率。在量子阱由InGaN制成的情况下，以轴向配置的三维发光二极管因此能够结合更多的铟来例如以红色或绿色进行发射。
需要形成一种显示像素具有减小的横向尺寸(尤其是小于5μm)的光电子设备。然而，形成这样的一种具有以轴向配置的三维发光二极管的光电子设备可能是困难的。还将期望该光电子设备制造方法包括尽可能多的和制造包括平面发光二极管(其中发光二极管的有源区被形成在平面层上)的光电子设备的方法相同的步骤。
发明内容
因此，实施例的目的是至少部分地克服前述包括三维发光二极管的光电子设备的缺点。
实施例的另一目的是使三维发光二极管处于轴向配置。
实施例的另一目的是使光电子设备的显示像素的横向尺寸小于5μm，优选地小于4μm。
实施例的另一目的是使在制造发光二极管之后制造光电子设备的方法的步骤与制造集成电路的CMOS晶体管的方法兼容。
因此，实施例提供了一种包括被接合到第二电子电路的第一光电子电路的光电子设备，第二电子电路包括导电垫，第一光电子电路包括像素并且其对于每个像素包括：
第一导电层；
至少第一三维半导体元件和第二三维半导体元件，其垂直于第一导电层延伸并且与第一导电层接触、并且具有垂直于第一导电层测量出的相同的高度；
第一有源区，其位于第一三维半导体元件的与第一导电层相对的端部上、并且能够发射或接收第一波长的第一电磁辐射；
第二有源区，其位于第二三维半导体元件的与第一导电层相对的端部上、并且能够发射或接收第二波长的第二电磁辐射，第二波长不同于第一波长；以及
第二导电层、第三导电层和第四导电层，其被电耦合到导电垫，第二导电层耦合到第一有源区，第三导电层耦合到第二有源区，并且第四导电层耦合到第一导电层。
根据实施例，与第一导电层接触的每个第一半导体元件的直径小于与第一导电层接触的每个第二半导体元件的直径。
根据实施例，第一三维半导体元件根据第一平均间距规则地分布，并且第二三维半导体元件根据第二平均间距规则地分布，第二平均间距不同于第一平均间距。
根据实施例，对于每个像素，第一光电子电路还包括：
至少第三三维半导体元件，其垂直于第一导电层延伸并且与第一导电层接触，第一三维半导体元件、第二三维半导体元件和第三三维半导体元件具有垂直于第一导电层测量出的相同的高度。
第三有源区，其位于与第一导电层相对的第三三维半导体元件的端部上、并且能够发射或接收第三波长的电磁辐射，第三波长不同于第一波长和第二波长；以及
第五导电层，其电耦合到导电垫中的一个并且耦合到第三有源区。
根据实施例，与第一导电层接触的每个第二半导体元件的直径小于与第一导电层接触的每个第三半导体元件的直径。
根据实施例，第三三维半导体元件根据第三平均间距规则地分布，第三平均间距不同于第一平均间距和第二平均间距。
根据实施例，第一有源区和第二有源区包括单量子阱或多个量子阱。
根据实施例，第一三维半导体元件和第二三维半导体元件主要由从包括III-V化合物、II-VI化合物或IV族半导体或化合物的群组中选择的半导体材料制成。
根据实施例，第一三维半导体元件和第二三维半导体元件具有线形、锥形或截锥形形状。
根据实施例，平行于第一导电层测量出的每个像素的最大尺寸小于5μm。
实施例还提供了一种制造诸如前述定义的光电子设备的方法，包括以下相继步骤：
a)形成第一光电子电路；以及
b)通过将第二导电层、第三导电层和第四导电层电耦合到导电垫而将第一光电子电路接合到第二电子电路。
根据实施例，步骤a)包括以下相继步骤：
c)在支撑件上同时形成第一三维半导体元件和第二三维半导体元件；
d)同时形成以下两个区域：在与支撑件相对的第一三维半导体元件的端部上的第一有源区、以及在与支撑件相对的第二三维半导体元件的端部上的第二有源区；
e)形成第二导电层、第三导电层和第四导电层；
f)移除支撑件；以及
g)形成第一导电层。
根据实施例，步骤a)包括在步骤c)和d)之间的以下步骤：
h)在第一三维半导体元件之间和第二三维半导体元件之间形成电绝缘层；
i)部分地刻蚀电绝缘层以及第一三维半导体元件和第二三维半导体元件，使得第一三维半导体元件和第二三维半导体元件具有相同的高度。
根据实施例，该方法还包括在步骤f)和g)之间的以下步骤：在与第一有源区和第二有源区相对的一侧上对导电层以及第一三维半导体元件和第二三维半导体元件进行刻蚀。
附图说明
结合附图在以下具体实施例的非限制性描述中将详细讨论前述和其他特征及优点，在附图中：
图1是包括微米线或纳米线的光电子设备的实施例的局部简化的剖面视图；
图2是图1中的部分的细节图；
图3至图7是与图2类似的光电子设备的其他实施例的视图；以及
图8A至图8Q是在一种制造图1中的光电子设备的方法的实施例的相继步骤处获得的结构的局部简化的剖面视图。
具体实施方式
为清楚起见，在各图中已经用相同附图标记表示相同的元件，并且此外，如通常在电子电路的表示中，各图未按比例绘制。此外，已示出并将描述仅有利于理解本说明书的那些元件。特别地，光电子设备的发光二极管的控制方法是已知的并且将不描述。
在以下描述中，当涉及修饰相对位置的术语(诸如术语“顶部”、“底部”、“上部”、“下部”等)时，指的是图的方位或处于普通的使用位置的光电子设备。除非另有说明，否则表述“约”、“近似地”、和“大约”意为在10％以内，优选地在5％以内。
本申请尤其涉及包括三维元件(例如，微米线、纳米线、锥形元件或截锥形元件)的光电子设备。特别地，锥形或截锥形元件可以是圆锥形或截锥形元件或者金字塔锥形或截锥形元件。在以下描述中，尤其针对包括微米线或纳米线的光电子设备的实施例进行描述。然而，可以针对除了微米线或纳米线以外的三维元件(例如，锥形或截锥形三维元件)实施这样的实施例。
术语“微米线”、“纳米线”、“锥形元件”或“截锥形元件”表示如下的三维结构：具有沿优选方向伸长的形状；具有在5纳米至2.5微米(优选地从50纳米至1微米)范围内、被称为次要尺寸的至少两个尺寸；被称为主要尺寸的第三尺寸，其大于或等于最大的次要尺寸的1倍，优选地大于或等于最大次要尺寸的5倍。
在以下描述中，术语“线”被用于指“微米线”或“纳米线”。优选地，穿过横截面(在垂直于线的优选方向的平面中)的重心延伸的线的中线基本上是直线的，并且在下文中被称为线的“轴”。线的直径在这里被定义为作为与横截面的水平处的线的周长关联的量。线的直径可能是具有和线的横截面相同的表面积的圆盘的直径。局部直径(在下文中也被称为直径)是沿着线轴在其给定高度处的线的直径。平均直径是沿着线或其部分的局部直径的平均值，例如，算数平均。
图1是由诸如前述的线形成的并且能够发射电磁辐射的光电子设备10的局部简化的剖面图。根据实施例，提供了包括至少两个集成电路(也被称为芯片)12和14的光电子设备10。第一集成电路12包括发光二极管。第二集成电路14包括用于控制第一集成电路12的发光二极管的电子部件(尤其是晶体管)。例如通过分子接合或者通过尤其是球或超小型电子管倒装芯片方法的倒装类型接合，将第一集成电路12接合到第二集成电路。第一集成电路12在以下描述中被称为光电子电路或光电子芯片，并且第二集成电路14在以下描述中被称为控制电路或控制芯片。
优选地，光电子芯片12仅包括发光二极管和连接这些发光二极管的元件，并且控制芯片14包括控制光电子芯片的发光二极管所需的全部电子部件。作为变化，除发光二极管以外，光电子芯片12还可以包括其他电子部件。
图1在其左侧部分示出了用于显示像素的光电子芯片12的元件、对于每个显示像素重复该结构，并且在其右侧部分示出了与显示像素相邻并且可以和多个显示像素共用的元件。
光电子芯片12在图1中从底部到顶部包括：
电绝缘层16，其对发光二极管发射的电磁辐射至少部分透明并且其界定了表面17；
导电层18，其对发光二极管发射的电磁辐射至少部分透明；
第一线20(示出了三个第一线)，其具有高度H和直径D1；第二线22(示出了三个第二线)，其具有高度H和直径D2；以及第三线24(示出了三个第二线)，其具有高度H和直径D3；第一线、第二线和第三线具有垂直于表面17的平行轴，该平行轴从导电层18延伸并且与导电层18接触，直径D1小于直径D2并且直径D2小于直径D3；
第一头部26，其处于与导电层18相对的每个第一线20的端部；第二头部28，其处于与导电层18相对的每个第二线22的端部；以及第三头部30，其处于与导电层18相对的每个第三线24的端部；
第一电绝缘材料的电绝缘层32，其处于线20、22、24之间、具有大致等于沿线轴测量出的高度H和头部26的尺寸之和的厚度。
第二电绝缘材料的电绝缘层34，第二电绝缘材料与第一绝缘材料不同或者与第一绝缘材料相同，电绝缘层34在第一绝缘层32周围延伸并且具有与绝缘层32相同的厚度；
开口36，其跨绝缘层34的整个厚度延伸穿过绝缘层34；
导电层38，其在开口36中延伸并且与导电层18接触；
导电材料的隔离部分40，其在绝缘层32、绝缘层34、导电层38、和从绝缘层32突出的头部26、28、和30的部分上、并且特别地与从绝缘层32突出的头部26、28和30的部分接触；
不同的导电层42、44、46、48，导电层42与第一头部26接触，导电层44与第二头部28接触，导电层46与第三头部30接触，并且导电层48与导电层38接触；
电绝缘层50，其覆盖导电层42、44、46和48并且在导电层42、44、46和48之间延伸，并且界定表面51(优选地基本上为平面)；以及
导电垫52、54、56、58，其能够具有多层结构，延伸穿过绝缘层50并且与表面51平齐，导电垫52与导电层42接触，导电垫54与导电层44接触，导电垫56与导电层46接触，并且导电垫58与导电层48接触。
控制芯片14在光电子芯片12一侧特别包括界定表面61(优选地基本上为平面)的电绝缘层60和与表面61平齐的导电垫62，垫62被电耦合到导电垫52、54、56、58。在控制芯片14通过分子接合而接合到光电子芯片12的情况下，导电垫62可以与导电垫52、54、56、58接触。在控制芯片14通过倒装型接合而接合到光电子芯片12的情况下，焊锡球或微米管可以插入导电垫62与导电垫52、54、56、58之间。
图2至图8是头部26的实施例的细节图。头部28和30可以具有与头部26的结构类似的结构。
在图2中，头部26从线20沿着线20的轴Δ依次包括：
半导体部分64，其具有与线20相同的材料并且掺杂成第一导电类型(例如，N型)；
有源区66；以及
具有第二导电类型(例如，P型)的掺杂半导体部分68。
钝化层(未示出)，其可以存在于有源区66的侧面上和半导体部分64、68的侧面上。
每个线20、22、24和关联的头部26、28、30形成的组件形成以轴向配置的线形的基本发光二极管。头部26、28、30尤其包括有源区66，有源区66是具有从其发射的由发光二极管递送的大部分电磁辐射的层。根据示例，有源区66可以包括束缚结构(confinementmeans)，诸如多量子阱。
发光二极管被称为以轴向配置，这是因为有源区66基本上涂覆了大致上垂直于轴Δ的半导体部分64的表面65并且沿着轴Δ延伸。此外，半导体部分68基本上涂覆了大致上垂直于轴Δ的有源区66的上表面67并且沿着轴Δ延伸。
在图2中示出的实施例中，头部26的横截面面积随着与线20的距离的增加而增加，并且相邻发光二极管的半导体部分68是不同的。根据另一实施例，相邻发光二极管的半导体部分可以合并。
图3是类似于图2的另一实施例的视图，其中头部26的截面面积大致上恒定的。
图4是类似于图2的另一实施例的视图，其中头部26的横截面面积随着与线20的距离增加而增加并且然后基本上保持恒定，有源区66位于头部26的恒定横截面面积部分的水平处。
图5是类似于图4的另一实施例的视图，其中头部26的横截面面积随着与线20的距离增加而增加并且然后基本上保持恒定，有源区66位于头部26的恒定横截面面积的部分的水平处。
图6是类似于图2的另一实施例的视图，其中头部26的横截面面积对于半导体部分64和有源区66大致上是恒定的，并且对于半导体部分68该横截面面积随着与线20的距离增加而增加。
根据实施例，每个显示像素Pix至少包括两种类型的发光二极管。根据实施例，例如包括线20和头部26的第一类型的发光二极管能够发射第一波长的第一辐射，并且例如包括线22和头部28的第二类型的发光二极管能够发射第二波长的第二辐射。根据实施例，每个显示像素Pix至少包括三种类型的发光二极管，例如包括线24和头部30的第三类型的发光二极管能够发射第三波长的第三辐射。第一、第二和第三波长可以是不同的。
根据实施例，尤其在半导体部分64的面65仅与晶面C对应的情况下，当有源区66所在的线20、22、24的直径减小时，由有源区66发射的辐射的波长增加。根据实施例，第三波长对应于蓝光并且在430nm至490nm的范围内。根据实施例，第二波长对应于绿光并且在510nm至570nm的范围内。根据实施例，第一波长对应于红光并且在600nm至720nm的范围内。这是令人惊讶的，因为通常公开的是：当有源区66在半极化晶面上生长时，当有源区所在的线的直径增加时，由有源区发射的辐射的波长增加。
根据实施例，每个显示像素Pix包括第四类型的发光二极管，第四类型的发光二极管能够发射第四波长的第四辐射。第一、第二、第三和第四波长可以是不同的。根据实施例，第四波长对应于黄光并且在570nm至600nm的范围内。
对于每个显示像素，具有相同直径的线的基本发光二极管具有公用电极，并且当在导电层18与导电层42、44或46之间施加电压时，由这些基本发光二极管的有源区发射光辐射。
在本实施例中，每个发光二极管发射的电磁辐射穿过表面17从光电子设备逸出。优选地，每个导电层42、44、46是反射性的并且有利地能够增加由发光二极管发射的、穿过表面17从光电子设备10逸出的辐射的比例。
将光电子芯片12和控制芯片14堆叠，光电子设备10的横向体积减小。根据实施例，垂直于线轴测量出的显示像素的横向尺寸小于5μm，优选地小于4μm，例如近似3μm。此外，光电子芯片12可以具有和控制芯片14一样的尺寸。由此，光电子设备10的紧凑性可以有利地增加。
导电层18能够偏置头部26、28、30的有源区并且能够允许发光二极管发射的电磁辐射通过。形成导电层18的材料可以是透明的导电材料，诸如石墨烯或透明导电氧化物(TCO)，尤其是氧化铟锡(ITO)、氧化锌，其掺杂有或不掺杂铝、或镓、或硼。作为示例，导电层18具有在20nm至500nm范围(优选地从20nm至100nm)内的厚度。
导电层38、导电层42、44、46、48和导电垫52、54、56、58可以由金属(例如由铝、银、铜、金或钌，或由这些化合物中的至少两个的合金)制成。导电层38可以具有在100nm至3μm的范围内的厚度。导电部分42、44、46、48可以具有在100nm至2μm的范围内的厚度。在垂直于表面17的平面中的最小横向尺寸在150nm至1μm(例如，近似0.25μm)的范围内。导电垫52、54、56、58可以具有在0.5μm至2μm的范围内的厚度。
绝缘部分16、32、34和50中的每个由从包括氧化硅(SiO2)、氮化硅(SixNy，其中x近似等于3并且y近似等于4，例如Si3N4)、氮氧化硅(特别地通式为SiOxNy，例如，Si2ON2)、氧化铪(HfO2)或氧化铝(Al2O3)的群组中选择的材料制成。根据实施例，绝缘层74由氧化硅制成并且绝缘层76由氮化硅制成。每个绝缘层74、76的厚度在10nm至100nm(优选地从20nm至60nm)的范围内，特别地等于约40nm。绝缘层16可以具有最大厚度在100nm至5μm的范围内。绝缘层32和34可以具有最大厚度在0.5μm至2μm的范围内。绝缘层50可以具有最大厚度在0.5μm至2μm的范围内。
导电部分40由作为良好电导体的材料制成，并且与形成导电层42、44、46、48的材料相比，该材料同时具有与形成头部26、28、30的上层的材料更好的接触电阻。导电部分40例如由镍(Ni)制成。导电部分40可以具有在0.5nm至10nm的范围内的厚度。导电部分40能够获得头部26、28、30与导电层42、44、46之间的弱电阻接触。
每个线20、22、24和每个半导体部分64、68至少部分地由至少一种半导体材料形成。根据实施例，半导体材料从包括III-V族化合物、II-VI族化合物、或者IV族半导体或化合物的群组中选择。
线20、22、24和半导体部分64、68可以至少部分地由主要包括III-V族化合物(例如，III-N化合物、II-VI族化合物或至少IV族化合物)的第一半导体材料构成。III族元素的示例包括镓(Ga)、铟(In)或者铝(Al)。III-N化合物的示例为GaN、AIN、InN、InGaN、AlGaN或AlInGaN。还可以使用其他V族元素，例如，磷或砷。通常，在III-V族化合物中的元素可以以不同的摩尔分数结合。II族元素的示例包括IIA族元素，特别是铍(Be)和镁(Mg)以及IIB族元素(尤其是锌(Zn)、镉(Cd)和汞(Hg))。VI族元素的示例包括VIA族元素，尤其是氧(O)和碲(Te)。II-VI族化合物的示例为ZnO、ZnMgO、CdZnO、CdZnMgO、CdHgTe、CdTe或HgTe。通常，在II-VI族化合物中的元素可以以不同的摩尔分数结合。IV族半导体材料的示例为硅(Si)、碳(C)、锗(Ge)、碳化硅(SiC)、硅锗合金(SiGe)或碳化锗合金(GeC)。线20、22、24和/或半导体部分64、68的半导体材料可以包括掺杂物，例如，提供III-N化合物的N型掺杂的硅，或者提供III-N化合物的P型掺杂的镁。
每个线20、22、24可以具有沿着大致垂直于表面17的轴伸长的半导体结构。每个线20、22、24通常可以具有圆柱形状。两个相邻线20、22、24的轴可以相距100nm至3μm，并且优选地从200nm至1.5μm。每个线20、22、24的高度H可以在150nm至10μm(优选地从200nm至1μm，更优选地从250nm至750nm)的范围内。每个线20、22、24的平均直径可以在50nm至10μm(优选地从100nm至2μm，更优选地从120nm至1μm)的范围内。
线20、22、24的横截面可以具有不同的形状，诸如例如椭圆、圆或多边形(尤其是三角形、矩形、正方形或六边形的形状)。
有源区66可以包括至少一个量子阱，其包括第二半导体材料层，第二半导体材料层具有小于半导体部分64和半导体部分68的带隙能量的带隙能量，优选地插入两个阻挡层之间，从而改善了电荷载流子束缚。第二半导体材料可以包括掺杂半导体部分64、68的III-V族、II-VI族或IV族化合物，其具有至少一个被并入其中的附加元素。作为示例，在线20、22、24由GaN制成的情况下，形成量子阱的第二材料优选地为InGaN。附加元素的原子百分比是期望的光学特性和线的发射光谱的函数。有源区66可以由单个量子阱或者多个量子阱形成。
根据优选的实施例，每个线20、22、24由GaN制成，有源区66的一个或多个量子阱由InGaN制成。特别地，有源区66的发射波长取决于一个或多个量子阱中的铟的比例。半导体部分64可以由GaN制成并且可以掺杂成第一导电类型，例如，特别是利用硅掺杂成N型。沿着轴Δ测量出的半导体部分64的高度可以在10nm至1μm的范围内，例如，在20nm至200nm的范围内。有源区66可以包括例如由InGaN制成的一个或多个量子阱。有源区66可以包括单量子阱，其在半导体部分64、68之间沿着轴Δ连续地延伸。作为变化，有源区66可以包括多个量子阱，并且然后可以沿着轴Δ形成量子阱(例如由InGaN制成)与阻挡层(例如由GaN制成)的交替。沿着轴Δ测量出的有源区66的高度在10nm至500nm的范围内，例如，在20nm至100nm的范围内。半导体部分68可以由GaN制成并且可以掺杂成与第一类型相反的第二导电类型，例如，特别是利用镁掺杂成P型。半导体部分68的高度可以在50nm至5μm的范围内，例如在100nm至1μm的范围内。半导体部分68可以包括位于与有源区66的界面处的电子阻挡层。电子阻挡层可以由三元III-N族化合物制成，例如，AlGaN或AlInN，有利地为P型掺杂的。电子阻挡层能够增加有源区66内的辐射复合率。
在图2至图7中示出的实施例中，形成有源区66的层沿着轴Δ堆叠。
图7是类似于图4的另一实施例的视图，其中有源区66包括具有第一带隙的半导体材料的中央部分Lg和沿轴Δ布置在中央部分周围并且与中央部分接触的周缘部分Bg，周缘部分由具有高于第一带隙的第二带隙的半导体材料制成。
图8A至图8Q是在一种制造图1中所示的光电子设备10的方法的另一实施例的相继步骤处获得的结构的局部简化的剖面视图。
图8A示出了在以下步骤之后获得的结构：
形成支撑件70，其对应于在图8A中从底部到顶部的基板71、至少成核层(也被称为种子层，两个种子层72和73作为图8A中的示例示出)、电绝缘层74、绝缘层74上的电绝缘层76的堆叠，绝缘层74、76由不同材料制成；
在绝缘层74和76中形成第一开口78，以将种子层73的部分暴露于第一线20的期望位置，第一开口78的直径基本对应于第一线20的直径；在绝缘层74和76中形成第二开口80，以将种子层73的部分暴露于第二线22的期望位置，第二开口80的直径基本对应于第二线22的直径；并且在绝缘层74和76中形成第三开口82，以将种子层73的部分暴露于第三线24的期望位置，第三开口82的直径基本对应于第三线24的直径；并且
同时从开口78、80、82中的种子层72生长线20、22、24。
作为变化，绝缘层74、76可以被单个绝缘层所替代。
基板71可以与单体式结构对应或者与覆盖另一材料制成的支撑件的层对应。优选地，基板71为半导体基板，例如，由硅、锗、碳化硅、III-V族化合物(诸如GaN或GaAs)制成的基板，或ZnO基板、或导电基板(例如，由金属或金属合金制成的基板，尤其是铜、钛、钼、镍基合金和钢)。优选地，基板71是单晶硅基板。优选地，半导体基板与微电子学中实施的制造方法兼容。基板71可以对应于绝缘体上硅(silicon-on-insulator)型(也被称为SOI)的多层结构。基板71可以是大量掺杂、微量掺杂或不掺杂的。
种子层72、73由有利于线20、22、24生长的材料制成。形成每个种子层72、73的材料可以是金属、金属氧化物、或元素周期表第IV、V或VI列的过渡金属的氮化物、碳化物、硼化物或这些化合物的组合，并且优选地为元素周期表第IV、V或VI列过渡金属的氮化物或者这些化合物的组合。作为示例，每个种子层72、73可以由以下制成：氮化铝(AIN)、氧化铝(Al2O3)、硼(B)、氮化硼(BN)、钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、铪(Hf)、氮化铪(HfN)、铌(Nb)、氮化铌(NbN)、锆(Zr)、锆硼酸(ZrB2)、氮化锆(ZrN)、碳化硅(SiC)、碳氮化钽(tantalum carbide nitride，TaCN)、MgxNy形式的氮化镁(其中x近似等于3并且y近似等于2，例如，Mg3N2形式的氮化镁)。每个种子层72、73具有例如1nm至100nm范围(优选地在10nm至30nm的范围内)内的厚度。
绝缘部分74和76中的每个可以由从包括氧化硅(SiO2)氮化硅(SixNy，其中x近似等于3并且y近似等于4，例如Si3N4)、氮氧化硅(特别地通式为SiOxNy，例如，Si2ON2)、氧化铪(HfO2)或氧化铝(Al2O3)的群组中选择的材料制成。根据实施例，绝缘层74由氧化硅制成并且绝缘层76由氮化硅制成。每个绝缘层74、76的厚度在10nm至100nm(优选地从20nm至60nm)的范围内，尤其等于约40nm。
生长线20、22、24的方法可以是诸如化学气相沉积(CVD)或金属有机物化学气相沉积(MOCVD，也被称为金属-有机物气相外延(MOVPE))的方法。然而，可以使用诸如分子束外延(MBE)、气源MBE(GSMBE)、金属有机化合物MBE(MOMBE)、等离子辅助MBE(PAMBE)、原子层外延(ALE)或氢化物气相外延(HVPE)的方法。此外，还可以使用电化学工艺，例如，化学浴沉积(CBD)、水热工艺、液体气溶胶热解(liquid aerosol pyrolysis)或电沉积。
作为示例，该方法可以包括将III族元素的前体和V族元素的前体注入反应器中。III族元素的前体的示例为三甲基镓(TMGa)、三乙基镓(TEGa)、三甲基铟(TMIn)或三甲基铝(TMAL)。V族元素的前体的示例为氨(NH3)、三丁基磷化氢(TBP)、胂(AsH3)或二甲基阱(UDMH)。
每个线20、22、24在生长步骤结束时的高度可以在250nm至15μm(优选地从500nm至5μm，更优选地从1μm至3μm)的范围内。第一线20的高度不同于第二线24的高度和第三线24的高度。线20、22、24的高度尤其取决于线的直径和线之间的距离。根据实施例，第一线20的高度比第二线22的高度更高，并且第二线22的高度比第三线24的高度更高。
可以通过以下方法作为示例沉积每个种子层72、73和每个绝缘层74、76：等离子体增强化学气相沉积(PECVD)、低压化学气相沉积(LPCVD)、亚大气化学气相沉积(SACVD)、CVD、物理气相沉积(PVD)或原子层沉积(ALD)。
图8B示出了已经在全部线20、22、24上方和线20、22、24之间的绝缘层76上方沉积介电层83之后获得的结构。
介电层83可以由与绝缘层74相同的材料(即，由与绝缘层76的材料不同的材料)制成。根据实施例，层83的最小厚度大于线20、22、24的最小高度。优选地，层83的最小厚度大于线20、22、24的最大高度。
作为示例，介电层83的厚度在250nm至15μm(优选地从300nm至5μm，例如等于约2μm)的范围内。绝缘层83可以通过与用于形成绝缘层72、74的那些方法相同的方法形成。
图8C示出了在已经减薄并平整化绝缘层83之后获得的结构和线20、22、24的部分，从而以种子层76的高度例如在150nm至10μm的范围内界定平整表面84。蚀刻是例如CMP(化学-机械平整化)。线20、22、24之间绝缘层83的存在能够实施CMP型蚀刻方法，如果仅存在线则该方法将是困难的或甚至是不可能的。在该步骤之后，全部线20、22、24具有同样的高度。可以在多个步骤中执行绝缘层83和线20、22、24的部分的刻蚀。作为变化，可以在线20、22、24具有大致相同的高度时省略绝缘层83和线20、22、24的部分的减薄和平整步骤。
图8D示出了在已经完全移除介电层83以暴露绝缘层76和线20、22、24之后获得的结构。然后，绝缘层76可以在介电层83的刻蚀期间起截止层的作用。可以通过湿法蚀刻执行介电层83的移除。作为变化，介电层83的刻蚀可以只是局部的，剩余的层被保留在绝缘层76上。
图8E示出了在针对每个线20、22、24同时形成头部26、28、30之后获得的结构。形成头部的连续层可以通过与所描述的用于形成线20、22、24的那些方法相同的方法来形成。这样的方法在题为“Monolithic Integration of InGaN-Based Nanocolumn Light-Emitting Diodes with Different Emision Colors”的Katsumi Kishino等人的公开(2013，日本应用物理学会，应用物理快报6(2013)012101)和题为"Full-Color SingleNanowire Pixels for Projection Displays"的Yong-Ho Ra的公开中进行了描述。
头部26、28、30的有源区的形成除了将III族元素的前体和V族元素的前体注入到反应器中之外还可以包括将附加元素(特别是铟)的前体注入到反应器中。将附加元素混入有源区66的比率尤其取决于有源区的横向尺寸、线20、22、24之间的距离、有源区相对于介电层83(如果后者未被完全刻蚀)或绝缘层76(如果介电层83被完全刻蚀)的上表面的高度。因此针对头部26、28、30(即使其是同时形成的)的有源区获得不同的铟混入比率。在操作中，头部26、28、30然后能够发射不同波长的电磁辐射。
如果介电层83被保持在线20、22、24之间，则实施为形成头部26、28、30的方法也可能导致在介电层83上形成不想要的晶体。至少部分移除介电层83造成线的侧壁上和线的下部处几乎没有特别是由于线组装引起的屏蔽效应而导致的寄生晶体(parasiticcrystals)的形成。
图8F示出了在以下步骤之后获得的结构：
形成绝缘层32；
形成绝缘层34；并且
跨绝缘层34厚度的部分对其进行刻蚀或减薄以界定大致平坦的表面86。
绝缘层32可以通过保形沉积(例如，通过LPCVD)形成。优选地在小于700℃的温度下执行形成绝缘层32的方法以避免损坏发光二极管的有源区。此外，LPCVD型的方法能够获得线20、22、24之间的良好填充。绝缘层32的沉积厚度可以在50nm至500nm(例如，近似150nm)的范围内。例如绝缘层34可以通过保形沉积(例如，通过PECVD)形成。绝缘层34的沉积厚度可以大于或等于2μm。可以通过CMP执行绝缘层34部分蚀刻。刻蚀可以被截止在绝缘层34中，如图8F中所示，可以被截止在绝缘层32中，但是无论如何在暴露头部26、28、30之前截止。
图8G示出了在刻蚀了绝缘层32、34以暴露头部26、28、30的上表面之后获得的结构。该刻蚀是例如反应离子蚀刻(RIE)类型刻蚀或电感耦合等离子体(ICP)刻蚀。因为头部26、28、30可以具有不同的尺寸，所以某些头部26、28、30可以比其他头部暴露更多。在该步骤处不刻蚀头部26、28、30。优选地，刻蚀为各向异性蚀刻。层32的部分(未示出)可以被保留在头部26、28、30的侧壁上。位于头部26、28、30的顶部的层起刻蚀截止层的作用。根据实施例，在头部26、28、30的形成时，在头部26、28、30的顶部处增加了附加的层以起刻蚀截止层的作用。附加层可以是AlN层。
图8H示出了在以下步骤之后获得的结构：
当头部26、28、30上存在刻蚀截止层时，移除该刻蚀截止层；并且
在头部26、28、30的暴露部分上、在绝缘层32上以及在绝缘层34上形成金属部分40。
当头部26、28、30上的刻蚀截止层由AlN制成时，可以通过四甲基氢氧化铵型(TMAH)的刻蚀来移除该刻蚀截止层。金属部分40的形成可以相继地包括具有1nm厚度的金属(例如，镍)层的沉积和热退火步骤(例如，在550℃温度下)，其造成分离的部分40的形成。
图8I示出了在以下步骤之后获得的结构：
在图8H中示出的结构上(例如，通过阴极溅射)沉积金属层，例如，具有0.5μm厚度。
对该层进行刻蚀以界定导电层42、44、46、48。
图8J示出了在以下步骤之后获得的结构：
在图8I中示出的结构上沉积绝缘层50；并且
形成导电垫52、54、56、58，例如，由铜制成。
图8K示出了在已经将控制芯片14接合到光电子芯片12之后获得的结构。可以通过使用诸如连接微球的嵌件(未示出)执行将控制芯片14接合到光电子芯片12。作为变化，将控制芯片14接合到光电子芯片可以在不使用嵌件的情况下通过直接接合来执行。直接接合可以包括控制芯片14的金属区域(尤其是导电垫62)与光电子芯片12的金属区域(尤其是导电垫52、54、56、58)的直接金属与金属接合，以及控制芯片14的介电区域(尤其是绝缘层50)与光电子芯片12的介电区域(尤其是绝缘层50)的介电与介电接合。可以通过热压缩方法执行将控制芯片14接合到光电子芯片12，在该热压缩方法中通过应用压力和加热将光电子芯片12压在控制芯片14上。
图8L示出了在已经移除基板71和种子层72、73之后获得的结构。可以通过研磨和/或通过湿法蚀刻执行基板71的移除。可以通过湿法蚀刻、干法蚀刻或通过CMP执行种子层72、73的移除。绝缘层74或76可以在种子层73的刻蚀期间起蚀刻截止层的作用。
图8M示出了在刻蚀了绝缘层74和76之后、在部分刻蚀了绝缘层32、绝缘层34和线20、22、24以界定大致平坦的表面88之后获得的结构。可以通过CMP执行移除步骤。线20、22、24的剩余高度等于高度H，例如，近似0.5μm。
图8N示出了在表面88上已经形成导电层18之后获得的结构，导电层18例如通过以下方式形成：通过在整个表面88上沉积TCO层(例如，具有50nm厚度)，并通过光刻技术刻蚀该层以仅保留TCO层18。
图8O示出了在跨整个绝缘层34的厚度于绝缘层34中刻蚀了开口36以暴露导电层48之后获得的结构。这可以通过光刻技术执行。
图8P示出了在开口36以及在与导电层18接触的表面88上形成了导电层38之后获得的结构。这可以通过以下来完成：在表面88侧的整个结构上方沉积导电层(例如，Ti/TiN/AlCu型)的堆叠，并且通过光刻技术刻蚀该层以仅保留导电层38。
图8Q示出了在界定表面17的导电层18上形成绝缘层之后获得的结构。例如，其为通过PECVD沉积的具有1μm厚度的SiON层。
可以提供在表面17上形成凸起区域的附加步骤(也被称为纹理加工步骤)以增加光的提取。
从背面降低线的高度可以通过如前述CMP型方法或者通过任何其他干法蚀刻或湿法蚀刻方法来实现。获得的(尤其是由GaN制成的)线的高度可以被选择成通过线本身内的光的相互作用以增加来自线底部的光的提取。此外，该高度可以被选择成利于不同线之间的光耦合并且因此增加线的组件的总体发射。
根据制造光电子设备的方法的另一实施例，不同时在全部线20、22、24上形成头部26、28、30，而是利用三个生长步骤在全部线20、22、24上相继地形成头部26、28、30，在该三个生长步骤期间，不应该在其顶部形成头部的线被掩蔽。然后所有的线20、22、24可以具有相同直径和线之间的相同间距、形成有不同性质的有源区(例如具有不同比例的铟)，从而获得不同波长的发射。
刚刚描述了具体实施方式。本领域技术人员将想到不同的变化和修改。已经描述了三维半导体结构能够从电信号发射光辐射，从而形成发光二极管。作为变化，该结构可以能够检测入射光辐射和生成电信号作为响应，从而形成光电二极管。本申请可以涉及光学电子学或光伏领域。
权利要求书(按照条约第19条的修改)
1.一种制造光电子设备(10)的方法，所述光电子设备(10)包括被接合到第二电子电路(14)的第一光电子电路(12)，所述第二电子电路(14)包括导电垫(62)，所述第一光电子电路包括像素并且对于每个像素包括：
第一导电层(18)；
至少第一三维半导体元件(20)和第二三维半导体元件(22)，其垂直于所述第一导电层延伸并且与所述第一导电层接触、并且具有垂直于所述第一导电层测量出的相同的高度(H)；
第一活性区域(66)，其位于所述第一三维半导体元件的与所述第一导电层相对的端部上并且能够发射或接收第一波长下的第一电磁辐射；
第二活性区域(66)，其位于所述第二三维半导体元件的与所述第一导电层相对的端部上并且能够发射或接收第二波长下的第二电磁辐射，所述第二波长不同于所述第一波长；以及
第二导电层(42)、第三导电层(44)和第四导电层(48)，其被电耦合到所述导电垫(62)，所述第二导电层被耦合到所述第一活性区域，所述第三导电层(44)被耦合到所述第二活性区域，并且所述第四导电层(48)被耦合到所述第一导电层，
所述方法包括以下相继步骤：
a)形成所述第一光电子电路(12)；以及
b)通过将所述第二导电层(42)、所述第三导电层(44)和所述第四导电层(48)电耦合到所述导电垫(62)，将所述第一光电子电路接合到第二电子电路(14)，
其中步骤a)包括以下相继步骤：
c)在支撑件(70)上同时形成所述第一三维半导体元件(20)和所述第二三维半导体元件(22)；
d)在所述第一三维半导体元件(20)之间和在所述第二三维半导体元件(22)之间形成电绝缘层(32)；
e)部分地刻蚀所述电绝缘层(32)以及所述第一三维半导体元件和所述第二三维半导体元件，使得所述第一三维半导体元件和所述第二三维半导体元件具有所述相同的高度(H)；
f)同时形成以下两个区域：在所述第一三维半导体元件的与所述支撑件相对的端部上的所述第一活性区域(66)、以及在所述第二三维半导体元件的与所述支撑件相对的端部上的所述第二活性区域(66)；
g)形成所述第二导电层(42)、所述第三导电层(44)和所述第四导电层(48)；
h)移除所述支撑件；以及
i)形成所述第一导电层(18)。
2.根据权利要求1所述的方法，还包括：在步骤h)和i)之间的以下步骤：在与所述第一活性区域和所述第二活性区域(66)相对的一侧上对所述电绝缘层(32)和所述第一三维半导体元件(20)和所述第二三维半导体元件(22)进行刻蚀。
3.根据权利要求1或2所述的方法，其中，与所述第一导电层接触的每个第一半导体元件的直径(D1)小于与所述第一导电层接触的每个第二半导体元件的直径(D2)。
4.根据权利要求1至3中任一项所述的方法，其中，所述第一三维半导体元件根据第一平均间距规则地分布，并且其中，所述第二三维半导体元件根据第二平均间距规则地分布，所述第二平均间距不同于所述第一平均间距。
5.根据权利要求1至4中任一项所述的方法，其中，所述第一光电子电路(12)对于每个像素还包括：
至少第三三维半导体元件(24)，其垂直于所述第一导电层(18)延伸并且与所述第一导电层接触，所述第一三维半导体元件(20)、所述第二三维半导体元件(22)和所述第三三维半导体元件(24)具有垂直于所述第一导电层测量出的相同的高度(H)；
第三活性区域(66)，其位于在所述第三三维半导体元件的与所述第一导电层相对的端部上并且能够发射或接收第三波长下的电磁辐射，所述第三波长不同于所述第一波长和所述第二波长；以及
第五导电层(46)，其电耦合到所述导电垫(62)中的一个并且耦合到所述第三活性区域。
6.根据权利要求5所述的方法，其中，与所述第一导电层接触的每个第二半导体元件的所述直径(D2)小于与所述第一导电层接触的每个第三三维半导体元件的直径(D3)。
7.根据权利要求5或6所述的方法，其中，所述第三三维半导体元件根据第三平均间距规则地分布，所述第三平均间距不同于所述第一平均间距和所述第二平均间距。
8.根据权利要求1至7中任一项所述的方法，其中，所述第一活性区域和所述第二活性区域(66)包括单个量子阱或多个量子阱。
9.根据权利要求1至8中任一项所述的方法，其中，所述第一三维半导体元件(20)和所述第二三维半导体元件(22)主要由从包括III-V化合物、II-VI化合物或IV族半导体或化合物的群组中选择的材料制成。
10.根据权利要求1至9中任一项所述的方法，其中，所述第一三维半导体元件(20)和所述第二三维半导体元件(22)具有线形、锥形或圆台形的形状。
11.根据权利要求1至10中任一项所述的方法，其中，平行于所述第一导电层(18)测量出的每个像素的最大尺寸小于5μm。
12.根据权利要求1至11中任一项所述的方法，其中，所述第一三维半导体元件(20)和所述第二三维半导体元件(22)具有线形、锥形或圆台形的形状，其中，与所述第一导电层接触的每个第一半导体元件的所述直径(D1)小于与所述第一导电层接触的每个第二半导体元件的所述直径(D2)，其中，所述第一活性区域和所述第二活性区域(66)包括单个量子阱或多个量子阱，并且其中，所述第一活性区域发射的辐射的波长大于所述第二活性区域发射的辐射的波长。

Claims (12)

1.一种制造光电子设备(10)的方法，所述光电子设备(10)包括接合到第二电子电路(14)的第一光电子电路(12)，所述第二电子电路(14)包括导电垫(62)，所述第一光电子电路包括像素并且对于每个像素包括：
第一导电层(18)；
至少第一三维半导体元件和第二三维半导体元件(20，22)，其垂直于所述第一导电层延伸并且与所述第一导电层接触、并且具有垂直于所述第一导电层测量出的相同的高度(H)；
第一有源区(66)，其位于所述第一三维半导体元件的与所述第一导电层相对的端部上并且能够发射或接收第一波长的第一电磁辐射；
第二有源区(66)，其位于所述第二三维半导体元件的与所述第一导电层相对的端部上并且能够发射或接收第二波长的第二电磁辐射，所述第二波长不同于所述第一波长；以及
第二导电层、第三导电层和第四导电层(42，44，48)，其被电耦合到所述导电垫(62)，所述第二导电层被耦合到所述第一有源区，所述第三导电层(44)被耦合到所述第二有源区，并且所述第四导电层(48)被耦合到所述第一导电层，
所述方法包括以下相继步骤：
a)形成所述第一光电子电路(12)；以及
b)通过将所述第二导电层、所述第三导电层和所述第四导电层(42，44，48)电耦合到所述导电垫(62)，将所述第一光电子电路接合到第二电子电路(14)，
其中步骤a)包括以下步骤：
c)在支撑件(70)上同时形成所述第一三维半导体元件和所述第二三维半导体元件(20，22)；
d)在所述第一三维半导体元件(20)之间和在所述第二三维半导体元件(22)之间形成电绝缘层(32)；
e)部分地刻蚀所述电绝缘层(32)以及所述第一三维半导体元件和所述第二三维半导体元件，使得所述第一三维半导体元件和所述第二三维半导体元件具有所述相同的高度(H)；
f)同时形成在所述第一三维半导体元件的与所述支撑件相对的端部上的所述第一有源区(66)、以及在所述第二三维半导体元件的与所述支撑件相对的端部上的所述第二有源区(66)；
g)形成所述第二导电层、所述第三导电层和所述第四导电层(42，44，48)；
h)移除所述支撑件；以及
i)形成所述第一导电层(18)。
2.根据权利要求1所述的方法，还包括：在步骤h)和i)之间的以下步骤：在与所述第一有源区和所述第二有源区(66)相对的一侧上对所述电绝缘层(32)和所述第一三维半导体元件和所述第二三维半导体元件(20，22)进行刻蚀。
3.根据权利要求1或2所述的方法，其中，与所述第一导电层接触的每个第一半导体元件的直径(D1)小于与所述第一导电层接触的每个第二半导体元件的直径(D2)。
4.根据权利要求1至3中任一项所述的方法，其中，所述第一三维半导体元件根据第一平均间距规则地分布，并且其中，所述第二三维半导体元件根据第二平均间距规则地分布，所述第二平均间距不同于所述第一平均间距。
5.根据权利要求1至4中任一项所述的方法，其中，所述第一光电子电路(12)对于每个像素还包括：
至少第三三维半导体元件(24)，其垂直于所述第一导电层(18)延伸并且与所述第一导电层接触，所述第一三维半导体元件、所述第二三维半导体元件和所述第三三维半导体元件(20，22，24)具有垂直于所述第一导电层测量出的相同的高度(H)；
第三有源区(66)，其位于所述第三三维半导体元件的与所述第一导电层相对的端部上并且能够发射或接收第三波长的电磁辐射，所述第三波长不同于所述第一波长和所述第二波长；以及
第五导电层(46)，其电耦合到所述导电垫(62)中的一个并且耦合到所述第三有源区。
6.根据权利要求5所述的方法，其中，与所述第一导电层接触的每个第二半导体元件的直径(D2)小于与所述第一导电层接触的每个第三半导体元件的直径(D3)。
7.根据权利要求5或6所述的方法，其中，所述第三三维半导体元件根据第三平均间距规则地分布，所述第三平均间距不同于所述第一平均间距和所述第二平均间距。
8.根据权利要求1至7中任一项所述的方法，其中，所述第一有源区和所述第二有源区(66)包括单个量子阱或多个量子阱。
9.根据权利要求1至8中任一项所述的方法，其中，所述第一三维半导体元件和所述第二三维半导体元件(20，22)主要由从包括III-V化合物、II-VI化合物或IV族半导体或化合物的群组中选择的材料制成。
10.根据权利要求1至9中任一项所述的方法，其中，所述第一三维半导体元件和所述第二三维半导体元件(20，22)具有线形、锥形或截锥形的形状。
11.根据权利要求1至10中任一项所述的方法，其中，平行于所述第一导电层(18)测量出的每个像素的最大尺寸小于5μm。
12.根据权利要求1至11中任一项所述的方法，其中，所述第一三维半导体元件和所述第二三维半导体元件(20，22)具有线形、锥形或截锥形的形状，其中，与所述第一导电层接触的每个第一半导体元件的直径(D1)小于与所述第一导电层接触的每个第二半导体元件的直径(D2)，其中，所述第一有源区和所述第二有源区(66)包括单个量子阱或多个量子阱，并且其中，所述第一有源区发射的辐射的波长大于所述第二有源区发射的辐射的波长。
CN201880055485.0A 2017-06-30 2018-06-28 包括以轴向配置的三维半导体结构的光电子设备 Active CN111033747B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1756161A FR3068517B1 (fr) 2017-06-30 2017-06-30 Dispositif optoelectronique comportant des structures semiconductrices tridimensionnelles en configuration axiale
FR1756161 2017-06-30
PCT/FR2018/051604 WO2019002786A1 (fr) 2017-06-30 2018-06-28 Dispositif optoelectronique comportant des structures semiconductrices tridimensionnelles en configuration axiale

Publications (2)

Publication Number Publication Date
CN111033747A true CN111033747A (zh) 2020-04-17
CN111033747B CN111033747B (zh) 2023-10-13

Family

ID=60382299

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880055485.0A Active CN111033747B (zh) 2017-06-30 2018-06-28 包括以轴向配置的三维半导体结构的光电子设备

Country Status (8)

Country Link
US (1) US11195878B2 (zh)
EP (1) EP3646383B1 (zh)
JP (1) JP7146827B2 (zh)
KR (1) KR102526313B1 (zh)
CN (1) CN111033747B (zh)
FR (1) FR3068517B1 (zh)
TW (1) TWI775886B (zh)
WO (1) WO2019002786A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11156759B2 (en) 2019-01-29 2021-10-26 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11610868B2 (en) * 2019-01-29 2023-03-21 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11271143B2 (en) 2019-01-29 2022-03-08 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
FR3094568B1 (fr) * 2019-03-29 2022-04-22 Commissariat Energie Atomique Procédé de fabrication d'un écran d'affichage émissif à LED tridimensionnelles
JP2020166191A (ja) * 2019-03-29 2020-10-08 株式会社ジャパンディスプレイ 表示装置
US11538852B2 (en) 2019-04-23 2022-12-27 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
FR3098012B1 (fr) * 2019-06-25 2023-01-13 Aledia Procédé d'homogénéisation de la section de nanofils pour diodes électroluminescentes
FR3098019B1 (fr) * 2019-06-25 2022-05-20 Aledia Dispositif optoélectronique comprenant des éléments semi-conducteurs tridimensionnels et procédé pour sa fabrication
FR3098013B1 (fr) * 2019-06-25 2021-07-02 Commissariat Energie Atomique Procédé de fabrication d'un dispositif optoélectronique à diodes électroluminescentes de type axial
KR20210031588A (ko) * 2019-09-11 2021-03-22 삼성디스플레이 주식회사 발광 소자, 이의 제조 방법 및 이를 포함하는 표시 장치
CN111430400A (zh) * 2019-12-13 2020-07-17 深圳第三代半导体研究院 一种Micro-LED芯片及其制造方法
CN111430518A (zh) * 2019-12-13 2020-07-17 深圳第三代半导体研究院 一种Micro-LED芯片及其制造方法
FR3111016B1 (fr) * 2020-06-01 2023-01-13 Aledia Dispositif optoélectronique et procédé de fabrication
FR3114682B1 (fr) * 2020-09-29 2023-05-19 Aledia Dispositif optoelectronique a diodes electroluminescentes a affichage couleur
DE102020133504A1 (de) * 2020-12-15 2022-06-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische vorrichtung
WO2023180243A1 (en) * 2022-03-21 2023-09-28 Ams-Osram International Gmbh Optoelectronic component and method for producing an optoelectronic component

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011048318A1 (fr) * 2009-10-23 2011-04-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'une ecran a tres haute resolution utilisant un film conducteur emissif anisotropique a base de nanofils
US20140209859A1 (en) * 2013-01-29 2014-07-31 Samsung Electronics Co., Ltd. Nanostructure semiconductor light emitting device and manufacturing method thereof
CN105900239A (zh) * 2013-09-30 2016-08-24 艾利迪公司 包括发光二极管的光电子装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7569905B2 (en) * 2004-12-20 2009-08-04 Palo Alto Research Center Incorporated Systems and methods for electrical contacts to arrays of vertically aligned nanorods
KR100658938B1 (ko) * 2005-05-24 2006-12-15 엘지전자 주식회사 나노 로드를 갖는 발광 소자 및 그의 제조 방법
JP5836122B2 (ja) * 2008-07-07 2015-12-24 グロ アーベーＧｌｏ Ａｂ ナノ構造のｌｅｄ
WO2010023921A1 (ja) * 2008-09-01 2010-03-04 学校法人上智学院 半導体光素子アレイおよびその製造方法
RU2469435C1 (ru) * 2008-10-17 2012-12-10 Нэшнл Юниверсити Корпорейшн Хоккайдо Юниверсити Массив полупроводниковых светоизлучающих элементов и способ его изготовления
KR101710159B1 (ko) * 2010-09-14 2017-03-08 삼성전자주식회사 Ⅲ족 질화물 나노로드 발광소자 및 그 제조 방법
DE102011118273A1 (de) * 2011-11-11 2013-05-16 Forschungsverbund Berlin E.V. Herstellung einer Halbleitereinrichtung mit mindestens einem säulen- oder wandförmigen Halbleiter-Element
FR3005788B1 (fr) * 2013-05-14 2016-10-21 Commissariat Energie Atomique Dispositif optoelectronique et son procede de fabrication
KR102261727B1 (ko) * 2014-12-15 2021-06-08 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 패키지
KR102441585B1 (ko) * 2015-02-12 2022-09-07 삼성전자주식회사 광검출 소자 및 그 제조방법과, 이미지 센서 및 그 제조방법
KR102384663B1 (ko) * 2015-07-15 2022-04-22 서울바이오시스 주식회사 발광 소자를 포함하는 표시 장치
US10693035B2 (en) * 2015-10-23 2020-06-23 Sensor Electronic Technology, Inc. Optoelectronic device with a nanowire semiconductor layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011048318A1 (fr) * 2009-10-23 2011-04-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'une ecran a tres haute resolution utilisant un film conducteur emissif anisotropique a base de nanofils
US20140209859A1 (en) * 2013-01-29 2014-07-31 Samsung Electronics Co., Ltd. Nanostructure semiconductor light emitting device and manufacturing method thereof
CN105900239A (zh) * 2013-09-30 2016-08-24 艾利迪公司 包括发光二极管的光电子装置

Also Published As

Publication number Publication date
CN111033747B (zh) 2023-10-13
WO2019002786A1 (fr) 2019-01-03
TWI775886B (zh) 2022-09-01
FR3068517A1 (fr) 2019-01-04
JP2020527852A (ja) 2020-09-10
US20210313497A1 (en) 2021-10-07
FR3068517B1 (fr) 2019-08-09
JP7146827B2 (ja) 2022-10-04
KR20200019215A (ko) 2020-02-21
EP3646383B1 (fr) 2022-08-17
US11195878B2 (en) 2021-12-07
KR102526313B1 (ko) 2023-04-26
TW201911558A (zh) 2019-03-16
EP3646383A1 (fr) 2020-05-06

Similar Documents

Publication Publication Date Title
CN111033747B (zh) 包括以轴向配置的三维半导体结构的光电子设备
US10916579B2 (en) Optoelectronic device with light-emitting diodes
US9978808B2 (en) Monolithic multicolor direct view display containing different color LEDs and method of making thereof
US9373755B2 (en) Light-emitting diodes on concave texture substrate
CN109417084B (zh) 具有三维二极管的光电器件
TWI811298B (zh) 發射器、發射裝置以及相關的顯示幕和製造方法
CN110313069B (zh) 具有发光二极管的光电设备
US20230361152A1 (en) Color-display light-emitting-diode optoelectronic device
US11362137B2 (en) Optoelectronic device comprising a matrix of three-dimensional diodes
US20200357844A1 (en) Optoelectronic device with light-emitting diodes
US20220190026A1 (en) Process for manufacturing a three-dimensional led-based emissive display screen
WO2024091466A1 (en) Multicolor light emitting micro led display and method of fabrication thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant