CN105900239A - 包括发光二极管的光电子装置 - Google Patents

包括发光二极管的光电子装置 Download PDF

Info

Publication number
CN105900239A
CN105900239A CN201480062876.7A CN201480062876A CN105900239A CN 105900239 A CN105900239 A CN 105900239A CN 201480062876 A CN201480062876 A CN 201480062876A CN 105900239 A CN105900239 A CN 105900239A
Authority
CN
China
Prior art keywords
substrate
emitting diode
light emitting
electrode
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480062876.7A
Other languages
English (en)
Other versions
CN105900239B (zh
Inventor
克里斯多夫·布维尔
埃尔文·多内尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aledia
Original Assignee
Aledia
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aledia filed Critical Aledia
Publication of CN105900239A publication Critical patent/CN105900239A/zh
Application granted granted Critical
Publication of CN105900239B publication Critical patent/CN105900239B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0025Processes relating to coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开了一种光电子装置(5),其包括:包括第一和第二对置面(12、14)的半导体基板(10);第一发光二极管(DEL1)的第一集合(D1),其置于所述基板的第一部分(541)并且包括圆锥或截头圆锥丝形的半导体元件(201);覆盖每个第一发光二极管(DEL1)的第一电极(301);第一导电部分(421),其与所述基板绝缘,并且延伸穿过所述基板并连接至所述第一电极;第二发光二极管(DEL2)的第二集合(D2),其置于所述基板的第二部分(542)并且包括圆锥或截头圆锥丝形的半导体元件(202);覆盖每个第二发光二极管(DEL2)的第二电极(302);第二导电部分(422),其与所述基板绝缘并且连接至所述第二电极;以及第一导电元件(461、51、482),其在所述第二面的一侧将所述第一导电部分连接至所述基板的第二部分。

Description

包括发光二极管的光电子装置
相关申请的交叉引用
本申请要求法国专利申请案FR13/59409的优先权,其通过引用的方式结合在本文中。
技术领域
本发明涉及基于半导体材料的光电子装置及其制造方法,尤其涉及包括由三维元件特别是半导体微米线或纳米线形成的发光二极管的光电子装置。
背景技术
短语“具有发光二极管的光电子装置”表示能够将电信号转换成电磁辐射的装置,尤其表示专用于发射电磁辐射、尤其是光的装置。能够形成发光二极管的三维元件的示例为包括半导体材料的微米线或纳米线,所述半导体材料是基于主要包括至少一种III族元素和一种V族元素的化合物(例如,氮化镓GaN),下文称为III-V化合物,或主要包括至少一种II族元素和一种VI族元素的化合物(例如,氧化锌ZnO),下文称为II-VI化合物。
可在基板上形成多个光电子装置的三维元件,尤其是半导体微米线或纳米线,随后锯开该基板以划定个别光电子装置。接着,将每个光电子装置布置在封装中,尤其用以保护所述三维元件,并且将所述封装附着到支撑件,例如印刷电路。
可能希望串联连接发光二极管。为此,在多个独立的光电子装置上形成发光二极管,并将光电子装置附着到支撑件并彼此串联连接。所获得的光电子系统的总体积可能是显著的。于是,除了制造各个光电子装置的步骤之外,用于制造包括串联连接的光电子装置的电子系统的方法还包括将光电子装置附着到支撑件的不同步骤以及将光电子装置彼此连接的步骤。这些步骤增加了光电子系统的制造成本。
发明内容
因此,本发明的实施例的目的是至少部分地克服前述具有发光二极管、尤其具有微米线或纳米线的光电子装置及其制造方法的缺点。
本发明的实施例的另一目的是减小包括串联连接的发光二极管的光电子系统的体积。
本发明的实施例的另一目的是减少用于制造包括串联连接的发光二极管的光电子装置的方法的步骤的数量。
本发明的实施例的另一目的是能够以工业规模和低成本制造具有发光二极管的光电子装置。
因此,本发明的实施例提供一种光电子装置,包括:
第一导电型的掺杂半导体基板,其包括第一和第二相对表面;
第一发光二极管的第一总成,其由所述基板的第一部分支撑,并且包括第一线形、圆锥形或截头圆锥形半导体元件;
第一电极,其至少部分透明,并且覆盖每个第一发光二极管;
第一导电部分,其与所述基板绝缘,并且从所述第二表面穿过所述基板到达至少所述第一表面,并连接至所述第一电极;
第二发光二极管的第二总成,其由所述基板的第二部分支撑,并且包括第二线形、圆锥形或截头圆锥形半导体元件;
第二电极,其至少部分透明,并且覆盖每个第二发光二极管;
第二导电部分,其与所述基板绝缘,并且从所述第二表面穿过所述基板到达至少所述第一表面,并连接至所述第二电极;以及
第一导电元件,其在所述第二表面的一侧将所述第一导电部分连接至第二基板部分。
根据一个实施例,所述第一基板部分通过第一绝缘的导电部分与所述第二基板部分绝缘。
根据一个实施例,所述装置包括第一和第二相对侧棱,并且所述第一绝缘的导电部分从所述第一侧棱延伸到所述第二侧棱。
根据一个实施例,所述第一绝缘的导电部分围绕所述第一基板部分。
根据一个实施例,所述装置包括绝缘部分,其不同于所述第一绝缘的导电部分并且使所述第一基板部分与所述第二基板部分绝缘。
根据一个实施例,所述装置包括第一和第二相对侧棱,并且所述绝缘部分从所述第一侧棱延伸到所述第二侧棱。
根据一个实施例,所述第一绝缘部分围绕所述第一基板部分。
根据一个实施例,所述装置包括第一导电垫,其位于与第一基板部分接触的第二表面上。
根据一个实施例,所述基板是选自包括硅、锗、碳化硅和III-V化合物的群组。
根据一个实施例,所述基板的掺杂剂浓度介于5*1016至2*1020原子/cm3的范围内。
根据一个实施例,所述第一总成的发光二极管能够以第一波长发光,而所述第二总成的发光二极管能够以不同于所述第一波长的第二波长发光。
根据一个实施例,所述装置进一步包括:
第三发光二极管的第三总成,其由所述基板的第三部分支撑,并且包括第三线形、圆锥形或截头圆锥形半导体元件;
第三电极,其至少部分透明,并且覆盖每个第三发光二极管;
第三导电部分,其与所述基板绝缘,并且从所述第二表面穿过所述基板到达至少所述第一表面,并连接至所述第三电极;以及
第二导电元件,其在所述第二表面的一侧将所述第二导电部分连接至所述第三基板部分。
根据一个实施例,所述第三总成的发光二极管能够以不同于所述第一和第二波长的第三波长发光。
根据一个实施例,所述第一、第二和第三总成的表面被选择为使得以所述第一、第二和第三波长发出的光的合成对应于发出的白光。
根据一个实施例,所述第一、第二或第三波长中的一个对应于蓝光,所述第一、第二或第三波长中的另一个对应于绿光,而所述第一、第二或第三波长中的另一个对应于红光。
根据一个实施例,所述装置包括四个到一百个以上的发光二极管总成,其通过与所述基板绝缘的导电部分串联连接,并且从所述第二表面穿过所述基板到达至少所述第一表面。
本发明的一个实施例还提供一种制造光电子装置的方法,包括以下步骤:
(a)提供第一导电型的掺杂基板,其包括第一表面;
(b)在所述第一表面上形成第一发光二极管的第一总成和第二发光二极管的第二总成,其中,所述第一发光二极管的第一总成由所述基板的第一部分支撑并且包括第一线形、圆锥形或截头圆锥形半导体元件,所述第二发光二极管的第二总成由所述基板的第二部分支撑并且包括第二线形、圆锥形或截头圆锥形半导体元件;
(c)形成第一电极和第二电极,其中所述第一电极至少部分透明并且覆盖每个第一发光二极管,所述第二电极至少部分透明并且覆盖每个第二发光二极管;
(d)以封装所述第一和第二发光二极管的层覆盖整个第一表面;
(e)减少所述基板厚度;
(f)形成第一导电部分和第二导电部分,其中所述第一导电部分与所述基板绝缘并且从与所述第一表面相对的基板的第二表面穿过所述基板到达至少所述第一表面并连接至所述第一电极,所述第二导电部分与所述基板绝缘并且从所述第二表面穿过所述基板到达至少所述第一表面并连接至所述第二电极;以及
(g)形成导电元件,其在所述第二表面的一侧将所述第一导电部分连接至第二基板部分。
根据一个实施例,步骤(a)至(g)是接连的。
根据一个实施例,在步骤(b)之前执行步骤(f)。
根据一个实施例,在步骤(b)和(c)之间执行步骤(f)。
根据一个实施例,步骤(f)相继包括:在所述基板中从所述第二表面蚀刻第一开口;至少在所述第一开口的侧壁上形成绝缘层;以及形成覆盖所述绝缘层的导电层,或以导电材料填充所述第一开口。
根据一个实施例,步骤(f)包括:在步骤(b)之前或者在步骤(b)和(c)之间,在所述基板中从所述第一表面蚀刻穿过基板厚度的一部分的第二开口,在使所述基板变薄的步骤之后,所述第二开口在所述第二表面上打开。
根据一个实施例,在所述第二开口中的一个内进一步形成第一电极,并且在所述第二开口中的另一个内进一步形成第二电极。
根据一个实施例,所述方法包括:在步骤(b)之前,至少在所述第二开口的侧壁上形成绝缘部分,并以填充材料填充所述第二开口。
根据一个实施例,所述填充材料与形成所述基板的材料相同。
根据一个实施例,所述填充材料为原位掺杂半导体材料。
附图说明
在下列对特定实施例的非限制性描述中,将结合附图详细论述本发明的前述和其它特点和优点。其中:
图1为具有在半导体基板上制造的微米线或纳米线的光电子装置的一个实施例的局部简化横截面图;
图2和3为局部简化附视图,示出图1的装置的导电沟槽的两种不同布局;
图4为具有在半导体基板上制造的微米线或纳米线的光电子装置的另一实施例的局部简化横截面图;
图5和6为局部简化附视图,示出图3的装置的绝缘沟槽的两种不同布局;
图7至10为具有在半导体基板上制造的微米线或纳米线的光电子装置的其它实施例的局部简化横截面图。
图11A至11D为以制造图1所示的包括微米线或纳米线的光电子装置的方法的一个实施例的连续步骤获得的结构的局部简化横截面图;
图12A至12C为以制造图7所示的包括微米线或纳米线的光电子装置的方法的另一实施例的连续步骤获得的结构的局部简化横截面图;
图13A和13B为以制造包括微米线或纳米线的光电子装置的方法的另一实施例的连续步骤获得的结构的局部简化横截面图;以及
图14A至14E为以制造图8所示的包括微米线或纳米线的光电子装置的方法的另一实施例的连续步骤获得的结构的局部简化横截面图。
具体实施方式
为清晰起见,在各个附图中,以相同的参考数字指示相同的元件;此外,如电子电路的表示中常用,各个附图非按比例绘制。此外,仅示出和描述了对本描述的理解有用的元件。用于控制下文所描述的光电子装置的方法是在本领域的技术人员的能力范围内,因此不再描述。
在下列描述中,除非另外指出,否则术语“大体上”、“基本上”和“大约”意为“在10%内”。此外,“主要由一材料形成的化合物”或“基于一材料的化合物”意为该化合物包括比例大于或等于95%的该材料,优选地,此比例大于99%。
本描述涉及光电子装置,其包括三维元件,例如,微米线、纳米线、圆锥形元件或截头圆锥形元件。在下列描述中,描述了包括微米线或纳米线的光电子装置的实施例。然而,可对除微米线或纳米线以外的三维元件(例如,金字塔形三维元件)实施这些实施例。
术语"微米线"或"纳米线"表示沿优选方向具有细长形状的三维结构,其具有至少两个被称为次要尺寸的尺寸,其介于5nm至2.5μm的范围内,优选地,介于50nm至2.5μm的范围内,以及被称为主要尺寸的第三尺寸,其至少等于最大次要尺寸的1倍,优选地,至少5倍,更优选地,至少10倍。在特定实施例中,次要尺寸可小于或等于约1μm,优选地,介于100nm至1μm的范围内,更优选地,介于100nm至300nm的范围内。在特定实施例中,每个微米线或纳米线的高度可大于或等于500nm,优选地,介于1μm至50μm的范围内。
在下列描述中,术语"线"用于表示"微米线或纳米线"。优选地,穿过与线的优选方向垂直的平面内的横截面的重力中心的线的中线大体上是直线的,并且在下文中被称为线的"轴"。
根据一个实施例,提供一种包括至少两个发光二极管总成的光电子装置,每个总成的发光二极管并联装配,从而发光二极管总成等效于普通发光二极管。两个普通发光二极管串联连接。为了形成串联总成,在其上形成有发光二极管的半导体基板中形成硅通孔(TSV)。
图1为包括由例如上述线形成的发光二极管的光电子装置5的一个实施例的部分简化横截面图。
所述光电子装置包括发光二极管的两个总成D1和D2。在下列描述中,将下标"1"或"2"添加到参考数字以表示分别与总成D1或D2相关联的元件。
图1示出一种结构,包括:
-半导体基板10,其包括下表面12和相对的上表面14,优选地,上表面14至少在发光二极管的高度上是平坦的;
-晶种垫161、162,其有助于线的生长并且布置在表面14上;
-线201、202,其分布在具有高度H1的至少两个线总成D1和D2(示出两个五线总成作为示例),每个线201、202与晶种垫161、162中的一个接触,每个线201、202包括与晶种垫161、162接触的、高度为H2的下部221、222,以及延伸到下部221、222的、高度为H3的上部241、242
-绝缘层26,其在基板10的表面14上延伸并且在每个线201、202的下部221、222的侧面上延伸;
-壳体281、282,其包括覆盖每个上部241、242的半导体层的堆叠;
-用于每个总成D1、D2的层301、302,其形成覆盖每个壳体281、282的电极并且在绝缘层26上进一步延伸;
-用于每个总成D1、D2的导电层321、322,其覆盖在线201、202之间的而不在线201、202上延伸的电极层301、302,;
–封装层34,其覆盖整个结构,尤其每个电极层301、302
-附加支撑件36,也称为把手;
-绝缘层38,其覆盖下表面12;
-用于每个总成D1、D2的TSV 401、402,其中每个TSV 401、402包括导电部分421、422,其连接至电极301、302,在基板10中从上表面14延伸到下表面12,并且通过绝缘层441、442与基板10绝缘,导电部分421、422持续在导电垫461、462中的绝缘层38上;
-导电垫481、482,其通过在绝缘层38内设置的开口501、502与下表面12接触,每个导电垫481、482大体上布置在相关联的线201、202的下方,导电垫482通过导电部分51连接至导电垫461
在图1所示的实施例中,每个导电部分421、422可对应于覆盖了绝缘层441、442的层或层堆叠。TSV 401、402的芯部可全部或仅部分填充有导电材料。
光电子装置5可进一步包括未示出的磷光体层,其与封装层34混杂,或设于封装层34和把手36之间,或设于把手36上。
由每个线201、202,相关联的晶种垫161、162和壳体281、282形成的总成形成了发光二极管DEL1、DEL2。二极管DEL1、DEL2的底部对应于晶种垫161、162
将发光二极管DEL1并联连接,使得发光二极管的总成D1等效于普通发光二极管。将发光二极管DEL2并联连接,使得发光二极管的总成D2等效于普通发光二极管。每个总成D1和D2可包括几个发光二极管DEL1、DEL2到几千个发光二极管。
在本实施例中,半导体基板10对应于单片结构。例如,半导体基板10为由硅、锗、碳化硅、例如GaN或GaAs等III-V化合物制成的基板,或者ZnO基板。优选地,基板10为单晶硅基板。
优选地,对半导体基板10进行掺杂以使电阻率降低到接近金属的电阻率,优选地,小于几个mohm.cm。优选地,基板10为具有介于5*1016原子/cm3至2*1020原子/cm3的范围内,优选地,介于1*1019原子/cm3至2*1020原子/cm3的范围内,例如,5*1019原子/cm3,的掺杂剂浓度的重掺杂的基板。基板10具有介于275μm至1,500mm的范围内的厚度,优选地,725μm。在硅基板10的情况下,P型掺杂剂的示例为硼(B)或铟(In),而N型掺杂剂的示例为磷(P)、砷(As)或锑(Sb)。优选地,基板10为N型磷掺杂基板。硅基板10的表面12可为<100>表面。
晶种垫161、162也称为晶种岛,其是由有助于线201、202的生长的材料制成。可提供处理以保护晶种垫的侧面和未被晶种垫覆盖的基板部分的表面,从而防止线在晶种垫的侧面和未被晶种垫覆盖的基板部分的表面生长。该处理可包括在晶种垫的侧面形成介电区并在基板顶部和/或基板内部延伸,并且对于每对晶种垫,将该对晶种垫中的一个连接到该对晶种垫中另一个,而没有线在介电区生长。该介电区可进一步在晶种垫161、162上方延伸。作为一种变型,在与总成D1或D2相关联的区域内,可以使用覆盖基板10的表面14的晶种层代替晶种垫161、162。随后,可在晶种层上方形成介电区以防止线在非所要的区域生长。
作为一个示例,形成晶种垫161、162的材料可为来自元素周期表IV、V或VI列的过渡金属的氮化物、碳化物或硼化物或这些化合物的组合。作为一个示例,晶种垫161、162可由以下材料形成:氮化铝(AlN)、硼(B)、氮化硼(BN)、钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、铪(Hf)、氮化铪(HfN)、铌(Nb)、氮化铌(NbN)、锆(Zr)、硼酸锆(ZrB2)、氮化锆(ZrN)、碳化硅(SiC)、碳氮化钽(TaCN)、呈MgxNy形式的氮化镁,其中x为约等于3且y为约等于2,例如呈Mg3N2形式的氮化镁,或氮化镓镁(MgGaN)、钨(W)、氮化钨(WN)或其组合。
可以使用与基板10相同的导电型来掺杂晶种垫161、162
绝缘层26可由介电材料制成,例如,氧化硅(SiO2)、氮化硅(SixNy,其中x为约等于3,而y为约等于4,例如,Si3N4)、氧氮化硅(SiOxNy,其中x可约等于1/2,而y可约等于1,例如,Si2ON2)、氧化铝(Al2O3)、氧化铪(HfO2)或钻石。作为一个示例,绝缘层26的厚度介于5nm至800nm的范围内,例如,等于约30nm。
基于至少一种半导体材料至少部分地形成线201、202。半导体材料可为硅、锗、碳化硅、III-V化合物、II-VI化合物或这些化合物的组合。
线201、202可至少部分地由主要包括III-V化合物,例如III-N化合物的半导体材料形成。III族元素的示例包括镓(Ga)、铟(In)或铝(Al)。III-N化合物的示例为GaN、AlN、InN、InGaN、AlGaN或AlInGaN。也可使用其它V族元素,例如,磷或砷。通常,可以将III-V化合物中的元素与不同的摩尔分数组合。
可基于主要包括II-VI化合物的半导体材料至少部分地形成线201、202。II族元素的示例包括:IIA族元素,尤其为铍(Be)和镁(Mg);以及IIB族元素,尤其为锌(Zn)和镉(Cd)。VI族元素的示例包括VIA族元素,尤其为氧(O)和碲(Te)。II-VI化合物的示例为ZnO、ZnMgO、CdZnO或CdZnMgO。通常,可以将II-VI化合物中的元素与不同的摩尔分数组合。
线201、202可包括掺杂剂。作为一个示例,对于III-V化合物,掺杂剂可选自包括下列掺杂剂的群组:II族P型掺杂剂,例如,镁(Mg)、锌(Zn)、镉(Cd)或汞(Hg);IV族P型掺杂剂,例如,碳(C);或IV族N型掺杂剂,例如,硅(Si)、锗(Ge)、硒(Se)、硫(S)、铽(Tb)或锡(Sn)。
线201、202的横截面可具有不同的形状,例如,椭圆形、圆形或多边形,尤其为三角形、矩形、正方形或六边形。因此,应理解,关于线或沉积在线上的层的横截面而提到的术语"直径"表示与此横截面中的目标结构的表面积相关联的量,例如,对应于与线横截面具有相同表面积的圆盘的直径。每个线201、202的平均直径可介于50nm至2.5μm的范围内。每个线201、202的高度H1可介于250nm至50μm的范围内。每个线201、202沿大体上垂直于表面14的轴可具有细长半导体结构。每个线201、202可具有普通圆柱形形状。两个线20的轴可相隔0.5μm至10μm,优选地,相隔1.5μm至4μm。作为一个示例,线201、202可规则地分布,尤其以六边形网分布。
作为一个示例,每个线201、202的下部221、222主要由与基板10具有相同掺杂类型(例如N型,如硅掺杂)的III-N化合物形成,例如,氮化镓。下部221、222向上延伸到高度H2,其可介于100nm至25μm的范围内。
作为一个示例,每个线201、202的上部241、242至少部分地由III-N化合物制成,例如,GaN。上部241、242可为N型掺杂的,重掺杂程度可能小于下部221、222,或可为非故意掺杂的。上部241、242向上延伸到高度H3,其可介于100nm至25μm的范围内。
壳体281、282可包括多个层的堆叠,尤其包括:
-有源层,其覆盖相关联的线201、202的上部241、242
-中间层,其具有与覆盖有源层的下部221、222相反的导电型;以及
-连接层,其覆盖中间层并且覆盖有电极301、302
有源层为从其发出由发光二极管DEL1、DEL2所递送的大部分辐射的层。根据一个示例,有源层可包括约束器件,例如多个量子阱。例如,其是由厚度分别为5至20nm(例如,8nm)和1至10nm(例如,2.5nm)的GaN层和InGaN层的交替形成。例如,GaN层可为N型或P型掺杂。根据另一个示例,有源层可包括单个InGaN层,例如,厚度大于10nm。
例如,P型掺杂的中间层可对应于半导体层或半导体层的堆叠,并允许形成P-N或P-I-N结,有源层被包括在P-N或P-I-N结的中间P型层和N型上部241、242之间。
粘接层可对应于半导体层或半导体层的堆叠,并且能够在中间层和电极301、302之间形成欧姆接触。作为一个示例,粘接层可与每个线20的下部221、222相反类型的极重掺杂,直到半导体层的退化,例如,以浓度大于或等于1020原子/cm3的P型掺杂。
半导体层的堆叠可包括由三元合金形成的与有源层和中间层接触的电子阻挡层,例如,由氮化镓铝(AlGaN)制成或由氮化铟铝(AlInN)制成,以提供电载体在有源层中的良好分布。
电极301、302能够使每个线201、202的有源层偏压并允许发光二极管DEL1、DEL2发出的电磁辐射通过。形成电极301、302的材料可为透明且导电的材料,例如,氧化铟锡(ITO)、氧化铝锌或石墨烯。作为一个示例,电极层301、302具有介于5nm至200nm的范围内的厚度,优选地,介于20nm至50nm。
优选地,导电层321、322对应于金属层,例如,铝、银、铜或锌。作为一个示例,导电层321、322具有介于20nm至1,000nm的范围内的厚度,优选地,介于100nm至200nm的范围内。
封装层34是由至少部分透明的绝缘材料制成。封装层34的最小厚度介于250nm至50μm的范围内,使得封装层34完全覆盖位于发光二极管DEL1、DEL2的顶部的电极301、302。封装层34可由至少部分透明的无机材料制成。作为一个示例,无机材料是选自包括下列材料的群组:SiOx类型的氧化硅,其中x为介于1和2之间的实数;或SiOyNz,其中y和z为介于0和1之间的实数;以及,氧化铝,例如,Al2O3。封装层34可由至少部分透明的有机材料制成。作为一个示例,封装层34为硅酮聚合物、环氧化物聚合物、丙烯酸聚合物或聚碳酸酯。
作为一个示例,把手36具有介于200μm至1,000μm之间的厚度。把手36是由至少部分透明的材料制成。其可为硼硅玻璃,例如,Pyrex或蓝宝石。
根据另一实施例,把手36不存在。
通过将导电垫481连接到第一参考电势的源极并将导电垫462连接到第二参考电势的源极,来获得普通发光二极管D1和D2的偏压。作为一个示例,在N型掺杂线的情况下,第一电势(阴极)可低于第二电势(阳极),而第一电势的源极可对应于接地。优选地,这种电势差大于每个普通发光二极管的阈值电压之和,从而使两个串联连接的普通发光二极管的总成正向偏压以允许电流流过。作为一个示例,对于两个串联连接的GaN二极管,电势差可为大约6V。
可在后表面侧的结构上沉积尤其由聚合物制成的钝化层,在钝化层中形成开口以暴露导电垫481和462。使用导电垫481和462来装配被封装在其最终支撑件(例如,印刷电路)上的光电子部件。装配方法可包括焊接操作。金属堆叠被选择为使得其通过有机保焊抛光(OSP)或Ni-Au抛光(通过化学(无电镀镍浸金ENIG)或电化学过程)、Sn、Sn-Ag、Ni-Pd-Au、Sn-Ag-Cu、Ti-Wn-Au或ENEPIG(无电镀镍/无电镀钯/浸金)与电子学中所使用的焊接操作相兼容,尤其与例如用于Cu的焊接相兼容。
光电子装置5进一步包括位于在导电垫481和发光二极管DEL1之间延伸的基板10的部分与在导电垫482和发光二极管DEL2之间延伸的基板10的部分之间的电绝缘器件。根据一个实施例,通过TSV 401执行绝缘。
壳体281的有源层的制造可与壳体282的有源层的制造相同或不同。例如,壳体281的有源层可用于以第一波长发射光,例如,蓝光,而壳体282的有源层可用于以不同于所述第一波长的第二波长发射光,例如,绿光。例如,此可通过调节形成这些有源层的量子阱的厚度或组份来获得。在以不同方式制造壳体281和282的有源层的情况下,可提供第一掩膜步骤以在壳体281的有源层的形成过程中保护普通发光二极管D2,并且可提供第二掩膜层以在壳体282的有源部分的形成过程中保护普通发光二极管D1
作为一个示例,光电子装置5可包括串联连接至普通发光二极管D1和D2的第三普通发光二极管。作为一个示例,第三普通发光二极管可用于以不同于第一波长和第二波长的第三波长发射光,例如,红光。因此,可选择蓝、绿和红光的合成,从而通过这些颜色的合成使观察者看到白光。
图2为沿线II-II的图1的光电子装置5的缩小比例的局部简化横截面图。根据一个实施例,光电子装置5包括两个相对侧棱52、53,并且TSV 401在基板10的整个宽度上延伸,从侧棱52延伸到侧棱53,以将基板10分成两个基板部分541和542。TSV 401使基板部分541与基板部分542电绝缘。随后,TSV 401对应于从侧棱52向侧棱53延伸的沟槽,其延伸距离取决于光电子部件5的尺寸,例如,介于15μm至3,000μm的范围内,例如,约350μm。TSV 401的宽度,即,隔离TSV 401的两个侧壁的距离介于5至200μm的范围内,例如,50μm。TSV 402沿着或靠近与TSV 401相对的基板部分542的侧棱延伸。基板部分541的长度,即,将TSV 401和与TSV 401相对的基板部分542的侧棱隔开的距离可相同或不同于基板部分542的长度,即,将TSV 401与TSV 402隔开的距离。例如,在制造壳体281和282的有源层以具有不同颜色的光发射的情况下,基板部分541和542的长度可用于获得提供所要的颜色合成的普通发光二极管表面积。作为一个示例,在三个普通发光二极管发射蓝、绿和红光的情况下,可选择所述表面积以通过颜色合成获得白光。
图3为另一实施例的横截面图,其类似于图2,其中在横截面平面内,TSV401遵循闭合曲线,例如,如图3所示的正方形、矩形、圆形、椭圆形等。TSV 401围绕基板部分541,并且被基板部分542包围。TSV 402可沿基板部分542的侧棱延伸。在横截面平面内,TSV 402也可遵循与TSV 401同心的闭合曲线,例如,正方形、矩形、圆形、椭圆形等。
作为一个示例,光电子装置5可包括两个以上串联连接的普通发光二极管。在这种情况下,将连续的普通发光二极管中的一对相邻的普通发光二极管隔开的每个TSV可遵循与隔开连续的普通发光二极管中的上一对相邻的普通发光二极管的TSV同心的闭合曲线。例如,光电子装置5可包括三个普通发光二极管,其具有形成闭合曲线的第一TSV、形成与第一TSV同心的闭合曲线的第二TSV以及沿侧棱延伸的第三TSV。作为一个示例,在三个普通发光二极管发射蓝、绿和红光的情况下,可选择所述表面积以通过颜色合成获得白光。
根据另一实施例,可通过TSV 401、TSV 402以外的其它器件实现基板部分541和542之间的电绝缘。其可为在基板10的整个深度上延伸的填充有绝缘材料的沟槽,或与基板10极性相反且在基板10的整个深度上延伸的掺杂区。
图4为光电子装置55的另一实施例的视图,其类似于图1。光电子装置55包括图1所示的光电子装置5的所有元件,并且进一步包括在基板10的整个厚度上从上表面14延伸到下表面12的至少一个绝缘沟槽56。其可为通过深沟槽绝缘制造法形成的沟槽56。
图5为沿线V-V的图4的光电子装置55的缩小比例的局部简化横截面图。绝缘沟槽56在基板10的整个宽度上从侧棱52向侧棱53延伸,并且使基板部分541与基板部分542电绝缘。绝缘沟槽56从侧棱52向侧棱53延伸,其延伸距离取决于光电子部件55的尺寸,例如,介于15μm至3,000μm的范围内,例如,约350μm。绝缘沟槽56的宽度,即,将绝缘沟槽的两个侧壁隔开的距离,介于1至10μm的范围内,例如,2μm。
每个TSV 401、TSV 402的尺寸适合于光电子装置的尺寸。对于每个普通发光二极管D1、D2,可同时形成多个TSV 401、402、1001、1002以创建并联连接。此可降低连接电阻。这些连接可被布置在其中在无线区域中形成发光二极管DEL的区域的外围。
图6为另一实施例的横截面图,其类似于图5,其中,绝缘沟槽56在横截面平面内遵循闭合曲线,例如如图6所示的正方形,矩形、圆形、椭圆形等。绝缘沟槽56围绕基板部分541,并且被基板部分542包围。
图7为光电子装置57的另一实施例的视图,其类似于图1。光电子装置57包括图1所示的光电子装置5的所有元件,不同之处在于,导电部分421、422完全填充每个TSV 401、TSV 402
图8为光电子装置60的另一实施例的视图,其类似于图7。光电子装置60包括图1所示的光电子装置5的所有元件,不同之处在于,每个TSV 401、TSV402的导电部分421、422对应于通过绝缘层441、442与基板的其余部分绝缘的基板10的部分。
图9为包括连续的多个串联连接的普通发光二极管的光电子装置65的一个实施例的局部简化横截面图。作为一个示例,图9示出六个普通发光二极管D1至D6。在下列描述中,将下标"1"、"2"…或"6"添加到参考数字以表示分别与普通发光二极管D1、D2…或D6相关联的元件。在图9中,未详细示出发光二极管。尤其,未示出覆盖发光二极管的电极,而是仅示出导电层32i。光电子装置65可包括2个到100以上的串联连接发光二极管的总成。串联连接发光二极管的总成的联合能够增加施加到发光二极管总成的电源电压的最大振幅,其等于第一和第二参考电压之间的差。作为一个示例,电源电压可具有大于或等于6V的最大振幅,例如,约12V、24V、48V、110V或240V。
通过多次重复图1、7或8中的一个所示的结构而获得光电子装置。除了位于连续普通发光二极管末端的普通发光二极管,每个考虑中的普通发光二极管的阳极连接至紧随所述考虑中的普通发光二极管的连续普通发光二极管中的普通发光二极管的阴极,而考虑中的普通发光二极管的阴极连接至位于考虑中的普通发光二极管之前的连续普通发光二极管中的普通发光二极管的阳极。为此,对于介于2至6的范围内的i,每个普通发光二极管Di的导电垫48i通过在导电层38上延伸的导电轨道51i-1连接至普通发光二极管Di-1的导电垫46i-1。此外,TSV 40i连接至普通发光二极管Di的导电层32i。TSV 40i和40i+1界定了基板部分54i+1
与图1、7或8中的一个所示的结构相比,光电子装置65进一步包括:
-绝缘层66,其覆盖绝缘层38,完全覆盖发光二极管Di的导电垫46i和48i(其中i介于2至5的范围内)、TSV 401和导电垫486,并且部分覆盖导电垫481和导电垫466
-导电垫68,其通过在绝缘层66中提供的开口70与导电垫481接触;
-导电垫72,其通过在绝缘层66中提供的开口74与导电垫466接触;以及
-导电垫76,其在绝缘层66上相对于普通发光二极管D2至D5延伸,并充当隔热垫。
图10为包括连续的多个串联连接普通发光二极管D1至D6的光电子装置80的一个实施例的视图,其类似于图9。通过多次复制图1、7或8中的一个所示的结构获得光电子装置80,不同之处在于,不存在导电部分51。与图1、7或8中的一个示出的结构相比,光电子装置80进一步包括:
-附加绝缘层82,其覆盖绝缘层38;
-导电垫84,其通过在绝缘层82中提供的开口86与导电垫481接触;
-导电垫88i,其中I介于2至5之间,每个导电垫88i通过在绝缘层82中提供的开口90i-1与导电垫46i-1接触,并且通过在绝缘层82中提供的开口92i与导电垫48i接触;
-导电垫94,其通过在绝缘层82中提供的开口96与导电垫466接触;以及
-绝缘层98,其覆盖绝缘层82,完全覆盖导电垫88i(其中I介于2至5之间),并且部分覆盖导电垫84和94。
图11A至11D为以图1所示的制造光电子装置5的方法的另一实施例的连续步骤获得的结构的局部简化横截面图,其中每个普通发光二极管仅示出两个线。
提供图11A所示结构的制造方法的一个实施例包括以下步骤:
(1)在基板10的表面14上形成晶种垫161、162
可通过在表面14上沉积晶种层并将晶种层的部分一直蚀刻到基板10的表面12以划定晶种垫,来获得晶种垫16。可通过例如化学气相沉积(CVD)或金属-有机化学气相沉积(MOCVD),也称为金属-有机气相外延(MOVPE),来沉积晶种层。然而,可使用例如分子束外延(MBE)、气体源MBE(GSMBE)、金属-有机MBE(MOMBE)、等离子体辅助MBE(PAMBE)、原子层外延(ALE)、氢化物气相外延(HVPE),以及原子层沉积(ALD)。此外,可使用例如蒸镀或反应阴极溅射等方法。
当晶种垫161、162由氮化铝制成时,其可大体上为有纹理的并且具有优选的极性。可通过在沉积晶种层之后执行的附加处理来获得垫161、162的纹理化。例如,其为在氨流(NH3)下退火。
(2)保护未覆盖有晶种垫161、162的基板10的表面14的部分以避免后续的这些部分上的线生长。此可通过氮化步骤来获得,其导致在晶种垫161、162之间在基板10的表面上形成氮化硅区域(例如,SiN或Si3N4)。此也可通过晶种垫161、162之间的掩膜基板10的步骤来获得,包括层的沉积,例如SiO2或SiN或Si3N4电介质,接着在光刻步骤之后蚀刻位于晶种垫161、162外部的该层。在这种情况下,掩膜层可在晶种垫161、162上延伸。当通过掩膜基板10的步骤来执行保护步骤(2)时,可避免晶种层蚀刻步骤。随后,由均一的连续层形成晶种垫161、162,所述连续层的表面在线穿过的高度保持空闲。
(3)生长每个线201、202的下部221、222到达高度H2。每个线201、202从下方的晶种垫161、162的顶部生长。
可通过CVD、MOCVD、MBE、GSMBE、PAMBE、ALE、HVPE、ALD类工艺生长线201、202。此外,可使用电化学工艺,例如,化学浴沉积(CBD)、水热工艺、液体烟雾热解或电淀积。
作为一个示例,线生长方法可包括将III族元素的前驱体或V族元素的前驱体注射入反应器。III族元素的前驱体的示例为三甲基镓(TMGa)、三乙基镓(TEGa)、三甲基铟(TMIn)或三甲基铝(TMAl)。V族元素的前驱体的示例为氨(NH3)、叔丁基膦(TBP)、三氢化砷(AsH3)或不对称二甲基肼(UDMH)。
根据本发明的实施例,在III-V化合物的线生长的第一阶段,除了III-V化合物的前驱体之外,还过量添加附加元素的前驱体。所述附加元素可为硅(Si)。硅的前驱体的一个示例为硅烷(SiH4)。
作为一个示例,在上部221、222是由重掺杂N型GaN制成的情况下,通过将例如三甲基镓(TMGa)等镓前驱体气体和例如氨(NH3)等氮前驱体气体注射入喷头型MOCVD反应器来实施MOCVD型方法。作为一个示例,可使用由AIXTRON商业化的喷头型3x2"MOCVD反应器。三甲基镓和氨之间的分子流量比在5-200的范围内,优选地,在10-100的范围内,能够有利于线的生长。作为一个示例,确保了金属-有机元素始终扩散入反应器中的载气在TMGa起泡器中装载金属-有机元素。根据标准运行条件调节TMGa起泡器。例如,为TMGa选择60sccm(标准立方厘米每分钟)的流量,而为NH3(标准NH3瓶)使用300sccm的流量。使用约800mbar(800hPa)的压力。气体混合物进一步包括注射入MOCVD反应器中的硅烷,其为硅的前驱体。可以1,000ppm将硅烷稀释在氢中,并且提供20-sccm的流量。反应器中的温度为,例如,介于950℃至1,100℃的范围内,优选地,介于990℃至1,060℃的范围内。为了将物质从起泡器的出口输送到两个反应器风室,使用分布在两个风室之间的2,000sccm流量的载气,例如,N2。上述气流作为指示给出,并且应根据反应器的尺寸和特性进行调适。
前驱体气体中的硅烷的存在导致硅并入GaN化合物。因此,获得N型掺杂下部221、222。此进一步转化为未示出的氮化硅层的形成,随着部分221、222生长,其覆盖除了顶部以外的高度H2的部分221、222的外围。
(4)在下部221、222的顶部上生长每个线201、202的高度H3的上部241、242。对于上部241、242的生长,作为一个示例,前述MOCVD反应器的运行条件被保持,但是对于反应器中的硅烷流降低例如大于或等于10的因数的事实,或被停止。即使当硅烷流停止时,由于源自相邻钝化部分的掺杂剂在此有源部分的扩散或由于残留的GaN掺杂,也可对上部241、242进行N型掺杂。
(5)通过外延附生,为每个线201、202形成用于形成壳体281、282的层。由于覆盖下部221、222的外围的氮化硅层的存在,形成壳体281、282的层的沉积仅出现在线201、202的上部241、242上。
(6)通过例如在步骤(5)获得的整个结构上共形地沉积绝缘层并蚀刻此层以暴露每个线201、202的壳体281、282,形成绝缘层26。在前述实施例中,绝缘层26不覆盖壳体281、282。作为一种变型,绝缘层26可覆盖壳体281、282的一部分。此外,可在壳体281、282之前形成绝缘层26。
(7)通过例如共形沉积和蚀刻形成每个电极301、302
(8)通过例如在步骤(7)获得的整个结构上方进行物理气相沉积(PVD)并蚀刻此层以暴露每个线201、202,形成每个导电层321、322
在前述实施例中,绝缘层26覆盖每个线201、202的下部221、222的整个外围。作为一种变型,下部221、222的一部分或甚至整个下部221、222可不被绝缘层26覆盖。层26可不覆盖每个线201、202的下部221、222。在这种情况下,壳体281、282可覆盖每个线20达到大于H3的高度,或甚至达到高度H1
在前述实施例中,绝缘层26不覆盖每个线201、202的上部241、242的外围。作为变型,绝缘层26可覆盖每个线201、202的上部241、242的一部分。
根据另一变型,对于每个线201、202,绝缘层26可部分地覆盖壳体281、282的下部。
根据前述制造方法的一种变型,可在形成绝缘层26之前在整个线201、202上方或仅在线201、202的一部分,例如上部241、242上方,形成用于形成壳体281、282的层。
图11B示出在以下步骤之后获得的结构:
-在整个基板10上沉积封装层34;以及
-将把手36粘结到封装层34。
当封装层34是由无机材料制成时,随后可通过低温CVD沉积此材料,尤其在低于300℃-400℃的温度下,例如,通过等离子体增强化学气相沉积(PECVD)。
当封装层34是由有机材料制成时,可通过旋涂沉积法、喷墨印刷法或丝网印制法沉积封装层34。也可在可编程设备上以自动模式通过定时/定压加料器或定容加料器执行配制方法。
根据一个实施例,把手36意图在最终的光电子装置上保留。于是,把手36是由至少部分透明的材料制成。根据另一实施例,把手36意图在制造方法的后续步骤中移除。在这种情况下,把手36可由与制造方法的后续步骤兼容的任何类型的材料制成。其可为硅或与微电子平坦度标准兼容的任何平坦基板。
可通过任何方式将把手36附着到封装层34,例如,通过粘结、使用未示出的温度可交联有机胶、或通过分子粘结(直接粘结)或通过以紫外线辐射固化的胶进行光学粘结。当封装层34是由有机材料制成时,可将此材料用作用于把手36的胶。
所述方法可进一步包括,例如,在封装层34和把手36之间形成磷光体层的步骤。封装层34本身可部分地由磷光体制成。
图11C示出在使基板10变薄的步骤之后获得的结构。在变薄之后,基板10的厚度可介于20μm至200μm的范围内,例如,约30μm。可通过一个或多个研磨或蚀刻步骤和/或通过化学机械抛光(CMP)来执行所述变薄步骤。变薄后的基板10包括与表面14相对的表面12。优选地,表面12和表面14平行。
图11D示出在以下步骤之后获得的结构:
-在基板10的后表面12上形成例如由氧化硅(SiO2)或氧氮化硅(SiON)制成的绝缘层38。绝缘层38是由例如通过PECVD的共形沉积来实现。绝缘层38具有介于100nm至5,000nm的范围内的厚度,例如,约1μm;
-为每个普通发光二极管D1、D2蚀刻穿过绝缘层38、基板10、绝缘层26的至少一个开口1001、1002以暴露电极层301、302。优选地,还蚀刻电极层301、302以暴露金属层321、322的一部分。基板10的蚀刻可为深反应离子蚀刻(DRIE)。还可通过具有适合于绝缘层26的化学性质的等离子蚀刻来执行对绝缘层26的所述部分的蚀刻。同时,可蚀刻电极层301、302。作为一种变型,可在形成金属层321、322的步骤之前从其中形成TSV的区域移除层301、302。开口1001、1002可具有圆形或矩形横截面;
-在层38和开口1001、1002的内壁上形成例如由SiO2或SiON制成的绝缘层441、442。例如,绝缘层441、442是通过共形PECVD形成。绝缘层1001、1002具有介于200nm至5,000nm的范围内的厚度,例如,约3μm。在提供绝缘沟槽56的情况下,如图5和6所示,绝缘层441、442可与沟槽56同时形成;
-在开口1001、1002的底部蚀刻绝缘层441、442以暴露导电层321、322,其为各向异性蚀刻;以及
-在绝缘层38、441、442中蚀刻至少一个开口501、502以暴露基板10的表面12的一部分。为了执行此蚀刻,可以例如使用树脂临时阻塞开口1001、1002
可获得图1所示结构的下列步骤包括:在开口501、502中形成导电垫481、482,并在绝缘层441、442上形成导电层421、422,其中导电层421、422覆盖开口1001、1002的内壁以与金属部分321、322接触并且在围绕开口1001、1002的表面12上延伸以形成导电垫461、462
导电垫461、462、481、482和导电层421、422可包括两个或两个以上的层的堆叠。例如,其可为TiCu或TiAl。可以使用另一金属层,例如金、铜或共晶合金(Ni/Au或Sn/Ag/Cu)覆盖此层以实施焊接法。尤其,在铜的情况下,可通过电化学沉积(ECD)形成导电垫461、462、481、482和导电层421、422。导电垫461、462、481、482和导电层421、422的厚度可介于1μm至10μm的范围内,例如,约5μm。
图12A至12C为以图7所示的制造光电子装置57的方法的另一实施例的接连步骤获得的结构的部分简化横截面图,其中所述另一实施例包括关于图11A至11D所描述的所有步骤。
图12A示出在后表面12的一侧沉积厚金属层102(例如,铜)之后获得的结构。其可为ECD。绝缘层102的厚度为例如大约10μm。金属层102足够厚以填充开口1001、1002
图12B示出在抛光金属层102以在每个开口501、502中划定金属部分1041、1042并在开口1001、1002中划定导电部分421、422的步骤之后获得的结构。可通过CMP来执行对层102进行平坦化的步骤。
图12C示出在执行以下步骤之后获得的结构:
-在基板10的整个后表面上沉积绝缘层106;
-在绝缘层106中形成延续了开口501、502的开口1081、1082和延续了开口1001、1002的开口1101、1102;以及
-在开口1081中形成与金属部分1041接触的导电部分112,形成通过开口1101与导电部分421接触并通过开口1082与导电部分1042接触的导电部分114,并且在开口1102中形成与导电部分422接触的导电部分116。
图13A和13B为以形成具有接近图1所示的光电子装置5的结构的光电子装置的方法的另一实施例的接连步骤获得的结构的部分简化横截面图。
原始步骤可包括先前关于图11A所描述的步骤,不同之处在于,在步骤(5)至(8)之前,在基板10中为每个普通发光二极管D1、D2形成开口1201、1202。可通过DRIE型蚀刻形成开口1201、1202。在变薄步骤之后,开口1201、1202的深度严格地大于基板10的厚度。作为一个示例,开口1201、1202的深度介于10μm至200μm的范围内,例如,大约35μm。
在步骤(5)至(8)的实施过程中,还在开口1201、1202中形成绝缘层26、电极301、302和导电层321、322
图13B示出在执行以下步骤之后获得的结构:
-类似于前文关于图11B描述而沉积封装层34,封装层34部分地或全部渗入开口1201、1202
-类似于前文关于图11B描述而安装把手36;
-类似于前文关于图11C所描述而使基板10变薄直到开口1201、1202
-通过保护开口120,在基板10的后表面12上形成绝缘层38;以及
-在绝缘层38中形成开口501、502以暴露基板10的一部分。
所述方法的后续步骤类似于前文所描述。
图14A至14E为以制造图8所示的光电子装置60的方法的一个实施例的连续步骤获得的结构的部分简化横截面图。图14A至14C示出在执行前文关于图11A描述的步骤(1)之前的步骤之后获得的结构。
图14A示出在基板10中为每个普通发光二极管D1、D2蚀刻开口1221、1222之后获得的结构。可通过反应离子蚀刻,例如,DRIE,形成开口1221、1222。开口1221、1222的严格地大于变薄步骤之后的基板10的目标厚度。作为一个示例,开口1221、1222的深度介于10μm至200μm的范围内,例如,约35μm。开口1221、1222的侧壁之间的距离介于1至10μm的范围内,例如,2μm。将普通发光二极管D1的开口1221与普通发光二极管D2的开口1222隔开的距离介于100μm至3,000μm的范围内。
图14B示出在通过例如热氧化法在每个开口1221、1222的侧壁上形成由例如氧化硅制成的绝缘部分1241、1242之后获得的结构。在此步骤中,也可在开口1221、1222的底部并在基板10的其余部分形成绝缘部分。绝缘部分的厚度可介于100nm至3,000nm的范围内,例如,约200nm。
图14C示出在执行以下步骤之后获得的结构:
–各向异性地蚀刻在开口1221、1222的底部处的绝缘部分和覆盖基板10的表面14的绝缘部分,以在开口1221、1222的侧面保留绝缘部分1241、1242。作为一个示例,可省略对覆盖基板10的表面14的绝缘部分的蚀刻。在这种情况下,可提供通过光刻形成的掩模以保护该未被蚀刻的绝缘部分;
-以通过例如LPCVD沉积的填充材料,例如,无掺杂多晶硅,来填充每个开口1221、1222,其中多晶硅有利地具有接近硅的热膨胀系数,因此能够降低在高温下执行的前述步骤中的机械应力,尤其是关于步骤11A至11C的机械应力;以及
-通过例如CMP型方法移除填充材料层。在对位于开口1221、1222的底部处的绝缘部分的各向异性蚀刻过程中省略了对覆盖基板10的表面14的绝缘部分的蚀刻的情况下,该未蚀刻的层在移除填充材料层的过程中可有利地用作停止层。在这种情况下,在移除填充材料层之后,执行对覆盖基板10的表面14的绝缘部分进行蚀刻的步骤。
因此,对于每个发光二极管D1、D2,获得填充材料的部分1261、1262
图14D示出在实施类似于前文关于图11A至11C所描述的步骤的步骤之后获得的结构,不同之处在于,在形成导电层321、322之前,其包括在电极层301、302中蚀刻开口1281、1282和蚀刻绝缘层26的步骤,使得导电层321、322与部分1261、1262接触。
图14E示出在实施类似于前文关于图12A至12C所描述的步骤的下列步骤之后获得的结构:
-使基板10变薄以达到导电部分1261、1262
-在基板10的后表面12上形成绝缘层130;
-在绝缘层130中为每个普通发光二极管D1、D2形成开口1321、1322以暴露基板10的后表面12的一部分,并形成开口1341、1342以暴露导电部分1261、1262
-在开口1321、1322中形成与基板10接触的导电垫1361、1362,并且在开口1341、1342中形成与导电部分1261、1262接触的导电垫1381、1382
-沉积覆盖绝缘层130和导电垫1361、1362、1381、1382的绝缘层140;
-在绝缘层140中形成延续开口1321、1322的开口1421、1422和延续开口1341、1342的开口1441、1442
-在开口1421中形成与金属部分1361接触的导电部分146,形成通过开口1441与导电部分1381接触并通过开口1421与导电部分1422接触的导电部分148,并且在开口1442中形成与导电部分422接触的导电部分150。
作为一种变型,可以不存在绝缘层130,并且在基板10上直接形成导电垫1361、1362、1381、1382
根据另一变型,替代以绝缘沟槽划定基板10的部分1261、1262,所述方法可包括下列步骤,而不是前文关于图14A描述的步骤:
-在基板10中蚀刻大体上处于部分1261、1262的尺寸的开口;
-通过例如热氧化法在开口的侧壁上形成由例如氧化硅制成的绝缘部分,在此步骤中,也可在开口的底部和基板10的其余部分形成绝缘部分;以及
-以导电材料填充所述开口,例如,掺杂多晶硅、钨或耐火材料,其可承受在制造方法的后续步骤中出现的高温。
已描述了本发明的特定实施例。本领域的技术人员可作出各种变化和修改。此外,尽管在前述实施例中每个线201、202在与晶种垫161、162中的一个接触线的底部处包括钝化部分221、222,但是可不存在该钝化部分221、222
此外,尽管已描述了其中壳体281、282覆盖相关联的线201、202的顶部和线201、202的侧面的一部分的光电子装置的实施例,但是可仅在线201、202的顶部处设置所述壳体。

Claims (26)

1.一种光电子装置(5;55;57;60),包括:
第一导电型的掺杂半导体基板(10),其包括第一和第二相对表面(12、14);
第一发光二极管(DEL1)的第一总成(D1),其由所述基板的第一部分(541)支撑并且包括第一线形、圆锥形或截头圆锥形的半导体元件(201);
第一电极(301),其至少部分透明,并且覆盖每个第一发光二极管(DEL1);
第一导电部分(421),其与所述基板绝缘,并且从所述第二表面穿过所述基板到达至少所述第一表面,并连接至所述第一电极;
第二发光二极管(DEL2)的第二总成(D2),其由所述基板的第二部分(542)支撑并且包括第二线形、圆锥形或截头圆锥形的半导体元件(202);
第二电极(302),其至少部分透明,并且覆盖每个第二发光二极管(DEL2);
第二导电部分(422),其与所述基板绝缘,并且从所述第二表面穿过所述基板到达至少所述第一表面,并连接至所述第二电极;以及
第一导电元件(461、51、482),其在所述第二表面的一侧将所述第一导电部分连接至第二基板部分。
2.根据权利要求1所述的光电子装置,其中,所述第一基板部分(541)通过所述第一绝缘的导电部分(421)与所述第二基板部分(542)绝缘。
3.根据权利要求2所述的光电子装置,包括:第一和第二相对侧棱(52、53),并且其中,所述第一绝缘的导电部分(421)从所述第一侧棱延伸到所述第二侧棱。
4.根据权利要求2所述的光电子装置,其中,所述第一绝缘的导电部分(421)围绕所述第一基板部分(541)。
5.根据权利要求1所述的光电子装置,包括:绝缘部分(56),其不同于所述第一绝缘的导电部分(421)并且使所述第一基板部分(541)与所述第二基板部分(542)绝缘。
6.根据权利要求5所述的光电子装置,包括第一和第二相对侧棱(52、53),并且其中,所述绝缘部分(56)从所述第一侧棱延伸到所述第二侧棱。
7.根据权利要求5所述的光电子装置,其中,所述第一绝缘部分(56)围绕所述第一基板部分(541)。
8.根据权利要求1至7中的任一项所述的光电子装置,包括:第一导电垫(481),其位于所述第二表面(12)上与所述第一基板部分(541)接触。
9.根据权利要求1至8中的任一项所述的光电子装置,其中,所述基板(10)是选自包括硅、锗、碳化硅和III-V化合物的群组。
10.根据权利要求1至9中的任一项所述的光电子装置,其中,所述基板(10)的掺杂剂浓度介于5*1016至2*1020原子/cm3的范围内。
11.根据权利要求1至10中的任一项所述的光电子装置,其中,所述第一总成(D1、D2)的发光二极管能够以第一波长发光,并且其中,所述第二总成(D1、D2)中的发光二极管能够以不同于所述第一波长的第二波长发光。
12.根据权利要求1至11中的任一项所述的光电子装置,还包括:
第三发光二极管的第三总成(D3),其由所述基板(543)的第三半导体部分支撑,并且包括第三线形、圆锥形或截头圆锥形的半导体元件;
第三电极,其至少部分透明,并且覆盖每个第三发光二极管;
第三导电部分(403),其与所述基板绝缘,并且从所述第二表面(12)穿过所述基板到达至少所述第一表面(14)并连接至所述第三电极;以及
第二导电元件(462、512、483),其在所述第二表面的一侧连接所述第三基板部分的第二导电部分。
13.根据权利要求12所述的光电子装置,其中,所述第三总成(D1、D2、D3)的发光二极管能够以不同于第一和第二波长的第三波长发光。
14.根据权利要求13所述的光电子装置,其中,选择所述第一、第二和第三总成(D1、D2、D3)的表面使得以所述第一、第二和第三波长发出的光的合成对应于发出的白光。
15.根据权利要求13或14所述的光电子装置,其中,所述第一、第二或第三波长中的一个对应于蓝光,所述第一、第二或第三波长中的另一个对应于绿光,而所述第一、第二或第三波长中的另外一个对应于红光。
16.根据权利要求1至15中的任一项所述的光电子装置,包括:由导电部分串联连接的四个到一百个以上的发光二极管的总成,所述导电部分与所述基板绝缘,并且从所述第二表面穿过所述基板到达至少所述第一表面。
17.一种制造光电子装置(5;55;57;60)的方法,包括以下步骤:
(a)提供第一导电型的掺杂基板(10),其包括第一表面(14);
(b)在第一表面上形成第一发光二极管(DEL1)的第一总成(D1)和发光二极管(DEL2)的第二总成(D2),其中所述第一发光二极管(DEL1)的第一总成(D1)由所述基板的第一部分(541)支撑并且包括第一线形、圆锥形或截头圆锥形的半导体元件(201),所述发光二极管(DEL2)的第二总成(D2)由所述基板的第二部分(542)支撑并且包括第二线形、圆锥形或截头圆锥形的半导体元件(202);
(c)形成第一电极(301)和第二电极(302),其中所述第一电极(301)至少部分透明并且覆盖每个第一发光二极管(DEL1),所述第二电极(302)至少部分透明并且覆盖每个第二发光二极管(DEL2);
(d)以封装了第一发光二极管和第二发光二极管的层(34)覆盖整个第一表面;
(e)减少所述基板厚度;
(f)形成第一导电部分(421)和第二导电部分(422),其中,所述第一导电部分(421)与所述基板绝缘并且从与所述第一表面相对的所述基板的第二表面(12)穿过所述基板到达至少所述第一表面并连接至所述第一电极,所述第二导电部分(422)与所述基板绝缘并且从所述第二表面穿过所述基板到达至少所述第一表面并连接至所述第二电极;以及
(g)形成导电元件(461、51、482),其在所述第二表面的一侧将所述第一导电部分连接至第二基板部分。
18.根据权利要求17所述的方法,其中,步骤(a)至(g)是接连的。
19.根据权利要求17所述的方法,其中,在步骤(b)之前执行步骤(f)。
20.根据权利要求17所述的方法,其中,在步骤(b)和(c)之间执行步骤(f)。
21.根据权利要求18所述的方法,其中,步骤(f)相继包括:在所述基板(10)中从所述第二表面(12)蚀刻第一开口(1001、1002);至少在所述第一开口的侧壁形成绝缘层(441、442);以及,形成覆盖所述绝缘层的导电层(421、422),或以导电材料填充所述第一开口。
22.根据权利要求19或20所述的方法,其中,步骤(f)包括:在步骤(b)之前或在步骤(b)和(c)之间,在所述基板中从所述第一表面(14)跨基板厚度的一部分蚀刻第二开口(1201、1202),在将基板(10)变薄的步骤之后,所述第二开口在所述第二表面(12)上打开。
23.根据权利要求22所述的方法,其中,第一电极(301、321)被进一步形成在所述第二开口中的一个(1201)中,并且第二电极(302、322)被进一步形成在所述第二开口中的另一个(1201)中。
24.根据权利要求22所述的方法,包括:在步骤(b)之前,至少在所述第二开口(1221、1222)的侧壁上形成绝缘部分(1241、1242)并以填充材料填充所述第二开口。
25.根据权利要求24所述的方法,其中,所述填充材料与形成所述基板(10)的材料相同。
26.根据权利要求24所述的方法,其中,所述填充材料为原位掺杂半导体材料。
CN201480062876.7A 2013-09-30 2014-09-30 包括发光二极管的光电子装置 Active CN105900239B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1359409A FR3011388B1 (fr) 2013-09-30 2013-09-30 Dispositif optoelectronique a diodes electroluminescentes
FR1359409 2013-09-30
PCT/FR2014/052473 WO2015044621A2 (fr) 2013-09-30 2014-09-30 Dispositif optoelectronique a diodes electroluminescentes

Publications (2)

Publication Number Publication Date
CN105900239A true CN105900239A (zh) 2016-08-24
CN105900239B CN105900239B (zh) 2018-04-27

Family

ID=50478481

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480062876.7A Active CN105900239B (zh) 2013-09-30 2014-09-30 包括发光二极管的光电子装置

Country Status (6)

Country Link
US (1) US9960205B2 (zh)
EP (1) EP3053195B1 (zh)
KR (1) KR102225302B1 (zh)
CN (1) CN105900239B (zh)
FR (1) FR3011388B1 (zh)
WO (1) WO2015044621A2 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107509284A (zh) * 2016-06-14 2017-12-22 三星显示有限公司 像素结构和包括其的显示装置
CN110337721A (zh) * 2016-12-27 2019-10-15 艾利迪公司 用于制造包含光刻胶的光致发光垫的光电器件的方法
CN111033747A (zh) * 2017-06-30 2020-04-17 艾利迪公司 包括以轴向配置的三维半导体结构的光电子设备
CN111919301A (zh) * 2018-02-06 2020-11-10 艾利迪公司 在基板背面上具有电子组件的光电设备及制造方法
CN112335046A (zh) * 2018-06-26 2021-02-05 艾利迪公司 包括发光二极管的光电设备
CN112470293A (zh) * 2018-06-14 2021-03-09 艾利迪公司 光电设备

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10442173B2 (en) * 2015-05-01 2019-10-15 Euna Park Apparatus and method for reclaiming curved and bendable display screens
FR3047941B1 (fr) 2016-02-24 2019-11-29 Valeo Vision Systeme d'eclairage pour l'habitacle d'un vehicule automobile
FR3048817B1 (fr) 2016-03-11 2018-06-15 Valeo Comfort And Driving Assistance Ecran et afficheur tete haute comprenant un tel ecran
JP2017220551A (ja) * 2016-06-07 2017-12-14 ルネサスエレクトロニクス株式会社 半導体ウエハ及びその製造方法
FR3053530B1 (fr) * 2016-06-30 2018-07-27 Aledia Dispositif optoelectronique a pixels a contraste et luminance ameliores
US10480719B2 (en) * 2016-08-16 2019-11-19 King Abdullah University Of Science And Technology Ultrabroad linewidth orange-emitting nanowires LED for high CRI laser-based white lighting and gigahertz communications
FR3063129B1 (fr) * 2017-02-17 2019-04-12 Valeo Vision Module lumineux a encombrement reduit
US10770440B2 (en) * 2017-03-15 2020-09-08 Globalfoundries Inc. Micro-LED display assembly
KR102502223B1 (ko) * 2018-04-10 2023-02-21 삼성전자주식회사 발광 다이오드 및 그의 제조 방법
FR3082661B1 (fr) * 2018-06-19 2020-12-25 Aledia Dispositif optoelectronique a diodes electroluminescentes
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060163596A1 (en) * 2005-01-26 2006-07-27 Gi-Cherl Kim Two dimensional light source using light emitting diode and liquid crystal display device using the two dimensional light source
CN101123264A (zh) * 2006-08-11 2008-02-13 佳能株式会社 发光元件阵列和成像装置
CN101667570A (zh) * 2008-08-28 2010-03-10 台湾积体电路制造股份有限公司 电路结构
US20110204327A1 (en) * 2008-10-17 2011-08-25 National University Corporation Hokkaido University Semiconductor light-emitting element array and manufacturing method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1284969B (de) 1962-04-06 1968-12-12 Vickers Zimmer Ag Vorrichtung zur kontinuierlichen Herstellung von monomeren oder teilpolykondensierten Carbonsaeureestern
US5130761A (en) * 1990-07-17 1992-07-14 Kabushiki Kaisha Toshiba Led array with reflector and printed circuit board
KR100785022B1 (ko) * 2006-07-05 2007-12-11 삼성전자주식회사 전계발광소자
FR2951875B1 (fr) * 2009-10-23 2012-05-18 Commissariat Energie Atomique Procede de fabrication d?un ecran a tres haute resolution utilisant une couche conductrice anisotropique et emissive
US8367462B2 (en) * 2010-04-21 2013-02-05 Georgia Tech Research Corporation Large-scale fabrication of vertically aligned ZnO nanowire arrays

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060163596A1 (en) * 2005-01-26 2006-07-27 Gi-Cherl Kim Two dimensional light source using light emitting diode and liquid crystal display device using the two dimensional light source
CN101123264A (zh) * 2006-08-11 2008-02-13 佳能株式会社 发光元件阵列和成像装置
CN101667570A (zh) * 2008-08-28 2010-03-10 台湾积体电路制造股份有限公司 电路结构
US20110204327A1 (en) * 2008-10-17 2011-08-25 National University Corporation Hokkaido University Semiconductor light-emitting element array and manufacturing method thereof

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107509284B (zh) * 2016-06-14 2021-09-03 三星显示有限公司 像素结构和包括其的显示装置
US12094863B2 (en) 2016-06-14 2024-09-17 Samsung Display Co., Ltd. Pixel structure, display device including the pixel structure, and method of manufacturing the pixel structure
CN107509284A (zh) * 2016-06-14 2017-12-22 三星显示有限公司 像素结构和包括其的显示装置
US11424229B2 (en) 2016-06-14 2022-08-23 Samsung Display Co., Ltd. Pixel structure, display device including the pixel structure, and method of manufacturing the pixel structure
US11424230B2 (en) 2016-06-14 2022-08-23 Samsung Display Co., Ltd. Pixel structure and display device including the pixel structure
CN110337721B (zh) * 2016-12-27 2023-05-12 艾利迪公司 用于制造包含光刻胶的光致发光垫的光电器件的方法
CN110337721A (zh) * 2016-12-27 2019-10-15 艾利迪公司 用于制造包含光刻胶的光致发光垫的光电器件的方法
CN111033747A (zh) * 2017-06-30 2020-04-17 艾利迪公司 包括以轴向配置的三维半导体结构的光电子设备
CN111033747B (zh) * 2017-06-30 2023-10-13 艾利迪公司 包括以轴向配置的三维半导体结构的光电子设备
CN111919301A (zh) * 2018-02-06 2020-11-10 艾利迪公司 在基板背面上具有电子组件的光电设备及制造方法
TWI816744B (zh) * 2018-02-06 2023-10-01 法商艾利迪公司 在基材背面水平高度具有電子組件的光電子裝置及製造方法
CN111919301B (zh) * 2018-02-06 2024-01-16 艾利迪公司 在基板背面上具有电子组件的光电设备及制造方法
CN112470293A (zh) * 2018-06-14 2021-03-09 艾利迪公司 光电设备
CN112470293B (zh) * 2018-06-14 2024-05-03 艾利迪公司 光电设备
CN112335046A (zh) * 2018-06-26 2021-02-05 艾利迪公司 包括发光二极管的光电设备

Also Published As

Publication number Publication date
CN105900239B (zh) 2018-04-27
US20160300881A1 (en) 2016-10-13
FR3011388A1 (fr) 2015-04-03
EP3053195A2 (fr) 2016-08-10
EP3053195B1 (fr) 2017-11-15
KR20160065846A (ko) 2016-06-09
FR3011388B1 (fr) 2016-11-25
KR102225302B1 (ko) 2021-03-08
WO2015044621A3 (fr) 2015-08-06
WO2015044621A2 (fr) 2015-04-02
US9960205B2 (en) 2018-05-01

Similar Documents

Publication Publication Date Title
CN105900239B (zh) 包括发光二极管的光电子装置
TWI775886B (zh) 包括以軸向配置的三維半導體結構之光電裝置
CN105593999B (zh) 用于制造具有发光二极管的光电子器件的方法
KR102140315B1 (ko) 광전자 장치 및 이의 제조 방법
CN105594000B (zh) 具有发光二极管的光电子器件
CN103779459B (zh) 发光器件
US11398579B2 (en) Method for producing optoelectronic devices comprising light-emitting diodes
CN110301047A (zh) 具有发光二极管的光电设备
WO2006120908A1 (ja) 窒化物系半導体素子及びその製造方法
US10062808B2 (en) Optoelectronic device with improved reflectivity
US9854632B2 (en) Optoelectronic circuit with low-flicker light-emitting diodes
CN110313069A (zh) 具有发光二极管的光电设备
CN104143595B (zh) 发光器件
CN105684169B (zh) 包括发光二极管的光电器件及其制造方法
CN107078186B (zh) 具有三维半导体元件的光电设备
US10026870B2 (en) Optoelectronic device having semiconductor elements
US11088300B2 (en) Optoelectronic device
US11605759B2 (en) Optoelectronic device comprising light-emitting diodes

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant