CN110313069A - 具有发光二极管的光电设备 - Google Patents

具有发光二极管的光电设备 Download PDF

Info

Publication number
CN110313069A
CN110313069A CN201780086474.4A CN201780086474A CN110313069A CN 110313069 A CN110313069 A CN 110313069A CN 201780086474 A CN201780086474 A CN 201780086474A CN 110313069 A CN110313069 A CN 110313069A
Authority
CN
China
Prior art keywords
light emitting
emitting diode
nitride
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780086474.4A
Other languages
English (en)
Other versions
CN110313069B (zh
Inventor
蔡正松
谭伟新
文森特·贝克斯
菲力浦·吉莱
皮埃尔·柴尔菲安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alidi Co
Original Assignee
Alidi Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alidi Co filed Critical Alidi Co
Publication of CN110313069A publication Critical patent/CN110313069A/zh
Application granted granted Critical
Publication of CN110313069B publication Critical patent/CN110313069B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/508—Wavelength conversion elements having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer, wavelength conversion layer with a concentration gradient of the wavelength conversion material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本发明涉及一种制造光电设备(10)的方法，包括以下连续步骤：a)提供衬底，该衬底至少部分地由半导体材料制成并具有第一和第二相对面；b)在衬底上形成发光二极管(16)，每个发光二极管包括被壳体覆盖的半导体微米线或纳米线(46)；c)形成围绕发光二极管的封装层(50)；d)在封装层上形成导电衬垫(18)，其在封装层的与衬底相对的一侧上，与发光二极管接触；以及e)从第二面的那一侧在衬底中形成通过开口(26)，所述开口与发光二极管的至少一部分相对并且在衬底中对壁(28)进行界定。

Description

具有发光二极管的光电设备
本专利申请要求法国专利申请FR16/63508的优先权，所述申请将被视为本说明书的组成部分。
背景技术
本发明涉及一种光电设备，特别是具有基于半导体材料的发光二极管的显示屏或图像投影设备及其制造方法。
相关技术的讨论
图像的像素对应于由光电设备显示的图像的单位元件。当光电设备是彩色图像显示器光电设备时，它通常包括用于显示图像的每个像素的至少三个组件，也称为显示子像素，其各自发射基本上为单色(例如，红色、绿色和蓝色)的光辐射。由三个显示子像素发射的辐射的叠加为观察者提供对应于所显示图像的像素的色感。在这种情况下，由用于显示图像的像素的三个显示子像素形成的组件被称为光电设备的显示像素。
存在包括发光二极管的光电设备，该发光二极管具有微米范围或纳米范围的半导体元件，尤其是例如由至少一种III族元素和一种V族元素(在下文中称为III-V族化合物，特别是氮化镓(GaN))制成的半导体微米线或纳米线。
光电设备可以包括形成在发光二极管上的光致发光材料块。每个块适合于将发光二极管发射的辐射转换成期望的辐射。块根据子像素布置位于发光二极管上。
在图像显示设备中，当由与一个子像素相关联的发光二极管发射的光到达与另一个子像素相关联的光致发光块时，发生串扰。为了减少子像素之间的串扰并增加对比度，在光致发光块之间提供不透明或反射壁是已知的。壁可以通过电镀技术制成。然而，这些技术通常不允许形成具有适合于子像素和光致发光块的尺寸的纵横比的壁，特别是对于具有小于15μm的横向尺寸的子像素。期望具有高且薄的壁。标准技术允许有高且厚的壁或者薄而小的壁。特别地，期望具有尽可能高的纵横比，并且优选地高于5。还期望减小壁所占的空间。
存在一些光电设备的制造方法，其包括在衬底中形成沟槽以界定子像素。然而，特别是对于具有小于15μm的横向尺寸的子像素，难以具有高密度的沟槽以获得精细间距。
还存在一些光电设备的制造方法，其包括完全或部分地撤回其上形成有发光二极管的衬底。然而，在去除衬底和形成壁期间可能存在形成裂缝的风险。
发明内容
实施例的目的旨在克服先前描述的光电设备的全部或部分缺点，所述光电设备包括具有微米范围或纳米范围的半导体元件的发光二极管，其被布置为形成显示子像素。
实施例的另一个目的是减少相邻子像素之间的串扰。
实施例的另一个目的是增加对比度。
实施例的另一个目的是光电设备包括具有小于15μm的横向尺寸的子像素。
因此，一个实施例提供了一种制造光电设备的方法，包括以下连续步骤：
a)提供衬底，该衬底至少部分地由半导体材料制成并具有第一和第二相对面；
b)在衬底上形成发光二极管，每个发光二极管包括被壳体覆盖的半导体微米线或纳米线；
c)形成围绕发光二极管的封装层；
d)在封装层上形成导电衬垫，其在封装层的与衬底相对的一侧上与发光二极管接触；以及
e)从第二面的那一侧在衬底中形成通过开口，所述开口与发光二极管的至少一部分相对并且在衬底中界定壁。
根据一个实施例，该方法还包括以下步骤：
f)在开口中的至少一些中形成光致发光块。
根据一个实施例，步骤b)包括形成与衬底接触的种子层，该种子层由有利于半导体微米线或纳米线的生长的材料制成，并且使线在种子层上生长。
根据一个实施例，种子层可以至少部分地由氮化铝、硼、氮化硼、钛或氮化钛、钽、氮化钽、铪、氮化铪、铌、氮化铌、锆、硼酸锆、氮化锆、碳化硅、碳氮化钽、MgxNy形式的氮化镁，其中x等于3至10％内并且y等于2至10％内、或氮化镁镓、钨、氮化钨或其组合制成。
根据一个实施例，该方法还包括在步骤e)之前使衬底变薄的步骤。
根据一个实施例，该方法还包括在步骤e)之前将封装层接合到电子电路或保持件的步骤。
根据一个实施例，该方法还包括在步骤d)之前在发光二极管之间的封装层中刻蚀沟槽并利用反射涂层覆盖每个沟槽、利用填充材料至少部分地填充每个沟槽和/或使空气或部分空隙在每个沟槽中的步骤。
根据一个实施例，在步骤d)处，导电衬垫被形成为与壳体接触。
根据一个实施例，该方法还包括在步骤d)之前刻蚀壳体的部分以暴露半导体微米线或纳米线的端部的步骤，导电衬垫在步骤d)处被形成为与半导体微米线或纳米线接触并且与壳体电绝缘。
根据一个实施例，每个半导体微米线或纳米线包括侧面和与衬底相对的顶面，并且对于每个发光二极管，壳体覆盖微米线或纳米线的侧面和顶面。
根据一个实施例，每个半导体微米线或纳米线包括侧面和与衬底相对的顶面，并且对于每个发光二极管，壳体仅覆盖微米线或纳米线的顶面。
另一个实施例提供了一种光电设备，包括：
发光二极管，每个发光二极管包括被壳体覆盖的半导体微米线或纳米线，该发光二极管被封装层围绕；
壁，其至少部分地由搁置在封装层上的半导体材料制成，所述壁界定开口，所述开口与发光二极管的至少一部分相对；以及
导电衬垫，其在封装层的与壁相对的一侧上与发光二极管接触。
根据一个实施例，光电设备还包括开口中的至少一些中的光致发光块。
根据一个实施例，光电设备还包括种子层，其在壁和封装层之间与壁接触，种子层由有利于半导体微米线或纳米线的生长的材料制成。
根据一个实施例，种子层可以至少部分地由氮化铝、硼、氮化硼、钛或氮化钛、钽、氮化钽、铪、氮化铪、铌、氮化铌、锆、硼酸锆、氮化锆、碳化硅、碳氮化钽、MgxNy形式的氮化镁，其中x等于3至10％内并且y等于2至10％内、氮化镁镓、钨、氮化钨或其组合制成。
根据一个实施例，光电设备还包括在封装层中延伸的沟槽，每个沟槽至少覆盖有反射涂层。
根据一个实施例，导电衬垫与壳体接触。
根据一个实施例，导电衬垫与半导体微米线或纳米线接触并且与壳体电绝缘。
附图说明
将在下面结合附图对特定实施例的非限制性描述中详细讨论前述和其他特征和优点，其中：
图1和图2是光电设备的一个实施例的简化截面图；
图3是图1中所示的光电设备的发光二极管的更详细的截面图；
图4和图5是光电设备的另一个实施例的分别类似于图1和图3的视图；
图6A至图6F是在制造图1和图2所示的光电设备的方法的实施例的连续步骤处获得的结构的局部简化截面图；
图7A至图7F是在制造图4所示的光电设备的方法的实施例的连续步骤处获得的结构的局部简化截面图；
图8至图12是光电设备的其他实施例的局部简化截面图；
图13是光电设备的一个实施例的局部简化截面图；并且
图14A至图14H是在制造图13所示的光电设备的方法的实施例的连续步骤处获得的结构的局部简化截面图。
具体实施方式
为清楚起见，在各个附图中相同的元件用相同的附图标记表示，并且，如通常在电子电路的表示中那样，各种附图未按比例。此外，仅示出并将描述对理解本说明书有用的那些元件。特别地，用于偏置光电设备的发光二极管的器件是公知的，并且将不再描述。
在以下描述中，除非另有指示，否则术语“基本上”、“约”和“大约”表示“在10％以内”。此外，发光二极管的“有源区”表示发光二极管提供的电磁辐射中的大部分从其发射的发光二极管的区域。此外，当第一元件被称为通过外延关系连接到第二元件时，这意味着第一元件由第一层制成，并且第二元件由通过在第一层上外延来生长的第二层制成，或者相反地。
此外，应当从广义上理解诸如在本公开的上下文中使用的术语“颗粒”，并且其不仅对应于或多或少具有球形形状的致密颗粒，而且对应于角形颗粒、扁平颗粒、薄片状的颗粒、纤维状颗粒或纤维颗粒等。应该理解，在本发明的上下文中，颗粒的“尺寸”意味着颗粒的最小横向尺寸。材料的颗粒意味着单独考虑的颗粒，即材料的单元元件，知道材料可以以颗粒簇的形式出现。术语颗粒的“平均尺寸”意味着根据本公开的颗粒尺寸的算术平均值，即颗粒尺寸的总和除以颗粒的数量。颗粒的粒度测定可以通过使用例如Malvern粒度分析仪2000由激光粒度测定来测量。
本说明书涉及包括发光二极管的光电设备，所述发光二极管包括具有微米范围或纳米范围半导体元件，尤其是半导体微米线或纳米线的半导体元件。
术语“微米线”或“纳米线”表示沿优选方向的细长形状的三维结构，其具有在5nm至2.5μm，优选地50nm至2.5μm的范围内的至少两个尺寸(称为小尺寸(minor dimension))，第三尺寸(称为大尺寸(major dimension))是最大的小尺寸的大于或等于1倍，优选地大于或等于5倍，并且更优选地仍大于或等于10倍。在某些实施例中，小尺寸可以小于或等于约1μm，优选地在100nm至1μm的范围内，更优选地在100nm至800nm的范围内。在某些实施例中，每个微米线或纳米线的高度可以大于或等于500nm，优选地在1μm至50μm的范围内。
在以下描述中，术语“线”用于表示“微米线或纳米线”。优选地，穿过垂直于线的优选方向的平面中的截面的重心的线的中线基本上是直线的，并且在下文中称为线的“轴线”。根据线的晶体结构，线的基部可以具有六边形、圆形或正方形的截面。
在下面的描述中，将在具有发光二极管的光电设备的情况下描述实施例，所述发光二极管包括具有带有恒定截面的微米线或纳米线形状的半导体元件。然而，在所有这些实施例中，具有微米线或纳米线形状的元件可以用具有带有变化截面的微米线或纳米线(例如具有锥形形状或截锥形状的微米线或纳米线)形状的元件代替。
图1和图2示出了光电设备10的实施例，其例如对应于显示屏或图像投影设备。图3是图1的一部分的更详细视图。
设备10包括两个集成电路12、14。第一集成电路12包括发光二极管16并且在以下描述中称为光电电路或光电芯片。第二集成电路14包括电子部件(未示出)，尤其是用于控制第一集成电路12的发光二极管16的晶体管。在下面的描述中，第二集成电路14被称为控制电路或控制芯片。光电电路12被接合到控制电路14。根据接合类型，接合衬垫(pad)18可以存在于光电芯片12和控制芯片14之间。
光电电路12在图1中从下到上包括：
半导体衬底20，包括下表面22和上表面24，上表面24优选地至少在发光二极管16的水平上是平坦的；
开口26，在衬底20中从下表面22延伸到上表面24，相邻开口26之间的衬底20的部分形成第一壁28；
反射或光吸收涂层或波导30，覆盖每个开口26的侧面；
导电层32，覆盖涂层30、每个开口26的底部并且还覆盖至少开口26之间的下表面22；
光致发光块34，位于开口26中的至少一些中，其他开口可能填充有透明材料或填充有空气；
下表面22上的滤光器36，覆盖光致发光块34中的至少一些；
种子层38，由有利于线(wire)生长的材料制成并且被布置在壁28上的上表面24上，种子层38包括针对每个光致发光块34的槽开口40；
绝缘层42，覆盖种子层38和光致发光块34并包括开口44；
线46，每个线46通过开口44中的一个与导电层32接触；
对于每个线，壳体48(仅在图3中示出)包括覆盖线46的半导体层的堆叠，由每个线46形成的组件和相关联的壳体48形成发光二极管16，壳体48特别地包括有源区(未示出)，其是从其发射由发光二极管16提供的电磁辐射中的大部分的层；
覆盖绝缘层42的电绝缘封装层50，绕着发光二极管16延伸并且界定上表面52；
第二反射壁54，延伸通过围绕每个发光二极管16的封装层50；以及
导电元件56(在下面的描述中称为通孔)延伸通过封装层50并在表面24的一侧与衬底20接触。
在图1中，仅示出了与每个开口26相关联的一个线46。在另一个实施例中，两个线46或多于两个的线46可以与每个开口26相关联，与相同开口26相关联的每个线46在所述开口26的底部处与导电层32接触。
如图2所示，在本实施例中，壁54形成网格，并且发光二极管16被布置为行和列。作为示例，图2中示出了九个子像素Pix。壁28可以与壁54对齐并且也形成网格。在本实施例中，开口26可以具有正方形形状。然而，开口26的形状可以不同。在另一个实施例中，每个开口26可以具有例如以发光二极管16为中心的六边形形状。
接合衬垫18位于表面52上并与发光二极管16接触。根据实施例，针对每个子像素Pix提供一个接合衬垫18。边界衬垫58位于表面52上，与导电通孔56接触。
在操作中，在衬垫18和衬垫58之间施加电压，使得对于每个子像素Pix，子像素Pix的发光二极管16发射具有取决于施加在衬垫58和与子像素Pix相关联的边界衬垫18之间的电压的强度的光。壁28和54减少了相邻子像素Pix之间的串扰。串扰包括可见光(诸如来自发光二极管的蓝光)和不可见光(诸如来自发光二极管的紫外光)的波长以及光强度(亮度)。在图1中，仅示出了一个衬垫58和仅一个通孔56。在另一个实施例中，可以提供多个衬垫58和多个通孔56。
线46至少部分地由至少一种半导体材料制成。半导体材料可以是硅、锗、碳化硅、III-V化合物、II-VI化合物或这些化合物中的至少两种的组合。
线46可以至少部分地由主要包括III-V化合物(例如III-N化合物)的半导体材料制成。III族元素的示例包括镓(Ga)、铟(In)或铝(Al)。III-N化合物的示例是GaN、AlN、InN、InGaN、AlGaN或AlInGaN。也可以使用其他V族元素，例如磷或砷。通常，III-V化合物中的元素可以以不同的摩尔分数组合。
线46可以至少部分地由主要包括II-VI化合物的半导体材料制成。II族元素的示例包括IIA族元素，特别是铍(Be)和镁(Mg)，以及IIB族元素，特别是锌(Zn)、镉(Cd)和汞(Hg)。VI族元素的示例包括VIA族元素，特别是氧(O)和碲(Te)。II-VI化合物的示例是ZnO、ZnMgO、CdZnO、CdZnMgO、CdHgTe、CdTe或HgTe。通常，II-VI化合物中的元素可以以不同的摩尔分数组合。
线46可以包括掺杂剂。作为示例，对于III-V族化合物，掺杂剂可以选自包括以下的组：P型II族掺杂剂(例如镁(Mg)、锌(Zn)、镉(Cd)或汞(Hg))、P型IV族掺杂剂(例如碳(C))或者N型IV族掺杂剂(例如硅(Si)、锗(Ge)、硒(Se)、硫(S)、铽(Tb)或锡(Sn))。
每个线46的高度可以在250nm至50μm的范围内。每个线46可以具有沿着基本垂直于表面24的轴线的细长的半导体结构。每个线46可具有六边形截面。两个相邻线46的轴线可以相距0.3μm至10μm，并且优选地1μm至5μm。作为示例，线46可以规则地分布，特别是在六边形网络中。
在图3中，壳体48覆盖线46的侧面和顶面。在另一个实施例中，壳体48可以仅存在于与衬底20相对的线46的顶面上。
壳体48可以包括多个层的堆叠，尤其包括：
有源区，其覆盖线46的至少一部分；
中间层，其具有与线46相反的导电类型并覆盖有源层；以及
接合层，其覆盖中间层并与衬垫18接触。
有源区是使得发光二极管LED供应的辐射中的大部分从其发射的层。根据示例，有源区可以包括限制器件。有源区可以包括单个量子阱。然后，它可以包括与形成线46和中间层的半导体材料不同的半导体材料，并且具有小于线46的带隙的带隙。有源区可以包括多个量子阱。然后，它包括形成量子阱和阻挡层的交替的半导体层的堆叠。它例如由GaN和InGaN层的交替形成，这种堆叠通常被称为异质结构。GaN和InGaN层可以具有3nm至20nm(例如，6nm)和1nm至10nm(例如，2.5nm)的相应厚度。GaN层可以被掺杂为例如N型或P型。根据另一个示例，有源层可以包括例如具有大于10nm的厚度的单个InGaN层。优选地，有源区的层通过外延关系连接到线46。
例如P型掺杂的中间层可以对应于半导体层或对应于半导体层的堆叠，并且使得能够形成PN结或PIN结，有源层位于PN结或PIN结的中间P型层和线46之间。
接合层可以对应于半导体层或半导体层的堆叠，并且使得能够在中间层和衬垫18之间形成欧姆接触。作为示例，接合层可以以与线46的下部相反的类型进行非常重的掺杂，以使半导体层退化，例如，以大于或等于1020个原子/cm3的浓度进行P型掺杂。
半导体层的堆叠可以包括与有源层和中间层接触的由三元合金(例如，氮化铝镓(AlGaN)或氮化铝铟(AlInN))形成的电子阻挡层，以确保有源层中的电子载流的良好分布。
衬底20至少部分地由至少一种半导体材料制成。半导体材料可以是硅、锗、碳化硅、III-V化合物、II-VI化合物或这些化合物中的至少两种的组合。优选地，衬底20由与微电子学中实施的制造方法兼容的半导体材料制成。衬底20可以是重掺杂的、轻掺杂的或非掺杂的。优选地，衬底20由单晶硅制成。
在正交于表面24的方向上测量的壁28的高度在1μm至200μm，优选地5μm至30μm的范围内。在平行于表面24的方向上测量的壁28的厚度在100nm至50μm，优选地1μm至10μm的范围内。在图2的视图中，由壁54界定的子像素Pix的区域对应于具有0.1μm至100μm，优选地1μm至30μm的范围内的边的正方形的区域。
种子层38由有利于线46生长的材料制成。种子层38可以对应于多层结构。作为示例，形成种子层38的材料可以是元素周期表的第IV、V或VI列的过渡金属的氮化物、碳化物或硼化物，或这些化合物的组合。作为示例，种子层38可以由氮化铝(AlN)、硼(B)、氮化硼(BN)、钛(Ti)或氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、铪(Hf)、氮化铪(HfN)、铌(Nb)、氮化铌(NbN)、锆(Zr)、硼酸锆(ZrB2)、氮化锆(ZrN)、碳化硅(SiC)、氮化钽和碳化物(TaCN)、MgxNy形式的氮化镁(其中x约等于3且y约等于2，例如，根据Mg3N2形式的氮化镁或氮化镓镁(MgGaN))、钨(W)、氮化钨(WN)或其组合。种子层38可以以与衬底20相同的导电类型掺杂。在正交于表面24的方向上测量的种子层38的厚度在10nm至10μm，优选地20nm至100nm的范围内。优选地，种子层38通过外延关系连接到衬底20。优选地，线46通过外延关系连接到种子层38。在一个实施例中，可以不存在种子层38。
衬垫18、58由例如金属(诸如铝(Al)、银(Ag)、铜(Cu)、金(Au)、锡(Sn)、镍(Ni)、钯(Pd)、锌(Zn))或这些金属中的任何两种和三种的合金(诸如金-锡(AuSn)、银-锡(AgSn)、铜-银(CuAg)、镍-钯(NiPd))的导电材料制成。
开口26可以由光致发光块34填充。在一个实施例中，所有开口26都填充有光致发光块34。在另一个实施例中，一些开口26填充有光致发光块34，并且一些开口26没有填充光致发光块34。在另一个实施例中，所有开口26都没有填充光致发光块34。每个光致发光块34包括磷光体，当它们被子像素Pix的发光二极管16发射的光激发时，能够发射波长不同于发光二极管16发射的光的波长的光。
每个光致发光块34包括至少一种光致发光材料的颗粒。光致发光材料的一个示例是由三价铈离子激活的钇铝石榴石(YAG)，也称为YAG：Ce或YAG：Ce3+。常规光致发光材料的颗粒的平均尺寸通常大于5μm。
在一个实施例中，每个光致发光块34包括具有分散在其中的半导体材料的纳米范围单晶颗粒(下文中也称为半导体纳米晶体或纳米磷光体颗粒)的基质。光致发光材料的内部量子效率QYint等于发射光子数与光致发光物质吸收的光子数之比。半导体纳米晶体的内部量子效率QYint大于5％，优选地大于10％，更优选地大于20％。
根据一个实施例，纳米晶体的平均尺寸在0.5nm至1000nm，优选地0.5nm至500nm，更优选地1nm至100nm，特别是2nm至30nm的范围内。对于小于50nm的尺寸，半导体纳米晶体的光转化特性基本上取决于量子限制现象。然后，半导体纳米晶体对应于量子盒或量子点。
根据一个实施例，半导体晶体的半导体材料选自包括以下的组：硒化镉(CdSe)、磷化铟(InP)、硫化镉(CdS)、硫化锌(ZnS)、硒化锌(ZnSe)、碲化镉(CdTe)、碲化锌(ZnTe)、氧化镉(CdO)、氧化锌镉(ZnCdO)、硫化镉锌(CdZnS)、硒化镉锌(CdZnSe)、硫化银铟(AgInS2)以及这些化合物中的至少两个的混合物。根据一个实施例，半导体纳米晶体的半导体材料选自Le Blevenec等人在Physica Status Solidi(RRL)-Rapid Research Letters Volume 8，No.4，第349-352页,2014年4月中的出版物中提到的材料。
根据一个实施例，半导体纳米晶体的尺寸根据半导体纳米晶体发射的辐射的期望波长来选择。例如，具有约3.6nm的平均尺寸的CdSe纳米晶体能够将蓝光转换成红光，并且具有约1.3nm的平均尺寸的CdSe纳米晶体能够将蓝光转换成绿光。根据另一个实施例，根据半导体纳米晶体发射的辐射的期望波长来选择半导体纳米晶体的组成。
基质由至少部分透明的材料制成。基质例如由二氧化硅制成。基质例如由任何至少部分透明的聚合物制成，特别是由硅树脂、环氧树脂或聚乙酸(PLA)制成。基质可以由与三维打印机一起使用的至少部分透明的聚合物制成，诸如PLA。根据一个实施例，基质含有2％至90％，优选地10％至60％质量的纳米晶体，例如，约20％质量的纳米晶体。
光致发光块34的厚度取决于纳米晶体浓度和所用纳米晶体的类型。光致发光块34的高度优选地低于壁28和种子层38的高度之和。
绝缘层42可以由介电材料制成，例如由氧化硅(SiO2)、氮化硅(SixNy，其中x约等于3且y约等于4，例如，Si3N4)、氮氧化硅(特别是通式SiOxNy，例如Si2ON2)、氧化铪(HfO2)或金刚石制成。在正交于表面24的方向上测量出的绝缘层42的厚度在0.01μm至5μm，优选地0.05μm至0.5μm的范围内。绝缘层42可以对应于前一列表的不同介电材料的单层结构或多层结构。
导电层32能够偏置每个线46并且不阻挡发光二极管LED发射的电磁辐射。导电层32可以由透明且导电的材料制成，诸如石墨烯或透明导电氧化物(TCO)(例如氧化铟锡(ITO)或氧化铝锌(AZO)或氧化镓锌(GZO))。作为示例，导电层32具有在5nm至1000nm，优选地20nm至100nm的范围内的厚度。
涂层30可以对应于例如由诸如铝、银、铜、钌或锌的金属制成的反射涂层。涂层30也可以对应于例如由一种或多种介电材料制成的波导。涂层30可以对应于光吸收涂层(例如包括深色表面)，以确保在子像素关闭时与相邻的子像素相比良好的对比度。每个涂层30可以对应于反射涂层和波导或光吸收涂层和波导的组合。
壁54和通孔56例如由诸如铝、银、铜或锌的金属制成。壁54可以包括由反射层覆盖的芯部，其例如由诸如铝、银、铜或锌的金属制成。芯部可以由介电材料制成。在一个实施例中，壁54的芯部对应于可以用空气或部分真空填充的腔。壁54的高度优选地与线46的高度大致相同。在平行于表面24的方向上测量的壁54的厚度在100nm至50μm，优选地500nm至10μm的范围内。壁54和壳体48之间的最小距离在1μm至50μm，优选地3μm至10μm的范围内。
封装层50由一种或多种介电材料(例如像针对绝缘层42公开的材料)制成。在一个实施例中，封装层50包括围绕每个发光二极管16的多层结构。在一个示例中，对于每个发光二极管16，封装层50包括围绕所述发光二极管16的第一层和围绕该第一层的第二层。第一层和第二层可以由介电材料(例如像针对绝缘层42的公开的材料)制成。
图4和图5是包括发光二极管的光电设备60的另一个实施例的分别类似于图1和图3的局部简化截面图。光电设备60包括与图1至图3中所示的光电设备10相同的元件，不同之处在于：不存在导电层32；其包括覆盖每个壳体48的一部分并与壁54接触且与通孔56接触的导电层62；并且衬垫18与线46电接触并且通过电绝缘层64与壳体48绝缘。
导电层62可以与层32的材料相同。导电层62的厚度在5nm至1000nm，优选地20nm至200nm的范围内。
绝缘层64可以与绝缘层50的材料相同。绝缘层64的厚度在10nm至1000nm，优选地50nm至300nm的范围内。
图6A至图6F是在制造图1至图3所示的光电设备10的方法的实施例的连续步骤处获得的结构的局部简化截面图。
图6A示出了在以下步骤之后获得的结构：
提供具有两个相对面72、74的单件式衬底70；
在衬底70的面74上形成种子层38；
在种子层38上形成绝缘层42；
在绝缘层42中形成开口44；以及
在种子层38上形成发光二极管16，即在种子层38上形成线46并在线46上形成壳体48(图6A中未示出)。
衬底70由与衬底20相同的材料制成。种子层38可以通过诸如化学气相沉积(CVD)或金属有机化学气相沉积(MOCVD)(也称为金属-有机气相外延(MOVPE))的方法获得。然而，可以使用诸如分子束外延(MBE)、气源MBE(GSMBE)、金属有机MBE(MOMBE)、等离子体辅助MBE(PAMBE)、原子层外延(ALE)、氢化物气相外延(HVPE)以及原子层沉积(ALD)的方法。此外，可以使用诸如蒸发或反应阴极溅射的方法。
线46和壳体48可以通过CVD、MOCVD、MBE、GSMBE、PAMBE、ALE、HVPE、ALD类型的工艺生长。在专利申请US2015/0280053中公开了用于制造线46和壳体的方法的示例。对于每个发光二极管16，壳体48可以覆盖线46的侧面和顶面。在另一个实施例中，壳体48可以仅存在于与衬底70相对的线46的顶面上。
图6B示出了在以下步骤之后获得的结构：
至少在要形成通孔56的位置处刻蚀绝缘层42和种子层38；
在绝缘层42上和线16上形成封装层78，封装层78的高度高于发光二极管16的高度；以及
在要形成壁54和通孔56的位置处形成通过封装层50的开口或沟槽80。开口80的尺寸对应于壁54和通孔56的期望尺寸。对于针对壁54制作的开口80，在绝缘层42或种子层38上停止刻蚀。对于针对通孔56制造的开口80，在衬底70上停止刻蚀。特别是当壁54需要垂直斜面时，所实施的刻蚀可以是例如经由氯化物或氟化物基等离子体或反应离子刻蚀(RIE)进行的干法刻蚀。
图6C示出了在以下步骤之后获得的结构：
在封装层50上形成导电层，导电层填充开口80；
刻蚀导电层和封装层78直到发光二极管16的壳体48的顶部，导致形成封装层50、壁54和通孔56。
图6D示出了在以下步骤之后获得的结构：
在封装层50上形成衬垫18、58并与发光二极管16的壳体48接触，衬垫18与发光二极管16的壳体48接触，并且衬垫58与通孔56接触；
通过使用结合材料85将支撑件84(也称为保持件)结合到封装层50；以及
从与支撑件84相对的一侧减薄衬底70以形成衬底20。
衬垫18和58可以优选地通过在封装层50上电化学沉积导电层来形成，导电层由接触衬垫18和58的材料制成，并且通过刻蚀导电层以界定接触衬垫18和58。所实施的刻蚀可以是例如经由氯化物或氟化物基等离子体、反应离子刻蚀(RIE)进行的干法刻蚀，或者(例如利用氢氟酸(HF)进行的)湿法刻蚀。
图6E示出了在以下步骤之后获得的结构：
在衬底20和种子层38中刻蚀开口26直至绝缘层42，以暴露每个线46的基部；
在每个开口26的侧面上形成反射涂层30；以及
形成导电层32。
开口26的尺寸对应于光致发光块34的期望尺寸。该刻蚀在绝缘层42上停止。所实施的刻蚀可以是例如经由氯化物或氟化物基等离子体、反应离子刻蚀(RIE)进行的干法刻蚀，或者湿法刻蚀，优选地各向异性湿法刻蚀，诸如针对Si<100>和<111>的氢氧化钾(KOH)。
图6F示出了在以下步骤之后获得的结构：
在开口26内形成光致发光块34；
在开口26外部刻蚀光致发光块34的部分；以及
形成滤光器36。
可以通过利用结合基质中的半导体纳米晶体的胶体分散体填充某些开口26来形成光致发光块34，例如，通过所谓的添加工艺，可能通过用树脂阻挡某些开口26。所谓的添加工艺可以包括例如通过喷墨印刷、气溶胶印刷、微冲压、照相凹版印刷、丝网印刷、苯胺印刷、喷涂或滴铸在期望位置处直接印刷胶体分散体。
通过撤回保持件84和结合材料85，获得图1中所示的光电芯片12。
在本实施例中，可以使用诸如连接微接合衬垫、微凸块或微珠18的插入件来执行控制芯片14与光电芯片12的接合。可替选地，控制芯片14与光电芯片12的接合可以在不使用插入件的情况下通过直接接合来执行。直接接合可以包括光电芯片12的金属区域和控制芯片14的金属区域的直接金属对金属接合以及光电芯片12的表面处的介电区域和控制芯片14的表面处的介电区域的介电对介电接合。控制芯片14与光电芯片12的接合可以通过热压方法来执行，其中光电芯片12抵靠控制芯片14放置，施加压力和加热。
图7A至图7F是在制造图4所示的光电设备60的方法的实施例的连续步骤处获得的结构的局部简化截面图。
图7A示出了在先前关于图6A公开的步骤之后以及在形成覆盖绝缘层42和覆盖发光二极管16的壳体48(除了壳体48的顶部部分之外)的导电层62的步骤之后获得的结构。在另一个实施例中，在该步骤处，导电层62完全覆盖壳体48。
图7B示出了在先前关于图6B和6C公开的步骤之后获得的结构，不同之处在于封装层50被形成在导电层62上并且导电层62未在通孔56的位置处被刻蚀。封装层50被填充在线46和/或壁54和通孔56之间。
图7C示出了在以下步骤之后获得的结构：
刻蚀壳体48的顶部以暴露线46的端部；
形成覆盖封装层50的电绝缘层64；以及
在绝缘层64中刻蚀开口86以暴露线46的端部并暴露通孔56。
开口86的横向尺寸小于线46的横向尺寸。在一个示例中，当线46的横向尺寸为约0.5μm时，开口86的横向尺寸可为约0.3μm。
图7D示出了在先前关于图6D公开的步骤之后获得的结构，衬垫18与线46的端部接触。
图7E示出了在以下步骤之后获得的结构：
在衬底20、种子层38和绝缘层42中刻蚀开口26，以暴露导电层62和线46以及壳体48。
图7F示出了在以下步骤之后获得的结构：
在每个开口26的侧面上形成反射涂层30；以及
先前关于图6F公开的步骤。
在撤回保持件84之后，获得图4中所示的光电芯片12。
图8至12示出了图4中所示的光电设备60的各种变化。在这些图中，未示出控制芯片14。
图8是包括发光二极管的光电设备90的另一个实施例的类似于图4的局部简化截面图。光电设备90包括与图4中所示的光电设备60相同的元件，并且还包括图1中所示的导电层32，导电层32与导电层62接触。然而，导电层32被刻蚀在每个发光二极管16周围，以便防止导电层32与线46接触。获得了增加的导电性和导热性。
图9是包括发光二极管的光电设备95的另一个实施例的类似于图8的局部简化截面图。光电设备95包括与图8中所示的光电设备90相同的元件，不同之处在于壁54不与导电层62接触。制造光电设备95的方法可以比制造光电设备90的方法更简单，这是因为在图7B所示的刻蚀开口80的步骤中，刻蚀方法不需要被选择为停止在导电层62上。
图10是包括发光二极管的光电设备100的另一个实施例的类似于图8的局部简化截面图。光电设备100包括与图8中所示的光电设备90相同的元件，不同之处在于一些衬垫18被连接在一起。优选地，被连接在一起的衬垫18与发射相同颜色的相邻子像素相关联。因此，对于与连接的衬垫18相关联的两个发光二极管或线16，如果发光二极管中的一个不工作，则仍然可以存在由其他发光二极管发出的光，这避免了获得完全深色的子像素。此外，对于与连接的衬垫18相关联的两个发光二极管或线16，如果衬垫18中的一个未正确地连接到控制电路14，则控制电路14和光电电路12之间仍然存在通过另一个衬垫18进行的连接。
图11是包括发光二极管的光电设备105的另一个实施例的类似于图8的局部简化截面图。光电设备105包括与图8中所示的光电设备90相同的元件，不同之处在于种子层38未在开口26中被刻蚀。制造光电设备105的方法可以比制造光电设备90的方法更简单，这是因为没有对种子层38的刻蚀。
图12是包括发光二极管的光电设备110的另一个实施例的类似于图8的局部简化截面图。光电设备110包括与图8中所示的光电设备90相同的元件，不同之处在于不存在反射涂层30。制造光电设备110的方法可以比制造光电设备90的方法更简单。
图13是包括发光二极管的光电设备120的另一个实施例的类似于图1的局部简化截面图。光电设备120包括与图1中所示的光电设备10相同的元件，不同之处在于不存在半导体衬底20并且壁28由搁置在表面24上的壁122代替，每个壁122包括覆盖有电绝缘层126的填充材料的芯部124。作为变型，对于每个壁122，可以不存在绝缘层126。在图13中，涂层30覆盖壁122的侧面和端部两者。导电层32覆盖壁122、每个开口26的底部和表面24的其余部分。特别地，导电层32与通孔56机械接触。此外，种子层38可以仅存在于壁122和绝缘层42之间。
壁122的尺寸可以与壁28的尺寸相同。芯部124可以由半导体材料(例如硅，特别是多晶硅)制成或者由电绝缘材料(例如SiO2)制成。绝缘层126可以由介电材料制成，例如由氧化硅(SiO2)、氮化硅(SixNy，其中x约等于3且y约等于4，例如，Si3N4)、氮氧化硅(特别是通式SiOxNy，例如Si2ON2)、氧化铪(HfO2)、氧化铝(Al2O3)、氧化钛(TiO2)制成。绝缘层126例如由热氧化硅或通过ALD沉积的氧化物制成。绝缘层126的厚度可以在10nm至1000nm的范围内。
图14A至图14H是在制造图13所示的光电设备120的方法的实施例的连续步骤处获得的结构的局部简化截面图。
图14A示出了在壁122的期望位置处从面74在衬底70中形成开口128之后获得的结构。可以通过刻蚀(例如通过干法刻蚀)衬底70来获得开口128。
图14B示出了在每个开口128中形成绝缘层126和绝缘芯部124之后获得的结构。根据一个实施例，构成绝缘层126的材料层可以被沉积在开口128中和衬底70的其余面74上，并且构成芯部124的材料层可以被沉积在整个结构上，特别是以填充开口128。构成绝缘层126的材料层和构成芯部124的材料层例如通过刻蚀在开口128外部去除。从而获得壁122。优点是可以以减小的宽度获得具有高纵横比(壁的高度和宽度的比率)的壁122。与衬底70接触的壁122的外层的材料是允许相对于壁122对衬底70实施选择性刻蚀(其在该过程的后期实施)的材料。因此，当衬底70由硅制成时，壁122的绝缘层126可以由SiO2制成。当衬底70由GaN或GaAs制成时，可以不存在层126，并且壁122可以完全由硅制成。
图14C示出了在与先前关于图6A描述的步骤相同的步骤之后获得的结构。
图14D示出了在与先前关于图6B和图6C描述的相同步骤之后获得的结构。
图14E示出了在与先前关于图6D描述的步骤相同的步骤之后获得的结构。
图14F示出了在撤回衬底70以暴露壁122之后获得的结构。衬底70的撤回可以在至少两个步骤中进行，例如从面72例如通过机械抛光减薄衬底70的第一步骤，该步骤在到达绝缘层126之前停止，以及用于去除衬底70的其余部分的第二刻蚀(例如化学刻蚀)步骤。一个优点是绝缘层126可以在刻蚀衬底70期间充当停止层。
图14G示出了在撤回种子层38之后、在壁122上形成涂层30之后以及在壁122侧面上的整个结构上形成导电层32之后获得的结构。涂层30可以通过蒸发、溅射或ALD形成，并且导电层32可以通过保形沉积(例如通过蒸发或溅射)形成。
图14H示出了在与先前关于图6F描述的步骤相同的步骤之后获得的结构。
已经描述了特定实施例。本领域技术人员将想到各种改变和修改。特别地，尽管在先前描述的实施例中，光电芯片12被直接接合到控制芯片14，但是光电芯片12和控制芯片14可以被各自接合到印刷电路。此外，尽管在先前描述的实施例中，壁28和54具有与表面24基本正交的侧面，但是壁28和54的侧面可以被设置轮廓为例如相对于表面24倾斜。
此外，尽管在先前描述的实施例中，衬底70是单件式衬底，但是衬底70可以对应于多层结构(例如包括覆盖半导体基部的绝缘层和覆盖绝缘层的半导体层的SOI结构)。在先前关于图6D或图7D描述的其中衬底70被减薄的步骤中，可以撤回半导体基部和覆盖半导体基部的绝缘层以留下对应于衬底20的半导体层。
此外，已经描述了具有各种改变的多个实施例。可以组合这些实施例的一些元件和改变。作为示例，应用于光电设备60并且在图9至图12中示出的变型可以应用于图1中所示的光电设备10。

Claims (20)

1.一种制造光电设备(10；60；90；95；100；105；110)的方法，包括以下相继步骤：
a)提供衬底(70)，所述衬底(70)至少部分地由半导体材料制成并具有第一相对面和第二相对面(72，74)；
b)在所述衬底上形成发光二极管(16)，每个所述发光二极管包括被壳体(48)覆盖的半导体微米线或纳米线(46)；
c)形成围绕所述发光二极管的封装层(50)；
d)在所述封装层上形成导电衬垫(18)，其在所述封装层的与所述衬底相对的一侧上与所述发光二极管接触；以及
e)从第二面(72)的那一侧在所述衬底中形成通过开口(26)，所述开口与所述发光二极管的至少一部分相对并且在衬底中对壁(28)进行界定。
2.根据权利要求1所述的方法，还包括以下步骤：
f)在所述开口中的至少一些开口中形成光致发光块(34)。
3.根据权利要求1或2所述的方法，其中，步骤b)包括形成与所述衬底(70)接触的种子层(38)，所述种子层由有利于所述半导体微米线或纳米线(46)的生长的材料制成，并且使线(46)在所述种子层上生长。
4.根据权利要求3所述的方法，其中所述种子层(38)能够至少部分地由氮化铝(AlN)、硼(B)、氮化硼(BN)、钛(Ti)或氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、铪(Hf)、氮化铪(HfN)、铌(Nb)、氮化铌(NbN)、锆(Zr)、硼酸锆(ZrB2)、氮化锆(ZrN)、碳化硅(SiC)、碳氮化钽(TaCN)、MgxNy形式的氮化镁、氮化镁镓(MgGaN)、钨(W)、氮化钨(WN)或其组合制成，其中x等于3至10％内并且y等于2至10％内。
5.根据权利要求1至4中任一项所述的方法，还包括在步骤e)之前减薄所述衬底(70)的步骤。
6.根据权利要求1至5中任一项所述的方法，还包括在步骤e)之前将所述封装层(50)接合到电子电路(14)或保持件(84)的步骤。
7.根据权利要求1至6中任一项所述的方法，还包括在步骤d)之前在所述发光二极管(16)之间的所述封装层(50)中刻蚀沟槽(80)并利用反射涂层(54)覆盖每个沟槽、利用填充材料至少部分地填充每个沟槽和/或使在每个沟槽中有空气或部分空隙的步骤。
8.根据权利要求1至7中任一项所述的方法，其中，在步骤d)处，所述导电衬垫(18)被形成为与所述壳体(48)接触。
9.根据权利要求1至7中任一项所述的方法，还包括在步骤d)之前刻蚀所述壳体(48)的部分以暴露所述半导体微米线或纳米线(46)的端部的步骤，所述导电衬垫(18)在步骤d)处被形成为与所述半导体微米线或纳米线接触并且与所述壳体电绝缘。
10.根据权利要求1至9中任一项所述的方法，其中，每个半导体微米线或纳米线(46)包括侧面和与所述衬底(70)相对的顶面，并且其中，对于每个所述发光二极管(16)，所述壳体(48)覆盖微米线或纳米线的侧面和顶面。
11.根据权利要求1至9中任一项所述的方法，其中，每个半导体微米线或纳米线(46)包括侧面和与衬底(70)相对的顶面，并且其中，对于每个所述发光二极管(16)，所述壳体(48)仅覆盖微米线或纳米线的顶面。
12.根据权利要求1至11中任一项所述的方法，包括在步骤b)之前从第一面(74)在所述衬底(70)中形成开口(128)并在所述开口中形成壁(122)，所述壁至少部分地由与所述衬底不同的材料制成，所述方法还包括在步骤e)中去除所述衬底以暴露所述壁。
13.一种光电设备(10；60；90；95；100；105；110)，包括：
发光二极管(16)，每个所述发光二极管包括被壳体(48)覆盖的半导体微米线或纳米线(46)，所述发光二极管被封装层(50)围绕；
壁(28)，其至少部分地由搁置在所述封装层上的半导体材料或电绝缘材料制成，所述壁界定开口(26)，所述开口与所述发光二极管的至少一部分相对；以及
导电衬垫(18)，其在所述封装层的与所述壁相对的一侧上与所述发光二极管接触。
14.根据权利要求13所述的光电设备，还包括在所述开口(26)中的至少一些开口中的光致发光块(34)。
15.根据权利要求13或14所述的光电设备，还包括种子层(38)，其在所述壁(28)和所述封装层(50)之间与所述壁接触，所述种子层由有利于所述半导体微米线或纳米线(46)的生长的材料制成。
16.根据权利要求15所述的光电设备，其中，所述种子层(38)能够至少部分地由氮化铝(AlN)、硼(B)、氮化硼(BN)、钛(Ti)或氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、铪(Hf)、氮化铪(HfN)、铌(Nb)、氮化铌(NbN)、锆(Zr)、硼酸锆(ZrB2)、氮化锆(ZrN)、碳化硅(SiC)、碳氮化钽(TaCN)、MgxNy形式的氮化镁、氮化镁镓(MgGaN)、钨(W)、氮化钨(WN)或其组合制成，其中x等于3至10％内并且y等于2至10％内。
17.根据权利要求13至16中任一项所述的光电设备，还包括沟槽(80)，其在所述封装层(50)中延伸，每个沟槽至少覆盖有反射涂层(54)。
18.根据权利要求13至17中任一项所述的光电设备，其中，所述导电衬垫(18)与所述壳体(48)接触。
19.根据权利要求13至17中任一项所述的光电设备，其中，所述导电衬垫(18)与所述半导体微米线或纳米线(46)接触并与所述壳体(48)电绝缘。
20.根据权利要求13至19中任一项所述的光电设备，其中，每个壁(122)包括覆盖有电绝缘层(126)的半导体材料的芯部(124)。
CN201780086474.4A 2016-12-29 2017-12-28 具有发光二极管的光电设备 Active CN110313069B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1663508 2016-12-29
FR1663508A FR3061608B1 (fr) 2016-12-29 2016-12-29 Dispositif optoelectronique a diodes electroluminescentes
PCT/EP2017/084778 WO2018122355A1 (en) 2016-12-29 2017-12-28 Optoelectronic device with light-emitting diodes

Publications (2)

Publication Number Publication Date
CN110313069A true CN110313069A (zh) 2019-10-08
CN110313069B CN110313069B (zh) 2023-04-28

Family

ID=58737670

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780086474.4A Active CN110313069B (zh) 2016-12-29 2017-12-28 具有发光二极管的光电设备

Country Status (8)

Country Link
US (1) US10734442B2 (zh)
EP (1) EP3563417B1 (zh)
JP (1) JP6872619B2 (zh)
KR (1) KR102468911B1 (zh)
CN (1) CN110313069B (zh)
FR (1) FR3061608B1 (zh)
TW (1) TWI758392B (zh)
WO (1) WO2018122355A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11049900B2 (en) * 2018-08-30 2021-06-29 Analog Devices, Inc. Monolithically integrated nanoemitter light source assembly
JP2020141001A (ja) * 2019-02-27 2020-09-03 キオクシア株式会社 半導体装置および半導体装置の製造方法
US11094846B1 (en) 2020-08-31 2021-08-17 4233999 Canada Inc. Monolithic nanocolumn structures
DE112022003001T5 (de) * 2021-09-08 2024-03-28 Ams-Osram International Gmbh Optoelektronisches bauelement, bauelementeinheit und verfahren zu deren herstellung
US11799054B1 (en) 2023-02-08 2023-10-24 4233999 Canada Inc. Monochromatic emitters on coalesced selective area growth nanocolumns

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014207378A1 (fr) * 2013-06-25 2014-12-31 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispotitif optoelectronique a reflectivite amelioree
CN105594000A (zh) * 2013-09-30 2016-05-18 艾利迪公司 具有发光二极管的光电子器件
CN105684171A (zh) * 2013-10-29 2016-06-15 欧司朗光电半导体有限公司 波长转换元件、制造方法和具有波长转换元件的发光半导体部件

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8964020B2 (en) * 2007-04-25 2015-02-24 Stc.Unm Solid-state microscope for selectively imaging a sample
US9106056B1 (en) * 2007-04-25 2015-08-11 Stc.Unm Phase-coupled arrays of nanowire laser devices and method of controlling an array of such devices
KR101608868B1 (ko) * 2009-10-22 2016-04-04 삼성전자주식회사 조리개를 포함하는 발광다이오드 어레이, 이를 이용한 라인 프린터 헤드 및 발광다이오드 어레이의 제조방법
JP2011135058A (ja) 2009-11-30 2011-07-07 Honda Motor Co Ltd 太陽電池素子、カラーセンサ、ならびに発光素子及び受光素子の製造方法
KR20130136906A (ko) * 2010-06-18 2013-12-13 글로 에이비 나노와이어 ｌｅｄ 구조와 이를 제조하기 위한 방법
US8350251B1 (en) * 2011-09-26 2013-01-08 Glo Ab Nanowire sized opto-electronic structure and method for manufacturing the same
DE102012109460B4 (de) 2012-10-04 2024-03-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display
US9537044B2 (en) 2012-10-26 2017-01-03 Aledia Optoelectric device and method for manufacturing the same
US9076945B2 (en) * 2012-10-26 2015-07-07 Glo Ab Nanowire LED structure and method for manufacturing the same
TW201511334A (zh) * 2013-06-07 2015-03-16 Glo Ab 具有經減低漏電之奈米線發光二極體結構及其製造方法
FR3011383B1 (fr) 2013-09-30 2017-05-26 Commissariat Energie Atomique Procede de fabrication de dispositifs optoelectroniques a diodes electroluminescentes
WO2015077623A1 (en) * 2013-11-22 2015-05-28 Glo Ab Led submount with integrated interconnects
KR20160024170A (ko) * 2014-08-25 2016-03-04 삼성전자주식회사 반도체 발광 소자
FR3031238B1 (fr) * 2014-12-30 2016-12-30 Aledia Dispositif optoelectronique a diodes electroluminescentes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014207378A1 (fr) * 2013-06-25 2014-12-31 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispotitif optoelectronique a reflectivite amelioree
CN105594000A (zh) * 2013-09-30 2016-05-18 艾利迪公司 具有发光二极管的光电子器件
CN105684171A (zh) * 2013-10-29 2016-06-15 欧司朗光电半导体有限公司 波长转换元件、制造方法和具有波长转换元件的发光半导体部件

Also Published As

Publication number Publication date
TWI758392B (zh) 2022-03-21
KR102468911B1 (ko) 2022-11-18
US20190333963A1 (en) 2019-10-31
JP2020503695A (ja) 2020-01-30
CN110313069B (zh) 2023-04-28
EP3563417A1 (en) 2019-11-06
US10734442B2 (en) 2020-08-04
TW201839968A (zh) 2018-11-01
JP6872619B2 (ja) 2021-05-19
FR3061608B1 (fr) 2019-05-31
FR3061608A1 (fr) 2018-07-06
WO2018122355A1 (en) 2018-07-05
KR20190094471A (ko) 2019-08-13
EP3563417B1 (en) 2020-10-28

Similar Documents

Publication Publication Date Title
JP7146827B2 (ja) アキシャル構成の三次元半導体構造を備えた光電子デバイス
TWI745518B (zh) 具有發光二極體的光電裝置及其製造方法
CN110313069A (zh) 具有发光二极管的光电设备
CN110168753B (zh) 具有发光二极管的光电器件
CN111668204A (zh) 用于制造具有发光二极管的光电子器件的方法
TWI811298B (zh) 發射器、發射裝置以及相關的顯示幕和製造方法
US11581294B2 (en) Optoelectronic device with light-emitting diodes
US11605759B2 (en) Optoelectronic device comprising light-emitting diodes
US11411145B2 (en) Light-emitting element package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant