JP2017220551A - 半導体ウエハ及びその製造方法 - Google Patents

半導体ウエハ及びその製造方法 Download PDF

Info

Publication number
JP2017220551A
JP2017220551A JP2016113472A JP2016113472A JP2017220551A JP 2017220551 A JP2017220551 A JP 2017220551A JP 2016113472 A JP2016113472 A JP 2016113472A JP 2016113472 A JP2016113472 A JP 2016113472A JP 2017220551 A JP2017220551 A JP 2017220551A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
insulating film
support substrate
recess
wafer according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016113472A
Other languages
English (en)
Inventor
西田　真
Makoto Nishida
西田　　真
藤井　拓也
Takuya Fujii
拓也 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2016113472A priority Critical patent/JP2017220551A/ja
Priority to US15/614,946 priority patent/US20170352581A1/en
Publication of JP2017220551A publication Critical patent/JP2017220551A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】簡易な構成により、半導体ウエハが加工ステージ、搬送アーム等に静電吸着されてしまうことを防止する。
【解決手段】一実施形態に係る半導体ウエハは、第１面と、第１面の反対側の面である第２面とを有する支持基板用半導体ウエハと、第１面上に形成された活性層とを備える。支持基板用半導体ウエハは、支持基板半導体と、支持基板半導体の第１面側及び第２面側に形成された絶縁膜とを有している。第２面における絶縁膜の面積は、第１面における絶縁膜の面積よりも小さい。
【選択図】図２

Description

本発明は、半導体ウエハ及びその製造方法に関し、特にＳＯＩ（Silicon On Insulator）ウエハ及びその製造方法に関する。
従来のＳＯＩウエハは、支持基板用半導体ウエハと、活性層とを有している。支持基板用半導体ウエハは、第１面と、第１面の反対側の面である第２面とを有している。支持基板用半導体ウエハは、支持基板半導体と、絶縁膜とを有している。絶縁膜は、支持基板用半導体ウエハの第１面側及び第２面側に形成されている。活性層は、支持基板用半導体ウエハの第１面上に形成されている。
ＳＯＩウエハに半導体素子を形成していく過程では、ＳＯＩウエハは、例えばイオン注入工程、ドライエッチング工程等において、プラズマに晒される。その結果、支持基板用半導体ウエハが帯電し、ＳＯＩウエハの第２面が加工ステージ、搬送用アーム等に吸着される（静電吸着現象）。静電吸着現象が生じると、加工ステージ、搬送用アーム等からＳＯＩウエハを搬送できなくなるという問題が生じる。
このような静電吸着現象に対処するＳＯＩウエハの構造として、特開２０１３−９８４３６号公報（特許文献１）に記載の構造及び特開２０１３−９８４３５号公報（特許文献２）に記載の構造が提案されている。
特許文献１記載の構造においては、支持基板用半導体ウエハの第２面上に、導電性膜が形成されている。特許文献２の記載の構造においては、支持基板用半導体ウエハの側面が研磨され、支持基板半導体が露出している。
特開２０１３−９８４３６号公報 特開２０１３−９８４３５号公報
特許文献１記載の構造においては、支持基板用半導体ウエハの第２面上に新たな膜を成膜することになるため、支持基板用半導体ウエハにそりが生じることが懸念される。特許文献２記載の構造においては、支持基板用半導体ウエハの側面を、支持基板半導体が露出するように研磨するため、加工プロセスが複雑化する。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施形態に係る半導体ウエハは、第１面と、第１面の反対側の面である第２面とを有する支持基板用半導体ウエハと、第１面上に形成された活性層とを備えている。支持基板用半導体ウエハは、支持基板半導体と、支持基板半導体の第１面側及び第２面側に形成された絶縁膜とを有している。第２面における絶縁膜の面積は、第１面における絶縁膜の面積よりも小さい。
一実施形態に係る半導体ウエハによると、簡易な構成により、半導体ウエハが加工ステージ、搬送アーム等に静電吸着されてしまうことを防止することが可能となる。
実施形態に係る半導体ウエハの第１面側からみた上面図である。 実施形態に係る半導体ウエハの断面図である。 実施形態の第１の変形例に係る半導体ウエハの断面図である。 実施形態の第２の変形例に係る半導体ウエハの断面図である。 実施形態に第３の変形例に係る半導体ウエハの断面図である。 実施形態に係る半導体ウエハの第２面側の一部を拡大した上面図である。 実施形態の第４の変形例に係る半導体ウエハの第２面側の一部を拡大した上面図である。 実施形態の第５の変形例に係る半導体ウエハの第２面側の一部を拡大した上面図である。 実施形態に係る半導体ウエハの第２面側の全体を示す上面図である。 実施形態に係る半導体ウエハの製造方法の工程図である。 支持基板用半導体ウエハ形成工程における実施形態に係る半導体ウエハの断面図である。 活性層形成工程における実施形態に係る半導体ウエハの断面図である。 保護層形成工程における実施形態に係る半導体ウエハの断面図である。 凹部形成工程における実施形態に係る半導体ウエハの断面図である。 エッチング工程における実施形態に係る半導体ウエハの断面図である。 凹部形成工程における実施形態に係る半導体ウエハの断面図である。 導電性膜形成工程における実施形態に係る半導体装置の断面図である。 比較例に係る半導体ウエハの断面図である。 比較例に係る半導体ウエハ及び実施形態に係る半導体ウエハの加工ステージへの吸着のメカニズムを示す模式図である。 実施形態に係る半導体ウエハのそりのメカニズムを示す模式図である。
以下に、実施形態について図を参照して説明する。なお、各図中同一または相当部分には同一符号を付している。また、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
以下に、実施形態に係る半導体ウエハの構成について説明する。
図１に示すように、実施形態に係る半導体ウエハは、支持基板用半導体ウエハＳＷと、活性層ＡＬとを有している。
支持基板用半導体ウエハＳＷは、第１面ＦＳと、第２面ＳＳ（図２参照）とを有している。第２面ＳＳは、第１面ＦＳの反対側の面である。活性層ＡＬは、第１面ＦＳ上に形成されている。活性層ＡＬには、例えばシリコン（Ｓｉ）の単結晶が用いられる。活性層ＡＬには、半導体素子が形成される。
図２に示すように、支持基板用半導体ウエハＳＷは、支持基板半導体ＳＣと、絶縁膜ＩＬとを有している。絶縁膜ＩＬは、支持基板半導体ＳＣの第１面ＦＳ側及び第２面ＳＳ側に形成されている。支持基板半導体ＳＣには、例えばＳｉの単結晶が用いられる。絶縁膜ＩＬには、例えば二酸化珪素（ＳｉＯ2）が用いられる。
第２面ＳＳにおける絶縁膜ＩＬの面積は、第１面ＦＳにおける絶縁膜ＩＬの面積よりも小さい。第２面ＳＳにおける絶縁膜ＩＬの面積は、好ましくは第１面ＦＳにおける絶縁膜ＩＬの面積の０．５倍以上１倍未満である。
具体的には、第２面ＳＳ側に形成された絶縁膜ＩＬには、例えば、凹部ＴＲが設けられている。凹部ＴＲが設けられている部分においては、第２面ＳＳに絶縁膜ＩＬが存在していない。そのため、凹部ＴＲにより、第２面ＳＳにおける絶縁膜ＩＬの面積は、第１面ＦＳにおける絶縁膜ＩＬの面積よりも小さくなっている。
凹部ＴＲは、例えば第２面ＳＳ側に形成された絶縁膜ＩＬを貫通している。すなわち、凹部ＴＲは、支持基板半導体ＳＣに達している。これにより、凹部ＴＲから支持基板半導体ＳＣが露出している。
凹部ＴＲの構成はこれに限られるものではない。図３に示すように、凹部ＴＲは、絶縁膜ＩＬを貫通していなくてもよい。すなわち、凹部ＴＲから支持基板半導体ＳＣが露出していなくてもよい。
図２に示すように、凹部ＴＲは、矩形の断面形状を有している。凹部ＴＲの断面形状はこれに限られるものではない。例えば、図４に示すように、凹部ＴＲの断面形状は、第１面ＦＳ側に凸の曲線形状であってもよい。
図５に示すように、凹部ＴＲ中には、導電性膜ＣＬが形成されていてもよい。導電性膜ＣＬは、支持基板半導体ＳＣに接して形成されている。導電性膜ＣＬは、導電性のある膜であればよい。例えば、導電性膜ＣＬには、不純物をドープした多結晶のＳｉ等が用いられる。
第２面ＳＳ側の絶縁膜ＩＬの平面形状及びその位置には、特段の制限はない。第２面ＳＳ側の絶縁膜ＩＬは、図６（Ａ）〜（Ｄ）に示すように、平面視において（第２面ＳＳに垂直な方向からみて）、凹部ＴＲにより、複数の部分に区分されていてもよい。より具体的には、複数の凹部ＴＲが互いに交差することにより、第２面ＳＳ側の絶縁膜ＩＬが、複数の部分に区分されていてもよい。
例えば、図６（Ａ）に示すように、凹部ＴＲによって区分された第２面ＳＳ側の絶縁膜ＩＬの複数の部分の各々は、正方形形状を有している。図６（Ｂ）に示すように、凹部ＴＲによって区分された第２面ＳＳ側の絶縁膜ＩＬの複数の部分の各々は、ストライプ形状であってもよい。図６（Ｃ）に示すように、第２面ＳＳ側の絶縁膜ＩＬは、凹部ＴＲが同心四角形状に形成されることにより、複数の部分に区分されていてもよい。図６（Ｄ）に示すように、第２面ＳＳ側の絶縁膜ＩＬは、凹部ＴＲが十字形状に形成されることにより、複数の部分に区分されていてもよい。
凹部ＴＲは、好ましくは平面視において直線形状を有している。好ましくは、複数の凹部ＴＲは、所定の角度で交差している。この角度は、９０°以上であることが好ましい。すなわち、凹部ＴＲによって区分された第２面ＳＳ側の絶縁膜ＩＬの複数の各々は、平面視において、角度が９０°以上の角により構成される多角形形状であることが好ましい。
凹部ＴＲによって区分される第２面ＳＳ側の絶縁膜ＩＬの複数の部分の各々は、多角形形状以外の形状を有していてもよい。例えば、凹部ＴＲによって区分された第２面ＳＳ側の絶縁膜ＩＬの複数の部分の各々は、曲線形状を有していてもよい。
図７（Ａ）に示すように、凹部ＴＲによって区分された第２面ＳＳ側の絶縁膜ＩＬの複数の部分の各々は、平面視において、円形形状を有していてもよい。凹部ＴＲによって区分された第２面ＳＳ側の絶縁膜ＩＬの複数の部分の各々は、図７（Ｂ）に示すように、平面視において、楕円形形状を有していてもよい。凹部ＴＲによって区分された第２面ＳＳ側の絶縁膜ＩＬの複数の部分の各々は、図７（Ｃ）に示すように、平面視において、長円形状を有していてもよい。
第２面ＳＳ側の絶縁膜ＩＬは、平面視において、凹部ＴＲにより複数の部分に区分されていなくてもよい。第２面ＳＳ側の絶縁膜ＩＬは、平面視において、連続して形成されていてもよい。例えば、図８（Ａ）に示すように、平面視において、第１の方向に沿って凹部ＴＲ１を形成し、第１の方向に直交する第２の方向に沿って凹部ＴＲ２を凹部ＴＲ１と連結しないように形成してもよい。図８（Ｂ）に示すように、凹部ＴＲを平面視において渦巻き状に形成してもよい。例えばこれらにより、第２面ＳＳ側の絶縁膜ＩＬは、連続して形成されることになる。
第２面ＳＳ側の絶縁膜ＩＬは、平面視において、図９に示すように、上記の図６〜８に示すような形状が繰り返された形状を有していてもよい。この繰り返しの周期Ｒは、フォトリソグラフィ等において１ステップで加工可能は領域（例えば、２５ｍｍ×２５ｍｍの領域）の大きさに対応している。
以下に、実施形態に係る半導体ウエハの製造方法について説明する。
図１０に示すように、実施形態に係る半導体ウエハの製造方法は、支持基板用半導体ウエハ形成工程Ｓ１と、活性層形成工程Ｓ２と、凹部形成工程Ｓ４とを有する。実施形態に係る半導体ウエハの製造方法は、保護層形成工程Ｓ３と、導電性膜形成工程Ｓ５とを有していてもよい。
支持基板用半導体ウエハ形成工程Ｓ１においては、支持基板用半導体ウエハＳＷが形成される。より具体的には、支持基板用半導体ウエハ形成工程Ｓ１においては、図１１に示すように、支持基板半導体ＳＣ上に、絶縁膜ＩＬが形成される。絶縁膜ＩＬの形成は、例えば支持基板半導体ＳＣを熱酸化することにより行われる。
活性層形成工程Ｓ２においては、支持基板用半導体ウエハＳＷの第１面ＦＳ上に、活性層ＡＬが形成される。活性層形成工程Ｓ２においては、図１２（Ａ）に示すように、まず活性層用半導体ウエハＡＷが、支持基板用半導体ウエハＳＷの第１面ＦＳ上に貼り付けられる。
次に、図１２（Ｂ）に示すように、活性層用半導体ウエハＡＷの、支持基板用半導体ウエハＳＷ側の面とは反対側の面が、研磨される。以上により、支持基板用半導体ウエハＳＷの第１面ＦＳ上に、活性層ＡＬが形成される。
保護層形成工程Ｓ３においては、図１３に示すように、保護層ＰＬが形成される。保護層ＰＬは、活性層ＡＬ上に形成される。保護層ＰＬは、例えばフォトレジスト等により形成される。保護層形成工程Ｓ３が行われた後、実施形態に係る半導体ウエハは、上下反転される。これにより、活性層ＡＬが保護される。
凹部形成工程Ｓ４においては、支持基板用半導体ウエハＳＷの第２面ＳＳ側に、凹部ＴＲが形成される。図１０に示すように、凹部形成工程Ｓ４は、例えばマスク形成工程Ｓ４１と、マスクパターンニング工程Ｓ４２と、エッチング工程Ｓ４３とを有する。
図１４（Ａ）に示すように、マスク形成工程Ｓ４１においては、支持基板用半導体ウエハＳＷの第２面ＳＳ上に、マスクＭが形成される。マスクＭの形成は、例えばフォトレジスト等の感光性有機材料を、第２面ＳＳ上にスピンコート等により塗布することにより行われる。
図１４（Ｂ）に示すように、マスクパターンニング工程Ｓ４２においては、マスクＭのパターンニングが行われる。マスクＭのパターンニングは、例えばフォトリソグラフィにより、マスクＭを部分的に除去することにより行われる。これにより、マスクＭに開口ＯＰが形成される。開口ＯＰからは、第２面ＳＳ側の絶縁膜ＩＬが露出する。
マスクＭのパターンニングは、好ましくは、マスクＭが第２面ＳＳ側の絶縁膜ＩＬを被覆する比率が、５０％以上１００％未満となるように行われる。
図１４（Ｃ）に示すように、エッチング工程Ｓ４３においては、凹部ＴＲが形成される。凹部ＴＲの形成は、第２面ＳＳ側の絶縁膜ＩＬに対するＲＩＥ（Reactive Ion Etching）等の異方性エッチングにより行われる。このエッチングは、開口ＯＰから露出している部分に対して行われる。このエッチングは、凹部ＴＲが第２面ＳＳ側の絶縁膜ＩＬを貫通するまで（支持基板半導体ＳＣが露出するまで）行われる。なお、このエッチングは、図１４（Ｄ）に示すように、凹部ＴＲが第２面ＳＳ側の絶縁膜ＩＬを貫通する前に停止されてもよい。エッチング工程Ｓ４３の後には、プラズマ処理、薬液処理等により、マスクＭの除去が行われる。
エッチング工程Ｓ４３において行われるエッチングは、ＲＩＥ等の異方性エッチングに限られない。例えば、エッチング工程Ｓ４３においては、ウエットエッチング等の等方性エッチングが行われてもよい。これにより、図１５に示すように、第１面ＦＳ側に凸の曲線形状の断面形状を有する凹部ＴＲが形成される。
なお、凹部形成工程Ｓ４は、上記の工程に限られない。例えば、図１６に示すように、凹部形成工程Ｓ４においては、レーザＬを第２面ＳＳ上の絶縁膜ＩＬに照射することにより、凹部ＴＲを形成してもよい。
導電性膜形成工程Ｓ５においては、導電性膜ＣＬが形成される。導電性膜ＣＬは、凹部ＴＲ中に形成される。導電性膜ＣＬの形成は、まず、図１７（Ａ）に示すように、凹部ＴＲから露出している支持基板半導体ＳＣ上及び第２面ＳＳ側の絶縁膜ＩＬ上に、導電性膜ＣＬが成膜される。導電性膜ＣＬの成膜は、ＣＶＤ（Chemical Vapor Deposition）、スパッタリング等を用いて行われる。その後、図１７（Ｂ）に示すように、凹部ＴＲからはみだした導電性膜ＣＬを、ＣＭＰ（Chemical Mechanical Polishing）、エッチング等により除去することにより形成される。
なお、導電性膜形成工程Ｓ５は、上記の工程に限られない。導電性膜形成工程Ｓ５における導電性膜ＣＬの形成は、図１７（Ｃ）に示すように、例えば導電性膜ＣＬを、凹部ＴＲから露出している支持基板半導体ＳＣ上にエピタキシャル成長させることによって行われてもよい。
以下に、実施形態に係る半導体ウエハの効果を、比較例と対比して説明する。
図１８に示すように、比較例に係る半導体ウエハは、支持基板用半導体ウエハＳＷと、活性層ＡＬとを有している。支持基板用半導体ウエハＳＷは、第１面ＦＳと、第２面ＳＳとを有している。活性層ＡＬは、第１面ＦＳ上に形成されている。支持基板用半導体ウエハＳＷは、支持基板半導体ＳＣと、絶縁膜ＩＬとを有している。絶縁膜ＩＬは、支持基板半導体ＳＣの第１面ＦＳ側及び第２面ＳＳ側に形成されている。
しかしながら、比較例に係る半導体ウエハにおいては、実施形態に係る半導体ウエハと異なり、支持基板用半導体ウエハの第２面ＳＳ側に形成された絶縁膜ＩＬに、凹部ＴＲが形成されていない。すなわち、第１面ＦＳにおける絶縁膜ＩＬの面積が、第２面ＳＳにおける絶縁膜ＩＬの面積と等しくなっている。
図１９（Ａ）に示すように、比較例に係る半導体ウエハの活性層ＡＬにイオン注入等が行われることにより、通常、活性層ＡＬは正に帯電する。活性層ＡＬ及び支持基板半導体ＳＣは導電性であり、絶縁膜ＩＬは絶縁性である。そのため、活性層ＡＬと、支持基板半導体ＳＣと、活性層ＡＬと支持基板半導体ＳＣとの間にある絶縁膜ＩＬ（すなわち、第１面ＦＳ側の絶縁膜ＩＬ）とにより、容量が形成される。その結果、活性層ＡＬが正に帯電したことにより、負の電荷が支持基板半導体ＳＣの第１面ＦＳ側に誘起される。また、負の電荷が支持基板半導体ＳＣの第１面ＦＳ側に誘起されることに伴い、支持基板半導体ＳＣの第２面ＳＳ側に正の電荷が誘起される。
また、加工ステージＷＳは、通常金属により形成されている。そのため、支持基板半導体ＳＣと、加工ステージＷＳと、支持基板半導体ＳＣと加工ステージＷＳとの間にある絶縁膜ＩＬ（すなわち、第２面ＳＳ側の絶縁膜ＩＬ）とにより、容量が形成される。その結果、支持基板半導体ＳＣの第２面ＳＳ側の正の電荷により、負の電荷が加工ステージＷＳに誘起される。
加工ステージＷＳに誘起された負の電荷と支持基板半導体ＳＣの第２面ＳＳ側に誘起された正の電荷とにより、加工ステージＷＳと比較例に係る半導体ウエハとの間に、引力が発生する。この第２面ＳＳと加工ステージＷＳとの間の引力により、比較例に係る半導体ウエハは、加工ステージＷＳに吸着される。
図１９（Ｂ）に示すように、実施形態に係る半導体ウエハも、加工ステージＷＳとの間の引力により、加工ステージＷＳに吸着される。しかしながら、実施形態に係る半導体ウエハにおいては、第２面ＳＳにおける絶縁膜ＩＬの面積が、第１面ＦＳにおける絶縁膜ＩＬの面積よりも小さい。
第２面ＳＳと加工ステージＷＳとの間の引力は、第２面ＳＳにおける絶縁膜ＩＬの面積が大きくなるにしたがって、増加する。そのため、実施形態に係る半導体ウエハにおいては、この引力が、比較例に係る半導体ウエハと比較して小さい。その結果、実施形態に係る半導体装置は、加工ステージＷＳ等から、容易に引き離して次の工程に搬送することが可能となる。
以上のように、実施形態に係る半導体ウエハによると、簡易な構成により、半導体ウエハが加工ステージ、搬送アーム等に吸着されてしまうことを防止することが可能となる。
絶縁膜ＩＬに用いられる材料（例えばＳｉＯ2)は、支持基板半導体ＳＣに用いられる材料（例えばＳｉ）よりも熱膨張係数が小さい。そのため、支持基板半導体ＳＣは、熱酸化等により第１面ＦＳ側及び第２面ＳＳ側に絶縁膜ＩＬが形成された後、冷却されることにより、絶縁膜ＩＬから引張の残留応力を受けることになる。
第２面ＳＳ側の絶縁膜ＩＬが除去された場合、第２面ＳＳ側においてこの残留応力が解放される。これにより、図２０に示すように、支持基板用半導体ウエハＳＷにそりが生じてしまうおそれがある。
しかしながら、実施形態に係る半導体ウエハにおいて、第２面ＳＳにおける絶縁膜ＩＬの面積が、例えば第１面ＦＳにおける絶縁膜の面積の０．５倍以上１．０倍未満の場合、第２面ＳＳ側の絶縁膜ＩＬの一部を除去することに伴い、残留応力は限定的にしか解放されない。その結果、支持基板用半導体ウエハＳＷに生じるそりを抑制することが可能となる。
また、図２に示すように、実施形態に係る半導体ウエハにおいて、凹部ＴＲが設けられており、凹部ＴＲが第２面ＳＳ側の絶縁膜ＩＬを貫通している場合、支持基板半導体ＳＣが露出している。支持基板半導体ＳＣに蓄積された電荷は、この露出している部分から大気中に放出されやすい。そのため、実施形態に係る半導体ウエハの場合、半導体ウエハが加工ステージ等にさらに吸着されにくくなる。
また、図３及び図４に示すように、実施形態に係る半導体ウエハにおいて、凹部ＴＲが第２面ＳＳ側の絶縁膜ＩＬを貫通していない場合、凹部ＴＲが形成される部分においても第２面ＳＳ側の絶縁膜ＩＬが残存している。この場合には、第２面ＳＳ側の絶縁膜ＩＬを部分的に除去することに伴う残留応力の解放は限定的である。そのため、実施形態に係る半導体ウエハの場合、支持基板用半導体ウエハＳＷに生じるそりを抑制することが可能となる。
また、図５に示すように、実施形態に係る半導体ウエハにおいて、凹部ＴＲが第２面ＳＳ側の絶縁膜ＩＬを貫通しており、凹部ＴＲ中に導電性膜ＣＬが形成されている場合、支持基板半導体ＳＣに蓄積された電荷が、導電性膜ＣＬを介して加工ステージ等に放出されやすい。そのため、実施形態に係る半導体ウエハの場合、半導体ウエハが加工ステージ等にさらに吸着されにくくなる。
また、図６（Ｂ）及び（Ｄ）に示すように、実施形態に係る半導体ウエハにおいて、凹部ＴＲが、平面視において直線形状を有している場合、凹部ＴＲを形成するために用いられるフォトリソグラフィ用のフォトマスクの製造が容易である。そのため、実施形態に係る半導体ウエハの場合、支持基板用半導体ウエハＳＷの製造工程を簡易化することが可能となる。
また、図６（Ａ）に示すように、実施形態に係る半導体ウエハにおいて、第２面ＳＳ側の絶縁膜ＩＬが凹部ＴＲにより複数の部分に区分されており、かつこの複数の部分の各々の平面視における形状が、９０°以上の角度を有する角からなる多角形形状を有している場合、第２面ＳＳ側の絶縁膜ＩＬの端部において応力集中が生じにくい。そのため、実施形態に係る半導体ウエハの場合、第２面ＳＳ側の絶縁膜ＩＬが、支持基板半導体ＳＣから剥がれてしまうことを抑制することが可能となる。
また、図７に示すように、実施形態に係る半導体ウエハにおいて、第２面ＳＳ側の絶縁膜ＩＬが凹部ＴＲにより複数の部分に区分されており、かつこの複数の部分の各々の平面視における形状が、曲線形状を有している場合、第２面ＳＳ側の絶縁膜ＩＬの端部において応力集中が生じにくい。そのため、実施形態に係る半導体ウエハの場合、第２面ＳＳ側の絶縁膜ＩＬが、支持基板半導体ＳＣから剥がれてしまうことを抑制することが可能となる。
また、図８に示すように、第２面ＳＳ側の絶縁膜ＩＬが平面視において連続して形成されている場合、すなわち、凹部ＴＲが、平面視において、絶縁膜ＩＬに取り囲まれている場合、第２面ＳＳ側の絶縁膜ＩＬを除去することに伴う残留応力の解放は限定的にしか生じない。そのため、実施形態に係る半導体ウエハの場合、支持基板用半導体ウエハＳＷに生じるそりを抑制することが可能となる。
また、図４に示すように、実施形態に係る半導体ウエハにおいて、凹部ＴＲの断面形状が第１面ＦＳ側に凸の曲線形状である場合、凹部ＴＲをエッチングレートの高いウエットエッチング等により形成することが可能となる。そのため、この場合、半導体ウエハの製造効率を向上させることが可能となる。
今回開示された実施形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
ＡＬ 活性層、ＡＷ 活性層用半導体ウエハ、ＣＬ 導電性膜、ＦＳ 第１面、ＩＬ 絶縁膜、Ｌ レーザ、Ｍ マスク、ＯＰ 開口、ＰＬ 保護層、Ｒ 周期、Ｓ１ 支持基板用半導体ウエハ形成工程、Ｓ２ 活性層形成工程、Ｓ３ 保護層形成工程、Ｓ４ 凹部形成工程、Ｓ５ 導電性膜形成工程、Ｓ４１ マスク形成工程、Ｓ４２ マスクパターンニング工程、Ｓ４３ エッチング工程、ＳＣ 支持基板半導体、ＳＳ 第２面、ＳＷ 支持基板用半導体ウエハ、ＴＲ，ＴＲ１，ＴＲ２ 凹部、ＷＳ 加工ステージ。

Claims (19)

  1. 第１面と、前記第１面の反対側の面である第２面とを有し、かつ支持基板半導体と、前記支持基板半導体の前記第１面側及び前記第２面側に形成された絶縁膜とを有する支持基板用半導体ウエハと、
    前記第１面上に形成された活性層とを備え、
    前記第２面における前記絶縁膜の面積は、前記第１面における前記絶縁膜の面積よりも小さい、半導体ウエハ。
  2. 前記第２面における前記絶縁膜の前記面積は、前記第１面における前記絶縁膜の前記面積の０．５倍以上１倍未満である、請求項１に記載の半導体ウエハ。
  3. 前記第２面側の前記絶縁膜は、前記第２面から前記第１面に向かって延びている凹部を含む、請求項１に記載の半導体ウエハ。
  4. 前記凹部の断面形状は、矩形形状である、請求項３に記載の半導体ウエハ。
  5. 前記凹部の断面形状は、前記第１面側に凸の曲線形状である、請求項３に記載の半導体ウエハ。
  6. 前記凹部は、前記第２面側の前記絶縁膜を貫通している、請求項３に記載の半導体ウエハ。
  7. 前記凹部中において、前記支持基板半導体に接して形成された導電体膜をさらに備えている、請求項６に記載の半導体ウエハ。
  8. 前記凹部は、平面視において直線形状を有している、請求項３に記載の半導体ウエハ。
  9. 前記第２面側の前記絶縁膜は、平面視において、前記凹部により複数の部分に区分されており、
    前記複数の部分の各々の平面視における形状は、９０°以上の角度を有する角からなる多角形形状である、請求項６に記載の半導体ウエハ。
  10. 前記第２面側の前記絶縁膜は、平面視において、前記凹部により複数の部分に区分されており、
    前記複数の部分の各々の平面視における形状は、曲線形状を含んでいる、請求項６に記載の半導体ウエハ。
  11. 前記第２面側の前記絶縁膜は、平面視において連続している、請求項６に記載の半導体ウエハ。
  12. 前記凹部は、前記第２面側の前記絶縁膜を貫通していない、請求項３に記載の半導体ウエハ。
  13. 第１面と、前記第１面の反対側の面である第２面とを有し、かつ支持基板半導体と、前記支持基板半導体の前記第１面側及び前記第２面側に形成された絶縁膜とを有する支持基板用半導体ウエハを形成する工程と、
    前記第１面上に活性層を形成する工程と、
    前記第２面側の前記絶縁膜に、前記第２面から前記第１面に向かう方向に延びる凹部を形成する工程とを備える、半導体ウエハの製造方法。
  14. 前記凹部を形成する工程は、前記第２面上に開口を有するマスクを形成する工程と、前記開口から前記第２面側の前記絶縁膜をエッチングする工程とを有する、請求項１３に記載の半導体ウエハの製造方法。
  15. 前記マスクは、平面視において、前記第２面上の前記絶縁膜の５０％以上１００パーセント未満を被覆している、請求項１４に記載の半導体ウエハの製造方法。
  16. 前記エッチングは、ウエットエッチングである、請求項１５に記載の半導体ウエハの製造方法。
  17. 前記凹部を形成する工程は、前記第２面上にレーザを照射する工程を含む、請求項１３に記載の半導体ウエハの製造方法。
  18. 前記凹部を形成する工程は、前記凹部が前記第２面側の前記絶縁膜を貫通し、前記凹部から前記支持基板半導体が露出するように行われ、
    前記凹部中において、前記支持基板半導体に接して導電性膜を形成する工程をさらに備える、請求項１３に記載の半導体ウエハの製造方法。
  19. 前記活性層上に保護層を形成する工程をさらに備える、請求項１３に記載の半導体ウエハの製造方法。
JP2016113472A 2016-06-07 2016-06-07 半導体ウエハ及びその製造方法 Pending JP2017220551A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016113472A JP2017220551A (ja) 2016-06-07 2016-06-07 半導体ウエハ及びその製造方法
US15/614,946 US20170352581A1 (en) 2016-06-07 2017-06-06 Semiconductor wafer and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016113472A JP2017220551A (ja) 2016-06-07 2016-06-07 半導体ウエハ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2017220551A true JP2017220551A (ja) 2017-12-14

Family

ID=60482815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016113472A Pending JP2017220551A (ja) 2016-06-07 2016-06-07 半導体ウエハ及びその製造方法

Country Status (2)

Country Link
US (1) US20170352581A1 (ja)
JP (1) JP2017220551A (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3011388B1 (fr) * 2013-09-30 2016-11-25 Aledia Dispositif optoelectronique a diodes electroluminescentes

Also Published As

Publication number Publication date
US20170352581A1 (en) 2017-12-07

Similar Documents

Publication Publication Date Title
US20230224657A1 (en) Semiconductor devices having a membrane layer with smooth stress-relieving corrugations and methods of fabrication thereof
US10768526B2 (en) Method of forming patterns
US8906807B2 (en) Single fin cut employing angled processing methods
KR101091298B1 (ko) 반도체 디바이스의 임계 치수를 축소하는 방법 및 축소된 임계 치수를 갖는 부분적으로 제조된 반도체 디바이스
TWI293060B (en) Semiconductor methods and structures background of the invention
JP5524817B2 (ja) 薄いｓｏｉデバイスの製造
CN103117243A (zh) 反调sti形成
CN111524795B (zh) 自对准双重图形化方法及其形成的半导体结构
JP5441371B2 (ja) 微小電気機械システムに使用するためのウェーハを製造する方法
US9076733B2 (en) Self-aligned trench over fin
US7514282B2 (en) Patterned silicon submicron tubes
US8664052B2 (en) Semiconductor device and manufacturing method for the same
JP2007180133A (ja) 半導体基板の製造方法、半導体装置の製造方法、および半導体装置
JP2006135067A (ja) 半導体装置およびその製造方法
JP2017220551A (ja) 半導体ウエハ及びその製造方法
CN108091553B (zh) 掩模图形的形成方法
JP5576102B2 (ja) 半導体構造体を製造する方法
JP2009094379A (ja) 半導体装置の製造方法
CN110837157B (zh) 光学装置封装及其制造方法
US9000556B2 (en) Lateral etch stop for NEMS release etch for high density NEMS/CMOS monolithic integration
JP5167652B2 (ja) Ｍｅｍｓ素子
CN112259505B (zh) 半导体器件鳍体的形成方法
KR100670398B1 (ko) 수평 방향으로 접혀진 유전막을 포함하는 커패시터 및제조 방법
JP2007312373A (ja) 半導体装置の製造方法およびこれを用いた半導体装置
KR100940145B1 (ko) 반도체 소자의 게이트 형성방법