JP2007312373A - 半導体装置の製造方法およびこれを用いた半導体装置 - Google Patents
半導体装置の製造方法およびこれを用いた半導体装置 Download PDFInfo
- Publication number
- JP2007312373A JP2007312373A JP2007109755A JP2007109755A JP2007312373A JP 2007312373 A JP2007312373 A JP 2007312373A JP 2007109755 A JP2007109755 A JP 2007109755A JP 2007109755 A JP2007109755 A JP 2007109755A JP 2007312373 A JP2007312373 A JP 2007312373A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- protruding structure
- forming
- manufacturing
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Micromachines (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
【解決手段】突出構造部に絶縁膜と導電性膜を成膜して、突出構造部の高さより薄くレジストを塗布することにより突出構造部の頂点を露出され、レジストの露光と現像により導電性膜のマスクパターンが形成され、パターンした導電性膜と露出した頂点のエッチングを同一の工程で行い、絶縁膜を除去することによってギャップの形成と突出構造部の開放とを同時に実施しうるようにし、高精度で信頼性の高いMEMSデバイスの中空構造を提供する。
【選択図】図1
Description
そして、図6(b)に示すように、その上層にタングステン膜などの金属膜102をさらに堆積する。その後、シリコン基板100の断面三角形の凸部の高さより、膜厚が厚くなるようにレジストR1を塗布する(図6(c))。
そして図6(d)に示すように、このレジストR1を上からエッチバックし、酸化シリコン膜からなる絶縁膜102で被覆されたシリコン基板100の突出部を露呈せしめる。
本発明は、前記実情に鑑みてなされたもので、精密な時間管理や特殊な装置を用いることなく、高精度で信頼性の高いパターン形成を実現することを目的とする。
この構成によれば、レジストの塗布厚(高さ)を調整するのみで突出構造部の頂部を露呈することができ、容易に形成可能である。
この構成により、凹凸のある表面にレジストを塗布し、凸部の一部を露呈した状態で、エッチングすることにより、導電性膜を分離しているため、凸部の底部が一致していれば導電性膜の高さは一致することになる。
この構成により、導電性膜の効率よいパターニングが一時に実現可能となる。
この構成によれば、(111)面のエッチング速度が遅くなるような異方性エッチングを用いることにより、(111)面におけるエッチング選択性を利用して、再現性よく高効率のパターニングを行うことが可能となる。
この構成により、埋め込み絶縁膜を除去することによって、極めて効率よく中空構造を実現することが可能となる。
この構成により、第1および第2の絶縁膜を除去することによって、極めて効率よく中空構造を実現することが可能となる。また前記第1及び第2の絶縁膜を同一材料で形成することにより、これら第1及び第2の絶縁膜を同時にエッチングすることができる。また前記第1及び第2の絶縁膜は同一材料でなくても、同一のエッチング条件でエッチングできる材料であればよい。
この構成により、突出構造部頂点を突出させるためのレジストを厚くすることが可能となり、均一性、選択性を改善することが可能となる。
この構成によれば、凹部にレジストを充填することで不連続部を形成することができ、パターン分離が可能となる。
この構成によれば、平坦部間でパターン分離された構造を制御性よく形成することができる。
この構成により、効率よく高精度の膜厚を有する酸化膜を形成することが可能となる。
この構成により、洗浄工程で得られた酸化膜を絶縁膜として用いることにより、容易に効率よく薄い酸化膜を形成することが可能となる。RCAとは、RCA社によって開発さ
れた洗浄技術であり、パーティクル除去を目的としたアンモニア水と過酸化水素水からなるSC−1洗浄(Standard Clean 1)と金属不純物除去を目的とした塩酸と過酸化水
素水とからなるSC−2洗浄(Standard Clean 2)とを組み合わせた洗浄技術である
。SPM洗浄は有機物除去を目的とし、濃硫酸に過酸化水素水を添加し100℃以上の高温で処理を行う洗浄技術である。
この構成により、微細で信頼性の高い梁状の振動子を形成することが可能となる。
この構成により、たとえば(111)面を1辺とする断面三角形を用いることにより、高精度のパターン形成が容易に再現性よく可能となる。
この構成により、上面が平坦でギャップ(分離領域)を形成しにくい場合には所定幅の溝を形成し、この溝にレジストを充填することにより、効率よく上部のギャップを形成することが可能となる。
この構成により、スピンコートによる膜厚の再現性を利用し、高度の寸法精度を持つギャップの形成が可能となり、高精度で信頼性の高いギャップ形成が可能となる。
(実施の形態1)
図1は、本発明の実施の形態1における製造方法およびそれによって形成されるMEM
Sデバイスの断面図である。
本発明のマイクロ突出構造部への電極形成方法は、主にMEMS共振器の作製に適用可能である。本実施の形態の電極形成方法では、まず図1(a)に示すように、SOI基板の単結晶シリコン層を異方性エッチングすることにより、三角断面梁1を形成し、その表面に熱酸化により、薄い絶縁膜10を成膜する。SOI基板を用いた場合、BOX層2が酸化膜で形成されているため、この絶縁膜10としては、同じ材料である酸化シリコン膜を用いるのが望ましい。この絶縁膜10がMEMS共振器の狭ギャップを形成するもので、数十nm〜数百nmの膜厚を必要とし、高精度の膜厚制御が可能なLPCVD酸化膜や熱酸化膜を用いるのが望ましい。
レジストとしては商品名Shipley1805(登録商標)のポジ型レジストを使用し、スピンコータで回転数4000rpm、時間30秒のコーティングを実施する。その後、90℃のホットプレートで約2分間のべーキングを行うことで、レジストが基板全体に平坦な表面をもつように、均一な厚さ(410nm)を保持してコーティングされる。三角断面梁の高さはSOI基板のシリコン層の厚さ(1500nm)で決定されるため、ばらつきは少なく、これによって梁の頂点(1090nm)を精度良く露出することが可能となる。
そして図1(d)に示すように、フォトリソグラフィを実施し、導電性膜11をパター
ニングする。
図4は、本発明の実施の形態2における製造方法およびそれによって形成されるMEMSデバイスの断面図である。本発明の製造方法は、エッチバック工程を不要とすることを特徴とするが、BOX層に溝17を掘り、段差を設けるとともに、突出構造部で構成される三角断面梁15の高さが1μm以下であるため、所望の部分の頂点を露出するためには、後の工程で塗布するレジスト19を極めて薄い薄膜に形成する必要がある。レジスト19の厚さを三角断面梁19の高さの約1/4にすると、250nm以下の薄膜で塗布することになり、この厚さではレジスト19の均一性やエッチングする電極との選択性が取れなくなってしまうことが考えられる。
積したSOI基板100の表面の単結晶シリコン層を、異方性エッチングによりパターニングし、幅が1μm以下の三角断面梁15となるように形成し、表面熱酸化によりその上に絶縁膜(酸化シリコン膜)16を成膜する。
図5は、本発明の実施の形態3における製造方法およびそれによって形成されるMEMSデバイスの断面図である。
本発明の電極を形成する製造方法は、断面四角形の突出構造部51のうちの頂上に1つ以上の小さな溝28を設けることによって頂面にレジストが流れる場所を確保し、突出構造部51の上面部を完全に露出させるようにしたことを特徴とするものである。
が所望の領域の部分でのみ突出せしめられる。
ここで例えばウェットエッチングを行うことで、基板25の両面からエッチングを行うことができるため、酸化膜26と絶縁膜29とを同時に除去することが可能になる。又、この工程で絶縁膜29を除去すると、溝28に形成された電極33が開放されるため、突出構造部51の溝28の間には電極が残留しないようになる。エッチング後はギャップ35の形成と構造部開放のための溝36とが完了し、電極を有する四角突出構造部50、51の中空構造が作製される。
2 BOX層
3 支持基板
4 保護膜
10、16、29 絶縁膜
11、18、30 導電性膜
12,19、31 レジスト
15 三角断面梁(単結晶シリコン層)
13、20 頂点
17 BOX層の溝
21 電極パターン
22、36 突出構造部の解放(部)
23、35 ギャップ
25 シリコン基板
26 酸化膜
27 デバイス形成層
28 溝
32 露出された上面部
33 溝に形成される電極
34 深溝
Claims (16)
- 半導体基板表面に突出構造部を形成する工程と、
前記突出構造部を含む前記半導体基板の表面に薄膜を成膜する工程と、
前記薄膜の形成された表面に、前記突出構造部の前記薄膜の少なくとも頂部が露呈するように、レジストを塗布する工程と、
レジストから露呈せしめられた前記突出構造部の頂部の前記薄膜をエッチングすることにより、前記薄膜をパターン分離する工程と、
前記レジストを除去する工程とを含む半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法であって、
前記半導体基板表面に傾斜面をもつ突出構造部を形成する工程と、
前記突出構造部の表面に絶縁膜を成膜する工程と、
前記絶縁膜の上面を覆うように導電性膜を成膜する工程と、
前記導電性膜の形成された表面に前記突出構造部の前記導電性膜の少なくとも頂部が露呈するように、レジストを塗布する工程と、
前記レジストから露呈せしめられた前記突出構造部の頂部の導電性膜をエッチングすることにより、前記導電性膜を電気的に分離する工程と、
前記レジストを除去する工程とを含む半導体装置の製造方法。 - 請求項2に記載の半導体装置の製造方法であって、
前記分離する工程は、
フォトリソグラフィにより上記レジストをパターニングする工程と、
前記導電性膜のうち、前記パターニングする工程で上記レジストから露出された領域および前記突出構造部の頂部の導電性膜をエッチングする工程とを含む半導体装置の製造方法。 - 請求項2または3に記載の半導体装置の製造方法であって、
前記半導体基板は表面に単結晶シリコン層を有するSOI基板であり、
前記突出構造部を形成する工程は、異方性エッチングにより、(111)面を傾斜面として残すように形成する工程を含む半導体装置の製造方法。 - 請求項2乃至4のいずれかに記載の半導体装置の製造方法であって、
前記突出構造部の形成に先立ち、埋め込み絶縁膜(BOX層)を形成する工程を含み、
前記レジストを除去する工程後、
前記導電性膜および前記突出構造部の間の絶縁膜と前記突出構造部の下部に形成された前記埋め込み絶縁膜とを除去する工程を含む半導体装置の製造方法。 - 請求項5に記載の半導体装置の製造方法であって、
前記突出構造部の形成に先立ち、前記突出構造部形成領域の下層で段差を有して高くなるように形成された埋め込み絶縁膜(BOX層)を形成する工程を含む、
半導体装置の製造方法。 - 請求項5に記載の半導体装置の製造方法であって、
前記突出構造部を形成する工程は、前記突出構造部の頂面に、凹部を形成する工程を含む半導体装置の製造方法。 - 請求項7に記載の半導体装置の製造方法であって、
前記突出構造部を形成する工程は、前記突出構造部の頂面が平坦となるように形成する
工程を含む半導体装置の製造方法。 - 請求項5乃至8のいずれかに記載の半導体装置の製造方法であって
前記埋め込み絶縁膜を形成する工程は、
前記半導体基板の裏面から深溝を掘る工程と、
前記導電性膜と前記突出構造部の間に位置する前記絶縁膜である第1の絶縁膜と前記突出構造部の下部に成膜された絶縁膜である第2の絶縁膜とを除去する工程を含む半導体装置の製造方法。 - 請求項2乃至9のいずれかに記載の半導体装置の製造方法であって、
前記絶縁膜を形成する工程は、前記半導体基板の酸化により酸化膜を形成する工程である半導体装置の製造方法。 - 請求項10に記載の半導体装置の製造方法であって、
前記絶縁膜を形成する工程は、基板洗浄により、前記半導体基板表面を化学反応させることにより膜厚数nmの酸化膜を形成する工程である半導体装置の製造方法。 - 前記請求項2乃至11のいずれかに記載の半導体装置の製造方法を用いて形成され、
機械的振動可能に形成された振動子と、前記振動子に対して所定の間隔を隔てて配設された電極とを有し、
前記振動子が、前記突出構造部で構成されたMEMS共振器を構成する半導体装置。 - 請求項12に記載の半導体装置であって、
前記振動子は、断面が三角形を有する半導体装置。 - 請求項12に記載の半導体装置であって、
前記電極が段差を有して形成された半導体装置。 - 請求項12に記載の半導体装置であって、
前記振動子は、断面が四角形を有する半導体装置。 - 請求項9に記載の半導体装置であって、
前記振動子が、上面部に1つ以上の溝を具備した半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007109755A JP4994096B2 (ja) | 2006-04-20 | 2007-04-18 | 半導体装置の製造方法およびこれを用いた半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006116411 | 2006-04-20 | ||
JP2006116411 | 2006-04-20 | ||
JP2007109755A JP4994096B2 (ja) | 2006-04-20 | 2007-04-18 | 半導体装置の製造方法およびこれを用いた半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007312373A true JP2007312373A (ja) | 2007-11-29 |
JP4994096B2 JP4994096B2 (ja) | 2012-08-08 |
Family
ID=38844755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007109755A Expired - Fee Related JP4994096B2 (ja) | 2006-04-20 | 2007-04-18 | 半導体装置の製造方法およびこれを用いた半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4994096B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011001680A1 (ja) * | 2009-06-30 | 2011-01-06 | パナソニック株式会社 | 共振器およびその製造方法 |
US9158107B2 (en) | 2011-10-21 | 2015-10-13 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Semiconductor device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06310029A (ja) * | 1993-02-26 | 1994-11-04 | Nippon Steel Corp | 電子銃および量子細線の製造方法 |
JP2003127100A (ja) * | 2001-10-24 | 2003-05-08 | Nec Corp | 静電アクチュエータ |
JP2004502374A (ja) * | 2000-06-30 | 2004-01-22 | セントレ・ナショナル・デ・ラ・レシェルシェ・サイエンティフィーク | ナノサイズの電気機械的フィルタ |
JP2005303706A (ja) * | 2004-04-13 | 2005-10-27 | Seiko Epson Corp | マイクロレゾネータ及びその製造方法並びに電子機器 |
WO2006013741A1 (ja) * | 2004-08-05 | 2006-02-09 | Matsushita Electric Industrial Co., Ltd. | 捩り共振器およびこれを用いたフィルタ |
-
2007
- 2007-04-18 JP JP2007109755A patent/JP4994096B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06310029A (ja) * | 1993-02-26 | 1994-11-04 | Nippon Steel Corp | 電子銃および量子細線の製造方法 |
JP2004502374A (ja) * | 2000-06-30 | 2004-01-22 | セントレ・ナショナル・デ・ラ・レシェルシェ・サイエンティフィーク | ナノサイズの電気機械的フィルタ |
JP2003127100A (ja) * | 2001-10-24 | 2003-05-08 | Nec Corp | 静電アクチュエータ |
JP2005303706A (ja) * | 2004-04-13 | 2005-10-27 | Seiko Epson Corp | マイクロレゾネータ及びその製造方法並びに電子機器 |
WO2006013741A1 (ja) * | 2004-08-05 | 2006-02-09 | Matsushita Electric Industrial Co., Ltd. | 捩り共振器およびこれを用いたフィルタ |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011001680A1 (ja) * | 2009-06-30 | 2011-01-06 | パナソニック株式会社 | 共振器およびその製造方法 |
JP5230810B2 (ja) * | 2009-06-30 | 2013-07-10 | パナソニック株式会社 | 共振器およびその製造方法 |
US8698257B2 (en) | 2009-06-30 | 2014-04-15 | Panasonic Corporation | Resonator and production method thereof |
US9158107B2 (en) | 2011-10-21 | 2015-10-13 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP4994096B2 (ja) | 2012-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6428713B1 (en) | MEMS sensor structure and microfabrication process therefor | |
JP4869847B2 (ja) | ナノワイヤ素子の製造方法 | |
KR100692593B1 (ko) | Mems 구조체, 외팔보 형태의 mems 구조체 및밀봉된 유체채널의 제조 방법. | |
KR100290852B1 (ko) | 에칭 방법 | |
JP4431502B2 (ja) | エピタキシによって半導体デバイスを形成する方法 | |
US20060278942A1 (en) | Antistiction MEMS substrate and method of manufacture | |
KR20020091856A (ko) | 점착 방지 미세 구조물 제조 방법 | |
KR100373739B1 (ko) | 단결정 실리콘 웨이퍼 한 장를 이용한 정전형 수직구동기의 제조 방법 | |
US20070178703A1 (en) | Method for release of surface micromachined structures in an epitaxial reactor | |
JP4146850B2 (ja) | 垂直段差構造物の製作方法 | |
KR100923296B1 (ko) | 마이크로 폰 및 스피커로 사용되는 멤스(mems) 소자및 그 제조 방법 | |
JP2007015101A (ja) | 隠れヒンジmemsデバイス | |
JP4994096B2 (ja) | 半導体装置の製造方法およびこれを用いた半導体装置 | |
KR100817813B1 (ko) | 실리콘 기판 상에 상이한 수직 단차를 갖는 미세구조물의제조 방법 | |
US20070128757A1 (en) | Method for forming comb electrodes using self-alignment etching | |
JP2002200599A (ja) | 三次元構造体の作製方法 | |
US20070284680A1 (en) | Method for manufacturing semiconductor device and semiconductor device using the same | |
JP2008072209A (ja) | 振動子、これをもちいた電気機械共振器及びその製造方法 | |
CN211445040U (zh) | 一种电热式mems驱动臂 | |
JP2006095632A (ja) | Mems素子の製造方法およびmems素子 | |
JPH0531819B2 (ja) | ||
JP2006255856A (ja) | 電気機械素子の製造方法 | |
Pal et al. | Design and fabrication of SiO 2 micromechanical structures inside anisotropically etched cavity | |
WO2022047978A1 (zh) | 一种具有粗糙表面的硅片的制备方法以及硅片 | |
JP2007111831A (ja) | Mems素子の製造方法およびmems素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071113 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071226 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120316 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120410 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120508 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |