JP4431502B2 - エピタキシによって半導体デバイスを形成する方法 - Google Patents

Description

本発明は、一般に微細加工（microfabrication）技術に関し、より詳細にはＭＥＭＳデバイスを製造する方法に関する。

マイクロマシニング（micromachining）および他の微細加工技術およびプロセスの進歩によって、広範な種々の微小電気機械システム（Micro Electro Mechanical System ）（ＭＥＭＳ）およびデバイスの加工が可能となった。それらのＭＥＭＳおよびデバイスには、可動回転子、歯車、スイッチ、加速度計、小型化センサ、アクチュエーター・システム、および他のそうした構造が含まれる。

ＭＥＭＳデバイスを形成するための一般的なアプローチの１つでは、シリコン・オン・インシュレータ（ＳＯＩ）ウェーハとして知られる修飾されたウェーハが用いられる。ＳＯＩウェーハでは本質的に、シリコンウェーハの上にはシリコンジオキサイド犠牲層が堆積されており、犠牲層の上には活性な単結晶シリコンの膜が堆積されている。

ＳＯＩウェーハ上に加工されたＭＥＭＳデバイスには、幾つもの利点が存在する。そうしたウェーハでのＭＥＭＳデバイス形成は、非常に高い機械的品質を有する単結晶シリコンで起こる。その結果、厚さの大きなデバイス部品を、低い機械的応力しか備えさせずに製造することが可能である。さらに、デバイス部品が単結晶シリコンから加工されているため、このデバイスをＣＭＯＳデバイスおよび他のそうしたデバイスに容易に統合することが可能である。

ＭＥＭＳデバイスの加工では、ＭＥＭＳ構造に支持部を提供するハンドル・ウェーハへの電気的接触を製造することが必要な場合が多い。そのための一方法では、デバイス層および犠牲層を選択的にエッチングして除去するための薄いエピタキシャル層が用いられる。続いて、デバイスのシリコンを、露出した基板上で必要な厚さまで成長させることが可能である。しかしながら典型的には、このアプローチでは、エピタキシャル成長の間の欠陥伝播の結果として平坦でない表面が生じる。デバイス上の表面のフィーチャを現像するために一般に用いられる微細配線リソグラフィ（fine line lithography ）では、焦点深度が制限されているので、平坦でない表面は望ましいものではない。

ＭＥＭＳデバイスの加工および使用の間に遭遇される別の問題は、スティクション（stiction）に関するものである。スティクションは、ＭＥＭＳデバイスの可動部品が隣接表面に付着する現象を指す。典型的には、スティクションは、部品と隣接表面との間の表面付着力が、微細構造（micro-structure ）の機械的な復元力より大きい時に発生する。この表面付着力は、毛管力、静電引力、または直接的な化学結合から生じ得る。加速度計などのＭＥＭＳデバイスでは、縦方向のスティクションによってデバイスの機能不全が引き起こされるので、デバイスのフィンガー（finger）が縦方向のスティクションを生じないことが肝要である。残念なことに、デバイスのサイズが縮小するにつれてスティクションは次第に問題となるので、ＭＥＭＳデバイスがより高感度になるにつれて、スティクションは、克服すべきより大きな障害となる。

スティクションを防止するアプローチの１つは、ＳＯＩウェーハ上にアンチ・スティクション突起物を形成することである。アンチ・スティクション突起物を製造する周知の一方法には、シリコン基板、シリコンオキサイド犠牲層、およびシリコンデバイス層から成るウェーハが用いられる。デバイスのシリコンに一連のトレンチをエッチングして、犠牲
層を露出させる。続いて、犠牲層の１つ以上の薄い部分が残るまで、犠牲層をフッ化水素酸（シリコンをエッチングしない）で横方向にエッチングする。続いて、デバイスのシリコンおよびシリコン基板をＫＯＨ溶液で等方性エッチングする。ＫＯＨは犠牲層の材料を冒さないので、犠牲層の残りの部分は、その下のシリコンに対するマスクとして作用する。これによって、犠牲層の残りの部分がデバイス層および基板に付着している場所に、突起物が形成される。続いて犠牲層のエッチングを完了すると、基板およびデバイス層の対向する表面の上に一連の突起物が残される。この方法は、アンチ・スティクション突起物を形成するには相応に有効であり得るが、多くの場合、ウェット・エッチングのステップにおけるプロセスの変動によって、安定しない突起物の厚さ、または安定しないデバイス厚を生じ、結果としてデバイス性能に変動を生じる。

したがって、当該技術分野においては、ハンドル・ウェーハへの電気的接触を製造した後に、ウェーハ上で高い程度の表面平坦性を可能とする、基板上、特にＳＯＩウェーハ上にＭＥＭＳ構造を製造する方法が必要である。また当該技術分野においては、安定したデバイス厚を達成するように、ＭＥＭＳ構造にアンチ・スティクション突起物を製造する方法も必要である。これらのおよび他の必要は、本明細書に開示され以下に述べられる方法およびデバイスによって満たされる。

一態様では、半導体構造の製造方法が本明細書で与えられる。この方法によって、犠牲層が堆積されてかつその犠牲層の上方には半導体デバイス層が堆積されている、半導体基板が設けられる。続いて、デバイス層を通じて犠牲層の中へ延びる開口部が製造される。開口部は犠牲層を部分的にのみ通じて延びてもよく、犠牲層を完全に通じて延び基板の一部分を露出させてもよい。続いて、デバイス層の材料によって開口部が覆われるように、およびデバイス層の表面が本質的に平滑であるように、適切なデバイス厚までデバイス層をエピタキシャル成長させる。好適には、デバイス層の材料によって開口部が充填されるように、デバイス層を成長させる。デバイス層をエピタキシャル成長させるステップは、基板と接触しかつ犠牲層を通じて延びるアンカー部分を形成するために用いられてもよく、デバイス層と接触するアンチ・スティクション突起物を形成するために用いられてもよい。

別の態様では、半導体構造の製造方法が本明細書で与えられる。この方法によって、基板と半導体層とを有し基板と半導体層との間に堆積された犠牲層を有する物品が設けられる。半導体層および犠牲層を通じて延び、かつ基板の一部分を露出させる、少なくとも１つの開口部が製造される。続いて、得られる層が本質的に平坦であるように、および基板と接触しかつ犠牲層を通じて延びるアンカー部分を生じるように、デバイス層をエピタキシャル成長させる。半導体層をエピタキシャル成長させるステップには、開口部の半導体層の横方向エピタキシャル成長および縦方向エピタキシャル成長のいずれもが含まれてよい。続いて、半導体層に半導体構造を形成し、ＨＦ水溶液などのエッチング剤で犠牲層の少なくとも一部分を除去することによって、その半導体構造を解放する。好適には、デバイス層の厚さに対する開口部の深さの比は、約１〜約１０の範囲内、さらに好適には約２〜約５の範囲内、最も好適には約３〜約４の範囲内、である。

さらに別の態様では、アンチ・スティクション突起物を有する半導体構造の製造方法が与えられる。この方法によって、基板と半導体層とを有し基板と半導体層との間に堆積された犠牲層を有する物品が設けられる。半導体層を通じて犠牲層の中へ部分的に延びる少なくとも１つの開口部が製造される。続いて、デバイス層の材料が開口部の中へ延びることによってデバイス層から突出する突起物を形成するように、デバイス層を形成するため
に、半導体層をエピタキシャル成長させる。半導体層をエピタキシャル成長させるステップには、開口部の半導体層の横方向エピタキシャル成長および縦方向エピタキシャル成長のいずれもが含まれてよい。続いて、半導体層に半導体構造を形成し、突起物を含んでいる犠牲層の少なくとも一部分をエッチング剤で除去する。デバイス層の厚さに対する開口部の深さの比は、デバイス層が実質的に平坦な表面を有するように、好適には充分に小さい。好適には、デバイス層の厚さに対する開口部の深さの比は、約１〜約１０の範囲内、さらに好適には約２〜約５の範囲内、最も好適には約３〜約４の範囲内、である。

これらのおよび他の態様を以下でさらに詳細に述べる。

上述の問題および外見上異なる問題は、エピタキシャル・シリコンの融合横方向成長（merged lateral overgrowth ）を用いて、ハンドル・ウェーハへの電気的接触を製造することおよびアンチ・スティクション突起物を製造することによって、解決可能であることを見出した。詳細には、エピタキシャル・シリコンの融合横方向成長を利用することによって、基板と電気的に接触し高い程度の表面平坦性を有するＭＥＭＳ構造を、ＳＯＩウェーハおよび他の基板上に加工し得ることを見出した。この方法では、出発材料のウェーハはシリコン・ハンドル・ウェーハであり、その上に薄い犠牲層および薄い単結晶半導体層（典型的には、厚さ約０．１μｍ〜約０．５μｍ）が堆積されている。半導体層には小さな開口部がパターン形成されている。続いて、半導体層および犠牲層を、それらの開口部にてハンドル・シリコンまでエッチングし、その後で、エピタキシャル成長反応装置で所望のデバイス厚まで半導体層を成長させる。成長プロセスの間、シリコンは開口部の中および上方で縦方向および横方向に成長し、融合して、後に平坦なトポグラフィー（topography）で成長を継続する、平坦な層を形成する。このように、半導体層の開口部の寸法を適切に選択することによって、エピタキシの最後に得られるウェーハが非常に平坦であり微細配線リソグラフィに適切であるように、横方向成長および縦方向成長を進行させることが可能である。

半導体層の開口部の寸法は、例えば、非常に平坦な表面が得られるように、デバイス層の所望の厚さ、横方向エピタキシャル成長の速度、および犠牲層の厚さを考慮して選択されてよい。好適には、最終的なデバイス層の厚さに対する開口部の深さの比は、約１〜約１０の範囲内、さらに好適には約２〜約５の範囲内、最も好適には約３〜約４の範囲内、である。また、最終的なデバイス層の厚さに対する最小の開口部の幅の比は、好適には約０．０５〜約２の範囲内、さらに好適には約０．１〜約１．３の範囲内、である。

比較すると、典型的な従来技術によるデバイスでは、基板に対する開口部の寸法は、デバイス層の厚さに比べて大きい。結果として、そうした従来技術によるデバイスの製造に用いられる方法で生じ得る横方向成長および縦方向成長の範囲では、微細配線リソグラフィに適切であるような充分に平坦なデバイス層は、典型的には得られないであろう。さらに、そうしたデバイスのエピタキシャル成長面の間の距離によって、開口部のエッジに欠陥形成が生じ、やはりエピタキシャル表面の平坦性に不利な影響を与える。

さらに、エピタキシャル・シリコンおよびエピタキシャル・ポリシリコンの融合横方向成長を用いると、等方性シリコンエッチングによる従来の方法に典型的に付随する、デバイス層厚の変動を生じることなく、ＭＥＭＳデバイスにアンチ・スティクション突起物を形成可能であることを見出した。この融合横方向成長の適用では、出発材料のウェーハは典型的にはシリコン・ハンドル・ウェーハであり、その上に薄い犠牲層および薄い単結晶半導体層（典型的には、厚さ約０．１μｍ〜約０．５μｍ）が堆積されている。規則的に間隔の置かれた一連の個々の小さな開口部を形成するために、突起物を形成する必要がある領域にて、半導体層をパターン形成およびエッチングする。続いて犠牲層を部分的にエ
ッチングする。例えば、犠牲層の全般的な厚さが約１μｍの場合、部分的エッチングの深さは、約０．３μｍ〜約０．５μｍである。その後で半導体層を所望のデバイス厚までエピタキシによって成長させる時、犠牲オキサイドが露出されている場所からのシリコンの横方向エピタキシャル成長と、エピタキシャル・ポリシリコンの縦方向および横方向成長とのため、開口部が充填されることによって、アンチ・スティクション突起物が形成される。構造の解放後、突起物の周りから犠牲層を除去する時、アンチ・スティクション突起物によって、ＭＥＭＳデバイスの機械的に可撓な要素における縦方向のスティクションが防止される。

本明細書に記載の方法は、図１〜５および図６〜１０を参照することによって理解され得る。それらの図に描かれているデバイスは仮定的なＭＥＭＳデバイスであり、各加工ステップでの関連するフィーチャへの効果が単一の図から明らかとなるように、それらのフィーチャを単一の断面にまとめてある。しかしながら、実際のＭＥＭＳデバイスでは、それらのフィーチャがデバイスの任意の単一の断面に現れなくてよいことは、理解されるべきである。本明細書に記載の方法によって製造され得る、実際のＭＥＭＳデバイスの設計を示す図１１を参照すると、この点がさらに認められ得る。

図１に、ハンドル・ウェーハへの電気的接触を形成するためにエピタキシャル・シリコンの融合横方向成長を用いて製造され得る、ＭＥＭＳデバイス１００の一実施態様を示す。このデバイスは、シリコン・ハンドル・ウェーハ１０１および犠牲層１０３を有する基板上に製造され、アンカー部分１３３およびサスペンド部分（suspended portion ）１３５を有する。描かれている特定のデバイスのアンカー部分は、ハンドル・ウェーハ１０１と電気的に接触する複数のアンカー１０９を備える。このデバイスはエピタキシャル成長デバイス層１１１を有し、プルーフ・マス領域１４３、少なくとも１つの可動フィンガー１３９，少なくとも１つの固定フィンガー１４１、およびスプリング・サスペンション１３７を備える。垂直トレンチ１１７，１１９，１２１，１２３，１２５，１２７，１２９，１３１を通じて水平トレンチ１４２を製造することによって、構造を解放する。

図２〜５に、図１に描かれている構造を達成するために用いられ得る方法を示す。図２に示すように、シリコンジオキサイドの犠牲層１０３が堆積されたシリコン・ハンドル・ウェーハ１０１を有するＳＯＩウェーハから、プロセスが開始する。活性な単結晶シリコンからなる薄い半導体層１０５を、犠牲層の上に堆積する。幾つかの実施態様では、続く加工の間に表面が損傷することを防止するために、半導体層の上部に薄い保護層（好適にはオキサイド層）を設けてよく、その場合、半導体層を最終的なデバイス厚まで成長させる前に、この薄いオキサイド層を除去してよい。

続いて図３に示すようにウェーハをパターン形成およびエッチングして、半導体層１０５および犠牲層１０３を通じて延びシリコン・ハンドル・ウェーハ１０１を露出させる、所定のサイズの一連の開口部１０７を画定する。開口部１０７を画定するために用いられるエッチングは、典型的には反応性イオンエッチング（ＲＩＥ）である。

図４に示すように、続いてさらに所望のデバイス厚まで半導体層１０５をエピタキシャル成長させるが、この厚さは多くの用途では約２０μｍである。成長プロセスの間、開口部１０７の中ではシリコン・ハンドル・ウェーハから縦方向に、半導体層１０５からは縦方向および横方向の両方に、シリコンを成長させることが可能である。開口部が最終的なデバイス厚に関して適切な寸法である場合、結晶成長面は融合して平坦な表面を形成する。続いて、完全なデバイス厚が達成されるまで、この表面を、平坦なトポグラフィーで継続して成長させる。このように、半導体層の開口部の寸法を適切に選択することによって、エピタキシの最後に得られるウェーハが非常に平坦であってリソグラフィに充分に適切であるように、横方向成長および縦方向成長を進行させることが可能である。

図５に、解放前の完成した構造を描く。デバイス層を通じて犠牲層１０３まで延びておりび、デバイスのアンカー部分１３３およびサスペンド部分１３５を画定するために用いることが可能な、一連のトレンチ１１７，１１９，１２１，１２３，１２５，１２７，１２９，１３１を製造するために、深い（deep）ＲＩＥを用いる。デバイスのサスペンド部分は、スプリング・サスペンション１３７、固定フィンガー１３９、可動フィンガー１４１、およびプルーフ・マス領域１４３から成る。続いて、トレンチを通じて犠牲層をエッチングすることによって構造が解放されて、図１に示す構造が達成され得る。このエッチングは、例えば、ＨＦ水溶液によって行われる。

図１０に、図２〜５に関連して記載の方法を用いて製造可能なＭＥＭＳデバイス（この場合には、加速度計）の可能な設計を示すが、この方法を用いて他の種々の広範な設計およびデバイスを達成可能であることが理解される。デバイス２００はプルーフ・マス２０３を有し、プルーフ・マス２０３はサスペンド部分２０５およびアンカー部分２０７を有する。アンカー部分は、複数のプルーフ・マス・アンカー２０９によって基板（図示せず）に取り付けられている。サスペンド部分は、複数のエッチング孔２１１を有し、複数の可動フィンガー２１３を備える。可動フィンガーの各々は、第１の固定フィンガー２１５と第２の固定フィンガー２１７との間に配置され、これらはそれぞれアンカー・フィンガーの第１の組２１９および第２の組２２１によってアンカーされている。スプリング２２３は、デバイスのサスペンド部分とアンカー部分との間に配置されている。

ここまで、エピタキシャル・シリコンの融合横方向成長を、主として、ハンドル・ウェーハへの電気的接触が製造された後にウェーハ上で高い程度の表面平坦性を達成するのに用いることに関連して記載してきた。しかしながら、先述のように、アンチ・スティクション突起物を形成するためにも、この現象を用いてよい。

図６に、エピタキシャル・シリコンの融合横方向成長を用いてアンチ・スティクション突起物を形成することによって製造可能な、ＭＥＭＳデバイス１５１の一実施態様を示す。このデバイスは、シリコン・ハンドル・ウェーハ１５３および犠牲層１５５を有する基板上に製造され、アンカー部分１５９およびサスペンド部分１６１を有する。描かれている特定のデバイスのアンカー部分は、複数のアンカー１６３を備える。このデバイスはエピタキシャル成長デバイス層１６５を有し、プルーフ・マス領域１７１、少なくとも１つの可動フィンガー１７３、少なくとも１つの固定フィンガー１７５、およびスプリング・サスペンション１７７を備える。垂直トレンチ１８１，１８３，１８５，１８７，１８９，１９１，１９３，１９５を通じて水平トレンチ１７９を製造することによって、構造を解放する。デバイスの可動要素のスティクションを防止するため、複数のアンチ・スティクション突起物１９７をデバイスに設ける。

図７〜１０に、図６に示すデバイスを達成するために用いられ得る方法を示す。図７に示すように、この方法では、シリコン・ハンドル・ウェーハ１５３、シリコンジオキサイド犠牲層１５５、および薄い単結晶半導体層１６５を有するＳＯＩウェーハを利用する。続いて、ウェーハをパターン形成およびエッチングして、半導体層１６５および犠牲層１５５を通じて延びかつハンドル接触用のシリコン・ハンドルを露出する第１の複数の開口部１６７を画定する。第１の複数の開口部１６７を画定するために用いられるエッチングは、典型的には反応性イオンエッチング（ＲＩＥ）である。好適には、最終的なデバイス層の厚さに対する開口部の深さの比は、約１〜約１０の範囲内、さらに好適には約２〜約５の範囲内、最も好適には約３〜約４の範囲内、である。また、最終的なデバイス層の厚さに対する最小の開口部の幅の比は、好適には約０．０５〜約２の範囲内、さらに好適には約０．１〜約１．３の範囲内、である。

第２の複数の開口部１６６も、アンチ・スティクション突起物が形成される領域にて、半導体層を通じて犠牲層の中へパターン形成およびエッチングされる。好適には、第２の複数の開口部は、犠牲層の中へ約０．５μｍ延びる。犠牲層の中での第２の複数の開口部の深さは、好適には犠牲層の厚さの１／３〜１／２の間である。典型的には、これらの開口部の深さによって、アンチ・スティクション突起物の高さが決定する。

図８に示すように、続いてさらに、半導体層１６５を所望のデバイス厚（典型的には約２０μｍ）までエピタキシによって成長させる。このプロセスの間、エピタキシャル・シリコンの融合成長（半導体層１６５から横方向）およびエピタキシャル・ポリシリコンの融合成長（開口部１６６の底部から縦方向）によって、アンチ・スティクション突起物１９７が形成される。したがって、犠牲層の第２の複数の開口部１６６（図７を参照）の寸法によって、アンチ・スティクション突起物の寸法が決定される。示した特定の実施態様では、基板と電気的に接触する複数のアンカー１６３も、このプロセスの間に形成される。しかしながら、このことは本明細書に開示されるアンチ・スティクション突起物を形成する方法の必要条件ではない。したがって、例えば、独立したステップにて、従来のアンカー形成手法を用いたアンチ・スティクション突起物からアンカーを形成することが可能である。

同様に、アンカーがエピタキシャル・シリコン以外の材料を含有してもよいことは認められるであろう。例えば、アンカーはシリコンナイトライドを含有してもよい。さらに、幾つかの実施態様では、この方法が単にアンチ・スティクション突起物を形成するために用いられ、したがっていかなるアンカー部分も形成しなくてもよいことも認められるであろう。

図９に示すように、続いてウェーハをパターン形成およびエッチングし、ＲＩＥを用いて、半導体層１６５を通じて（エピタキシャル成長させた半導体層を本明細書ではデバイス層と称する）犠牲層１５５まで延びる一連のトレンチ１８１，１８３，１８５，１８７，１８９，１９１，１９３，１９５を画定する。続いて、この構造をＨＦ水溶液などの適切なエッチング剤で解放する。

本明細書に記載の方法では種々のエッチング剤が用いられてよい。エッチング剤の選択は、基板、犠牲層、または半導体層の組成、エッチング時に物品上に存在する部品またはフィーチャの組成、および見込まれるエッチングの選択性など、種々の因子によるであろう。好適には、エッチング剤はＨＦ水溶液であるが、エッチング剤が種々の濃度のＨＦの酢酸溶液であってもよい。これらの材料が水系または有機溶媒系の溶液として用いられてもよく、溶液は緩衝溶液であってもよい。幾つかの用途では、半導体構造を解放するために蒸気相のＨＦも用いられてよい。本明細書では、ハンドル・ウェーハへの電気的接触が製造された後にウェーハ上で高い程度の表面平坦性を可能とする、基板上、特にＳＯＩウェーハ基板上にＭＥＭＳ構造を製造する方法を提供している。また、安定したデバイス厚を達成する、ＭＥＭＳ構造にアンチ・スティクション突起物を製造する方法も提供している。

上述の本発明の記載は例示的なものであり、本発明を限定する意図はない。本発明の範囲を逸脱することなく、上述の実施態様に対して種々の追加、置換、および変更がなされ得ることは明らかであろう。したがって本発明の範囲は、添付の特許請求の範囲を参照することによってのみ、解釈されるべきである。

ハンドル・ウェーハに接触したＭＥＭＳ構造の断面図。 図１のデバイスを加工するために用いられ得る方法の実施態様を示す断面図。 図１のデバイスを加工するために用いられ得る方法の実施態様を示す断面図。 図１のデバイスを加工するために用いられ得る方法の実施態様を示す断面図。 図１のデバイスを加工するために用いられ得る方法の実施態様を示す断面図。 アンチ・スティクション突起物を備えるハンドル・ウェーハに接触したＭＥＭＳ構造を示す断面図。 図６のデバイスを加工するために用いられ得る方法の実施態様を示す断面図。 図６のデバイスを加工するために用いられ得る方法の実施態様を示す断面図。 図６のデバイスを加工するために用いられ得る方法の実施態様を示す断面図。 本明細書に記載の方法を用いて製造され得る加速度計の図。

Claims (3)

1. 半導体構造の製造方法であって、
   基板と単結晶半導体層とを有し前記基板と前記単結晶半導体層との間に堆積された犠牲層を有する物品を設けるステップと、
   前記単結晶半導体層を通じて前記犠牲層の中へ延びる開口部を製造するステップと、
   前記単結晶半導体層を適切なデバイス厚までエピタキシャル成長させることによってデバイス層を形成するステップと、から成り、
   前記単結晶半導体層は得られる前記デバイス層が前記開口部の上方に延びるように成長させられ、
   前記開口部の上方に延びる前記デバイス層の表面部分は単結晶シリコンであり、
   前記単結晶半導体層をエピタキシャル成長させるステップによってデバイス層及び犠牲層内にアンチ・スティクション突起物が形成される、製造方法。
2. 半導体構造の製造方法であって、
   基板と単結晶半導体層とを有し前記基板と前記単結晶半導体層との間に堆積された犠牲層を有する物品を設けるステップと、
   前記単結晶半導体層を通じて前記犠牲層の中へ延びる少なくとも１つの開口部を製造するステップと、
   前記単結晶半導体層を適切なデバイス厚までエピタキシャル成長させることによってデバイス層を形成するステップと、
   前記単結晶半導体層に半導体構造を形成するステップと、
   前記犠牲層の少なくとも一部分をエッチング剤で除去することによって前記半導体構造を解放するステップと、から成り、
   前記単結晶半導体層は得られる前記デバイス層が前記開口部の上方に延びるように成長させられ、
   前記開口部の上方に延びる前記デバイス層の表面部分は単結晶シリコンであり、
   前記単結晶半導体層をエピタキシャル成長させるステップによってデバイス層及び犠牲層内にアンチ・スティクション突起物が形成されるとともに、デバイス層の材料が前記開口部の中へ延びることによって前記犠牲層を通じて延びるアンカー部分が形成される、製造方法。
3. アンチ・スティクション突起物を有する半導体構造の製造方法であって、
   基板と半導体層とを有し前記基板と前記半導体層との間に堆積された犠牲層を有する物品を設けるステップと、
   前記半導体層を通じて前記犠牲層の中へ部分的に延びる少なくとも１つの開口部を製造するステップと、
   デバイス層の材料が前記開口部の中へ延びることによって前記デバイス層から前記犠牲層の中へ延びるアンチ・スティクション突起物を形成するように、前記デバイス層を形成するために、前記半導体層をエピタキシャル成長させるステップと、
   前記半導体層に半導体構造を形成するステップと、
   前記アンチ・スティクション突起物を囲む前記犠牲層の少なくとも一部分をエッチング剤で除去するステップと、から成る、製造方法。

Images