CN100440420C - 通过外延形成半导体器件的方法 - Google Patents
通过外延形成半导体器件的方法 Download PDFInfo
- Publication number
- CN100440420C CN100440420C CNB2003801074214A CN200380107421A CN100440420C CN 100440420 C CN100440420 C CN 100440420C CN B2003801074214 A CNB2003801074214 A CN B2003801074214A CN 200380107421 A CN200380107421 A CN 200380107421A CN 100440420 C CN100440420 C CN 100440420C
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor
- semiconductor layer
- sacrifice layer
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000000407 epitaxy Methods 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 229910052710 silicon Inorganic materials 0.000 claims description 32
- 239000010703 silicon Substances 0.000 claims description 32
- 230000012010 growth Effects 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 238000012423 maintenance Methods 0.000 claims description 2
- 239000013078 crystal Substances 0.000 abstract description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 134
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 31
- 238000012545 processing Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000003518 caustics Substances 0.000 description 7
- 208000012868 Overgrowth Diseases 0.000 description 6
- 230000003068 static effect Effects 0.000 description 6
- 230000000149 penetrating effect Effects 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 238000012797 qualification Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
- B81B3/0002—Arrangements for avoiding sticking of the flexible or moving parts
- B81B3/001—Structures having a reduced contact area, e.g. with bumps or with a textured surface
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0102—Surface micromachining
- B81C2201/0105—Sacrificial layer
- B81C2201/0109—Sacrificial layers not provided for in B81C2201/0107 - B81C2201/0108
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
- B81C2201/0176—Chemical vapour Deposition
- B81C2201/0177—Epitaxy, i.e. homo-epitaxy, hetero-epitaxy, GaAs-epitaxy
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Micromachines (AREA)
- Pressure Sensors (AREA)
- Weting (AREA)
- Recrystallisation Techniques (AREA)
- Drying Of Semiconductors (AREA)
Abstract
提供一种形成半导体结构的方法。根据该方法，其上布置有牺牲层(103)并在牺牲层(103)上布置有薄的单晶半导体层(105)的半导体衬底(101)被提供。然后贯穿半导体层(105)并进入牺牲层(103)的开口(107)被形成。然后半导体层(105)外延生长至合适的器件厚度，从而获得器件层。半导体层被生长，使得所得到的器件层在开口(107)上延伸，并且使得在开口上延伸的器件层部分的表面是单晶硅。
Description
技术领域
[0001]本发明一般地涉及微细加工技术，更特别地涉及制造MEMS器件的方法。
背景技术
[0002]微机械加工及其他微细加工技术及方法的进步已允许广泛范围的微机电系统(MEMS)及器件的制造。这些包括运动转子、齿轮、开关、加速度计、小型化传感器、传动系统，以及其他这种结构。
[0003]一种形成MEMS器件的流行方法利用称为绝缘体上硅(SOI)晶片的改良晶片。SOI晶片基本上是其上布置有二氧化硅牺牲层并在牺牲层上布置有活性单晶硅膜的硅晶片。
[0004]制造在SOI晶片上的MEMS器件具有许多优点。在这种晶片上的MEMS器件的形成在具有非常高的机械品质的单晶硅中发生。因此，器件的部件可以制成具有高的厚度并固有地具有低的机械应力。此外，因为器件的部件用单晶硅制造，器件可以容易地与CMOS器件及其他这种结构集成。
[0005]在MEMS器件的加工中，经常需要形成与为MEMS结构提供支撑的处理晶片的电接触。一种做这件事情的方法涉及使用薄的外延层以选择性地刻蚀器件层和牺牲层。然后器件硅可以在暴露的衬底上生长至所需的厚度。但是，作为外延生长过程中缺陷传播的结果，该方法典型地导致不平整表面。不平整表面是不希望的，因为通常用来洗印器件上的表面特性的细线平板印刷术已限制深度聚焦。
[0006]在MEMS器件的制造及使用过程中遇到的另一个问题涉及静摩擦。静摩擦指的是MEMS器件的运动部件附着相邻表面的现象。静摩擦典型地当该部件与相邻表面之间的表面附着力高于微结构的机械复原力时发生。这些表面附着力可以起因于毛细管力、静电吸引，或者直接化学键。在MEMS器件例如加速度计中，器件的手指不受到垂直静摩擦是必须的，因为这可能导致器件不正常工作。不幸地，随着器件尺寸减小，静摩擦变得越来越成问题，因此随着MEMS器件变得越来越灵敏，这已变成待克服的越来越大的障碍。
[0007]一种防止静摩擦的方法是通过在SOI晶片上形成防静摩擦突起。一种已知的制作防静摩擦突起的方法涉及包括硅衬底、氧化硅牺牲层及硅器件层的晶片。在器件硅中刻蚀出一系列沟槽以暴露牺牲层。然后牺牲层用氢氟酸横向刻蚀(这不会刻蚀硅)直到存留牺牲层的一个或多个薄的部分。然后，器件硅和硅衬底用KOH溶液各向同性地刻蚀。因为KOH不会腐蚀牺牲层的材料，牺牲层的存留部分担当在它下方的硅的掩膜。因此，突起在牺牲层的存留部分连着器件层及连着衬底的地方形成。然后牺牲层的刻蚀可以完成，在衬底和器件层的相对表面上留下一系列突起。虽然该方法在形成防静摩擦突起时可以相当有效，但湿法刻蚀步骤中的加工偏差经常导致不一致的突起或器件厚度，以及随之发生的器件性能的变化。
[0008]因此本领域中需要一种在衬底上特别是在SOI晶片上制作MEMS结构的方法，其允许在形成与处理晶片的电接触之后的晶片上的高表面平整度。本领域中也需要一种在MEMS结构中制作防静摩擦突起并获得一致的器件厚度的方法。这些及其他需求由这里所公开的并在下文描述的方法学及器件来满足。
发明内容
[0009]在一个方面，一种制造半导体结构的方法在这里提供。根据该方法，其上布置有牺牲层并在牺牲层上布置有半导体器件层的半导体衬底被提供。然后形成贯穿器件层并进入牺牲层的开口。开口可以仅部分贯穿牺牲层，或者可以完全贯穿牺牲层并暴露衬底的一部分。然后器件层外延生长至适当的器件厚度，使得开口被器件层的材料覆盖，并且使得器件层的表面基本上平滑。优选地，器件层被生长，使得开口被器件层的材料填充。外延生长器件层的步骤可以用来形成与衬底接触并贯穿牺牲层的锚部分，或者它可以用来形成与所述器件层接触的防静摩擦突起。
[0010]在另一个方面，一种制造半导体结构的方法在这里提供。根据该方法，一种包括衬底和半导体层并在该衬底及半导体层之间布置有牺牲层的产品被提供。贯穿半导体层和牺牲层并暴露衬底的一部分的至少一个开口在该产品中形成。然后器件层外延地生长，使得所得到的层基本上平整，并且使得形成与衬底接触并贯穿牺牲层的锚部分。外延生长半导体层的步骤可以涉及在开口中半导体层的横向和垂直外延生长。然后半导体结构在半导体层中形成，并且牺牲层的至少一部分用腐蚀剂例如含水HF溶液移除，从而释放该结构。优选地，开口的深度与器件层的厚度的比值在大约1至大约10的范围内，更优选地在大约2至大约5的范围内，并且最优选地在大约3至大约4的范围内。
[0011]在又一个方面，一种制造具有防静摩擦突起的半导体结构的方法被提供。根据该方法，一种包括衬底和半导体层并在该衬底及半导体层之间布置有牺牲层的产品被提供。贯穿半导体层并部分进入牺牲层的至少一个开口在该产品中形成。然后半导体层外延地生长以形成器件层，使得器件层的材料延伸到开口中，从而形成从器件层伸出的突起。外延生长半导体层的步骤可以涉及在开口中半导体层的横向和垂直外延生长。然后半导体结构在半导体层中形成，并且包含突起的牺牲层的至少一部分用腐蚀剂移除。开口的深度与器件层的厚度的比值优选地足够小，使得器件层具有基本上平整的表面。优选地，开口的深度与器件层的厚度的比值在大约1至大约10的范围内，更优选地在大约2至大约5的范围内，并且最优选地在大约3至大约4的范围内。
在又一个方面，提供一种利用半导体衬底产生半导体结构的方法，包括步骤：在半导体衬底上形成牺牲层；在牺牲层上形成半导体层；在用于形成运动手指的区域的部分中蚀刻出贯穿半导体层并部分进入牺牲层的开口，而在用于形成固定手指的相邻区域保持半导体层和牺牲层不被蚀刻；在蚀刻步骤之后，在半导体层上外延生长半导体材料，以形成器件层；通过在用于形成运动手指的区域和用于形成固定手指的区域之间蚀刻贯穿器件层，将固定手指与运动手指分离；以及清除用于形成运动手指的区域和用于形成固定手指的区域中的牺牲层。
[0012]这些及其他方面在下文中更详细地描述。
附图说明
[0013]图1是具有与处理晶片的接触的MEMS结构的截面示图；
[0014]图2-5是描绘可以用来制造图1器件的方法学的实施方案的截面示图；
[0015]图6是描绘装配有防静摩擦突起的具有与处理晶片的接触的MEMS结构的截面示图；
[0016]图7-9是描绘可以用来制造图6器件的方法学的实施方案的截面示图；
[0017]图10是可以使用这里所描述的方法学制造的加速度计的示图；
具体实施方式
[0019]现在已发现上述及看上去不同的问题可以通过使用外延硅的融合横向过度生长以形成与处理晶片的电接触并形成防静摩擦突起来解决。特别地，已发现具有与衬底的电接触并具有高的表面平整度的MEMS结构可以通过利用外延硅的融合横向过度生长在SOI晶片及其他衬底上制造。在该方法中，起始晶片是其上布置有厚的牺牲层和薄的单晶半导体层(典型地大约0.1至大约0.5微米厚)的硅处理晶片。半导体层被形成小的开口图案。然后半导体层和牺牲层在这些开口中向下刻蚀至处理硅，其后半导体层在外延反应器中生长至所希望的器件厚度。在生长过程中，硅在开口中及上方垂直及横向地生长并融合以形成平面层，然后平面层继续以平面地形生长。从而通过半导体层中开口的尺寸的适当选择，可以使横向生长及垂直生长进行，使得在外延结束时所得到的晶片高度平整并适合于细线平板印刷术。
[0020]半导体层中开口的尺寸可以选择，例如考虑所希望的器件层的厚度、横向外延生长速率，以及牺牲层的厚度，使得将得到高度平整的表面。优选地，开口的深度与最终器件层厚度的比值在大约1至大约10，更优选地大约2至大约5，并且最优选地从大约3至大约4的范围内。并且开口的最小宽度与最终器件层厚度的比值优选地在大约0.05至大约2，并且更优选地大约0.1至大约1.3的范围内。
[0021]比较起来，在典型的现有技术器件中，开口到衬底的尺寸与器件层的厚度相比是大的。因此，达到这样的程度以致可以使横向过度生长和垂直过度生长在用来制造这种现有技术器件的方法学中发生，这典型地不会导致足够平整以便适合于细线平板印刷术的器件层。此外，在这种器件中的外延锋线之间的距离导致在开口边缘处的缺陷的形成，这又不利地影响外延表面的平整性。
[0022]也已发现外延硅和外延多晶硅的融合横向过度生长可以用来在MEMS器件中形成防静摩擦突起，而没有典型地伴随依靠各向同性硅刻蚀的常规方法的器件层厚度变化。在融合横向过度生长的这种应用中，起始晶片典型地是其上布置有厚的牺牲层和薄的单晶半导体层(典型地大约0.1至大约0.5微米厚)的硅处理晶片。半导体层在需要形成突起的地方形成图案并刻蚀，以形成一系列单独的规则分隔的小开口。然后牺牲层被部分刻蚀。从而，例如如果牺牲层的总厚度为大约1微米，部分刻蚀可以到大约0.3至大约0.5微米的深度。当半导体层随后通过外延生长至所希望的器件厚度时，由于从牺牲层氧化物被暴露的地方的硅的横向外延生长以及外延多晶硅的垂直及横向生长，小的开口被填满，从而导致防静摩擦突起的形成。在释放该结构之后，当牺牲层从突起的周围移除时，防静摩擦突起防止MEMS器件机械上灵活的元件的垂直静摩擦。
[0023]这里所描述的方法学可以参考图1-5及图6-10来理解。在这些图中描绘的器件是假想的MEMS器件，其相关特性合并在单个横截面中，使得关于这些特性的每个加工步骤的效果将从单个图中明白。但是，应当明白在实际的MEMS器件中，这些特性可以不在器件的任何单个横截面中全部出现。这一点可以参考图11进一步认识，其说明可以根据这里所描述的方法学制造的实际MEMS器件的设计。
[0024]图1说明可以使用外延硅的融合横向过度生长来制造以形成与处理晶片的电接触的MEMS器件100的一种实施方案。器件在包括硅处理晶片101及牺牲层103的衬底上形成，并具有锚部分133和悬挂部分135。所描绘的特定器件中的锚部分装备有形成与处理晶片101的电接触的多个锚109。器件具有外延生长的器件层111，并装备有不能穿透物质区(proof mass area)143、至少一个运动手指139、至少一个固定手指141，以及弹性悬臂137。该结构的释放通过形成经过垂直沟槽117，119，121，123，125，127，129及131的水平沟槽142来实现。
[0025]图2-5说明可以用来获得图1中所描绘的结构的方法学。如图2中所示，该方法以包括其上布置有二氧化硅牺牲层103的硅处理晶片101的SOI晶片开始。活性单晶硅的薄的半导体层105布置在牺牲层上。在一些实施方案中，薄的保护层(优选地氧化层)可以提供在半导体层之上以防止在随后加工过程中对表面的伤害，在这种情况下该薄的氧化层可以在半导体层生长至最终器件厚度之前移除。
[0026]然后晶片如图3所示被形成图案并刻蚀，以限定预先确定尺寸的一系列开口107，这些开口贯穿半导体层105和牺牲层103并暴露硅处理晶片101。用来限定开口107的该刻蚀典型地是反应离子刻蚀(RIE)。
[0027]如图4中所示，然后半导体层105进一步外延生长至所希望的器件厚度，在许多应用中大约为20微米。在生长过程中，可以使硅从硅处理晶片在开口107中垂直地生长以及从器件层105垂直和横向地生长。如果开口具有关于最终器件厚度的适当尺寸，晶体生长锋线融合以形成平整表面。然后该表面继续以平面地形生长，直到获得全部器件厚度。因此，通过适当选择半导体层中开口的尺寸，可以使横向过度生长及垂直过度生长进行，使得在外延结束时所得到的晶片非常平整从而很好地适合于平板印刷术。
[0028]图5描绘在释放之前的完整结构。深RIE用来形成一系列沟槽117，119，121，123，125，127，129及131，它们贯穿器件层并向下到达牺牲层103，并且它们可以用来限定器件的锚部分133和悬挂部分135。器件的悬挂部分包括弹性悬臂137、固定手指139、运动手指141，以及不能穿透物质区143。然后结构的释放可以通过途经这些沟槽的牺牲层的刻蚀来实现以获得图1中所示的结构。该刻蚀可以例如用含水HF溶液来实现。
[0029]图10说明MEMS器件(在该情况下为加速度计)的一种可能设计，其可以使用参考图2-5描述的方法学来制造，应当明白广泛范围的其他设计及器件可用该方法学来实现。器件200具有包括悬挂部分205和锚部分207的不能穿透物质区203。锚部分通过多个不能穿透物质锚(proof mass anchor)209连着衬底(没有显示)。悬挂部分在这里具有多个刻蚀孔211并装备有多个运动手指213。每个运动手指布置于第一215和第二217固定手指之间，它们分别由第一组219和第二组221锚手指锚定。弹簧223布置于器件的悬挂部分和锚部分之间。
[0030]至此，外延硅的融合外延过度生长的现象已被描述，主要是关于其在形成与处理晶片的电接触之后在晶片上获得高的表面平整度中的使用。但是，如先前所提到的，该现象也可以用来形成防静摩擦突起。
[0031]图6说明可以使用外延硅的融合横向过度生长来制造以形成防静摩擦突起的MEMS器件151的一种实施方案。器件在包括硅处理晶片153和牺牲层155的衬底上形成，并具有锚部分159和悬挂部分161。所描绘的特定器件中的锚部分装备有多个锚163。器件具有外延生长的器件层165，并装备有不能穿透物质区171、至少一个运动手指173、至少一个固定手指175，以及弹性悬臂177。结构的释放通过形成经过垂直沟槽181，183，185，187，189，191，193及195的水平沟槽来实现。器件被提供有多个防静摩擦突起197以防止器件的运动元件的静摩擦。
[0032]图7-10说明可以用来获得图6中所示的器件的方法学。如图7中所示，该方法使用包括硅处理晶片153、二氧化硅牺牲层155，以及薄的单晶半导体层165的SOI晶片。然后晶片被形成图案并刻蚀，以限定贯穿半导体层165及牺牲层155并为了处理接触而暴露硅处理的多个第一开口167。用来限定多个第一开口167的刻蚀典型地是反应离子刻蚀(RIE)。优选地，开口的深度与最终器件层厚度的比值在大约1至大约10，优选地大约2至大约5，并且最优选地从大约3至大约4的范围内。并且，开口的最小宽度与最终器件层厚度的比值优选地在大约0.05至大约2，并且更优选地大约0.1至大约1.3的范围内。
[0033]并且多个第二开口166在待形成防静摩擦突起的地方被形成图案并刻蚀穿过半导体层并进入牺牲层。优选地，该多个第二开口延伸进入牺牲层大约0.5微米。进入牺牲层的该多个第二开口的深度优选地在牺牲层的厚度的三分之一到一半之间。这些开口的深度典型地将决定防静摩擦突起的高度。
[0034]如图8中所示，然后半导体层165通过外延进一步生长至所希望的器件厚度(典型地大约20微米)。防静摩擦突起197在该方法中通过外延硅(从半导体层165在横向方向上)和外延多晶硅(从开口166的底部在垂直方向上)的融合生长而形成。因此，牺牲层中的多个第二开口166的尺寸(参见图7)决定防静摩擦突起的尺寸。在所说明的特定实施方案中，与衬底电接触的多个锚163也在该方法中形成。但是，这不是这里所公开的形成防静摩擦突起的方法学的必要部分。因此，例如锚可以使用常规的锚形成技术在与防静摩擦突起分离的步骤中形成。
[0035]同样地应当认识到，锚可以包括除了外延硅之外的材料。例如，锚可以包括氮化硅。还应当认识到，在一些实施方案中该方法学可以单独用来形成防静摩擦突起，从而不会导致任何锚部分的形成。
[0036]如图9中所示，然后晶片被形成图案并刻蚀，并且RIE用来限定一系列沟槽181，183，185，187，189，191，193及195，它们贯穿半导体层165(外延生长的半导体层在这里称作器件层)并向下到达牺牲层155。然后该结构用合适的腐蚀剂例如含水的HF溶液来释放。
[0037]多种腐蚀剂可以在这里所描述的方法学中使用。腐蚀剂的选择将取决于各种因素，例如衬底、牺牲层或半导体层的组成、刻蚀时在产品上存在的部件组成或特性，以及预期刻蚀的选择性。优选地，腐蚀剂是含水HF溶液，虽然腐蚀剂也可以是具有各种浓度的醋酸的HF。这些材料可以用作含水或基于有机溶剂的溶液，并且溶液可以缓存。在一些应用中，汽相HF也可以用来实施半导体结构的释放。一种在衬底上尤其是在SOI晶片上制造MEMS结构的方法已在这里提供，其允许在形成与处理晶片的电接触之后晶片上高的表面平整度。一种在MEMS结构中制造防静摩擦突起并获得一致器件厚度的方法也已经被提供。
[0038]本发明上面的描述是说明性的，而不是限制性的。因此应当认识到，可以不背离本发明的范围而对上述实施方案作各种添加、替代和修改。因此，本发明的范围应当仅参考附加权利要求来解释。
Claims (5)
1.一种利用半导体衬底产生半导体结构的方法，包括步骤：
在半导体衬底上形成牺牲层；
在牺牲层上形成半导体层；
在用于形成运动手指的区域的部分中蚀刻出贯穿半导体层并部分进入牺牲层的开口，而在用于形成固定手指的相邻区域保持半导体层和牺牲层不被蚀刻；
在蚀刻步骤之后，在半导体层上外延生长半导体材料，以形成器件层；
通过在用于形成运动手指的区域和用于形成固定手指的区域之间蚀刻贯穿器件层，将固定手指与运动手指分离；以及
清除用于形成运动手指的区域和用于形成固定手指的区域中的牺牲层。
2.根据权利要求1的方法，其中在开口中器件层的部分包括多晶硅。
3.根据权利要求1的方法，其中器件层和半导体层包括硅。
4.根据权利要求1的方法，其中牺牲层包括氧化物。
5.根据权利要求1的方法，其中蚀刻贯穿器件层的步骤还包括限定锚部分。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/328,922 | 2002-12-23 | ||
| US10/328,922 US7122395B2 (en) | 2002-12-23 | 2002-12-23 | Method of forming semiconductor devices through epitaxy |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1732123A CN1732123A (zh) | 2006-02-08 |
| CN100440420C true CN100440420C (zh) | 2008-12-03 |
Family
ID=32594621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2003801074214A Expired - Fee Related CN100440420C (zh) | 2002-12-23 | 2003-10-23 | 通过外延形成半导体器件的方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7122395B2 (zh) |
| EP (1) | EP1578685A2 (zh) |
| JP (1) | JP4431502B2 (zh) |
| KR (1) | KR101031990B1 (zh) |
| CN (1) | CN100440420C (zh) |
| AU (1) | AU2003286625A1 (zh) |
| WO (1) | WO2004060792A2 (zh) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6830976B2 (en) | 2001-03-02 | 2004-12-14 | Amberwave Systems Corproation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
| US6982474B2 (en) | 2002-06-25 | 2006-01-03 | Amberwave Systems Corporation | Reacted conductive gate electrodes |
| US6952041B2 (en) * | 2003-07-25 | 2005-10-04 | Robert Bosch Gmbh | Anchors for microelectromechanical systems having an SOI substrate, and method of fabricating same |
| KR100605368B1 (ko) | 2004-10-20 | 2006-07-28 | 삼성전자주식회사 | Ｓｏｉ기판, 그 제조방법, 그리고, 그 ｓｏｉ기판을이용한 부유 구조체 제조 방법 |
| US20060278942A1 (en) * | 2005-06-14 | 2006-12-14 | Innovative Micro Technology | Antistiction MEMS substrate and method of manufacture |
| KR20080031846A (ko) * | 2005-06-27 | 2008-04-11 | 도오레 화인케미칼 가부시키가이샤 | 경화형 조성물 |
| US20070170528A1 (en) * | 2006-01-20 | 2007-07-26 | Aaron Partridge | Wafer encapsulated microelectromechanical structure and method of manufacturing same |
| US7468327B2 (en) * | 2006-06-13 | 2008-12-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methods of fabricating a micromechanical structure |
| US7485524B2 (en) * | 2006-06-21 | 2009-02-03 | International Business Machines Corporation | MOSFETs comprising source/drain regions with slanted upper surfaces, and method for fabricating the same |
| DE102006049886B4 (de) * | 2006-10-23 | 2014-10-16 | Robert Bosch Gmbh | Mikromechanisches Bauelement mit einer schwingfähigen mikromechanischen Struktur, Sensorbauelement und Verfahren zur Herstellung eines Bauelements |
| US7919006B2 (en) * | 2007-10-31 | 2011-04-05 | Freescale Semiconductor, Inc. | Method of anti-stiction dimple formation under MEMS |
| US7579202B2 (en) * | 2007-12-21 | 2009-08-25 | Tekcore Co., Ltd. | Method for fabricating light emitting diode element |
| ITTO20090616A1 (it) * | 2009-08-05 | 2011-02-06 | St Microelectronics Srl | Procedimento di fabbricazione di dispositivi mems dotati di cavita' sepolte e dispositivo mems cosi' ottenuto |
| FR2954505B1 (fr) * | 2009-12-22 | 2012-08-03 | Commissariat Energie Atomique | Structure micromecanique comportant une partie mobile presentant des butees pour des deplacements hors plan de la structure et son procede de realisation |
| US9023729B2 (en) * | 2011-12-23 | 2015-05-05 | Athenaeum, Llc | Epitaxy level packaging |
| CN103681233B (zh) * | 2012-09-05 | 2016-06-15 | 无锡华润上华半导体有限公司 | 一种多沟槽结构的制作方法 |
| US10036635B2 (en) | 2013-01-25 | 2018-07-31 | MCube Inc. | Multi-axis MEMS rate sensor device |
| US10132630B2 (en) | 2013-01-25 | 2018-11-20 | MCube Inc. | Multi-axis integrated MEMS inertial sensing device on single packaged chip |
| US9249012B2 (en) | 2013-01-25 | 2016-02-02 | Mcube, Inc. | Method and device of MEMS process control monitoring and packaged MEMS with different cavity pressures |
| US10046964B2 (en) | 2013-03-07 | 2018-08-14 | MCube Inc. | MEMS structure with improved shielding and method |
| US9090452B2 (en) * | 2013-12-06 | 2015-07-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Mechanism for forming MEMS device |
| US10522388B1 (en) | 2018-08-24 | 2019-12-31 | Tower Semiconductor Ltd. | Method of forming high-voltage silicon-on-insulator device with diode connection to handle layer |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5662771A (en) * | 1994-12-01 | 1997-09-02 | Analog Devices, Inc. | Surface micromachining process |
| US5679436A (en) * | 1994-08-23 | 1997-10-21 | Analog Devices, Inc. | Micromechanical structure with textured surface and method for making same |
| US5987989A (en) * | 1996-02-05 | 1999-11-23 | Denso Corporation | Semiconductor physical quantity sensor |
| US6228691B1 (en) * | 1999-06-30 | 2001-05-08 | Intel Corp. | Silicon-on-insulator devices and method for producing the same |
| US20020079550A1 (en) * | 2000-04-10 | 2002-06-27 | Daneman Michale J. | Conductive equipotential landing pads formed on the underside of a MEMS device |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0478123A (ja) * | 1990-07-20 | 1992-03-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| DE4122435A1 (de) | 1991-07-06 | 1993-01-07 | Bosch Gmbh Robert | Verfahren zur herstellung von beschleunigungssensoren und beschleunigungssensor |
| US5258097A (en) | 1992-11-12 | 1993-11-02 | Ford Motor Company | Dry-release method for sacrificial layer microstructure fabrication |
| FR2700065B1 (fr) | 1992-12-28 | 1995-02-10 | Commissariat Energie Atomique | Procédé de fabrication d'accéléromètres utilisant la technologie silicium sur isolant. |
| DE4315012B4 (de) | 1993-05-06 | 2007-01-11 | Robert Bosch Gmbh | Verfahren zur Herstellung von Sensoren und Sensor |
| US5616514A (en) | 1993-06-03 | 1997-04-01 | Robert Bosch Gmbh | Method of fabricating a micromechanical sensor |
| FR2732467B1 (fr) | 1995-02-10 | 1999-09-17 | Bosch Gmbh Robert | Capteur d'acceleration et procede de fabrication d'un tel capteur |
| DE19526691A1 (de) | 1995-07-21 | 1997-01-23 | Bosch Gmbh Robert | Verfahren zur Herstellung von Beschleunigungssensoren |
| FR2736934B1 (fr) | 1995-07-21 | 1997-08-22 | Commissariat Energie Atomique | Procede de fabrication d'une structure avec une couche utile maintenue a distance d'un substrat par des butees, et de desolidarisation d'une telle couche |
| DE19537814B4 (de) | 1995-10-11 | 2009-11-19 | Robert Bosch Gmbh | Sensor und Verfahren zur Herstellung eines Sensors |
| US6401536B1 (en) | 2000-02-11 | 2002-06-11 | Motorola, Inc. | Acceleration sensor and method of manufacture |
| US6413793B1 (en) * | 2001-05-17 | 2002-07-02 | Xerox Corporation | Method of forming protrusions on single crystal silicon structures built on silicon-on-insulator wafers |
-
2002
- 2002-12-23 US US10/328,922 patent/US7122395B2/en not_active Expired - Fee Related
-
2003
- 2003-10-23 KR KR1020057011908A patent/KR101031990B1/ko not_active IP Right Cessation
- 2003-10-23 AU AU2003286625A patent/AU2003286625A1/en not_active Abandoned
- 2003-10-23 JP JP2004564805A patent/JP4431502B2/ja not_active Expired - Fee Related
- 2003-10-23 EP EP03777831A patent/EP1578685A2/en not_active Withdrawn
- 2003-10-23 CN CNB2003801074214A patent/CN100440420C/zh not_active Expired - Fee Related
- 2003-10-23 WO PCT/US2003/033630 patent/WO2004060792A2/en not_active Application Discontinuation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5679436A (en) * | 1994-08-23 | 1997-10-21 | Analog Devices, Inc. | Micromechanical structure with textured surface and method for making same |
| US5662771A (en) * | 1994-12-01 | 1997-09-02 | Analog Devices, Inc. | Surface micromachining process |
| US5987989A (en) * | 1996-02-05 | 1999-11-23 | Denso Corporation | Semiconductor physical quantity sensor |
| US6228691B1 (en) * | 1999-06-30 | 2001-05-08 | Intel Corp. | Silicon-on-insulator devices and method for producing the same |
| US20020079550A1 (en) * | 2000-04-10 | 2002-06-27 | Daneman Michale J. | Conductive equipotential landing pads formed on the underside of a MEMS device |
Non-Patent Citations (2)
| Title |
|---|
| SILICONMICRODYNAMIC SYSTEMS-RECENTDEVELOPMENTS IN MICROACTUATORS ANDMICROMACHINERY. HOWE R T.WESCON TECHNICAL PAPERS, WESTERN PERIODICALS CO. NORTH HOLLYWOOD, US,Vol.33 . 1989 |
| SILICONMICRODYNAMIC SYSTEMS-RECENTDEVELOPMENTS IN MICROACTUATORS ANDMICROMACHINERY. HOWE R T.WESCON TECHNICAL PAPERS, WESTERN PERIODICALS CO. NORTH HOLLYWOOD, US,Vol.33 . 1989 * |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1578685A2 (en) | 2005-09-28 |
| JP4431502B2 (ja) | 2010-03-17 |
| WO2004060792A2 (en) | 2004-07-22 |
| KR20050085889A (ko) | 2005-08-29 |
| WO2004060792A3 (en) | 2004-10-21 |
| US20040121564A1 (en) | 2004-06-24 |
| KR101031990B1 (ko) | 2011-05-02 |
| AU2003286625A1 (en) | 2004-07-29 |
| US7122395B2 (en) | 2006-10-17 |
| CN1732123A (zh) | 2006-02-08 |
| JP2006524138A (ja) | 2006-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100440420C (zh) | 通过外延形成半导体器件的方法 | |
| US5476819A (en) | Substrate anchor for undercut silicon on insulator microstructures | |
| US5840199A (en) | Method for purging a multi-layer sacrificial etched silicon substrate | |
| US6428713B1 (en) | MEMS sensor structure and microfabrication process therefor | |
| EP0683921B1 (en) | Microstructures and single mask, single-crystal process for fabrication thereof | |
| US7943525B2 (en) | Method of producing microelectromechanical device with isolated microstructures | |
| CN1384042A (zh) | 制作悬式微结构的方法 | |
| US20080311751A1 (en) | Method for Etching a Layer on a Substrate | |
| US20080230909A1 (en) | Method for forming anti-stiction bumps on a micro-electro mechanical structure | |
| KR100348177B1 (ko) | 단결정 실리콘의 마이크로머시닝 기법에서의 깊은 트렌치절연막을 이용한 절연 방법 | |
| US6569702B2 (en) | Triple layer isolation for silicon microstructure and structures formed using the same | |
| KR100373739B1 (ko) | 단결정 실리콘 웨이퍼 한 장를 이용한 정전형 수직구동기의 제조 방법 | |
| KR101462389B1 (ko) | 웨이퍼를 제조하는 방법 | |
| US20120107992A1 (en) | Method of producing layered wafer structure having anti-stiction bumps | |
| US7261825B2 (en) | Method for the production of a micromechanical device, particularly a micromechanical oscillating mirror device | |
| JP3893636B2 (ja) | 微小機械の製造方法 | |
| US7300814B2 (en) | Method for fabricating micro-mechanical devices | |
| US10584029B2 (en) | Method for producing thin MEMS chips on SOI substrate and micromechanical component | |
| EP1532637B1 (en) | Method of forming atomic force microscope tips | |
| US7494593B1 (en) | Method for forming a cantilever and tip | |
| CN112875642B (zh) | Mems器件及其制造方法 | |
| KR100405176B1 (ko) | 선택적 에스오아이 구조를 이용한 단결정 실리콘마이크로일렉트로미케니컬 시스템을 위한 절연 방법 | |
| EP0807317A2 (en) | Method for purging a multi-layer sacrificial etched silicon substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081203 Termination date: 20171023 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |