JPH0478123A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0478123A JPH0478123A JP2192276A JP19227690A JPH0478123A JP H0478123 A JPH0478123 A JP H0478123A JP 2192276 A JP2192276 A JP 2192276A JP 19227690 A JP19227690 A JP 19227690A JP H0478123 A JPH0478123 A JP H0478123A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- forming
- silicon layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000004065 semiconductor Substances 0.000 title claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 40
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 40
- 239000010703 silicon Substances 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000001953 recrystallisation Methods 0.000 claims abstract description 23
- 230000015556 catabolic process Effects 0.000 claims abstract description 21
- 238000004857 zone melting Methods 0.000 claims abstract description 18
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 16
- 239000012535 impurity Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 10
- 238000005530 etching Methods 0.000 abstract description 4
- 230000008030 elimination Effects 0.000 abstract 1
- 238000003379 elimination reaction Methods 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76248—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using lateral overgrowth techniques, i.e. ELO techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/975—Substrate or mask aligning feature
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[概要]
ゾーンメルティング再結晶化法によりSO■構造を形成
し、SOI構造の単結晶シリコン層に高耐圧素子を含む
集積回路を形成する半導体装置の製造方法に関し、 結晶性のよい単結晶シリコン層を得ることができ、高耐
圧素子を製造するのに適した半導体装置の製造方法を捷
供することを目的とし、位置合せ用のアライメントマー
クを、ゾーンメルティング再結晶化法による熱膨脹量だ
けずらして第1導電型シリコン基板表面に形成する工程
と、前記第1導電型シリコン基板表面の高耐圧素子形成
予定領域に、電位制御用の第2導電型ウェルを形成する
工程と、前記シリコン基板上に絶縁層を形成する工程と
、前記絶縁層上にシリコンを堆積させてシリコン層を形
成する工程と、前記第2導電型ウェルから不純物が拡散
しない温度範囲でゾーンメルティング再結晶化法により
前記シリコン層を結晶化して単結晶シリコン層を形成す
る工程と、前記第2導電型ウェル上方に高耐圧素子か位
置するように前記単結晶シリコン層に高耐圧素子を含む
集積回路を形成する工程とを有するように構成する。
し、SOI構造の単結晶シリコン層に高耐圧素子を含む
集積回路を形成する半導体装置の製造方法に関し、 結晶性のよい単結晶シリコン層を得ることができ、高耐
圧素子を製造するのに適した半導体装置の製造方法を捷
供することを目的とし、位置合せ用のアライメントマー
クを、ゾーンメルティング再結晶化法による熱膨脹量だ
けずらして第1導電型シリコン基板表面に形成する工程
と、前記第1導電型シリコン基板表面の高耐圧素子形成
予定領域に、電位制御用の第2導電型ウェルを形成する
工程と、前記シリコン基板上に絶縁層を形成する工程と
、前記絶縁層上にシリコンを堆積させてシリコン層を形
成する工程と、前記第2導電型ウェルから不純物が拡散
しない温度範囲でゾーンメルティング再結晶化法により
前記シリコン層を結晶化して単結晶シリコン層を形成す
る工程と、前記第2導電型ウェル上方に高耐圧素子か位
置するように前記単結晶シリコン層に高耐圧素子を含む
集積回路を形成する工程とを有するように構成する。
[産業上の利用分野コ
本発明は、ゾーンメルティング再結晶化法によりSol
構遺を形成し、SOI構造の単結晶シリコン層に高耐圧
素子を含む集積回路を形成する半導体装置の製造方法に
関する。
構遺を形成し、SOI構造の単結晶シリコン層に高耐圧
素子を含む集積回路を形成する半導体装置の製造方法に
関する。
々な応用分野に適用され、応用分野に応じて種々な特性
が求められている。例えば、デイスプレィ製品のドライ
バの場合は高い電圧で動作する高耐圧集積回路であるこ
とが求められる。高耐圧集積回路をバルクのシリコン基
板を用いて作る場合には、高いドレイン耐圧を得るため
に複雑な特殊な構造にする必要があり、そのため製造工
程も複雑になり、コストの増加を招いていた。
が求められている。例えば、デイスプレィ製品のドライ
バの場合は高い電圧で動作する高耐圧集積回路であるこ
とが求められる。高耐圧集積回路をバルクのシリコン基
板を用いて作る場合には、高いドレイン耐圧を得るため
に複雑な特殊な構造にする必要があり、そのため製造工
程も複雑になり、コストの増加を招いていた。
バルクのシリコン基板に対し、絶縁層上に単結晶シリコ
ン層を形成したS OI (Silicon On J
nsuator)構造を用いると、例えばオフセット型
MO8素子にすれば容易に100〜200V程度のドレ
イン耐圧を得ることかできる。しかし、高いドレイン耐
圧を得るためにはSol構遺の絶縁管の厚さをある程度
厚く形成する必要があり、SO8構造やレーザ再結晶化
法による5OII造か用いられている。
ン層を形成したS OI (Silicon On J
nsuator)構造を用いると、例えばオフセット型
MO8素子にすれば容易に100〜200V程度のドレ
イン耐圧を得ることかできる。しかし、高いドレイン耐
圧を得るためにはSol構遺の絶縁管の厚さをある程度
厚く形成する必要があり、SO8構造やレーザ再結晶化
法による5OII造か用いられている。
(従来の技術]
近年の集積回路はユーザーのニーズに応じて様VL発明
が解決しようとする課題] しかしながら、レーザ再結晶化法によるSOI槽遺の場
合、素子領域全体に完全な単結晶シリコン層を製造する
ことが困難であり、結晶亜粒界(サブグレインバウンダ
リ)の存在により、トレイン耐圧の劣化や、オン抵抗の
低減や、素子特性の不安定等の問題が生じていた。
が解決しようとする課題] しかしながら、レーザ再結晶化法によるSOI槽遺の場
合、素子領域全体に完全な単結晶シリコン層を製造する
ことが困難であり、結晶亜粒界(サブグレインバウンダ
リ)の存在により、トレイン耐圧の劣化や、オン抵抗の
低減や、素子特性の不安定等の問題が生じていた。
さらに、単結晶シリコン層の結晶方位を制御するために
シードを用いることが考えられるが、レーザ再結晶化法
による場合、単結晶の伸びが数μm程度で止まってしま
うために多数のシードを設ける必要があり、これが集積
度の向上を妨げるという問題もあった。
シードを用いることが考えられるが、レーザ再結晶化法
による場合、単結晶の伸びが数μm程度で止まってしま
うために多数のシードを設ける必要があり、これが集積
度の向上を妨げるという問題もあった。
また、高耐圧CMO3集積回路を作る場合には、バック
ゲートの反転を防止するために絶縁層下のシリコン基板
中に電位制御用の不純物ウェルを設ける必要があるが、
そのためには、高温熱処理工程が使えず、また、不純物
ウェルを高耐圧素子の形成位置に位置合せする必要があ
る。
ゲートの反転を防止するために絶縁層下のシリコン基板
中に電位制御用の不純物ウェルを設ける必要があるが、
そのためには、高温熱処理工程が使えず、また、不純物
ウェルを高耐圧素子の形成位置に位置合せする必要があ
る。
本発明の目的は、結晶性のよい単結晶シリコン層を得る
ことができ、高耐圧素子を製造するのに適した半導体装
置の製造方法を提供することにある。
ことができ、高耐圧素子を製造するのに適した半導体装
置の製造方法を提供することにある。
[課題を解決するための手段]
上記目的は、位置合せ用のアライメントマークを、ゾー
ンメルティング再結晶化法による熱膨脹量だけずらして
第1導電型シリコン基板表面に形成する工程と、前記第
1導電型シリコン基板表面の高耐圧素子形成予定領域に
、電位制御用の第2導電型ウェルを形成する工程と、前
記シリコン基板上に絶縁層を形成する工程と、前記絶縁
層上にシリコンを堆積させてシリコン層を形成する工程
と、前記第2導電型ウェルから不純物が拡散しない温度
範囲でゾーンメルティング再結晶化法により前記シリコ
ン層を結晶化して単結晶シリコン層を形成する工程と、
前記第2導電型ウェル上方に高耐圧素子が位置するよう
に前記単結晶シリコン層に高耐圧素子を含む集積回路を
形成する工程とを有することを特徴とする半導体装置の
製造方法によって達成される。
ンメルティング再結晶化法による熱膨脹量だけずらして
第1導電型シリコン基板表面に形成する工程と、前記第
1導電型シリコン基板表面の高耐圧素子形成予定領域に
、電位制御用の第2導電型ウェルを形成する工程と、前
記シリコン基板上に絶縁層を形成する工程と、前記絶縁
層上にシリコンを堆積させてシリコン層を形成する工程
と、前記第2導電型ウェルから不純物が拡散しない温度
範囲でゾーンメルティング再結晶化法により前記シリコ
ン層を結晶化して単結晶シリコン層を形成する工程と、
前記第2導電型ウェル上方に高耐圧素子が位置するよう
に前記単結晶シリコン層に高耐圧素子を含む集積回路を
形成する工程とを有することを特徴とする半導体装置の
製造方法によって達成される。
二作用]
本発明によれば、ゾーンメルチインク再結晶化法により
シリコン層を結晶化したので、結晶性のよい単結晶シリ
コン層を得ることができる。また、ゾーンメルティング
再結晶化法の温度を比較的低温にしたので第2導電型ウ
ェルの不純物が拡散しない。さらに、ゾーンメルティン
グ再結晶化法による膨張量を考曝してアライメントマー
クをずらして形成したので、素子形成時の位置合せが正
確に行える。
シリコン層を結晶化したので、結晶性のよい単結晶シリ
コン層を得ることができる。また、ゾーンメルティング
再結晶化法の温度を比較的低温にしたので第2導電型ウ
ェルの不純物が拡散しない。さらに、ゾーンメルティン
グ再結晶化法による膨張量を考曝してアライメントマー
クをずらして形成したので、素子形成時の位置合せが正
確に行える。
[実施例]
本発明の一実棒例による半導体装置の製造方法を第1図
を用いて説明する。
を用いて説明する。
まず、通常の例えばp型シリコン基板10(<100)
面、比抵抗=20Ωcm>表面に、その後のフォトリン
グラフィ工程における位置合せて必要な位置合せ用のア
ライメントマークを形成する。まず、P型シリコン基板
10上に薄い50nm厚の酸化シリコン層12を形成し
、この酸化シリコンW112上にレジスト層14を形成
する。
面、比抵抗=20Ωcm>表面に、その後のフォトリン
グラフィ工程における位置合せて必要な位置合せ用のア
ライメントマークを形成する。まず、P型シリコン基板
10上に薄い50nm厚の酸化シリコン層12を形成し
、この酸化シリコンW112上にレジスト層14を形成
する。
続いて、このレジスト層14を、アライメントマークの
形成位置が開口するようにバターニングする。このレジ
スト層14をマスクとして酸化シリコン層12を工・ソ
チンク除去し、続いてP型シリコン基板10を約1,5
〜2μm’14さまでKOHによりエツチングしてアラ
イメントマーク16を形成する(第1図(81))。そ
の後、レジスト層14を除去する。
形成位置が開口するようにバターニングする。このレジ
スト層14をマスクとして酸化シリコン層12を工・ソ
チンク除去し、続いてP型シリコン基板10を約1,5
〜2μm’14さまでKOHによりエツチングしてアラ
イメントマーク16を形成する(第1図(81))。そ
の後、レジスト層14を除去する。
アライメントマーク16は、第1図(a2)に示すよう
に、P型シリコン基板10上の予め定められた位置、例
えば左右2か所に形成される。本実施例では、後述する
ゾーンメルティング再結晶化法によるP型シリコン基板
10の膨張量を考慮してアライメントマーク16を膨張
量たけ予めずらして形成するようにしている1本願発明
者の実験によれば4インチのP型シリコン基板10の場
合、ゾーンメルティング再結晶化法により結晶化すると
約2μm程度膨脹する。したがって、2μmの膨張量を
考慮して左右のアライメントマーク16を1μmずつず
らした位置に形成する。
に、P型シリコン基板10上の予め定められた位置、例
えば左右2か所に形成される。本実施例では、後述する
ゾーンメルティング再結晶化法によるP型シリコン基板
10の膨張量を考慮してアライメントマーク16を膨張
量たけ予めずらして形成するようにしている1本願発明
者の実験によれば4インチのP型シリコン基板10の場
合、ゾーンメルティング再結晶化法により結晶化すると
約2μm程度膨脹する。したがって、2μmの膨張量を
考慮して左右のアライメントマーク16を1μmずつず
らした位置に形成する。
次に、新たにレジスト層18を形成し、高耐圧素子(本
実施例では高耐圧PチャネルMO3FET)の形成予定
領域が開口するようにパターニングする。このレジスト
層18をマスクとして、Pイオンを加速エネルギが18
0keV、ドーズ量か3 X 10 ”c m−2の条
件でイオン注入する。すると、P型シリコン基板10の
高耐圧素子の形成予定領域にn型ウェル20が形成され
る(第1図1b))、その後、レジスト層18を除去す
る。
実施例では高耐圧PチャネルMO3FET)の形成予定
領域が開口するようにパターニングする。このレジスト
層18をマスクとして、Pイオンを加速エネルギが18
0keV、ドーズ量か3 X 10 ”c m−2の条
件でイオン注入する。すると、P型シリコン基板10の
高耐圧素子の形成予定領域にn型ウェル20が形成され
る(第1図1b))、その後、レジスト層18を除去す
る。
次に、全面に約1.5〜2μm程度の酸化シリコン層2
2を約900℃で成長させる(第1図(C))、なお、
高温熱工程を避けるためにCVD法により酸化シリコン
層22を堆積してもよい。
2を約900℃で成長させる(第1図(C))、なお、
高温熱工程を避けるためにCVD法により酸化シリコン
層22を堆積してもよい。
次に、シードとなる領域の酸化シリコン層22をエツチ
ング除去してp型シリコン基板10を露出させる。続い
て、全面にシリコンを約400〜500nm堆積させて
、多結晶シリコン又はアモルファスシリコンのシリコン
層24を形成する(第1図+d))。
ング除去してp型シリコン基板10を露出させる。続い
て、全面にシリコンを約400〜500nm堆積させて
、多結晶シリコン又はアモルファスシリコンのシリコン
層24を形成する(第1図+d))。
次に、露出したP型シリコン基板10表面をシードとし
てゾーンメルティング再結晶化法によりシリコン層24
を左から右に徐々に結晶化する(第1図(e))。通常
のゾーンメルティング再結晶化法では約1300〜13
50℃程度まで温度を上げるか、本実施例では、n型ウ
ェル20がら不純物が拡散しないような温度、例えば約
1200℃程度より温度が高くならないようにする。な
お、このゾーンメルティング再結晶化法による結晶化工
程により全体が膨脹すると、予め膨張量を考慮してずら
して形成したアライメントマーク16が本来の位置にな
る。
てゾーンメルティング再結晶化法によりシリコン層24
を左から右に徐々に結晶化する(第1図(e))。通常
のゾーンメルティング再結晶化法では約1300〜13
50℃程度まで温度を上げるか、本実施例では、n型ウ
ェル20がら不純物が拡散しないような温度、例えば約
1200℃程度より温度が高くならないようにする。な
お、このゾーンメルティング再結晶化法による結晶化工
程により全体が膨脹すると、予め膨張量を考慮してずら
して形成したアライメントマーク16が本来の位置にな
る。
その後、通常のSOI構造に対するCMO8素子形成プ
ロセスにより、アライメントマーク16により位置合せ
しながら高耐圧CMO3素子を形成する。すなわち、通
常の耐圧のpチャネルMO3FET26a、nチャネル
MO3FET26bからなるCMO3素子26と共に、
高耐圧のPチャネルオフセット型MO3FET28a、
nチャネルオフセ・ソト型MO3FET28bからなる
高耐圧CMO5素子28を形成する。なお、pチャネル
オフセット型MO8FET28aは、そのバ・ツクゲー
トの反転を防止するために、n型ウェル20の上方に形
成する(第1図(f))。
ロセスにより、アライメントマーク16により位置合せ
しながら高耐圧CMO3素子を形成する。すなわち、通
常の耐圧のpチャネルMO3FET26a、nチャネル
MO3FET26bからなるCMO3素子26と共に、
高耐圧のPチャネルオフセット型MO3FET28a、
nチャネルオフセ・ソト型MO3FET28bからなる
高耐圧CMO5素子28を形成する。なお、pチャネル
オフセット型MO8FET28aは、そのバ・ツクゲー
トの反転を防止するために、n型ウェル20の上方に形
成する(第1図(f))。
このように本実施例によれば、シリコン基板をシードと
したゾーンメルティング再結晶化法によりシリコン層を
結晶化したので、結晶性のよい単結晶シリコン層を得る
ことができ、特性のよい素子を形成することができる。
したゾーンメルティング再結晶化法によりシリコン層を
結晶化したので、結晶性のよい単結晶シリコン層を得る
ことができ、特性のよい素子を形成することができる。
また、ゾーンメルティング再結晶化法の温度を比較的低
温にしたのでバ・ツクゲートの反転を防止するために設
けられたn型ウェルの不純物が拡散して単結晶シリコン
層まで這い上がったりすることがない。さらに、ゾーン
メルティング再結晶化法による膨脹量を考慮してアライ
メントマークをずらして形成したので、素子形成時の位
置合せか正確に行える。
温にしたのでバ・ツクゲートの反転を防止するために設
けられたn型ウェルの不純物が拡散して単結晶シリコン
層まで這い上がったりすることがない。さらに、ゾーン
メルティング再結晶化法による膨脹量を考慮してアライ
メントマークをずらして形成したので、素子形成時の位
置合せか正確に行える。
本発明は上記実施例に限らず種々の変形が可能である。
例えば、上記実施例では高耐圧CMO3素子を含む集積
回路を形成したが、他の高耐圧素子を形成する場合にも
本発明を適用できる。
回路を形成したが、他の高耐圧素子を形成する場合にも
本発明を適用できる。
[発明の効果J
以上刃通り、本発明によれは、結晶性のよい中2結晶シ
リコン層を得ることができ、特性のよい高耐圧素子を製
造することができる。
リコン層を得ることができ、特性のよい高耐圧素子を製
造することができる。
第1図は本発明の一実施例による半導体装置の製造方法
の工稈図である。 図において、 10・・・p型シリコン基板 12・・・酸化シリコン層 14・・・レジスト層 16・・・アライメントマーク 18・・・レジスト層 20・・・n型ウェル 22・・・酸化シリコン層 24・・・シリコン層 26・・・CMO3I:子 26a−pチャネルMO8FET 26 b −−−nチャネルMO3FET28・・・高
耐圧CMO3素子
の工稈図である。 図において、 10・・・p型シリコン基板 12・・・酸化シリコン層 14・・・レジスト層 16・・・アライメントマーク 18・・・レジスト層 20・・・n型ウェル 22・・・酸化シリコン層 24・・・シリコン層 26・・・CMO3I:子 26a−pチャネルMO8FET 26 b −−−nチャネルMO3FET28・・・高
耐圧CMO3素子
Claims (1)
- 【特許請求の範囲】 1、位置合せ用のアライメントマークを、ゾーンメルテ
ィング再結晶化法による熱膨脹量だけずらして第1導電
型シリコン基板表面に形成する工程と、 前記第1導電型シリコン基板表面の高耐圧素子形成予定
領域に、電位制御用の第2導電型ウェルを形成する工程
と、 前記シリコン基板上に絶縁層を形成する工程と、前記絶
縁層上にシリコンを堆積させてシリコン層を形成する工
程と、 前記第2導電型ウェルから不純物が拡散しない温度範囲
でゾーンメルティング再結晶化法により前記シリコン層
を結晶化して単結晶シリコン層を形成する工程と、 前記第2導電型ウェル上方に高耐圧素子が位置するよう
に前記単結晶シリコン層に高耐圧素子を含む集積回路を
形成する工程と を有することを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2192276A JPH0478123A (ja) | 1990-07-20 | 1990-07-20 | 半導体装置の製造方法 |
US07/733,119 US5294556A (en) | 1990-07-20 | 1991-07-19 | Method for fabricating an SOI device in alignment with a device region formed in a semiconductor substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2192276A JPH0478123A (ja) | 1990-07-20 | 1990-07-20 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0478123A true JPH0478123A (ja) | 1992-03-12 |
Family
ID=16288586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2192276A Pending JPH0478123A (ja) | 1990-07-20 | 1990-07-20 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5294556A (ja) |
JP (1) | JPH0478123A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0564191A2 (en) * | 1992-03-31 | 1993-10-06 | STMicroelectronics, Inc. | Structure and method for fabricating integrated circuits |
WO2001067509A1 (en) * | 2000-03-09 | 2001-09-13 | Fujitsu Limited | Semiconductor device and method of manufacture thereof |
JP2017069455A (ja) * | 2015-09-30 | 2017-04-06 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法 |
Families Citing this family (204)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2795565B2 (ja) * | 1991-10-08 | 1998-09-10 | シャープ株式会社 | 半導体記憶素子の製造方法 |
KR100289348B1 (ko) * | 1992-05-25 | 2001-12-28 | 이데이 노부유끼 | 절연기판실리콘반도체장치와그제조방법 |
US5781164A (en) * | 1992-11-04 | 1998-07-14 | Kopin Corporation | Matrix display systems |
US5359219A (en) * | 1992-12-04 | 1994-10-25 | Texas Instruments Incorporated | Silicon on insulator device comprising improved substrate doping |
JPH06252073A (ja) * | 1993-02-26 | 1994-09-09 | Mitsubishi Electric Corp | 半導体基板及びその製造方法 |
US5503962A (en) * | 1994-07-15 | 1996-04-02 | Cypress Semiconductor Corporation | Chemical-mechanical alignment mark and method of fabrication |
JP3528350B2 (ja) * | 1995-08-25 | 2004-05-17 | ソニー株式会社 | 半導体装置の製造方法 |
US5869386A (en) * | 1995-09-28 | 1999-02-09 | Nec Corporation | Method of fabricating a composite silicon-on-insulator substrate |
US6020263A (en) * | 1996-10-31 | 2000-02-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of recovering alignment marks after chemical mechanical polishing of tungsten |
US5923067A (en) * | 1997-04-04 | 1999-07-13 | International Business Machines Corporation | 3-D CMOS-on-SOI ESD structure and method |
JPH11329923A (ja) * | 1998-05-11 | 1999-11-30 | Sony Corp | 半導体装置の製造方法 |
JP2001023918A (ja) * | 1999-07-08 | 2001-01-26 | Nec Corp | 半導体薄膜形成装置 |
US7122395B2 (en) * | 2002-12-23 | 2006-10-17 | Motorola, Inc. | Method of forming semiconductor devices through epitaxy |
WO2006079870A1 (en) * | 2005-01-31 | 2006-08-03 | Freescale Semiconductor, Inc | Method of fabricating a silicon-on-insulator structure |
KR100650901B1 (ko) * | 2005-12-29 | 2006-11-28 | 동부일렉트로닉스 주식회사 | 매립 게이트를 갖는 금속 산화물 반도체 트랜지스터 |
US8427200B2 (en) | 2009-04-14 | 2013-04-23 | Monolithic 3D Inc. | 3D semiconductor device |
US8373439B2 (en) | 2009-04-14 | 2013-02-12 | Monolithic 3D Inc. | 3D semiconductor device |
US8362800B2 (en) | 2010-10-13 | 2013-01-29 | Monolithic 3D Inc. | 3D semiconductor device including field repairable logics |
US8405420B2 (en) * | 2009-04-14 | 2013-03-26 | Monolithic 3D Inc. | System comprising a semiconductor device and structure |
US8395191B2 (en) * | 2009-10-12 | 2013-03-12 | Monolithic 3D Inc. | Semiconductor device and structure |
US8362482B2 (en) | 2009-04-14 | 2013-01-29 | Monolithic 3D Inc. | Semiconductor device and structure |
US8754533B2 (en) * | 2009-04-14 | 2014-06-17 | Monolithic 3D Inc. | Monolithic three-dimensional semiconductor device and structure |
US9577642B2 (en) | 2009-04-14 | 2017-02-21 | Monolithic 3D Inc. | Method to form a 3D semiconductor device |
US7986042B2 (en) | 2009-04-14 | 2011-07-26 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US8378715B2 (en) | 2009-04-14 | 2013-02-19 | Monolithic 3D Inc. | Method to construct systems |
US9711407B2 (en) * | 2009-04-14 | 2017-07-18 | Monolithic 3D Inc. | Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer |
US9509313B2 (en) | 2009-04-14 | 2016-11-29 | Monolithic 3D Inc. | 3D semiconductor device |
US8669778B1 (en) | 2009-04-14 | 2014-03-11 | Monolithic 3D Inc. | Method for design and manufacturing of a 3D semiconductor device |
US8058137B1 (en) | 2009-04-14 | 2011-11-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US8384426B2 (en) * | 2009-04-14 | 2013-02-26 | Monolithic 3D Inc. | Semiconductor device and structure |
US11374118B2 (en) | 2009-10-12 | 2022-06-28 | Monolithic 3D Inc. | Method to form a 3D integrated circuit |
US8476145B2 (en) | 2010-10-13 | 2013-07-02 | Monolithic 3D Inc. | Method of fabricating a semiconductor device and structure |
US8742476B1 (en) | 2012-11-27 | 2014-06-03 | Monolithic 3D Inc. | Semiconductor device and structure |
US10388863B2 (en) | 2009-10-12 | 2019-08-20 | Monolithic 3D Inc. | 3D memory device and structure |
US10910364B2 (en) | 2009-10-12 | 2021-02-02 | Monolitaic 3D Inc. | 3D semiconductor device |
US8450804B2 (en) | 2011-03-06 | 2013-05-28 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
US10366970B2 (en) | 2009-10-12 | 2019-07-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10043781B2 (en) | 2009-10-12 | 2018-08-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11018133B2 (en) | 2009-10-12 | 2021-05-25 | Monolithic 3D Inc. | 3D integrated circuit |
US10157909B2 (en) | 2009-10-12 | 2018-12-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10354995B2 (en) | 2009-10-12 | 2019-07-16 | Monolithic 3D Inc. | Semiconductor memory device and structure |
US8581349B1 (en) | 2011-05-02 | 2013-11-12 | Monolithic 3D Inc. | 3D memory semiconductor device and structure |
US8536023B2 (en) | 2010-11-22 | 2013-09-17 | Monolithic 3D Inc. | Method of manufacturing a semiconductor device and structure |
US8294159B2 (en) | 2009-10-12 | 2012-10-23 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US9099424B1 (en) | 2012-08-10 | 2015-08-04 | Monolithic 3D Inc. | Semiconductor system, device and structure with heat removal |
US9099526B2 (en) | 2010-02-16 | 2015-08-04 | Monolithic 3D Inc. | Integrated circuit device and structure |
US8492886B2 (en) | 2010-02-16 | 2013-07-23 | Monolithic 3D Inc | 3D integrated circuit with logic |
US8373230B1 (en) | 2010-10-13 | 2013-02-12 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US8541819B1 (en) | 2010-12-09 | 2013-09-24 | Monolithic 3D Inc. | Semiconductor device and structure |
US8461035B1 (en) | 2010-09-30 | 2013-06-11 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US8026521B1 (en) | 2010-10-11 | 2011-09-27 | Monolithic 3D Inc. | Semiconductor device and structure |
US9219005B2 (en) | 2011-06-28 | 2015-12-22 | Monolithic 3D Inc. | Semiconductor system and device |
US10217667B2 (en) | 2011-06-28 | 2019-02-26 | Monolithic 3D Inc. | 3D semiconductor device, fabrication method and system |
US8642416B2 (en) | 2010-07-30 | 2014-02-04 | Monolithic 3D Inc. | Method of forming three dimensional integrated circuit devices using layer transfer technique |
US9953925B2 (en) | 2011-06-28 | 2018-04-24 | Monolithic 3D Inc. | Semiconductor system and device |
US8901613B2 (en) | 2011-03-06 | 2014-12-02 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
US11482440B2 (en) | 2010-12-16 | 2022-10-25 | Monolithic 3D Inc. | 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits |
US8163581B1 (en) | 2010-10-13 | 2012-04-24 | Monolith IC 3D | Semiconductor and optoelectronic devices |
US10497713B2 (en) | 2010-11-18 | 2019-12-03 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US8273610B2 (en) | 2010-11-18 | 2012-09-25 | Monolithic 3D Inc. | Method of constructing a semiconductor device and structure |
US11469271B2 (en) | 2010-10-11 | 2022-10-11 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
US10896931B1 (en) | 2010-10-11 | 2021-01-19 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US8114757B1 (en) | 2010-10-11 | 2012-02-14 | Monolithic 3D Inc. | Semiconductor device and structure |
US11257867B1 (en) | 2010-10-11 | 2022-02-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with oxide bonds |
US11158674B2 (en) | 2010-10-11 | 2021-10-26 | Monolithic 3D Inc. | Method to produce a 3D semiconductor device and structure |
US10290682B2 (en) | 2010-10-11 | 2019-05-14 | Monolithic 3D Inc. | 3D IC semiconductor device and structure with stacked memory |
US11315980B1 (en) | 2010-10-11 | 2022-04-26 | Monolithic 3D Inc. | 3D semiconductor device and structure with transistors |
US11018191B1 (en) | 2010-10-11 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11024673B1 (en) | 2010-10-11 | 2021-06-01 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11600667B1 (en) | 2010-10-11 | 2023-03-07 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
US11227897B2 (en) | 2010-10-11 | 2022-01-18 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
US10833108B2 (en) | 2010-10-13 | 2020-11-10 | Monolithic 3D Inc. | 3D microdisplay device and structure |
US11694922B2 (en) | 2010-10-13 | 2023-07-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US11869915B2 (en) | 2010-10-13 | 2024-01-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11929372B2 (en) | 2010-10-13 | 2024-03-12 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US10679977B2 (en) | 2010-10-13 | 2020-06-09 | Monolithic 3D Inc. | 3D microdisplay device and structure |
US10998374B1 (en) | 2010-10-13 | 2021-05-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US8379458B1 (en) | 2010-10-13 | 2013-02-19 | Monolithic 3D Inc. | Semiconductor device and structure |
US11605663B2 (en) | 2010-10-13 | 2023-03-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11063071B1 (en) | 2010-10-13 | 2021-07-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
US11855100B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US11327227B2 (en) | 2010-10-13 | 2022-05-10 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
US11437368B2 (en) | 2010-10-13 | 2022-09-06 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US11043523B1 (en) | 2010-10-13 | 2021-06-22 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US11404466B2 (en) | 2010-10-13 | 2022-08-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US11163112B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
US9197804B1 (en) | 2011-10-14 | 2015-11-24 | Monolithic 3D Inc. | Semiconductor and optoelectronic devices |
US11164898B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11133344B2 (en) | 2010-10-13 | 2021-09-28 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US10978501B1 (en) | 2010-10-13 | 2021-04-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
US10943934B2 (en) | 2010-10-13 | 2021-03-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11855114B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11482439B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors |
US11121021B2 (en) | 2010-11-18 | 2021-09-14 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11355381B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11923230B1 (en) | 2010-11-18 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11569117B2 (en) | 2010-11-18 | 2023-01-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
US11508605B2 (en) | 2010-11-18 | 2022-11-22 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11735462B2 (en) | 2010-11-18 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
US11443971B2 (en) | 2010-11-18 | 2022-09-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11784082B2 (en) | 2010-11-18 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11094576B1 (en) | 2010-11-18 | 2021-08-17 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11355380B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | Methods for producing 3D semiconductor memory device and structure utilizing alignment marks |
US11211279B2 (en) | 2010-11-18 | 2021-12-28 | Monolithic 3D Inc. | Method for processing a 3D integrated circuit and structure |
US11495484B2 (en) | 2010-11-18 | 2022-11-08 | Monolithic 3D Inc. | 3D semiconductor devices and structures with at least two single-crystal layers |
US11031275B2 (en) | 2010-11-18 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11862503B2 (en) | 2010-11-18 | 2024-01-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11164770B1 (en) | 2010-11-18 | 2021-11-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
US11004719B1 (en) | 2010-11-18 | 2021-05-11 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11018042B1 (en) | 2010-11-18 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11482438B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11521888B2 (en) | 2010-11-18 | 2022-12-06 | Monolithic 3D Inc. | 3D semiconductor device and structure with high-k metal gate transistors |
US11610802B2 (en) | 2010-11-18 | 2023-03-21 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes |
US11615977B2 (en) | 2010-11-18 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11901210B2 (en) | 2010-11-18 | 2024-02-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11107721B2 (en) | 2010-11-18 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with NAND logic |
US11854857B1 (en) | 2010-11-18 | 2023-12-26 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11804396B2 (en) | 2010-11-18 | 2023-10-31 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US8975670B2 (en) | 2011-03-06 | 2015-03-10 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
US10388568B2 (en) | 2011-06-28 | 2019-08-20 | Monolithic 3D Inc. | 3D semiconductor device and system |
US8687399B2 (en) | 2011-10-02 | 2014-04-01 | Monolithic 3D Inc. | Semiconductor device and structure |
US9029173B2 (en) | 2011-10-18 | 2015-05-12 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US9000557B2 (en) | 2012-03-17 | 2015-04-07 | Zvi Or-Bach | Semiconductor device and structure |
US8557632B1 (en) | 2012-04-09 | 2013-10-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US11164811B2 (en) | 2012-04-09 | 2021-11-02 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers and oxide-to-oxide bonding |
US11616004B1 (en) | 2012-04-09 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11410912B2 (en) | 2012-04-09 | 2022-08-09 | Monolithic 3D Inc. | 3D semiconductor device with vias and isolation layers |
US11476181B1 (en) | 2012-04-09 | 2022-10-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US10600888B2 (en) | 2012-04-09 | 2020-03-24 | Monolithic 3D Inc. | 3D semiconductor device |
US11881443B2 (en) | 2012-04-09 | 2024-01-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11735501B1 (en) | 2012-04-09 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11088050B2 (en) | 2012-04-09 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers |
US11694944B1 (en) | 2012-04-09 | 2023-07-04 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11594473B2 (en) | 2012-04-09 | 2023-02-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US8574929B1 (en) | 2012-11-16 | 2013-11-05 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US8686428B1 (en) | 2012-11-16 | 2014-04-01 | Monolithic 3D Inc. | Semiconductor device and structure |
US11967583B2 (en) | 2012-12-22 | 2024-04-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11916045B2 (en) | 2012-12-22 | 2024-02-27 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11961827B1 (en) | 2012-12-22 | 2024-04-16 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11309292B2 (en) | 2012-12-22 | 2022-04-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11784169B2 (en) | 2012-12-22 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11018116B2 (en) | 2012-12-22 | 2021-05-25 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11063024B1 (en) | 2012-12-22 | 2021-07-13 | Monlithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11217565B2 (en) | 2012-12-22 | 2022-01-04 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US8674470B1 (en) | 2012-12-22 | 2014-03-18 | Monolithic 3D Inc. | Semiconductor device and structure |
US9871034B1 (en) | 2012-12-29 | 2018-01-16 | Monolithic 3D Inc. | Semiconductor device and structure |
US11004694B1 (en) | 2012-12-29 | 2021-05-11 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10892169B2 (en) | 2012-12-29 | 2021-01-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11430668B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US10903089B1 (en) | 2012-12-29 | 2021-01-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10651054B2 (en) | 2012-12-29 | 2020-05-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US9385058B1 (en) | 2012-12-29 | 2016-07-05 | Monolithic 3D Inc. | Semiconductor device and structure |
US11087995B1 (en) | 2012-12-29 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11177140B2 (en) | 2012-12-29 | 2021-11-16 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10115663B2 (en) | 2012-12-29 | 2018-10-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10600657B2 (en) | 2012-12-29 | 2020-03-24 | Monolithic 3D Inc | 3D semiconductor device and structure |
US11430667B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11869965B2 (en) | 2013-03-11 | 2024-01-09 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
US10325651B2 (en) | 2013-03-11 | 2019-06-18 | Monolithic 3D Inc. | 3D semiconductor device with stacked memory |
US11935949B1 (en) | 2013-03-11 | 2024-03-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
US8902663B1 (en) | 2013-03-11 | 2014-12-02 | Monolithic 3D Inc. | Method of maintaining a memory state |
US11923374B2 (en) | 2013-03-12 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US8994404B1 (en) | 2013-03-12 | 2015-03-31 | Monolithic 3D Inc. | Semiconductor device and structure |
US11398569B2 (en) | 2013-03-12 | 2022-07-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10840239B2 (en) | 2014-08-26 | 2020-11-17 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11088130B2 (en) | 2014-01-28 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US9117749B1 (en) | 2013-03-15 | 2015-08-25 | Monolithic 3D Inc. | Semiconductor device and structure |
US10224279B2 (en) | 2013-03-15 | 2019-03-05 | Monolithic 3D Inc. | Semiconductor device and structure |
US9021414B1 (en) | 2013-04-15 | 2015-04-28 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11720736B2 (en) | 2013-04-15 | 2023-08-08 | Monolithic 3D Inc. | Automation methods for 3D integrated circuits and devices |
US11030371B2 (en) | 2013-04-15 | 2021-06-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11487928B2 (en) | 2013-04-15 | 2022-11-01 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11341309B1 (en) | 2013-04-15 | 2022-05-24 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11270055B1 (en) | 2013-04-15 | 2022-03-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11574109B1 (en) | 2013-04-15 | 2023-02-07 | Monolithic 3D Inc | Automation methods for 3D integrated circuits and devices |
US11031394B1 (en) | 2014-01-28 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10297586B2 (en) | 2015-03-09 | 2019-05-21 | Monolithic 3D Inc. | Methods for processing a 3D semiconductor device |
US11107808B1 (en) | 2014-01-28 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10825779B2 (en) | 2015-04-19 | 2020-11-03 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10381328B2 (en) | 2015-04-19 | 2019-08-13 | Monolithic 3D Inc. | Semiconductor device and structure |
US11056468B1 (en) | 2015-04-19 | 2021-07-06 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11011507B1 (en) | 2015-04-19 | 2021-05-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11956952B2 (en) | 2015-08-23 | 2024-04-09 | Monolithic 3D Inc. | Semiconductor memory device and structure |
WO2017053329A1 (en) | 2015-09-21 | 2017-03-30 | Monolithic 3D Inc | 3d semiconductor device and structure |
US11978731B2 (en) | 2015-09-21 | 2024-05-07 | Monolithic 3D Inc. | Method to produce a multi-level semiconductor memory device and structure |
US10522225B1 (en) | 2015-10-02 | 2019-12-31 | Monolithic 3D Inc. | Semiconductor device with non-volatile memory |
US10418369B2 (en) | 2015-10-24 | 2019-09-17 | Monolithic 3D Inc. | Multi-level semiconductor memory device and structure |
US10847540B2 (en) | 2015-10-24 | 2020-11-24 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11114464B2 (en) | 2015-10-24 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11296115B1 (en) | 2015-10-24 | 2022-04-05 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11937422B2 (en) | 2015-11-07 | 2024-03-19 | Monolithic 3D Inc. | Semiconductor memory device and structure |
US11114427B2 (en) | 2015-11-07 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor processor and memory device and structure |
US11329059B1 (en) | 2016-10-10 | 2022-05-10 | Monolithic 3D Inc. | 3D memory devices and structures with thinned single crystal substrates |
US11711928B2 (en) | 2016-10-10 | 2023-07-25 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
US11812620B2 (en) | 2016-10-10 | 2023-11-07 | Monolithic 3D Inc. | 3D DRAM memory devices and structures with control circuits |
US11930648B1 (en) | 2016-10-10 | 2024-03-12 | Monolithic 3D Inc. | 3D memory devices and structures with metal layers |
US11869591B2 (en) | 2016-10-10 | 2024-01-09 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
US11251149B2 (en) | 2016-10-10 | 2022-02-15 | Monolithic 3D Inc. | 3D memory device and structure |
CN111247628B (zh) * | 2018-05-10 | 2024-04-30 | 富士电机株式会社 | 半导体装置的制造方法 |
US11296106B2 (en) | 2019-04-08 | 2022-04-05 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11158652B1 (en) | 2019-04-08 | 2021-10-26 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US10892016B1 (en) | 2019-04-08 | 2021-01-12 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11018156B2 (en) | 2019-04-08 | 2021-05-25 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11763864B2 (en) | 2019-04-08 | 2023-09-19 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures with bit-line pillars |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS582018A (ja) * | 1981-06-26 | 1983-01-07 | Toshiba Corp | ウエハ及び半導体装置の製造方法 |
US4534804A (en) * | 1984-06-14 | 1985-08-13 | International Business Machines Corporation | Laser process for forming identically positioned alignment marks on the opposite sides of a semiconductor wafer |
US4573257A (en) * | 1984-09-14 | 1986-03-04 | Motorola, Inc. | Method of forming self-aligned implanted channel-stop and buried layer utilizing non-single crystal alignment key |
KR0177148B1 (ko) * | 1989-05-16 | 1999-04-15 | 고스기 노부미쓰 | 웨이퍼 얼라인먼트 마크 및 그 제조방법 |
JPH0311658A (ja) * | 1989-06-08 | 1991-01-18 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2831847B2 (ja) * | 1990-11-29 | 1998-12-02 | 株式会社東芝 | 半導体装置の製造方法 |
-
1990
- 1990-07-20 JP JP2192276A patent/JPH0478123A/ja active Pending
-
1991
- 1991-07-19 US US07/733,119 patent/US5294556A/en not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0564191A2 (en) * | 1992-03-31 | 1993-10-06 | STMicroelectronics, Inc. | Structure and method for fabricating integrated circuits |
EP0564191A3 (en) * | 1992-03-31 | 1994-11-02 | Sgs Thomson Microelectronics | Structure and method for fabricating integrated circuits |
WO2001067509A1 (en) * | 2000-03-09 | 2001-09-13 | Fujitsu Limited | Semiconductor device and method of manufacture thereof |
US6706610B2 (en) | 2000-03-09 | 2004-03-16 | Fujitsu Limited | Semiconductor device and fabrication process thereof |
US7005755B2 (en) | 2000-03-09 | 2006-02-28 | Fujitsu Limited | Semiconductor device and fabrication process thereof |
JP2017069455A (ja) * | 2015-09-30 | 2017-04-06 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US5294556A (en) | 1994-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0478123A (ja) | 半導体装置の製造方法 | |
EP0494628B1 (en) | Manufacturing method for a multigate thin film transistor | |
US6492685B1 (en) | Semiconductor device having a pair of N-channel TFT and P-channel TFT | |
US4868140A (en) | Semiconductor device and method of manufacturing the same | |
JP2826982B2 (ja) | 結晶化方法及びこれを用いた薄膜トランジスタの製造方法 | |
JPH0438141B2 (ja) | ||
JPS60144950A (ja) | 半導体装置の製造方法 | |
JPH04242725A (ja) | 液晶表示装置 | |
JPS6159818A (ja) | 半導体装置の製造方法 | |
JPH0284773A (ja) | 薄膜トランジスタ及びその製造方法 | |
JPH04233758A (ja) | 半導体装置とその製造方法 | |
JPH03266469A (ja) | 半導体装置の製造方法 | |
JPS61230370A (ja) | 半導体装置 | |
JPH04370937A (ja) | 半導体装置の製造方法 | |
JPH01214110A (ja) | 半導体装置の製造方法 | |
JP2770324B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3070090B2 (ja) | 半導体装置の製造方法 | |
JPH01220820A (ja) | 半導体装置の製造方法 | |
JPS63174308A (ja) | 半導体薄膜結晶層の製造方法 | |
JPH01194413A (ja) | 半導体基板の製造方法 | |
JPH04251982A (ja) | Soi型薄膜トランジスタ | |
JPS6337613A (ja) | 半導体装置の製造方法 | |
JPH01128570A (ja) | 半導体装置の製造方法 | |
JPS62213114A (ja) | 高耐圧トランジスタの活性領域の再結晶化法 | |
JPH02192719A (ja) | 単結晶半導体薄膜の形成方法 |